JP5880764B2 - モータ制御装置及びモータ - Google Patents
モータ制御装置及びモータ Download PDFInfo
- Publication number
- JP5880764B2 JP5880764B2 JP2015101786A JP2015101786A JP5880764B2 JP 5880764 B2 JP5880764 B2 JP 5880764B2 JP 2015101786 A JP2015101786 A JP 2015101786A JP 2015101786 A JP2015101786 A JP 2015101786A JP 5880764 B2 JP5880764 B2 JP 5880764B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pwm
- signal
- voltage
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Ac Motors In General (AREA)
Description
本発明は、パルス幅変調(PWM)駆動方式を採用したモータ制御装置、及び当該モータ制御装置によって駆動制御されるモータに関するものである。
モータ制御装置は、一般に、演算装置から出力されたパルス幅変調信号(PWM信号)により、インバータ回路を構成するMOSFETやIGBT等のスイッチング素子をON,OFFさせることでモータを駆動制御する。
このようなモータ制御装置における電圧降下時のインバータ回路の出力停止方法(PWM信号停止方法)として、例えば特許文献1に記載の技術がある。この技術は、インバータ回路の電源電圧の低下に伴って制御用電源電圧値が低下したとき、リセット回路がこれを検出してマイコンにリセット信号を出力するものである。マイコンは、このリセット信号を受けて、駆動回路へのPWM信号出力を停止するようになっている。
このようなモータ制御装置における電圧降下時のインバータ回路の出力停止方法(PWM信号停止方法)として、例えば特許文献1に記載の技術がある。この技術は、インバータ回路の電源電圧の低下に伴って制御用電源電圧値が低下したとき、リセット回路がこれを検出してマイコンにリセット信号を出力するものである。マイコンは、このリセット信号を受けて、駆動回路へのPWM信号出力を停止するようになっている。
しかしながら、上記特許文献1に記載の技術にあっては、制御用電源とインバータ回路電源とが別系統である場合には、PWM信号が遮断されない場合が存在する。
マイコンからの信号出力は信号電流をほとんど流せない。そのため、マイコン出力を一度IC等で受けるのが一般的である。ところが、制御用電源電圧が低下すると、マイコン出力を受けるICの出力も不定となるため、マイコンがリセット信号を受けてPWM信号を停止しても、インバータ回路素子にON信号が入力されてしまう可能性がある。この場合、インバータスイッチングが正常に行われなくなり、その結果、インバータ素子短絡を引き起こし素子破壊が生じるおそれがある。
そこで、本発明は、制御用電源電圧が不足した際のインバータ素子短絡を防止することができるモータ制御装置、及びこれにより駆動制御されるモータを提供することを課題としている。
マイコンからの信号出力は信号電流をほとんど流せない。そのため、マイコン出力を一度IC等で受けるのが一般的である。ところが、制御用電源電圧が低下すると、マイコン出力を受けるICの出力も不定となるため、マイコンがリセット信号を受けてPWM信号を停止しても、インバータ回路素子にON信号が入力されてしまう可能性がある。この場合、インバータスイッチングが正常に行われなくなり、その結果、インバータ素子短絡を引き起こし素子破壊が生じるおそれがある。
そこで、本発明は、制御用電源電圧が不足した際のインバータ素子短絡を防止することができるモータ制御装置、及びこれにより駆動制御されるモータを提供することを課題としている。
上記課題を解決するために、本発明に係るモータ制御装置は、複数のスイッチング素子を有し、パルス幅変調信号によって当該スイッチング素子がオンオフされることでモータを駆動制御するモータ駆動手段を備えるモータ制御装置であって、前記パルス幅変調信号の指示信号を生成する演算手段と、前記演算手段で生成された前記パルス幅変調信号の指示信号が入力されて、前記モータ駆動手段に前記パルス幅変調信号を伝達可能なPWM信号伝達手段と、前記演算手段の電源電圧を監視する電源監視手段と、前記電源監視手段で前記演算手段の電源電圧が所定の閾値電圧まで低下したことを検出したとき、前記PWM信号伝達手段の電源を遮断する電源遮断手段と、を備えることを特徴としている。
このように、演算手段の電源電圧(制御用電源電圧)の低下時にPWM信号伝達手段の電源を遮断するので、適切に演算手段からモータ駆動手段へのパルス幅変調信号(PWM信号)の伝達を遮断することができる。したがって、演算手段の電源電圧の低下時に、演算手段からの信号出力が不定となることに起因して、モータ駆動手段のスイッチング素子が正常に制御されなくなる事態を回避することができる。その結果、当該スイッチング素子の短絡を防止することができ、素子破壊を防止することができる。
また、上記において、前記PWM信号伝達手段は、入出力間が電気的に絶縁されたフォトカプラを含んで構成されていることを特徴としている。
これにより、演算手段側とモータ側とを電気的に絶縁しつつ、演算手段からモータ駆動手段へのPWM信号の伝達が可能となる。このように、演算手段側とモータ側とを電気的に絶縁することで、伝導ノイズの影響を抑制することができると共に、感電等を防止することができる。そして、演算手段の電源電圧の低下時に、このフォトカプラの電源を遮断することで、確実に演算手段からモータ駆動手段へのPWM信号の伝達を遮断することができる。
これにより、演算手段側とモータ側とを電気的に絶縁しつつ、演算手段からモータ駆動手段へのPWM信号の伝達が可能となる。このように、演算手段側とモータ側とを電気的に絶縁することで、伝導ノイズの影響を抑制することができると共に、感電等を防止することができる。そして、演算手段の電源電圧の低下時に、このフォトカプラの電源を遮断することで、確実に演算手段からモータ駆動手段へのPWM信号の伝達を遮断することができる。
さらに、上記において、前記電源遮断手段は、前記PWM信号伝達手段の電源線上に設けられ、当該電源線の導通と遮断とを切換可能な第1のスイッチを備え、前記電源監視手段が前記演算手段の電源電圧が前記閾値電圧まで低下したことを検出したことに対応して出力される電圧低下検出信号によって、前記電源線が遮断されるように前記第1のスイッチを制御することを特徴としている。
このように、電圧低下検出信号によってON、OFFする第1のスイッチを用いて、PWM信号伝達手段の電源線の導通と遮断とを切り換えるので、簡易な回路構成で電源遮断手段を実現することができる。
このように、電圧低下検出信号によってON、OFFする第1のスイッチを用いて、PWM信号伝達手段の電源線の導通と遮断とを切り換えるので、簡易な回路構成で電源遮断手段を実現することができる。
また、上記において、前記第1のスイッチはバイポーラトランジスタ及びFETの何れか一方であって、前記電源遮断手段は、前記第1のスイッチの制御電極に流れる電流を制御するFETからなる第2のスイッチをさらに備え、前記第2のスイッチのゲートに、前記演算手段の電源電圧が前記閾値電圧まで低下したことを検出したときLレベルとなる前記電圧低下検出信号が入力され、ソースに、前記PWM信号伝達手段による前記パルス幅変調信号の伝達を許可するときにLレベルとなるPWMイネーブル信号が入力され、ドレインが、前記第1のスイッチの制御電極に接続されていることを特徴としている。
これにより、電圧低下検出信号がLレベルとなったときに第1のスイッチをOFFし、PWM信号伝達手段の電源を遮断することができる。また、電圧低下検出信号のレベルにかかわらず、PWMイネーブル信号がHレベルとなったときにも第1のスイッチをOFFすることができる。したがって、過電流等の異常が発生しPWM信号の伝達を禁止すべき状態の場合には、PWM信号伝達手段の電源を遮断することができ、より効果的にスイッチング素子を保護することができる。
さらにまた、上記において、前記電源監視手段は、リセットICにより構成されていることを特徴としている。
このように、電源監視手段を一般的に使用されるリセットICで構成するので、容易且つ適切に演算手段の電源電圧の低下を検出することができる。
また、本発明に係るモータは、上記の何れかのモータ制御装置によって駆動制御されることを特徴としている。
これにより、モータ制御装置の演算手段の電源電圧が低下したときの誤作動が抑制された、安定したモータとすることができる。
このように、電源監視手段を一般的に使用されるリセットICで構成するので、容易且つ適切に演算手段の電源電圧の低下を検出することができる。
また、本発明に係るモータは、上記の何れかのモータ制御装置によって駆動制御されることを特徴としている。
これにより、モータ制御装置の演算手段の電源電圧が低下したときの誤作動が抑制された、安定したモータとすることができる。
本発明のモータ制御装置では、演算手段の電源電圧が低下したとき、適切に演算手段からインバータ回路等のモータ駆動手段へのパルス幅変調信号(PWM信号)の伝達を遮断することができる。そのため、演算手段の電源電圧低下時に、演算手段の信号出力が不定となった場合であっても、インバータスイッチングが正常に行われなくなるのを防止することができ、インバータ素子短絡を防止することができる。
したがって、上記モータ制御装置によって駆動されるモータは、誤作動が抑制された安定したモータとなる。
したがって、上記モータ制御装置によって駆動されるモータは、誤作動が抑制された安定したモータとなる。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明におけるモータ制御装置及びモータの全体構成を示すブロック図である。
図中、符号1は交流モータ(以下、単にモータ1と称す)であり、このモータ1は、モータ制御装置2によって駆動制御される。
図1は、本発明におけるモータ制御装置及びモータの全体構成を示すブロック図である。
図中、符号1は交流モータ(以下、単にモータ1と称す)であり、このモータ1は、モータ制御装置2によって駆動制御される。
モータ制御装置2は、制御用電源11の制御用電源電圧V1を受けて、パルス幅変調信号(PWM信号)の指示信号を生成し出力するコントローラ12を備える。コントローラ12が出力したPWM信号の指示信号(PWM入力信号/PWM)はPWM信号伝達回路13に入力され、PWM信号伝達回路13は、これをもとにPWM信号(PWM出力信号PWM)をインバータ回路14に伝達可能となっている。
ここで、PWM入力信号/PWMは、PWM出力信号PWMの反転信号とする。また、PWM信号伝達回路13は、制御用電源11とは別系統の駆動用電源15の駆動用電源電圧VCCを受けて動作するものとする。
なお、本実施形態では、PWM入力信号をPWM出力信号の反転信号として説明するが、PWM入力信号はPWM出力信号の反転信号でなくてもよい。また、PWM信号伝達回路13の電源を、制御用電源11と同一電源としてもよい。
なお、本実施形態では、PWM入力信号をPWM出力信号の反転信号として説明するが、PWM入力信号はPWM出力信号の反転信号でなくてもよい。また、PWM信号伝達回路13の電源を、制御用電源11と同一電源としてもよい。
PWM信号伝達回路13は、入出力間を絶縁する絶縁素子を含んで構成されている。すなわち、コントローラ12とインバータ回路14とは電気的に絶縁されており、コントローラ12からインバータ回路14への信号伝達は、上記絶縁素子を介して行われる。
インバータ回路14は、MOSFETやIGBT等のインバータスイッチング素子を備える。当該インバータスイッチング素子は、PWM信号伝達回路13からのPWM出力信号PWMによってON、OFFされ、これによりモータ1が駆動制御されるようになっている。
インバータ回路14は、MOSFETやIGBT等のインバータスイッチング素子を備える。当該インバータスイッチング素子は、PWM信号伝達回路13からのPWM出力信号PWMによってON、OFFされ、これによりモータ1が駆動制御されるようになっている。
また、モータ制御装置2は、制御用電源電圧V1を監視するリセットIC16を備える。リセットIC16は、電源の監視を行うものとして市販されている一般的なICである。このリセットIC16は、制御用電源電圧V1と所定の閾値電圧Vthとを比較し、制御用電源電圧V1が閾値電圧Vthまで低下したことを検知すると、電源遮断回路17に、制御用電源電圧V1の低下を検知したことを示す電圧低下検知信号として、所定レベルのリセット信号/RESETを出力する。
ここで、閾値電圧Vthは、コントローラ12が正常にPWM信号を出力できる下限電源電圧値に設定する。なお、閾値電圧Vthは、コントローラ12が正常にPWM信号を出力できる電源電圧値であればよく、上記下限電源電圧値よりも高い電圧値に設定してもよい。
ここで、閾値電圧Vthは、コントローラ12が正常にPWM信号を出力できる下限電源電圧値に設定する。なお、閾値電圧Vthは、コントローラ12が正常にPWM信号を出力できる電源電圧値であればよく、上記下限電源電圧値よりも高い電圧値に設定してもよい。
電源遮断回路17は、PWM信号伝達回路13への駆動用電源15の駆動用電源電圧VCCの供給と遮断とを切換可能な回路であり、リセットIC16からのリセット信号/RESETと、PWMイネーブル信号(PWM出力許可信号)/PWM_ENとが入力される。そして、リセット信号/RESETが、制御用電源電圧V1が低下していないことを示しており、且つPWMイネーブル信号/PWM_ENがPWM出力許可状態を示している通常時には、電源遮断回路17は、駆動用電源15の駆動用電源電圧VCCをPWM信号伝達回路13に供給する。
一方、電源遮断回路17は、リセットIC16から制御用電源電圧V1が低下していることを示すリセット信号/RESETを受けると、PWM信号伝達回路13に供給する駆動用電源電圧VCCを遮断する。すなわち、駆動用電源電圧VCCを遮断することで、インバータ回路14へのPWM信号の出力を停止する。
また同様に、電源遮断回路17は、PWMイネーブル信号/PWM_ENがPWM出力禁止状態を示している場合にも、PWM信号伝達回路13に供給する駆動用電源電圧VCCを遮断するようになっている。
また同様に、電源遮断回路17は、PWMイネーブル信号/PWM_ENがPWM出力禁止状態を示している場合にも、PWM信号伝達回路13に供給する駆動用電源電圧VCCを遮断するようになっている。
次に、電源遮断回路17の構成について詳細に説明する。
図2は、電源遮断回路17と周辺回路の具体的構成を示す回路図である。
PWM信号伝達回路13には、コントローラ12からPWM入力信号/PWMが入力される。このPWM信号伝達回路13は、上記絶縁素子として、発光ダイオード13aとフォトトランジスタ(不図示)とを備えるフォトカプラPC等を含んで構成されており、入力側(コントローラ12側)と出力側(モータ1側)とを電気的に絶縁している。このような構成により、異なるGND間の信号を伝達しながら、伝導ノイズの影響を抑制すると共に、感電等を防止している。
図2は、電源遮断回路17と周辺回路の具体的構成を示す回路図である。
PWM信号伝達回路13には、コントローラ12からPWM入力信号/PWMが入力される。このPWM信号伝達回路13は、上記絶縁素子として、発光ダイオード13aとフォトトランジスタ(不図示)とを備えるフォトカプラPC等を含んで構成されており、入力側(コントローラ12側)と出力側(モータ1側)とを電気的に絶縁している。このような構成により、異なるGND間の信号を伝達しながら、伝導ノイズの影響を抑制すると共に、感電等を防止している。
電源遮断回路17は、バイポーラトランジスタ又はFETで構成される第1のスイッチSW1と、FETで構成される第2のスイッチSW2とを備える。
なお、本実施形態では、第1のスイッチSW1をバイポーラトランジスタで構成する場合について説明する。第1のスイッチSW1をFETで構成した場合にも、バイポーラトランジスタで構成した場合と同様の動作となるため、ここでは説明を省略する。
なお、本実施形態では、第1のスイッチSW1をバイポーラトランジスタで構成する場合について説明する。第1のスイッチSW1をFETで構成した場合にも、バイポーラトランジスタで構成した場合と同様の動作となるため、ここでは説明を省略する。
第2のスイッチSW2のゲートにはリセット信号/RESETが印加され、そのソースにはPWMイネーブル信号/PWM_ENが印加される。ここで、リセット信号/RESETは、制御用電源電圧V1が閾値電圧Vthを上回る正常時にHレベルとなり、制御用電源電圧V1が閾値電圧Vth以下となる異常時にLレベルとなる信号である。また、PWMイネーブル信号/PWM_ENは、PWM信号出力の許可時にLレベルとなり、禁止時にHレベルとなる信号である。また、第2のスイッチSW2のドレインは、第1のスイッチSW1の制御電極であるベースに接続されている。
このような構成により、リセット信号/RESETがHレベルで、且つPWMイネーブル信号/PWM_ENがLレベルであるとき、第2のスイッチSW2がONとなる。このとき、第1のスイッチSW1もONとなるため、駆動用電源15の駆動用電源電圧VCCがPWM信号伝達回路13に供給される。
したがって、この状態でコントローラ12からPWM入力信号/PWMがフォトカプラPCに入力されると、PWM入力信号/PWMの電圧レベルに応じて発光ダイオード13aが点滅し、この点滅によってフォトトランジスタがON、OFFする。そして、このフォトトランジスタのON、OFFにより、PWM信号伝達回路13の図示しないPWM信号出力端子の電圧が上昇と低下を繰り返し、PWM入力信号/PWMの反転信号となるPWM出力信号PWMが出力される。
したがって、この状態でコントローラ12からPWM入力信号/PWMがフォトカプラPCに入力されると、PWM入力信号/PWMの電圧レベルに応じて発光ダイオード13aが点滅し、この点滅によってフォトトランジスタがON、OFFする。そして、このフォトトランジスタのON、OFFにより、PWM信号伝達回路13の図示しないPWM信号出力端子の電圧が上昇と低下を繰り返し、PWM入力信号/PWMの反転信号となるPWM出力信号PWMが出力される。
一方、リセット信号/RESETがLレベルで、且つPWMイネーブル信号/PWM_ENがLレベルである場合には、第2のスイッチSW2のゲート−ソース間の電位差がなくなるため、第2のスイッチSW2がOFFとなる。このとき、第1のスイッチSW1もOFFとなるため、フォトカプラPCの駆動用電源電圧VCCが遮断される。
同様に、リセット信号/RESETがHレベルで、且つPWMイネーブル信号/PWM_ENがHレベルである場合にも、第2のスイッチSW2のゲート−ソース間の電位差がなくなるため、第2のスイッチSW2がOFFとなる。このとき、第1のスイッチSW1もOFFとなるため、フォトカプラPCの駆動用電源電圧VCCが遮断される。
同様に、リセット信号/RESETがHレベルで、且つPWMイネーブル信号/PWM_ENがHレベルである場合にも、第2のスイッチSW2のゲート−ソース間の電位差がなくなるため、第2のスイッチSW2がOFFとなる。このとき、第1のスイッチSW1もOFFとなるため、フォトカプラPCの駆動用電源電圧VCCが遮断される。
したがって、この状態でコントローラ12からPWM入力信号/PWMがフォトカプラPCに入力されても、PWM信号伝達回路13からはPWM出力信号PWMは出力されない。
なお、上記において、コントローラ12が演算手段に対応し、PWM信号伝達回路13がPWM信号伝達手段に対応し、インバータ回路14がモータ駆動手段に対応し、リセットIC16が電源監視手段に対応し、電源遮断回路17が電源遮断手段に対応している。
なお、上記において、コントローラ12が演算手段に対応し、PWM信号伝達回路13がPWM信号伝達手段に対応し、インバータ回路14がモータ駆動手段に対応し、リセットIC16が電源監視手段に対応し、電源遮断回路17が電源遮断手段に対応している。
(実施例)
以下、実施例を用いて本発明の効果を具体的に説明する。
図3は、電源遮断回路17と周辺回路の実施例を示す回路図である。ここでは、DSP(Digital Signal Processor)21を備え、DSP21がPWMイネーブル信号/PWM_ENを出力するものとする。また、リセットIC16からの出力やDSP21のようなPWM出力素子電源を3.3V系、駆動用電源電圧VCC=5Vとして、3.3V→5V変換回路を含めるようにする。なお、電圧変換が不要の場合は、当該電圧変換回路は省略可能である。
DSP21は、例えば、モータ1の電流検出値と所定の閾値電流とを比較し、電流検出値が閾値電流を上回るときにモータ1に過電流が発生しているとして、Hレベルとなる過電流検出信号を出力するコンパレータ等を含んで構成される。
以下、実施例を用いて本発明の効果を具体的に説明する。
図3は、電源遮断回路17と周辺回路の実施例を示す回路図である。ここでは、DSP(Digital Signal Processor)21を備え、DSP21がPWMイネーブル信号/PWM_ENを出力するものとする。また、リセットIC16からの出力やDSP21のようなPWM出力素子電源を3.3V系、駆動用電源電圧VCC=5Vとして、3.3V→5V変換回路を含めるようにする。なお、電圧変換が不要の場合は、当該電圧変換回路は省略可能である。
DSP21は、例えば、モータ1の電流検出値と所定の閾値電流とを比較し、電流検出値が閾値電流を上回るときにモータ1に過電流が発生しているとして、Hレベルとなる過電流検出信号を出力するコンパレータ等を含んで構成される。
そして、DSP21は、上記過電流検出信号のレベルに応じたPWMイネーブル信号/PWM_ENを出力する。具体的には、過電流検出信号がLレベルであるとき(電流検出値が閾値電流以下である正常時)に、LレベルとなるPWMイネーブル信号/PWM_ENを出力し、過電流検出信号がHレベル(電流検出値が閾値電流を上回る異常時)に、HレベルとなるPWMイネーブル信号/PWM_ENを出力する。
なお、ここでは、DSP21で過電流を検知し、過電流検出信号に応じたPWMイネーブル信号/PWM_ENを出力する場合について説明したが、ここで検知する異常は、PWM信号出力を停止すべき異常であれば過電流に限定されるものではない。
なお、ここでは、DSP21で過電流を検知し、過電流検出信号に応じたPWMイネーブル信号/PWM_ENを出力する場合について説明したが、ここで検知する異常は、PWM信号出力を停止すべき異常であれば過電流に限定されるものではない。
DSP21が過電流を検知しておらず、制御用電源電圧V1が低下していない正常時では、DSP21から出力されるPWMイネーブル信号/PWM_ENはLレベルであり、リセットIC16から出力されるリセット信号/RESETはHレベルである。そのため、第2のスイッチSW2のゲート−ソース間の電位差により当該第2のスイッチSW2がONとなる。したがって、この正常時には第1のスイッチSW1はONとなり、5V電源がフォトカプラPCに入力される。
この状態から制御用電源電圧V1が閾値電圧Vthまで低下すると、リセットIC16はLレベルとなるリセット信号/RESETを出力する。このとき、PWMイネーブル信号/PWM_ENはLレベルであるため、第2のスイッチSW2のゲート−ソース間の電位差がなくなることになり、当該第2のスイッチSW2がOFFとなる。故に、第1のスイッチSW1がOFFとなってフォトカプラPCの電源を遮断できる。
一方、制御用電源電圧V1の正常時にDSP21が過電流を検知すると、DSP21がHレベルとなるPWMイネーブル信号/PWM_ENを出力する。このとき、リセット信号/RESETもLレベルであるため、第2のスイッチSW2のゲート−ソース間の電位差がなくなることになり、この場合にも当該第2のスイッチSW2がOFFとなる。故に、第1のスイッチSW1がOFFとなってフォトカプラPCの電源を遮断できる。このように、過電流を検知した場合などPWMイネーブル信号/PWM_ENがHレベルとなった場合には、リセットIC16の出力状態にかかわらず第2のスイッチSW2をOFFすることができ、PWM信号の出力を確実に停止することができる。
このように、制御用電源電圧V1が所定の閾値電圧Vthまで低下したとき、PWM駆動素子であるフォトカプラPCの電源(駆動用電源電圧VCC)を遮断するので、インバータ回路14へのPWM信号の出力を確実に停止することができる。そして、これにより、制御用電源電圧V1の低下によりコントローラ12からのPWM信号出力が不定となった場合であっても、インバータスイッチングが正常に行われなくなる事態を回避することができる。その結果、インバータ素子短絡を防止することができ、素子破壊からの保護が可能となる。
また、上記閾値電圧Vthを、コントローラ12が正常にPWM信号を出力できる電源電圧値に設定するので、制御用電源電圧V1の低下によりコントローラ12からのPWM信号出力が不定となる前に、確実にPWM信号の出力を停止することができる。
さらに、フォトカプラPCの電源線上に第1のスイッチSW1を設け、制御用電源電圧V1の低下時に第1のスイッチSW1をOFFすることで、フォトカプラPCの電源を遮断するので、簡易な構成で電源遮断回路17を構成することができると共に、電源遮断制御を容易に行うことができる。
さらに、フォトカプラPCの電源線上に第1のスイッチSW1を設け、制御用電源電圧V1の低下時に第1のスイッチSW1をOFFすることで、フォトカプラPCの電源を遮断するので、簡易な構成で電源遮断回路17を構成することができると共に、電源遮断制御を容易に行うことができる。
また、制御用電源電圧V1を一般的なリセットIC16を用いて監視するので、容易に制御用電源電圧V1が低下していることを検知することができる。そして、このリセットICが出力するリセット信号/RESETをフォトカプラPCの電源遮断に用いるので、適切な電源遮断制御が可能となる。
さらにまた、電源遮断回路17を第1のスイッチSW1と第2のスイッチSW2とを含んで構成し、リセット信号/RESETに加えてPWMイネーブル信号/PWM_ENを用いてフォトカプラPCの電源遮断を行うので、過電流等のアラーム信号によってもPWM信号の出力を停止することができる。
さらにまた、電源遮断回路17を第1のスイッチSW1と第2のスイッチSW2とを含んで構成し、リセット信号/RESETに加えてPWMイネーブル信号/PWM_ENを用いてフォトカプラPCの電源遮断を行うので、過電流等のアラーム信号によってもPWM信号の出力を停止することができる。
以上のように、制御用電源電圧の低下時にPWM駆動用フォトカプラの電源を遮断することで、PWM信号出力を確実に停止することができ、PWM信号出力が不定となることに起因するインバータ素子破壊を防止することができる。これは、パルス信号出力にロジックICを用い、フォトカプラ絶縁を行っているサーボモータ制御装置に特に有効である。
1…電動モータ(モータ)、2…モータ制御装置、11…制御用電源、12…コントローラ(演算手段)、13…PWM信号伝達回路(PWM信号伝達手段)、14…インバータ回路(モータ駆動手段)、15…駆動用電源、16…リセットIC(電源監視手段)、17…電源遮断回路(電源遮断手段)、21…DSP、SW1…第1のスイッチ、SW2…第2のスイッチ
Claims (8)
- 複数のスイッチング素子を有し、パルス幅変調信号によって当該スイッチング素子がオンオフされることでモータを駆動制御するモータ駆動手段と、
前記パルス幅変調信号の指示信号を生成する演算手段と、
前記演算手段で生成された前記パルス幅変調信号の指示信号が入力されて、前記モータ駆動手段に前記パルス幅変調信号を伝達可能なPWM信号伝達手段と、
前記演算手段の電源電圧を監視する電源監視手段と、
前記電源監視手段で前記演算手段の電源電圧が所定の閾値電圧まで低下したことを検出したとき、前記PWM信号伝達手段の電源を遮断する電源遮断手段と、を備え、
前記演算手段の電源と前記PWM信号伝達手段の電源とを互いに別系統の電源から構成したモータ制御装置。 - 前記PWM信号伝達手段の電源を、前記演算手段の電源電圧よりも大きい電源電圧の電源から構成した請求項1に記載のモータ制御装置。
- 前記電源監視手段の電源と前記演算手段の電源とは前記PWM信号伝達手段の電源とは異なる共通の基準電位を持った同系統の電源とし、
前記PWM信号伝達手段の電源電圧を、前記電源遮断手段を介して前記PWM信号伝達手段に供給し、
前記電源監視手段が前記演算手段の電源電圧が前記閾値電圧まで低下したことに対応して出力する電圧低下検出信号の信号電圧を、前記PWM信号伝達手段の電源電圧へと変換してから前記電源遮断手段に供給する電圧変換手段を備える請求項2に記載のモータ制御装置。 - 前記電源遮断手段は、
前記PWM信号伝達手段の電源線上に設けられ、当該電源線の導通と遮断とを切換可能な第1のスイッチを備え、
前記電圧低下検出信号によって、前記電源線が遮断されるように前記第1のスイッチを制御する請求項3に記載のモータ制御装置。 - 前記第1のスイッチはバイポーラトランジスタ及びFETの何れか一方であって、
前記電源遮断手段は、前記第1のスイッチの制御電極に流れる電流を制御するFETからなる第2のスイッチをさらに備え、
前記第2のスイッチのゲートに、前記演算手段の電源電圧が前記閾値電圧まで低下したことを検出したときLレベルとなる前記電圧低下検出信号が入力され、ソースに、前記PWM信号伝達手段による前記パルス幅変調信号の伝達を許可するときにLレベルとなるPWMイネーブル信号が入力され、ドレインが、前記第1のスイッチの制御電極に接続されている請求項4に記載のモータ制御装置。 - 前記PWM信号伝達手段は、入出力間が電気的に絶縁されたフォトカプラを含んで構成されている請求項1〜5の何れか1項に記載のモータ制御装置。
- 前記電源監視手段は、リセットICにより構成されている請求項1〜6の何れか1項に記載のモータ制御装置。
- 前記請求項1〜7の何れか1項に記載のモータ制御装置を備えるモータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015101786A JP5880764B2 (ja) | 2015-05-19 | 2015-05-19 | モータ制御装置及びモータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015101786A JP5880764B2 (ja) | 2015-05-19 | 2015-05-19 | モータ制御装置及びモータ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011116999A Division JP5765056B2 (ja) | 2011-05-25 | 2011-05-25 | モータ制御装置及びモータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015146730A JP2015146730A (ja) | 2015-08-13 |
JP5880764B2 true JP5880764B2 (ja) | 2016-03-09 |
Family
ID=53890685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015101786A Active JP5880764B2 (ja) | 2015-05-19 | 2015-05-19 | モータ制御装置及びモータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5880764B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0720376B2 (ja) * | 1987-05-27 | 1995-03-06 | シャープ株式会社 | インバ−タ回路 |
JPH1014098A (ja) * | 1996-06-21 | 1998-01-16 | Daikin Ind Ltd | 電動機の駆動制御装置 |
JP2001086790A (ja) * | 1999-09-10 | 2001-03-30 | Mitsuba Corp | モータ用制御装置 |
JP2004194418A (ja) * | 2002-12-11 | 2004-07-08 | Mitsuba Corp | 電動モータの制御装置 |
JP2006115627A (ja) * | 2004-10-15 | 2006-04-27 | Matsushita Electric Ind Co Ltd | モータ駆動装置 |
-
2015
- 2015-05-19 JP JP2015101786A patent/JP5880764B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015146730A (ja) | 2015-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6217862B2 (ja) | 半導体装置 | |
JP2008054375A (ja) | 電力変換装置及びその異常検出方法 | |
JP2007035027A (ja) | ファンの電源監視装置 | |
US9876461B2 (en) | Control and protection apparatus for electric motor | |
JP6329998B2 (ja) | 電力制御用スイッチング素子の駆動回路 | |
KR101653221B1 (ko) | 인버터 및 이의 제어방법 | |
JP2009247072A (ja) | 異常検出保護回路及び方法、プログラム | |
JP5294950B2 (ja) | 電力変換装置及びその異常検出方法 | |
JP5765056B2 (ja) | モータ制御装置及びモータ | |
JP5880764B2 (ja) | モータ制御装置及びモータ | |
JP6394036B2 (ja) | 電力用半導体素子の駆動装置 | |
JP6077614B2 (ja) | インバータの制御方法 | |
TWI502853B (zh) | 用於高電流脈衝電源供應器的短路控制 | |
JP2007336665A (ja) | ゲート駆動装置およびそれを備えた電力変換装置 | |
JP2013247693A (ja) | 電動機駆動用電力変換装置 | |
US20140313622A1 (en) | Safety control apparatus, safety control method, and control program | |
JP2015186425A (ja) | インバータ制御回路 | |
WO2015037441A1 (ja) | 制御システム | |
JP6846244B2 (ja) | 電線保護装置 | |
JP6437122B2 (ja) | インバータ制御装置 | |
KR20010084792A (ko) | 아이피엠(ipm) 보호회로 | |
JP6266451B2 (ja) | 駆動回路装置 | |
JP6660858B2 (ja) | 電源装置 | |
JP2006180591A (ja) | 電源装置および電気回路 | |
JP2023108192A (ja) | 電源供給回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5880764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |