JP5877072B2 - 液晶素子、液晶表示装置 - Google Patents

液晶素子、液晶表示装置 Download PDF

Info

Publication number
JP5877072B2
JP5877072B2 JP2012007534A JP2012007534A JP5877072B2 JP 5877072 B2 JP5877072 B2 JP 5877072B2 JP 2012007534 A JP2012007534 A JP 2012007534A JP 2012007534 A JP2012007534 A JP 2012007534A JP 5877072 B2 JP5877072 B2 JP 5877072B2
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
crystal layer
electric field
crystal element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012007534A
Other languages
English (en)
Other versions
JP2013148632A (ja
Inventor
都甲 康夫
康夫 都甲
恵介 加藤
恵介 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2012007534A priority Critical patent/JP5877072B2/ja
Priority to KR1020130004634A priority patent/KR102004526B1/ko
Publication of JP2013148632A publication Critical patent/JP2013148632A/ja
Application granted granted Critical
Publication of JP5877072B2 publication Critical patent/JP5877072B2/ja
Priority to KR1020180173147A priority patent/KR102100459B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、液晶素子及び液晶表示装置における電気光学特性の改良技術に関する。
特開2011−203547号公報(特許文献1)には、2つの配向状態間の遷移を利用する新規な液晶表示素子(リバースTN型液晶素子)が開示されている。この先行例にかかる液晶表示素子は、配向処理された第1基板および第2基板とこれらの間に配置されてツイスト配向する液晶層を有しており、液晶層にはカイラル材が含まれる。そして、液晶層において、カイラル材を含まなかった場合に液晶分子が捻れる旋回方向を第1旋回方向とするとき、カイラル材は液晶分子に第1旋回方向とは反対の第2旋回方向への旋回性を与える。また、第1基板と第2基板は、それぞれ20°以上45°以下のプレティルト角が発現するように配向処理されている。第1基板と第2基板には、液晶層の層厚方向およびこれに直交する方向のそれぞれに電界を発生させることが可能な電極が設けられている。かかる構成によれば、表示状態を維持可能なメモリ性を有し、かつ高いコントラスト比を得られる表示品質に優れた液晶表示素子を得ることができる。
しかしながら、上記した先行例の液晶表示素子は、基板面に対して法線方向(すなわち正面方向)ではなく、この法線方向から40°程度傾いた方向において最大のコントラスト比が得られる。このようなコントラスト特性は、例えば反射型ディスプレイとしての用途には比較的に適しているが、透過型ディスプレイとしての用途においてはあまり好ましくない。このため、正面方向におけるコントラスト比を向上させることが望まれていた。
特開2011−203547号公報
本発明に係る具体的態様は、2つの配向状態間の遷移を利用する液晶素子における正面方向のコントラスト比を向上することが可能な技術を提供することを目的の1つとする。
本発明に係る具体的態様は、2つの配向状態間の遷移を利用する液晶素子を用いる液晶表示装置における正面方向のコントラスト比を向上することが可能な技術を提供することを目的の1つとする。
本発明に係る一態様の液晶素子は、(a)各々の一面に配向処理が施されており、対向配置された第1基板及び第2基板と、(b)第1基板の一面と第2基板の一面との間に設けられた液晶層を含み、(c)第1基板及び第2基板は、液晶層の液晶分子が第1方向に捻れた第1配向状態を生じるように配向処理の方向を設定され、かつ、それぞれが液晶層との界面において当該液晶層の液晶分子に付与するプレティルト角が35°以上であり、(d)液晶層は、液晶分子が第1方向とは逆の第2方向に捻れた第2配向状態を生じさせる性質のカイラル材を含有し、(e)カイラル材は、液晶層の層厚dに対するカイラルピッチの比d/pが0.385以上0.5以下となるように添加された、ことを特徴とする液晶素子である。
上記構成によれば、2つの配向状態間の遷移を利用する液晶素子における正面方向のコントラスト比を向上することが可能となる。
上記の液晶素子は、液晶層に電界を印加するための電界印加手段を更に含み、この電界印加手段によって、第1基板及び第2基板の各一面にほぼ垂直な方向に電界が印加されたことにより液晶層が第1配向状態へ遷移し、第1基板及び第2基板の各一面にほぼ平行な方向に電界が印加されたことにより液晶層が第2配向状態へ遷移することが好ましい。
これにより、電界を利用して第1配向状態と第2配向状態の遷移を容易に生じさせることができる。
上記の液晶素子において、液晶層は、第2配向状態におけるツイスト角が例えば70°以上90°以下である。また、上記の液晶素子において、プレティルト角は例えば70°より小さい。
これらの少なくとも一方を満たすことで、正面方向のコントラストをより高くすることができる。
本発明に係る一態様の液晶表示装置は、複数の画素部を備え、当該複数の画素部のそれぞれが上記した本発明に係る液晶素子を用いて構成された、液晶表示装置である。
上記の構成によれば、液晶素子の2つの配向状態の双安定性(メモリ性)を利用することにより表示書き換え時以外には基本的に電力を必要せず、かつ特に正面方向のコントラストの高い液晶表示装置を得ることができる。
リバースTN型液晶素子の動作を概略的に示す模式図である。 リバースツイスト配向状態からスプレイツイスト配向状態へ遷移させる際の液晶層の配向状態と電界方向の関係について説明するための概念図である。 リバースTN型液晶素子の構成例を示す断面図である。 液晶層に対して各電極を用いて与えられる電界について説明する模式的な断面図である。 液晶表示装置の構成例を模式的に示す図である。 代表的な作製条件および表示状態の液晶素子の観察像を示す図である。 プレティルト角が46°程度、ツイスト角が70°の液晶素子におけるコントラストと表示保持性能の評価結果を示す図である。 図7に示した条件のうちピッチpを8.0μm〜9.0μmとした液晶素子(d/pの値を0.444〜0.500とした液晶素子)における表示保持性能の温度特性の評価結果を示す図である。 図8に示した評価に用いた液晶素子の観察像を示す図である。 ピッチ条件を9μm、12μmとした液晶素子の観察像を示す図である。 図8に示した作製条件に対応した各液晶素子の光学特性を示す図である。 図8に示した作製条件に対応した各液晶素子の光学特性を示す図である。 図8に示した作製条件に対応した各液晶素子の光学特性を示す図である。 図8に示した作製条件に対応した各液晶素子の光学特性を示す図である。 図8に示した作製条件に対応した各液晶素子の光学特性を示す図である。 実施例2の液晶素子について各電極に電圧を印加し、スイッチングしたときの様子を示す図である。
以下に、本発明の実施の形態について図面を参照しながら説明する。
図1は、リバースTN型液晶素子の動作を概略的に示す模式図である。リバースTN型液晶素子は、対向配置された上側基板1および下側基板2と、それらの間に設けられた液晶層3を基本的な構成として備える。上側基板1と下側基板2のそれぞれの表面にはラビング処理などの配向処理が施される。これらの配向処理の方向(図中に矢印で示す)が90°前後の角度で互いに交差するようにして上側基板1と下側基板2とが相対的に配置される。液晶層3は、ネマチック液晶材料を上側基板1と下側基板2の間の注入することによって形成される。この液晶層3には、液晶分子をその方位角方向において特定の方向(図1の例では右旋回方向)にねじれさせる作用を生じるカイラル材が添加された液晶材料が用いられる。上側基板1と下側基板2の相互間隔(セル厚)をd、カイラル材のカイラルピッチをpとすると、これらの比d/pの値は、例えば0.4程度に設定される。このようなリバースTN型液晶素子は、カイラル材の作用により、初期状態においては液晶層3がスプレイ配向しながら捻れるスプレイツイスト状態となる。このスプレイツイスト状態の液晶層3に飽和電圧を超える電圧を印加すると、液晶分子が左旋回方向に捻れるリバースツイスト状態(ユニフォームツイスト状態)に遷移する。このようなリバースツイスト状態の液晶層3にあってはバルク中の液晶分子が傾いているため、液晶素子の駆動電圧を低減する効果が現れる。
図2は、リバースツイスト配向状態からスプレイツイスト配向状態へ遷移させる際の液晶層の配向状態と電界方向の関係について説明するための概念図である。図2(A)に示すように、基板面に対して水平な方向の電界(Electric field)に対して、リバースツイスト配向状態における液晶層の層厚方向の略中央の液晶分子(図中、模様を付した液晶分子)の長軸方向がなるべく平行ではなく、直交またはそれに近い状態となるように電界の印加方向を設定する。これにより、液晶層の層厚方向の略中央の液晶分子が電界方向に沿って再配向するため、図2(B)に示すように液晶層の配向状態はリバースツイスト配向状態からスプレイツイスト配向状態へ遷移する。なお、リバースツイスト配向状態の液晶層に対して、その層厚方向の略中央の液晶分子の長軸方向と平行かそれに近い状態となるようにして電界を印加した場合には、リバースツイスト配向状態からスプレイツイスト配向状態への遷移は生じにくい。これは、液晶層の層厚方向の略中央において電界による液晶分子の再配向がほとんど生じないからである。以上のことから、リバースTN型液晶素子において2つの配向状態間を自在に遷移させるためには、液晶層の層厚方向に対する電界(縦電界)とこれに直交する方向の電界(横電界)を発生させる必要があり、かつ横電界についてはリバースツイスト配向状態の液晶層の層厚方向の略中央の液晶分子の長軸方向と略直交するかそれに近い方向となるようにする必要がある。これらの縦電界と横電界を自在に与えるための素子構造について、以下に具体例を挙げて説明する。
図3は、リバースTN型液晶素子の構成例を示す断面図である。図3に示す液晶素子は、第1基板(上側基板)51と第2基板(下側基板)54の間に液晶層60を介在させた基本構成を有する。第1基板51の外側には第1偏光板61が配置され、第2基板54の外側には第2偏光板62が配置されている。以下、さらに詳細に液晶素子の構造を説明する。なお、液晶層60の周囲を封止するシール材等の部材については図示および説明を省略する。
第1基板51および第2基板54は、それぞれ、例えばガラス基板、プラスチック基板等の透明基板である。図示のように、第1基板51と第2基板54とは、互いの一面が対向するようにして、所定の間隙(例えば数μm)を設けて貼り合わされている。なお、特段の図示を省略するが、いずれかの基板上に薄膜トランジスタ等のスイッチング素子が形成されていてもよい。
第1電極52は、第1基板51の一面側に設けられている。また、第2電極55は、第2基板54の一面側に設けられている。第1電極52および第2電極55は、それぞれ、例えばインジウム錫酸化物(ITO)などの透明導電膜を適宜パターニングすることによって構成されている。
絶縁膜(絶縁層)56は、第2基板54上に第2電極55を覆うようにして設けられている。この絶縁膜56は、例えば酸化珪素膜、窒化珪素膜、酸化窒化珪素膜あるいはこれらの積層膜などの無機絶縁膜、または有機絶縁膜(例えばアクリル系有機絶縁膜)である。
第3電極58、第4電極59は、それぞれ、第2基板54上の前述した絶縁膜56上に設けられている。本実施形態における第3電極58および第4電極59は、それぞれ複数の電極枝を有する櫛歯状電極であり、互いの電極枝が交互に並ぶようにして配置されている(後述の図4参照)。第3電極58および第4電極59は、それぞれ、例えばインジウム錫酸化物(ITO)などの透明導電膜を適宜パターニングすることによって構成されている。第3電極58、第4電極59のそれぞれの電極枝は、例えば20μm幅であり、電極間隔を20μmに設定して配置される。
配向膜53は、第1基板51の一面側に、第1電極52を覆うようにして設けられている。また、配向膜57は、第2基板54の一面側に、第3電極58および第4電極59を覆うようにして設けられている。各配向膜53、57には所定の配向処理(例えばラビング処理)が施されており、各々の配向処理の方向のなす角度が例えば90°前後に設定される。
液晶層60は、第1基板51と第2基板54の相互間に設けられている。液晶層60を構成する液晶材料の誘電率異方性Δεは正(Δε>0)である。液晶層60に図示された太線は、液晶層60に電圧が印加されていない初期状態における液晶分子の配向方位を模式的に示したものである。
第1偏光板61は、第1基板51の外側に配置されている。本実施形態ではこの第1偏光板61側から利用者によって視認される。第2偏光板62は、第2基板54の外側に配置されている。これらの第1偏光板61と第2偏光板62は、例えば互いの透過軸を略直交させて配置される(クロスニコル配置)。
図4は、液晶層に対して各電極を用いて与えられる電界について説明する模式的な断面図である。図4(A)は、第1〜第4電極の配置を平面視において示した模式図である。図4(B)〜図4(D)は、第1〜第4電極の配置を断面で示した模式図である。第1電極52と第2電極55は互いに対向配置されており、両者の重畳する領域内に、第3電極58と第4電極59が配置されている。また、第3電極58の複数の電極枝と第4電極59の複数の電極枝とは、1つずつ交互に繰り返すように配置されている。
図4(B)に示すように、第1電極52と第2電極55の間に電圧を印加することにより、両電極間に電界を発生させることができる。この場合の電界は、図示のように第1基板51および第2基板54の厚さ方向(セル厚方向)に沿った電界となる。この電界を以後「縦電界」と称する場合もある。
また、図4(C)に示すように、第3電極58と第4電極59の間に電圧を印加することにより、両電極間に電界を発生させることができる。この場合の電界は、図示のように第1基板51および第2基板54の各一面にほぼ平行な方向の電界となる。この電界を以後「横電界」と称する場合もある。以後、このような電界を用いるモードを「IPSモード」と称する場合もある。
また、図4(D)に示すように、絶縁膜56を挟んで対向配置された第2電極55と第3電極58および第4電極59との間に電圧を印加することにより、両電極間に電界を発生させることができる。この場合の電界は、図示のように第1基板51および第2基板54の各一面にほぼ平行な方向に沿った電界となる。この電界を以後「横電界」と称する場合もある。以後、このような電界を用いるモードを「FFSモード」と称する場合もある。
本実施形態の液晶素子は、初期状態において液晶層60の液晶分子がスプレイツイスト状態に配向する。これに対して、上記したように第1電極52と第2電極55を用いて縦電界を発生させると、液晶層60の液晶分子の配向状態がリバースツイスト状態へ遷移する。その後、第3電極58と第4電極59を用いて横電界を発生させると(IPSモード)、液晶層60の配向状態がスプレイツイスト状態へ遷移する。また、第2電極55、第3電極58、第4電極59を用いて横電界を発生させた場合(FFSモード)でも同様に液晶層60の配向状態がリバースツイスト状態からスプレイツイスト状態へ遷移する。IPSモードとの比較では、FFSモードのほうが液晶層60の配向状態をより均一に遷移させることができる。これは、第3電極58、第4電極59の各電極上にも横電界が印加されるためである。したがって、開口率(透過率、コントラスト比)の面からはFFSモードがより適しているといえる。
液晶層60の配向状態がスプレイツイスト状態とリバースツイスト状態の間でスイッチング可能となった理由は以下のように考察される。スプレイツイスト状態では液晶層60の層厚方向の略中央における液晶分子がほぼ水平に配向しているが、縦電界によってリバースツイスト状態になった後には層厚方向の略中央における液晶分子が垂直方向に傾く。この後、IPSモードあるいはFFSモードの横電界によって、リバースツイスト状態における液晶層60の層厚方向の略中央における液晶分子に横電界がかかり、スプレイツイスト状態における液晶層60の当該略中央における液晶分子があるべきダイレクタ方向に向いたため、再び初期状態であるスプレイツイスト状態へ遷移する。以上により、縦電界と横電界を活用してスプレイツイスト状態とリバースツイスト状態を切り替えられるようになったものと考えられる。
次に、液晶素子の製造方法の一例について詳細に説明する。
ITO膜付きガラス基板のITO膜をパターニングすることにより、第1電極52を有する第1基板51を作製する。ここでは一般的なフォトリソグラフィ技術によってITO膜のパターニングを行うことができる。ITOエッチング方法としてはウェットエッチング(第二塩化鉄)を用いる。ここでの第1電極52の形状パターンは、取り出し電極部分と表示の画素にあたる部分にITO膜が残るようにする。同様にして、ITO膜付きガラス基板のITO膜をパターニングすることにより、第2電極55を有する第2基板54を作製する。
次いで、第2基板54の第2電極55上に絶縁膜56を形成する。その際、取り出し電極部分には絶縁膜56が形成されないよう工夫する必要がある。その方法としては、あらかじめ取り出し電極部分にレジストを形成しておいて絶縁膜56の形成後にリフトオフする方法や、メタルマスクなどにより取り出し電極部分を隠した状態でスパッタ法などにより絶縁膜56を形成する方法などが挙げられる。また、絶縁膜56としては、有機絶縁膜、あるいは酸化珪素膜や窒化珪素膜等の無機絶縁膜及びそれらの組み合わせ等が挙げられる。ここでは、アクリル系有機絶縁膜と酸化珪素膜(SiO膜)の積層膜を絶縁膜56として用いる。
取り出し電極部分(端子部分)には耐熱性のフィルム(ポリイミドテープ)を貼り、その状態で有機絶縁膜の材料液をスピンコートする。例えば、2000rpmにて30秒間スピンさせる条件で、膜厚1μmを得る。これをクリーンオーブンにて焼成する(例えば、220℃、1時間)。耐熱性のフィルムを貼ったままでSiO膜をスパッタ法(交流放電)により成膜する。例えば、80℃に基板加熱し、1000Å形成する。ここで耐熱性のフィルムを剥がすと、有機絶縁膜、SiO膜ともきれいに剥がすことができる。その後、クリーンオーブンにて焼成する(例えば、220℃、1時間)。これは、SiO膜の絶縁性と透明性を上げるためである。SiO膜を形成する必要性は必ずしも無いが形成によりその上に形成するITO膜の密着性及びパターニング性が向上するため、形成することが望ましい。また、絶縁性も向上する。一方、有機絶縁膜を形成せずにSiO膜のみで絶縁性をとる方法が考えられるが、その場合にはSiO膜は多孔質になりやすいため膜厚を4000Å〜8000Å程度確保することが望ましい。また、SiNxとの積層膜にしてもよい。なお、無機絶縁膜の形成方法としてスパッタ法を述べたが、真空蒸着法、イオンビーム法、CVD法(化学気相堆積法)などの形成方法を用いてもよい。
次いで、絶縁膜56上に第3電極58および第4電極59を形成する。具体的には、まず絶縁膜56上にITO膜をスパッタ法(交流放電)にて形成する。これを、例えば100℃に基板加熱し、約1200Å程度のITO膜を全面に形成する。このITO膜を一般的なフォトリソグラフィ技術によってパターニングする。このときのフォトマスクとしては、上記した図4に示したような櫛歯状電極に対応する遮光部分を有するものを用いる。櫛歯状の電極として、例えば、電極枝の幅を20μmまたは30μmの2種類、電極間隔20μm、30μm、50μm、100μm、200μmの5種類を用いる。なお、上記の取り出し電極部分にもパターンが無いとエッチングにより下側のITO膜も除去されるので、取り出し電極部分にもパターンが形成されているフォトマスクを用いる。
上記のようにして作製した第1基板51および第2基板54を洗浄する。具体的には、まず水洗(ブラシ洗浄もしくはスプレー洗浄、純水洗浄)をし、水切り後にUV洗浄をし、最後にIR乾燥を行う。
次いで、第1基板51、第2基板54のそれぞれに配向膜53、57を形成する。配向膜53、57として、通常は垂直配向膜として用いられる材料の側鎖密度を低くしたポリイミド膜を用いる。配向膜の材料液(配向材)を第1基板51、第2基板54のそれぞれの一面に塗布し、これらをクリーンオーブンにて焼成する(例えば180℃、1時間)。配向膜の材料液の塗布方法としてはフレキソ印刷、インクジェット印刷、もしくはスピンコートが用いられる。ここではスピンコートを用いるが、他の方式を用いても結果は同様である。配向膜53、57の膜厚は、例えば500Å〜800Åとなるようにする。次いで、各配向膜53、57に対し、配向処理としてのラビング処理を行う。ラビング時の押し込み量は、例えば0.4〜1.2mmに設定する。これにより、各配向膜53、57が液晶分子に対して35°〜60°程度のプレティルト角を発現し得る。
次いで、第1基板51と第2基板54を貼り合わせる。第1基板51上にはあらかじめスペーサー材を散布し、さらにシール材を印刷する。スペーサー材としては、例えば粒径4μmのものを用いる。第1基板51と第2基板54の貼り合わせを行う時には、各基板に対するラビング処理の方向が互いに70°〜90°程度の範囲の角度で交差するようにする。また、液晶材料としては、例えばメルク株式会社製のZLI−2293を用いる。この液晶材料にはカイラル材として、例えばCB15が添加される。カイラル材の添加量はセル厚dとカイラルピッチpの比d/pが0.25以上0,75以下となるように設定する。
その後、第1偏光板61、第2偏光板62のそれぞれを取り付ける。第1偏光板61と第2偏光板62は、各々の透過軸をラビング方向と平行もしくは直交するように配置し、かつ両者がクロスニコル配置となるようにする。以上により、本実施形態の液晶素子が完成する。
次に、上記の液晶素子の有するメモリ性を利用した低消費電力駆動が可能な液晶表示装置の構成例について説明する。
図5は、液晶表示装置の構成例を模式的に示す図である。図5に示す液晶表示装置は、複数の画素部74をマトリクス状に配列して構成される単純マトリクス型の液晶表示装置であり、各画素部74として上記した液晶素子が用いられている。具体的には、液晶表示装置は、X方向に延びるm本の制御線B1〜Bmと、これらの制御線B1〜Bmに対して制御信号を与えるドライバー71と、各々が制御線B1〜Bmと交差してY方向に延びるn本の制御線A1〜Anと、これらの制御線A1〜Anに対して制御信号を与えるドライバー72と、各々が制御線B1〜Bmと交差してY方向に延びるn本の制御線C1〜CnおよびD1〜Dnと、これらの制御線C1〜CnおよびD1〜Dnに対して制御信号を与えるドライバー73と、制御線B1〜Bmと制御線A1〜Anとの各交点に設けられた画素部74と、を含んで構成されている。
各制御線B1〜Bm、A1〜An、C1〜CnおよびD1〜Dnは、例えば、ストライプ状に形成されたITO等の透明導電膜からなる。制御線B1〜BmとA1〜Anとが交差する部分が上記した第1電極52および第2電極55として機能する(図3参照)。また、制御線C1〜Cnについては、各画素部74に相当する領域に設けられ第3電極58としての櫛歯状の電極枝(図5においては図示省略)と接続されている。同様に、制御線D1〜Dnについては、各画素部74に相当する領域に設けられ第4電極59としての櫛歯状の電極枝(図5においては図示省略)と接続されている。
図5に示す構成の液晶表示装置の駆動法としては種々の方法が考えられる。例えば、制御線B1、B2、B3・・・とライン毎に表示書き換えを行う方法(線順次駆動法)について説明する。この場合には、相対的に明るい表示としたい画素部74には縦電界を印加し、相対的に暗い表示としたい画素部74には横電界を印加すればよい。
例えば、制御線B1には配向状態の遷移が生じない程度の矩形波電圧(例えば5V程度で150Hz)を印加し、制御線A1〜An、C1〜CnおよびD1〜Dnにはそれと同期し、もしくは半周期ずれた閾値電圧程度の矩形波電圧(例えば5V程度で150Hz)を印加する。
詳細には、制御線A1〜Anのうち、明るい表示としたい画素部74に対応する制御線には、制御線B1に印加した矩形波電圧と半周期ずれた矩形波電圧を印加する。このとき制御線C1〜CnおよびD1〜Dnには電圧を印加しない。それにより、画素部74の液晶素子には実効的に10V程度の電圧(縦電界)が印加される状態となる。この電圧が飽和電圧以上であるとすれば、液晶層60に配向状態の遷移を生じさせ、当該画素部74の透過率を変化させることができる。一方、制御線A1〜Anのうち、表示を変化させる必要がない画素部74に対応する制御線には、制御線B1に印加される矩形波電圧と同期した矩形波電圧を印加する。このときも制御線C1〜CnおよびD1〜Dnには電圧を印加しない。それにより、当該画素部74では実効的に電圧が印加されていない状態となる。したがって、液晶層60には配向状態の遷移が生じず、透過率が変化しない。
また、制御線C1〜CnおよびD1〜Dnのうち、明るい表示としたい画素部74に対応する制御線には、制御線B1に印加した矩形波電圧と半周期ずれた矩形波電圧を印加する。このとき制御線A1〜Anには電圧を印加しない。それにより、画素部74の液晶素子には実効的に10V程度の電圧(横電界)が印加される状態となる。この電圧が飽和電圧以上であるとすれば、液晶層60に配向状態の遷移を生じさせ、当該画素部74の透過率を変化させることができる。一方、制御線C1〜CnおよびD1〜Dnのうち、表示を変化させる必要がない画素部74に対応する制御線には、制御線B1に印加される矩形波電圧と同期した矩形波電圧を印加する。このときも制御線A1〜Anには電圧を印加しない。それにより、当該画素部74では実効的に電圧が印加されていない状態となる。したがって、液晶層60には配向状態の遷移が生じず、透過率が変化しない。
以上のような駆動を制御線B2、B3・・・と順次に実行していくことによりドットマトリクス表示が可能となる。このような駆動により書き換えられた表示状態は半永久的に保持することが可能である。この表示を書き換えるには再び制御線B1から上記の制御を実行すればよい。なお、ここではいわゆる単純マトリクス型の液晶表示装置について本発明を適用した例を示したが、薄膜トランジスタ等を用いたアクティブマトリクス型の液晶表示装置について本発明を適用することも可能である。アクティブマトリクス型の液晶表示装置の場合には制御線B1等のライン毎に書き換える必要がなくなるので書き換え時間を短縮できる。また、しきい値に対して2倍以上の電圧の印加も可能になるので更に高速に書き換えが可能になる。ただし、片側の基板に横電界用と縦電界用の電極があるため、1画素あたり2つの薄膜トランジスタ等が必要になる。
次に、いくつかの実施例を説明する。
(実施例1)
液晶素子の配向条件を見出すために、製造条件を異ならせたいくつかの液晶素子を作製した。液晶素子の作製方法は基本的に上記した通りであり、配向膜材料としては通常は垂直配向膜として用いられる材料の側鎖密度を低くしたポリイミド材料を用い、配向膜形成時の焼成温度(Annealing temp)とラビング時の押し込み量(Clearance in rubbing treatment)を可変パラメータとした。具体的には、焼成温度は160℃〜260℃の範囲でいくつかの温度を設定した。また、ラビング時の押し込み量は0.4mm、0.8mm、1.2mmとした。配向膜の膜厚は500Å〜800Åとなるようにした。液晶層の液晶分子のツイスト角については90°もしくは70°とした。ここでいう「ツイスト角」とは、スプレイツイスト状態における捻れ角をいい、リバースツイスト状態における実質的なツイスト角は(180°−φ)となる(以下の実施例でも同様)。液晶層厚(セル厚)については4μmとした。液晶層を構成する液晶材料にはカイラル材を添加しており、その添加量は、d/pの値が0.167〜0.800となるようにした。第1偏光板61と第2偏光板62は、ツイスト角φが90°の場合にはそれぞれの透過軸がラビング方向と略平行となるように配置し、かつ両者がクロスニコル配置となるようにし、ツイスト角φが70°の場合にはそれぞれの透過軸がラビング方向から10°ずらした位置となるようにし、かつ両者がクロスニコル配置となるようにした。
図6は、代表的な作製条件および表示状態の液晶素子の観察像を示す図である。詳細には、図6(A)は電圧印加により液晶層を部分的にスプレイツイスト配向状態からリバースツイスト配向状態へ遷移させた直後の液晶素子の観察像であり、図6(B)は3ヶ月経過後の液晶素子の観察像である。図6(A)に示すように、この実施例の液晶素子は正面から見ても高いコントラスト比を示していることが分かる。また、図6(B)に示すように、3ヶ月を経過しても大部分の表示を保持できていることが分かる。
図7は、プレティルト角が46°程度、ツイスト角が70°の液晶素子におけるコントラストと表示保持性能の評価結果を示す図である。図7では、液晶層のd/pの値を0.167〜0.800の間で複数の条件に設定して作製した各液晶素子について、正面コントラストの良否とその状態保持時間を評価した結果が示されている。なお、各液晶素子の配向膜の焼成温度は200℃に設定され、カイラル材としてはCB15が用いられ、液晶材料としては屈折率異方性Δnの値が比較的に小さいものが用いられた。また、正面コントラストについては、電圧印加により液晶層をスプレイツイスト配向状態からリバースツイスト配向状態へ遷移させ、リバースツイスト配向状態の保持性能の経時変化を観察した。その結果、正面コントラストについてはd/pの値が0.333〜0.500の間で良好であり、特に0.385以上で高いコントラストが得られた。d/pの値が0.167〜0.286の間では透過光が暗くなり(暗表示)、d/pが0.615〜0.800の間では透過光が明るくなり(明表示)、いずれもコントラストが低かった。また、状態保持時間については、d/p=0.333の液晶素子では1時間以上、d/p=0.385、d/p=0.421の各液晶素子では1日以上、d/p=0.444、d/p=0.500の各液晶素子では1週間以上の状態保持時間が得られた。
図8は、上記した図7に示した条件のうちピッチpを8.0μm〜9.0μmとした液晶素子(d/pの値を0.444〜0.500とした液晶素子)における表示保持性能の温度特性の評価結果を示す図である。ここでは、カイラル材についても2種類(R−8111、CB15)を用いている。ここでの評価は、液晶素子を各温度条件下で24時間放置した後にリバースツイスト配向状態での表示を保持しているかどうかを観察したものである。温度条件40℃の場合には、カイラル材をCB15としピッチを9.0μmとした液晶素子以外の液晶素子ではいずれも高い表示保持性能を示した。しかし、温度条件50℃の場合には、いくつかの液晶素子で表示保持性能が低下した。また、温度条件−40℃の場合には、カイラル材をR−811としピッチを8.0μmとした液晶素子において表示保持性能が低下した。これらの結果は、温度条件によりカイラル材のピッチが変化することに起因すると考えられるが、カイラル材の種類やその添加量を選ぶことで広い温度範囲で高い表示保持性能を得られることが分かる。
図9は、図8に示した評価に用いた液晶素子の観察像を示す図である。具体的には、図9(A)はカイラル材R−811、ピッチ8.0μmとした液晶素子の観察像であり、図9(B)はカイラル材R−811、ピッチ8.5μmとした液晶素子の観察像であり、図9(C)はカイラル材R−811、ピッチ9.0μmとした液晶素子の観察像であり、図9(D)はカイラル材CB15、ピッチ8.0μmとした液晶素子の観察像であり、図9(A)はカイラル材CB15、ピッチ9.0μmとした液晶素子の観察像である。各液晶素子のプレティルト角は46°程度である。いずれの液晶素子も正面コントラストが高く、表示保持性能に優れていることが分かる。
図10は、ピッチ条件を9μm(ショートピッチ条件)および12μm(ロングピッチ条件)とした液晶素子の観察像を示す図である。具体的には、図10(A)はショートピッチ条件の液晶素子の電圧印加前における観察像であり、図10(B)はショートピッチ条件の液晶素子の電圧印加直後における観察像であり、図10(A)はロングピッチ条件の液晶素子の電圧印加前における観察像であり、図10(A)はロングピッチ条件の液晶素子の電圧印加直後における観察像である。なお、図10(E)は各液晶素子におけるラビング方向と配向状態の関係を示している。また、各液晶素子のプレティルト角は46°程度であり、作製条件は上記と同様である。図10(A)および図10(B)に示すように、ショートピッチ条件の液晶素子は正面コントラストが高く、電極の境界が明りょうに表れている。これに対し、図10(C)および図10(D)に示すように、ロングピッチ条件の液晶素子は正面コントラストがやや低く、電圧印加直後であるにもかかわらず電極の境界が不明りょうに表れており、ラビング筋も目立つことが分かる。ここで示したロングピッチ条件(d/p=0.333)は、プレティルト角が高い(46°程度)の場合はあまり好ましくない条件であることが分かる。これらの結果から、安定した表示保持性能を得るためには比較的高いプレティルト角とショートピッチの両条件を満たす必要があるといえる。
図11〜図15は、図8に示した作製条件に対応した各液晶素子の光学特性を示す図である。具体的には、図11(A)、図12(A)、図13(A)、図14(A)および図15(A)はそれぞれ視角特性を示し、図11(B)、図12(B)、図13(B)、図14(B)および図15(B)はそれぞれラビング方向と偏光板の透過軸の配置を示し、図11(C)、図12(C)、図13(C)、図14(C)および図15(C)はそれぞれコントラスト特性を示し、図11(D)、図12(D)、図13(D)、図14(D)および図15(D)はそれぞれスプレイツイスト状態の透過率特性(TS−t)およびリバースツイスト状態の透過率特性(TU−t)を示している。また、図11に示す光学特性はカイラル材R−811かつピッチ8.0μmの液晶素子のものであり、図12に示す光学特性はカイラル材R−811かつピッチ8.5μmの液晶素子のものであり、図13に示す光学特性はカイラル材R−811かつピッチ9.0μmの液晶素子のものであり、図14に示す光学特性はカイラル材CB15かつピッチ8.0μmの液晶素子のものであり、図15に示す光学特性はカイラル材CB15かつピッチ9.0μmの液晶素子のものである。いずれの液晶素子においても配向膜の焼成温度200℃(プレティルト角35°〜60°程度)、ツイスト角70°である。いずれの液晶素子の場合も正面のコントラスト比は高く(CR=141〜677)、特にカイラル材CB15かつピッチ8.0μmの液晶素子はどの視角においても表示反転は見られず高い視認性を得られることが分かる(図14参照)。なお、今回の条件でのプレティルト角を測定してみると35°〜60°程度(測定方法により測定結果にばらつきがある)のプレティルト角を示していることがわかった。
なぜこのような特性を示すのかについては完全には解明できていないが、一般に、リバースツイスト配向状態では、液晶層内部に界面のプレティルト角の関係とカイラル材によるねじれ力により大きな歪みが生じていると考えられる。この歪みにより電圧オフ状態においても液晶層の層厚方向の中央付近における液晶分子は基板平面に対して傾いた状態になる。一般にリバースツイスト配向状態では界面のプレティルト角よりもバルクでの傾斜角の方が高くなる。このことは連続体理論に基づいた液晶分子配向シミュレーションでも確認されている。実施例の各液晶素子はプレティルト角を非常に高くすることにより液晶層の層厚方向の中央付近における液晶分子の傾き角を非常に高くすることができており、垂直配向に近い状態まで液晶分子が立ち上がっているのではないかと推察される。このことにより、電圧オフ状態においても正面方向からに対しても比較的暗い黒表示を得られるものと考えられる。
(実施例2)
次に、上記した実施例1において検証した範囲内において好適と考えられる条件にて作製した液晶素子について、その作製条件と表示状態のスイッチングの様子を説明する。具体的な作製条件については、配向膜は焼成条件を200℃で1時間とし、かつ膜厚を500Å〜800Åとした。また、ラビング処理時の押し込み量は0.8mmとした。液晶層のツイスト角φは90°もしくは70°とし、層厚(セル厚)は4μmとした。液晶材料としてはZLI-2293(メルク社製)を用いて、カイラル材にはCB15を用いた。カイラル材の添加量はd/p=0.5(ピッチ8μm)となるようにした。偏光板はその透過軸がラビング方向と平行もしくは直交するように配置し、かつ互いの透過軸が略直交するようにした。ここでは各透過軸がそれぞれ近接する基板の配向膜のラビング方向と平行になるように偏光板を配置した。これら以外の作製条件については上記した通りである。
図16は、実施例2の液晶素子について各電極に電圧を印加し、スイッチングしたときの様子を示す図である。詳細には、図16(A)は電極パターン、ラビング方向および偏光板の各配置を示す図であり、図16(B)は初期状態における液晶素子の観察像であり、図16(C)は縦電界印加後における液晶素子の観察像であり、図16(D)は横電界印加後における液晶素子の観察像である。なお、ここでの液晶素子は、櫛歯状電極(第3電極および第4電極)の電極幅を20μm、電極間隔を20μmとしたものである。また、図16(A)に示す「Ru」は上側基板のラビング方向、「Rb」は下側基板のラビング方向を示し、「P」および「A」は各偏光板の透過軸方向を示している。
図16(B)に示すように、液晶素子の完成後の状態では液晶層がスプレイツイスト配向状態となり、透過光は明状態(すなわち白表示)となっている。そして、図16(C)に示すように液晶層に対して縦電界を印加した後は液晶層がリバースツイスト配向状態へと転移し、透過光は暗状態(すなわち黒表示)となっている。その後、図16(D)に示すように、液晶層に対して櫛歯状電極を用いて横電界を印加した後は液晶層がスプレイツイスト状態へと再び遷移し、透過光が初期状態と同様に明状態(白表示)となっている。このようなスイッチングが可能となったのは以下のように考えられる。スプレイツイスト配向状態では液晶層の層厚方向の略中央における液晶分子が水平方向に配向しているが、縦電界の印加によってリバースツイスト配向状態になり、液晶層の層厚方向の略中央における液晶分子が垂直方向に配向する。この後、横電界の印加によってリバースツイスト状態の液晶層の層厚方向の略中央における液晶分子に横電界がかかることにより、液晶分子が再び水平方向へ配向する。この配向方向は、スプレイツイスト配向状態の液晶層の層厚方向の略中央における液晶分子があるべき配向方向であるため、液晶層がスプレイツイスト状態へと遷移したものと考えられる。
なお、比較例として、液晶素子のカイラル材の添加量を少なくした場合(d/p<0.25の場合)についても確認したところ、初期状態(スプレイツイスト配向状態)において液晶層のバルクが略垂直配向状態となってしまい、明暗状態のスイッチングが難しいことが分かった。また、プレティルト角について概ね70°以上に高くした場合には、これに対応してカイラル材を調整したとしても、スプレイツイスト状態とリバースツイスト状態の間で明暗状態を得ることが難しいことも分かった。このことから、比較的黒い黒表示と双安定性を両立するにはカイラル材の添加量とプレティルト角の関係を上記の条件とすることが必要であるといえる。ここで、上記した実施形態並びに実施例においてプレティルト角は46°としたが、一般に知られているようにこのような領域でのプレティルト角はその測定が非常に難しく、数値には誤差の幅が存在する。測定方法の違いや測定精度の問題により±15°〜30°程度のばらつきが存在する可能性がある。
以上のように、本実施形態並びに各実施例によれば、コントラストの高い明表示状態、暗表示状態の双安定表示を簡便に実現できる。特に暗表示の透過率が低く、正面から見たときもはっきりとした表示を実現できる。
また、液晶素子の製造工程は、基本的には一般的な液晶素子の製造工程と全く同じであり、異なるのは配向膜材料、ラビング条件(押し込み量)、焼成条件等であるが、これらは一般的な製造工程でも管理される条件であるためコストアップの要因は少ない。すなわち、一般的な液晶素子と同様の製造技術で安価に製造が可能である。
また、本実施形態等の液晶素子は、表示を書き換えるとき以外は電力を必要としないので、超低消費電力駆動が可能であり、透過型ディスプレイ、透反ディスプレイ、反射型ディスプレイのいずれの場合にも好適なディスプレイを実現できる。特に反射型ディスプレイに適用した場合にはメリットが大きい。
また、配向状態のメモリ性を利用した駆動方法(線順次書き換え法等)の適用が可能になるので、薄膜トランジスタ等のスイッチング素子を用いることなく単純マトリクス表示により大容量のドットマトリクス表示が可能である。従って低コストで大容量表示が可能になる
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施をすることが可能である。例えば、上記では各偏光板の透過軸を略直交させたノーマリーホワイト型について説明していたが、ノーマリーブラック型としてもよい。ただし、ノーマリーホワイト型のほうがより高いコントラストを得やすい。
1:上側基板
2:下側基板
3:液晶層
51:第1基板
52:第1電極
53、57:配向膜
54:第2基板
55:第2電極
56:絶縁膜
58:第3電極
59:第4電極
60:液晶層
61:第1偏光板
62:第2偏光板
71、72、73:ドライバー
74:画素部
A1〜An、B1〜Bm、C1〜Cn、D1〜Dn:制御線

Claims (5)

  1. 各々の一面に配向処理が施されており、対向配置された第1基板及び第2基板と、
    前記第1基板の一面と前記第2基板の一面との間に設けられた液晶層、
    を含み、
    前記第1基板及び前記第2基板は、前記液晶層の液晶分子が第1方向に捻れた第1配向状態を生じるように前記配向処理の方向を設定され、かつ、それぞれが前記液晶層との界面において当該液晶層の液晶分子に付与するプレティルト角が35°以上であり、
    前記液晶層は、前記液晶分子が前記第1方向とは逆の第2方向に捻れた第2配向状態を生じさせる性質のカイラル材を含有し、
    前記カイラル材は、前記液晶層の層厚dに対するカイラルピッチの比d/pが0.385以上0.5以下となるように添加された、
    液晶素子。
  2. 前記液晶層は、前記第2配向状態におけるツイスト角が70°以上90°以下である、請求項1に記載の液晶素子。
  3. 前記液晶層に電界を印加するための電界印加手段を更に含み、
    前記電界印加手段によって、前記第1基板及び前記第2基板の各一面にほぼ垂直な方向に電界が印加されたことにより前記液晶層が前記第1配向状態へ遷移し、前記第1基板及び前記第2基板の各一面にほぼ平行な方向に電界が印加されたことにより前記液晶層が前記第2配向状態へ遷移する、請求項1又は2に記載の液晶素子。
  4. 前記プレティルト角が70°より小さい、請求項1〜3の何れか1項に記載の液晶素子。
  5. 複数の画素部を備え、当該複数の画素部の各々が請求項1〜4の何れか1項に記載の液晶素子を用いて構成された、液晶表示装置。
JP2012007534A 2012-01-17 2012-01-17 液晶素子、液晶表示装置 Active JP5877072B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012007534A JP5877072B2 (ja) 2012-01-17 2012-01-17 液晶素子、液晶表示装置
KR1020130004634A KR102004526B1 (ko) 2012-01-17 2013-01-15 액정소자 및 그 구동방법
KR1020180173147A KR102100459B1 (ko) 2012-01-17 2018-12-28 액정소자 및 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012007534A JP5877072B2 (ja) 2012-01-17 2012-01-17 液晶素子、液晶表示装置

Publications (2)

Publication Number Publication Date
JP2013148632A JP2013148632A (ja) 2013-08-01
JP5877072B2 true JP5877072B2 (ja) 2016-03-02

Family

ID=49046212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012007534A Active JP5877072B2 (ja) 2012-01-17 2012-01-17 液晶素子、液晶表示装置

Country Status (1)

Country Link
JP (1) JP5877072B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6298257B2 (ja) * 2013-08-21 2018-03-20 スタンレー電気株式会社 液晶素子、液晶表示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452381B2 (ja) * 2010-06-11 2014-03-26 スタンレー電気株式会社 液晶表示素子及び液晶表示素子の製造方法及び駆動方法

Also Published As

Publication number Publication date
JP2013148632A (ja) 2013-08-01

Similar Documents

Publication Publication Date Title
KR101759646B1 (ko) 액정소자
JP5584502B2 (ja) 液晶表示素子、液晶表示素子の製造方法及び駆動方法
JP5647875B2 (ja) 液晶素子、液晶表示装置
JP6093166B2 (ja) 液晶素子、液晶表示装置
JP5308999B2 (ja) 液晶素子、液晶表示装置
JP5773691B2 (ja) 液晶素子、液晶表示装置
KR102100459B1 (ko) 액정소자 및 액정표시장치
JP5877072B2 (ja) 液晶素子、液晶表示装置
JP5901992B2 (ja) 液晶素子、液晶表示装置
JP6001959B2 (ja) 液晶素子、液晶表示装置
JP5901980B2 (ja) 液晶素子、液晶表示装置
JP5529709B2 (ja) 液晶表示装置
JP5992203B2 (ja) 液晶素子、液晶表示装置
JP6186112B2 (ja) 液晶表示素子及びその駆動方法
JP2014235399A (ja) 液晶素子、液晶表示装置
JP6298257B2 (ja) 液晶素子、液晶表示装置
JP6180125B2 (ja) 液晶表示装置
JP5844094B2 (ja) 液晶素子、液晶表示装置
JP2014038147A (ja) 液晶素子、液晶表示装置
JP5848648B2 (ja) 液晶表示素子
JP6016585B2 (ja) 液晶表示装置
JP2013195902A (ja) 液晶表示素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R150 Certificate of patent or registration of utility model

Ref document number: 5877072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250