JP5875234B2 - 画像形成装置及びその倍率補正方法 - Google Patents

Description

本発明は、画像信号を画素分割変調して、当該画素分割変調された画像信号に基づいて変調した光ビームを用いて画像形成を行う画像形成装置及びその倍率補正方法に関する。

一般に、レーザビームプリンタ又はデジタル複写機等の画像形成装置では、画像形成の際、ビーム駆動回路により光源（例えば、半導体レーザ）を駆動している。そして、半導体レーザから発光されたレーザビーム（光ビーム）を画像信号（画像データともいう）によって変調する。変調後のレーザビームは回転多面鏡（ポリゴンミラー）によって感光体ドラム等の像担持体上にラスタスキャンされて、感光体ドラム上に潜像を形成している。

複数の半導体レーザを有する画像形成装置においては、各半導体レーザから発光されるレーザビームによって照射される感光体ドラム上の照射位置に応じて、潜像の倍率が異なる。また、ポリゴンミラーにおいては、その反射面の面精度が互いに異なり、このため、反射面毎に潜像の書き出し位置が異なる。加えて、両面印字可能な画像形成装置においては、定着後の記録紙の収縮に起因して、両面（表面及び裏面）における潜像の比率が同一であっても、印字後、つまり、定着後において画像サイズが異なってしまう。

このような不都合を防止するため、画素データストリームをレーザ書込み周波数で書込んで、走査線に沿って走査されるレーザビームに変換する際、画素データストリームに対してわずかな遅延を挿入又は削除して、レーザ書込み周波数を調整するようにしたものがある（特許文献１参照）。

ところが、特許文献１においては、レーザ書込み周波数、画像データを転送するための画像クロックを調整するようにしているため、画像クロックを微小とした際にスペースが生じてしまい、印字品質を損なってしまう。

このような印字品質の劣化を防止するため、感光ドラム上においてレーザビームで走査される１走査ライン上の１つ以上の補正点毎に、当該補正点の前に位置する画素の画素分割変調された画素データの最終ビットを補正点に位置する画素の画素分割変調された画素データの先頭ビットとして付加するようにしたものがある（特許文献２参照）。

特開２０００−２３８３４２号公報 特開２００４−３５１９０８号公報

ところが、特許文献２に記載の手法においては、補正点で付加されるビットデータが『０』になるか又は『１』になるかは画素データに依存する。つまり、特許文献２に記載の手法では、補正点の前に位置する画素の画素分割変調された画素データの最終ビットを補正点に位置する画素の画素分割変調された画素データの先頭ビットとして付加するようにしているので、補正点で付加されるビットが最終ビットによって決定されることになる。そして、補正点に位置する画素が補正点の前に位置する画素に影響されることになって、主走査倍率を補正する際に、印字品質を損なう可能性がある。特に、一走査ラインにおいて挿入されるビットデータが多いと、印字品質を損なう可能性が大となってしまう。

従って、本発明の目的は、印字品質が劣化することなく、所定の方向（例えば、主走査方向）における倍率を適正に補正することができる画像形成装置及びその倍率補正方法を提供することにある。

上記の目的を達成するため、本発明による画像形成装置は、光源から出射される光ビームが感光体上を走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像を形成する画像形成装置において、入力画像信号を、前記光源を点灯させるための第１のビットデータと前記光源を消灯させるための第２のビットデータのうち少なくとも一方を含むビットパターンに変換する変換手段と、前記入力画像信号に基づいて形成する画像の前記光ビームの走査方向の長さを補正するために、前記ビットパターンに対してビットデータの挿入及び削除の少なくとも一方を実行するデータ補正手段と、前記データ補正手段によって補正されたビットパターンをクロック信号に同期してシリアルに出力することによって前記光源を駆動する駆動手段と、前記ビットパターンに含まれる連続する所定数のビットデータにおける前記第１のビットデータと前記第２のビットデータの割合を演算する演算手段とを有し、前記データ補正手段は、前記所定数のビットデータに対してビットデータの挿入あるいは削除処理をする前後の前記第１のビットデータと前記第２のビットデータの割合の差が最も小さくなるように、前記所定数のビットデータに対して前記第１のビットデータ又は前記第２のビットデータの挿入数又は削除数の割合を決定することを特徴とする。

本発明によれば、印字品質を落とすことなく、主走査倍率を適正に補正することができるという効果がある。

本発明の実施の形態による画像形成装置の一例を模式的に示す縦断面図である。 図１に示す露光装置に入射されるレーザ光（レーザビーム）を生成するレーザビーム生成装置の一例を示すブロック図である。 本発明の実施の形態における主走査倍率補正によって１画素目と３画素目の最終ビットを挿抜する例を説明するための図であり、（ａ）は１画素目と３画素目の最終ビットを挿入する例を説明するための図、（ｂ）は１画素目と３画素目の最終ビットを削除する例を説明するための図、（ｃ）は１画素目の最終ビットを挿入し３画素目の最終ビットを削除する例を説明するための図である。 本発明の実施の形態における主走査倍率補正によって１画素目と３画素目の先頭ビットを挿抜する例を説明するための図であり、（ａ）は１画素目と３画素目の先頭ビットを挿入する例を説明するための図、（ｂ）は１画素目と３画素目の先頭ビットを削除する例を説明するための図、（ｃ）は１画素目の先頭ビットを挿入し３画素目の先頭ビットを削除する例を説明するための図である。 本発明の実施の形態における主走査倍率補正によって１画素目と３画素目の中間ビットを挿抜する例を説明するための図であり、（ａ）は１画素目と３画素目の中間ビットを挿入する例を説明するための図、（ｂ）は１画素目と３画素目の中間ビットを削除する例を説明するための図、（ｃ）は１画素目の中間ビットを挿入し３画素目の中間ビットを削除する例を説明するための図である。 本発明の実施の形態における主走査倍率補正において、８ビットの画素分割変調データ列における階調情報（濃度）と挿抜ビットとの対応関係の一例を示す図である。 本発明の実施の形態における主走査倍率補正において、１６ビットの画素分割変調データ列における階調情報（濃度）と挿抜ビットとの対応関係の例を示す図である。 本発明の実施の形態における主走査倍率補正において、３２ビットの画素分割変調データ列における階調情報（濃度）と挿抜ビットとの対応関係の例を示す図である。 本発明の実施の形態における主走査倍率補正において、パルス位置が中央である場合の１６ビットの画素分割変調データ列における階調情報（濃度）とパルスの対応関係の一例を示す図である。 本発明の実施の形態における主走査倍率補正において、パルス位置が右寄せである場合の１６ビットの画素分割変調データ列における階調情報（濃度）とパルスの対応関係の一例を示す図である。 本発明の実施の形態における主走査倍率補正において、パルス位置が左寄せである場合の１６ビットの画素分割変調データ列における階調情報（濃度）とパルスの対応関係の一例を示す図である。 本発明の実施の形態における主走査倍率補正において、パルス位置がスプリットである場合の１６ビットの画素分割変調データ列における階調情報（濃度）とパルスの対応関係の例を示す図である。 本発明の実施の形態で用いられるビット挿抜処理において、画像信号に含まれる補正点の階調情報が画素値２（濃度２／１６、１２．５％点灯）であり、その属性情報がパルス位置中央である際に２ビットの削除を説明するための図である。 本発明の実施の形態で用いられるビット挿抜処理において、画像信号に含まれる補正点の階調情報が画素値３（濃度３／１６、約１８．８％点灯）であり、その属性情報がパルス位置右寄せである際に、２ビットの挿入を説明するための図である。 本発明の実施の形態で用いられるビット挿抜処理において、画像信号に含まれる補正点の階調情報が画素値１３（濃度１３／１６、約８１．３％点灯）であり、その属性情報がパルス位置左寄せである際に、２ビットの削除を説明するための図である。 本発明の実施の形態で用いられるビット挿抜処理において、画像信号に含まれる補正点の階調情報が画素値８（濃度８／１６、５０％点灯）であり、その属性情報がパルス位置スプリットである際に、２ビットの挿入を説明するための図である。 図２に示す画像処理回路の構成の一例を示すブロック図である。 図１７に示すパルスデータＬＵＴに格納されたパルスデータの一例を示す図である。 図１７に示す挿抜ビットデータＬＵＴに格納された挿抜ビットデータの一例を示す図である。 図１７に示す画像処理回路においてビット挿入（１ビット挿入時に最終ビットを挿入する場合）を行った場合のタイミングである。 図１７に示す画像処理回路においてビット削除（１ビット削除時に最終ビットを削除する場合）を行った場合のタイミングチャートである。 本発明の実施の形態による主走査倍率補正処理において、１セグメント幅３１０ドットに対して、何回のビット挿抜を行うかを説明するための図であり、（ａ）は全体倍率補正（拡大）を行う際約１インチ伸張する必要がある場合を示す図、（ｂ）は全体倍率補正（縮小）を行う際約１インチ短縮する必要がある場合を示す図、（ｃ）は部分倍率補正を行う場合を示す図、（ｄ）は全体倍率補正（拡大）と部分倍率補正とを行う場合を示す図、（ｅ）は全体倍率補正（縮小）と部分倍率補正とを行う場合を示す図である。 図２に示す画像処理回路の構成の他の例を示すブロック図である。 図２に示す画像処理回路の構成のさらに他の例を示すブロック図である。 図２４に示す挿抜ビット位置ＬＵＴに格納された挿抜ビット位置の一例を示す図である。

以下、本発明の実施の形態による画像形成装置の一例ついて図面を参照して説明する。

図１は本発明の実施の形態による画像形成装置の一例を模式的に示す縦断面図である。

図１を参照して、図示の画像形成装置は、所謂カラーレーザビームプリンタであり、転写材カセット５３を備えている。転写材カセット５３にセットされた転写材（記録用紙）は、給紙ローラ５４によって一枚ずつ取り出され、搬送ローラ対５５−ａ及び５５−ｂで搬送されてレジストローラ５６によって画像形成部に給送される。

画像形成部において、転写材を搬送する転写搬送ベルト１０が複数の回転ローラによって転写材搬送方向（図１の右から左方向）に沿って扁平に張設されている。記録用紙は、転写搬送ベルト１０の搬送方向最上流部において、転写搬送ベルト１０に静電吸着される。

画像形成部は現像ユニット５２−Ｃ、５２−Ｙ、５２−Ｍ、及び５２−Ｋを有しており、これら現像ユニット５２−Ｃ、５２−Ｙ、５２−Ｍ、及び５２−Ｋには感光ドラム１４−Ｃ、１４−Ｙ、１４−Ｍ、及び１４−Ｋが備えられている。そして、感光ドラム１４−Ｃ、１４−Ｙ、１４−Ｍ、及び１４−Ｋは転写搬送ベルト１０の搬送面に沿って配置されている。

さらに、現像ユニット５２−Ｃ、５２−Ｙ、５２−Ｍ、及び５２−Ｋには、それぞれ帯電器及び現像器が備えられるとともに、シアン（Ｃ）、イエロー（Ｙ）、マゼンタ（Ｍ）、及びブラック（Ｋ）の各色トナーが収納されている。

感光ドラム１４−Ｃ、１４−Ｙ、１４−Ｍ、及び１４−Ｋの周面はそれぞれ帯電器によって均一に帯電され、露光装置５１−Ｃ、５１−Ｙ、５１−Ｍ、及び５１−Ｋが画像データに応じて感光ドラム１４−Ｃ、１４−Ｙ、１４−Ｍ、及び１４−Ｋを露光する。これによって、感光ドラム１４−Ｃ、１４−Ｙ、１４−Ｍ、及び１４−Ｋには静電潜像が形成される。これら静電潜像は現像器によって現像されて、感光ドラム１４−Ｃ、１４−Ｙ、１４−Ｍ、及び１４−Ｋには各色トナー像が形成される。

転写搬送ベルト１０を挟んで、感光ドラム１４−Ｃ、１４−Ｙ、１４−Ｍ、及び１４−Ｋに対向してそれぞれ転写ローラ５７−Ｃ、５７−Ｙ、５７−Ｍ、及び５７−Ｋが配置されている。感光ドラム１４−Ｃ、１４−Ｙ、１４−Ｍ、及び１４−Ｋ上のトナー像は、それぞれ転写ローラ５７−Ｃ、５７−Ｙ、５７−Ｍ、及び５７−Ｋによって、転写搬送ベルト１０によって搬送される記録用紙に順次重ね合わされて転写される。その後、記録用紙は、定着装置５８に搬送されて、ここでトナー像が定着処理される。そして、記録用紙は排紙ローラ対５９−ａ及び５９−ｂによって機外に排出される。

なお、転写搬送ベルト１０の代わりに、シアン、イエロー、マゼンタ、及びブラックの各色トナーが直接転写される所謂中間転写ベルトを用いて、中間転写ベルト上のカラートナー像を記録用紙に２次転写するようにしてもよい。

図２は、図１に示す露光装置に入射されるレーザ光（レーザビーム）を生成するレーザビーム生成装置の一例を示すブロック図である。なお、図２においては、図１に示す露光装置を示す符号のサフィックスは省略されている。

図２を参照して、レーザビーム生成装置は、画像処理回路２１０７を有している。画像処理回路２１０７には、例えば、画像形成装置において原稿読取の結果得られた画像信号（入力画像信号）が与えられる。画像処理回路２１０７は、画像信号を画素分割変調して、画素分割変調された画像信号（以下画素変調画像信号と呼ぶ）を画像クロックに同期させて出力する。この画素変調画像信号はレーザ駆動装置２１０６に与えられ、レーザ駆動回路２１０６は画素変調画像信号に基づいて半導体レーザ（光源）２１０１を駆動（つまり、点灯制御）する。

半導体レーザ２１０１の内部には、レーザ光の一部を検出するフォトダイオードセンサ（ＰＤセンサ：図示せず）が配置され、レーザ駆動装置２１０６は、ＰＤセンサの検出信号を用いて半導体レーザ２１０１のＡＰＣ（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）制御を行う。半導体レーザ２１０１から発光（出射）されたレーザ光（光ビーム）は、コリメータレンズ２１０２及び絞り等を有する光学系を介してほぼ平行光になり、所定のビーム径でポリゴンミラー（回転多面鏡）２１０３に入射する。ポリゴンミラー２１０３は、所定方向に等角速度で回転しており、この回転に伴い、ポリゴンミラー２１０３に入射したレーザ光は、連続的に角度を変える偏向ビームとして反射される。

この偏向ビームは、ｆ−θレンズ２１０４によって集光作用を受ける。また、ｆ−θレンズ２１０４は走査の時間的な直線性を保証するような歪曲収差の補正を行うので、ｆ−θレンズ２１０４を通過した偏向ビームは、感光ドラム１４（サフィックス省略）上に所定方向に等速で走査される。感光体ドラム１４の一方の端部近傍には、偏向ビームを検出するビームディテクトセンサ２１０５が配置されおり、このセンサの検出信号はポリゴンミラー２１０３の回転とデータの書き込みとの同期をとるための同期信号として用いられる。

このようなレーザ駆動装置２１０６においては、１走査中のレーザ光の光量を一定に保持するため、１走査中の光検出区間でレーザ光の出力を検出して半導体レーザ２１０１の駆動電流を１走査の間保持するという駆動方式が採用される。

ここでは、画像形成装置が画像データに応じて画像形成を行う際に、主走査方向（感光ドラムの長手方向の倍率（以下、主走査倍率と呼ぶ）を調整する。続いて、図示の画像形成装置における主走査倍率の補正処理の概要について説明することにする。

主走査倍率の補正に当たっては、レーザ光で走査される１ラインの少なくとも１つの補正点毎に、ある位置のビットを挿入又は削除する。これによって、１ラインに付加される新たな画素の画素データを生成する。挿入又は削除するビットの位置（例えば、先頭ビット、中間ビット、又は最終ビット）は、後述するようにして、当該補正点の階調情報及び属性情報に応じて決定される。そして、新たな画素の画素データは、固定周波数の画像クロックに同期して出力される。なお、主走査倍率とは、感光ドラムの主走査方向へ走査される際のレーザ光の幅をいうものとする。

ここで、画像信号を構成する画素データは、例えば、１６ビットの画素分割変調されたデータ列から構成されているとする。そして、補正前の画像データは１ライン当り４画素であるとする。なお、以下の説明では、主走査倍率の補正に当たって、その補正点として、同一ラインの１画素目と３画素目が選択されるものとする。

図３は、本発明の実施の形態における主走査倍率補正によって１画素目と３画素目の最終ビットを挿抜する例を説明するための図である。そして、図３（ａ）は１画素目と３画素目の最終ビットを挿入する例を説明するための図であり、図３（ｂ）は１画素目と３画素目の最終ビットを削除する例を説明するための図である。また、図３（ｃ）は１画素目の最終ビットを挿入し３画素目の最終ビットを削除する例を説明するための図である。

図３（ａ）に示すように、挿入補正を行う際には、補正点である１画素目及び３画素目の最終ビット（インデックス１６）がそれぞれコピーされてその直後（つまり、２画素目及び４画素目の先頭）に挿入される。その結果、有効ビットがあたかも５画素目にずれ込み、５画素目の無効部分がビット”０”で埋められた状態となる。

図３（ｂ）に示すように、削除補正を行う際には、補正点である１画素目及び３画素目の最終ビット（インデックス１６）がそれぞれ削除される。その結果、有効ビットが４画素目の途中で終わるため、４画素目の無効部分がビット”０”で埋められる。

図３（ｃ）に示すように、挿抜補正を行う際には、補正点である１画素目の最終ビット（インデックス１６）がコピーされてその直後に挿入される。また、補正点である３画素目の最終ビット（インデックス１６）が削除される。その結果、挿抜補正前と挿抜補正後においては有効なビット数は変わらない。

図３（ｃ）に示す例では、ライン全体で見れば挿抜補正前と挿抜補正後においてライン幅（主走査幅）は同一である。しかし、１画素目及び２画素目をセグメント０、３画素目及び４画素目をセグメント１とすると、セグメント０の主走査幅は挿抜補正後においては拡大し、セグメント１の主走査幅は挿抜補正後において縮小する。

続いて、先頭ビットを挿抜する場合について説明する。図４は、本発明の実施の形態における主走査倍率補正によって１画素目と３画素目の先頭ビットを挿抜する例を説明するための図である。そして、図４（ａ）は１画素目と３画素目の先頭ビットを挿入する例を説明するための図であり、図４（ｂ）は１画素目と３画素目の先頭ビットを削除する例を説明するための図である。また、図４（ｃ）は１画素目の先頭ビットを挿入し３画素目の先頭ビットを削除する例を説明するための図である。

図４（ａ）に示すように、挿入補正を行う際には、補正点である１画素目及び３画素目の先頭ビット（インデックス１）がそれぞれコピーされてその直後に挿入される。その結果、有効ビットがあたかも５画素目にずれ込み、５画素目の無効部分がビット”０”で埋められた状態となる。

図４（ｂ）に示すように、削除補正を行う際には、補正点である１画素目及び３画素目の先頭ビット（インデックス１）がそれぞれ削除される。その結果、有効ビットが４画素目の途中で終わるため、４画素目の無効部分がビット”０”で埋められる。

図４（ｃ）に示すように、挿抜補正を行う際には、補正点である１画素目の先頭ビット（インデックス１）がコピーされてその直後に挿入される。また、補正点である３画素目の先頭ビット（インデックス１）が削除される。その結果、挿抜補正前と挿抜補正後においては有効なビット数は変わらない。

図４（ｃ）に示す例では、ライン全体で見れば挿抜補正前と挿抜補正後においてライン幅（主走査幅）は同一である。しかし、１画素目及び２画素目をセグメント０、３画素目及び４画素目をセグメント１とすると、セグメント０の主走査幅は挿抜補正後においては拡大し、セグメント１の主走査幅は挿抜補正後において縮小する。

さらに、中間ビットを挿抜する場合について説明する。図５は、本発明の実施の形態における主走査倍率補正によって１画素目と３画素目の中間ビットを挿抜する例を説明するための図である。そして、図５（ａ）は１画素目と３画素目の中間ビットを挿入する例を説明するための図であり、図５（ｂ）は１画素目と３画素目の中間ビットを削除する例を説明するための図である。また、図５（ｃ）は１画素目の中間ビットを挿入し３画素目の中間ビットを削除する例を説明するための図である。

図５（ａ）に示すように、挿入補正を行う際には、補正点である１画素目及び３画素目の中間ビット（インデックス８）がそれぞれコピーされてその直後に挿入される。その結果、有効ビットがあたかも５画素目にずれ込み、５画素目の無効部分がビット”０”で埋められた状態となる。

図５（ｂ）に示すように、削除補正を行う際には、補正点である１画素目及び３画素目の中間ビット（インデックス８）がそれぞれ削除される。その結果、有効ビットが４画素目の途中で終わるため、４画素目の無効部分がビット”０”で埋められる。

図５（ｃ）に示すように、挿抜補正を行う際には、補正点である１画素目の中間ビット（インデックス８）がコピーされてその直後に挿入される。また、補正点である３画素目の中間ビット（インデックス８）が削除される。その結果、挿抜補正前と挿抜補正後においては有効なビット数は変わらない。

図５（ｃ）に示す例では、ライン全体で見れば挿抜補正前と挿抜補正後においてライン幅（主走査幅）は同一である。しかし、１画素目及び２画素目をセグメント０、３画素目及び４画素目をセグメント１とすると、セグメント０の主走査幅は挿抜補正後においては拡大し、セグメント１の主走査幅は挿抜補正後において縮小する。

図３〜図５においては、１画素目及び３画素目について、１ビット挿入又は削除、そして、１ビット挿抜する例について説明したが、２ビット挿入又は削除、そして、２ビット挿抜する場合もある。以下単に２ビット挿抜と呼ぶ。

最終ビットにおいて、２ビット挿入する場合、例えば、１画素目と３画素目において、最終ビット（図３（ａ）においてインデックス１６）を２回コピーしてその直後に挿入する。同様に、最終ビットにおいて、２ビット削除する場合、１画素目と３画素目において、最終ビットから２ビット（図３（ｂ）においてインデックス１６及び１５）を削除する。また、最終ビットにおいて、１画素目で挿入補正を行い、３画素目で削除補正を行う場合には、１画素目において最終ビット（図３（ｃ）においてインデックス１６）が２回コピーされその直後に挿入される。そして、３画素目において、最終ビットから２ビット（図３（ｃ）においてインデックス１６及び１５）が削除される。

さらに、先頭ビットにおいて、２ビット挿入する場合、例えば、１画素目と３画素目において、先頭ビット（図４（ａ）においてインデックス１）を２回コピーしてその直後に挿入する。同様に、先頭ビットにおいて、２ビット削除する場合、１画素目と３画素目において、先頭ビットから２ビット（図４（ｂ）においてインデックス１及び２）を削除する。また、先頭ビットにおいて、１画素目で挿入補正を行い、３画素目で削除補正を行う場合には、１画素目において先頭ビット（図４（ｃ）においてインデックス１）が２回コピーされその直後に挿入される。そして、３画素目において、先頭ビットから２ビット（図４（ｃ）においてインデックス１及び２）が削除される。

加えて、中間ビットにおいて、２ビット挿入する場合、例えば、１画素目と３画素目において、中間ビット（図５（ａ）においてインデックス８）を２回コピーしてその直後に挿入する。同様に、中間ビットにおいて、２ビット削除する場合、１画素目と３画素目において、中間ビットから２ビット（図５（ｂ）においてインデックス８及び９）を削除する。また、先頭ビットにおいて、１画素目で挿入補正を行い、３画素目で削除補正を行う場合には、１画素目において中間ビット（図５（ｃ）においてインデックス８）が２回コピーされその直後に挿入される。そして、３画素目において、中間ビットの２ビット（図５（ｃ）においてインデックス８及び９）が削除される。

同様にして、２ビット挿抜において、先頭ビット及び最終ビットを挿抜する場合がある。

先頭ビットと最終ビットを挿入する場合、１画素目及び３画素目において、その先頭ビット及び最終ビット（図３（ａ）においてインデックス１及び１６）がコピーされて、それぞれその直後に挿入される。先頭ビットと最終ビットを削除する場合、１画素目と３画素目において、その先頭ビット及び最終ビット（図３（ｂ）においてインデックス１及び１６）を削除する。また、１画素目で挿入補正を行い、３画素目で削除補正を行う場合には、１画素目において先頭ビット及び最終ビット（図３（ｃ）においてインデックス１及び１６）がコピーされ、それぞれその直後に挿入される。そして、３画素目において先頭ビット及び最終ビット（図３（ｃ）においてインデックス１及び１６）が削除される。

また、２ビット挿抜において、中間ビット及び最終ビットを挿抜する場合がある。

中間ビットと最終ビットを挿入する場合、１画素目及び３画素目において、その中間ビット及び最終ビット（図３（ａ）においてインデックス８及び１６）がコピーされて、それぞれその直後に挿入される。中間ビットと最終ビットを削除する場合、１画素目と３画素目において、その中間ビット及び最終ビット（図３（ｂ）においてインデックス８及び１６）を削除する。また、１画素目で挿入補正を行い、３画素目で削除補正を行う場合には、１画素目において中間ビット及び最終ビット（図３（ｃ）においてインデックス８及び１６）がコピーされ、それぞれその直後に挿入される。そして、３画素目において先頭ビット及び最終ビット（図３（ｃ）においてインデックス１及び１６）が削除される。

このように、２ビット挿抜を行う際には、いずれのビットを挿抜するかについて種々のバラエティーがあり、３ビット以上の挿抜を行う際においても、同様にして挿抜が行われることになる。

前述のように、上述のビット挿抜を行う際に、挿入又は削除するビットの位置は補正点の階調情報及び属性情報に応じて決定するが、この決定手法について説明する。

まず、挿入又は削除するビットの位置を補正点の階調情報に応じて決定する手法について説明する。

図６は、本発明の実施の形態における主走査倍率補正において、８ビットの画素分割変調データ列における階調情報（濃度）と挿抜ビットとの対応関係の一例を示す図である。また、図７は、本発明の実施の形態における主走査倍率補正において、１６ビットの画素分割変調データ列における階調情報（濃度）と挿抜ビットとの対応関係の例を示す図である。さらに、図８は、本発明の実施の形態における主走査倍率補正において、３２ビットの画素分割変調データ列における階調情報（濃度）と挿抜ビットとの対応関係の例を示す図である。

１ビットの挿抜を行う場合、その選択肢として、次の選択肢がある。（１）ビット（ビットデータともいう）”０”（第１のビットデータ）を挿抜する。（２）ビット”１”（第２のビットデータ）を挿抜する。そこで、補正前と補正後において、補正点における濃度変化を最少にすることを考慮して、補正点における階調情報に応じて選択肢が決定される。なお、どちらを選択しても濃度が変わらない場合には、ビット”０”を挿抜することにする。

例えば、１６ビットの画素分割変調データ列のうち、１２ビットがビット”０”で、残りの４ビットがビット”１”であるとする（以下４／１６と表す。２５％点灯）。補正点で挿入補正を行う場合、ビット”０”の挿入を行うと、補正後において、１７ビットの画素分割変調データ列のうち、１３ビットがビット”０”で、４ビットがビット”１”となる（４／１７、約２３．５％点灯）。一方、ビット”１”の挿入を行うと、補正後において、１７ビットの画素分割変調データ列のうち、１２ビットがビット”０”、５ビットがビット”１”となる（５／１７、約２９．４％点灯）。

この結果、補正前の濃度（４／１６、２５％点灯）と比べると、ビット”０”の挿入を行った場合のほうがその濃度（４／１７、約２３．５％点灯）変化が少ない。よって、補正前の濃度が（４／１６、２５％点灯）の場合において、１ビット挿入を行うとすると、ビット”０”を挿入することになる。

また、ビット”０”の削除を行うと、補正後においては、１５ビットの画素分割変調データ列のうち、１１ビットがビット”０”で、４ビットがビット”１”となる（４／１５、約２６．７％点灯）。一方、ビット”１”の削除を行うと、補正後においては、１５ビットの画素分割変調データ列のうち、１２ビットがビット”０”で、３ビットがビット”１”となる（３／１５、２０％点灯）。

この結果、補正前の濃度（４／１６、２５％点灯）と比べると、ビット”０”の削除を行った場合のほうがその濃度（４／１５、約２６．７％点灯）変化が少ない。よって、補正前の濃度が（４／１６、２５％点灯）の場合において、１ビット削除を行うとすると、ビット”０”を削除する。

続いて、１６ビットの画素分割変調データ列のうち、８ビットがビット”０”で、残りの８ビットがビット”１”であるとする（８／１６、５０％点灯）。

補正点において挿入補正を行う場合に、ビット”０”の挿入を行うと、補正後において、１７ビットの画素分割変調データ列のうち、９ビットがビット”０”、８ビットがビット”１”となる（８／１７、約４７．１％点灯）。

一方、ビット”１”の挿入を行うと、補正後において、１７ビットの画素分割変調データ列のうち、８ビットがビット”０”、９ビットがビット”１”となる（９／１７、約５２．９％点灯）。

補正前の濃度（８／１６、５０％点灯）と比べると、ビット”０”の挿入を行って補正後濃度（８／１７、約４７．１％点灯）とすると、その差分は約２．９％である。また、ビット”１”の挿入を行って補正後濃度（９／１７、約５２．９％点灯）とすると、その差分は約２．９％である。よって、補正前の濃度が（８／１６、５０％点灯）の場合には、ビット”０”を挿入しても、ビット”１”を挿入しても、どちらでもよいことになる。ここでは、ビット”０”を操作するという観点から、ビット”０”を挿入することにする。

続いて、補正点において、削除補正を行う場合について説明する。

ビット”０”の削除を行うと、補正後において、１５ビットの画素分割変調データ列のうち、７ビットがビット”０”で、８ビットがビット”１”となる（８／１５、約５３．３％点灯）。一方、ビット”１”の削除を行うと、補正後において、１５ビットの画素分割変調データ列のうち、８ビットがビット”０”で、７ビットがビット”１”となる（７／１５、約４６．７％点灯）。

補正前の濃度（８／１６、５０％点灯）と比べると、ビット”０”の削除を行って補正後濃度（８／１５、約５３．３％点灯）とすると、その差分は約３．３％である。一方、ビット”１”の削除を行って補正後濃度（７／１５、約４６．７％とすると、その差分は約３．３％となる。よって、補正前の濃度が（８／１６、５０％点灯）の場合に、１ビット削除を行うとすると、ビット”０”を削除しても、ビット”１”を削除しても、どちらでもよい。この場合には、前述のように、ビット”０”が削除される。

また、１６ビットの画素分割変調データ列のうち、４ビットがビット”０”で、１２ビットがビット”１”であるとする（１２／１６、７５％点灯）。補正点において挿入補正を行う場合に、ビット”０”の挿入を行うと、補正後において、１７ビットの画素分割変調データ列のうち、５ビットがビット”０”、１２ビットがビット”１となる（１２／１７、約７０．６％点灯）。

一方、ビット”１”の挿入を行うと、補正後において、１７ビットの画素分割変調データ列のうち、４ビットがビット”０”、１３ビットがビットデータ”１”となる（１３／１７、約７６．５％点灯）。

補正前の濃度（１２／１６、７５％点灯）と比べると、ビット”１”の挿入を行った補正後濃度（１３／１７、約７６．５％点灯）がその差分が小さい。よって、補正前の濃度が（１２／１６、７５％点灯）の場合に、１ビット挿入を行うならば、ビット”１”が挿入される。

当該補正点において削除補正を行う場合に、ビット”０”の削除を行うと、補正後において、１５ビットの画素分割変調データ列のうち、３ビットがビット”０”で、１２ビットがビット”１となる（１２／１５、８０％点灯）。一方、ビット”１”の削除を行うと、補正後においては、１５ビットの画素分割変調データ列のうち、４ビットがビット”０”で、１１ビットがビットデータ”１”となる（１１／１５、約７３．３％点灯）。

補正前の濃度（１２／１６、７５％点灯）と比べると、ビット”１”の削除を行った補正後濃度（１１／１５、約７３．３％点灯）がその差分が小さい。よって、補正前の濃度が（１２／１６、７５％点灯）の場合に、１ビット削除を行うならば、ビット”１”が削除される。

２ビット挿抜を行う場合には、選択肢として、次の選択肢がある。（１）ビット”０”を２ビット挿抜する。（２）ビット”０”及びビット”１”を挿抜する。（３）ビット”１”を２ビット挿抜する。複数の選択肢がある場合には、図示の例では、ビット”０”を操作するという観点から、（１）、（２）、及び（３）の優先順位で選択肢が選択される。

例えば、１６ビットの画素分割変調データ列のうち、１４ビットがビット”０”で、２ビットがビットデータ”１”であるとする（２／１６、１２．５％点灯）。補正点で挿入補正を行う場合、ビット”０”を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、１６ビットがビット”０”で、２ビットがビット”１”となる（２／１８、約１１．１％点灯）。また、ビット”０”及びビット”１”の挿入を行うと、補正後において、１８ビットの画素分割変調データ列のうち、１５ビットがビット”０”、３ビットがビット”１”となる（３／１８、約１６．７％点灯）。さらに、ビット”１”を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、１４ビットがビット”０”、４ビットがビット”１”となる（４／１８、約２２．２％点灯）。

補正前の濃度（２／１６、１２．５％点灯）と比べると、ビット”０”を２ビット挿入した場合である補正後濃度（２／１８、約１１．１％点灯）がその差分が最も小さい。よって、補正前の濃度が（２／１６、１２．５％点灯）の場合に、２ビットの挿入を行うならば、ビット”０”が２ビット挿入される。

当該補正点で削除補正を行う場合には、ビット”０”を２ビット削除すると、補正後において、１４ビットの画素分割変調データ列のうち、１２ビットがビット”０”で、２ビットがビットデータ”１”となる（２／１４、約１４．３％点灯）。また、ビット”０”及びビット”１”の削除を行うと、補正後において、１４ビットの画素分割変調データ列のうち、１３ビットがビット”０”、１ビットがビット”１”となる（１／１４、約７．１％点灯）。さらに、ビット”１”を２ビット削除すると、補正後において、１４ビットの画素分割変調データ列のうち、１４ビットがビット”０”、０ビットがビット”１”となる（０／１４、０％点灯（全消灯））。

補正前の濃度（２／１６、１２．５％点灯）と比べると、ビット”０”を２ビット削除した場合である補正後濃度（２／１４、約１４．３％点灯）がその差分が最も小さい。よって、補正前の濃度が（２／１６、１２．５％点灯）の場合に、２ビット削除を行うならば、ビット”０”が２ビット削除される。

１６ビットの画素分割変調データ列のうち、１２ビットがビット”０”で、４ビットがビット”１”であるとする（４／１６、２５％点灯）。補正点で挿入補正を行う場合に、ビット”０”を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、１４ビットがビット”０”で、４ビットがビット”１”となる（４／１８、約２２．２％点灯）。また、ビット”０”及びビット”１”の挿入を行うと、補正後において、１８ビットの画素分割変調データ列のうち、１３ビットがビット”０”、５ビットがビット”１”となる（５／１８、約２７．８％点灯）。さらに、ビット”１”を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、１２ビットがビット”０”、６ビットがビットデータ”１”となる（６／１８、約３３．３％点灯）。

補正前の濃度（４／１６、２５％点灯）と比べると、ビット”０”を２ビット挿入した補正後濃度（４／１８、約２２．２％点灯）はその差分が約２．８％である。また、ビット”０及びビット”１”の挿入を行った場合の補正後濃度（５／１８、約２７．８％点灯）はその差分が約２．８％である。よって、補正前の濃度が（４／１６、２５％点灯）の場合に、２ビット挿入を行うならば、ビット”０”を２ビット挿入しても、ビット”０”及びビット”１”を挿入しても、どちらでもよい。前述のように、ビット”０”を操作するという観点から、ビット”０”が２ビット挿入されることになる。

当該補正点で削除補正を行う場合に、ビット”０”を２ビット削除すると、補正後において、１４ビットの画素分割変調データ列のうち、１０ビットがビット”０”で、４ビットがビット”１”となる（４／１４、約２８．６％点灯）。また、ビット”０”及びビット”１”の削除を行うと、補正後において、１４ビットの画素分割変調データ列のうち、１１ビットがビット”０”で、３ビットがビット”１”となる（３／１４、約２１．４％点灯）。さらに、ビット”１”を２ビット削除すると、補正後において、１４ビットの画素分割変調さデータ列のうち、１２ビットがビット”０”で、２ビットがビット”１”となる（２／１４、約１４．３％点灯）。

補正前の濃度（４／１６、２５％点灯）と比べると、ビット”０を２ビット削除した場合の補正後濃度（４／１４、約２８．６％点灯）はその差分が約３．６％である。また、ビット”０”及びビット”１”の削除を行った場合の補正後濃度（３／１４、約２１．４％点灯）もその差分が約３．６％である。よって、補正前の濃度が（４／１６、２５％点灯）の場合に、２ビット削除を行うならば、ビット”０”を２ビット削除しても、ビット”０”及びビット”１”を削除しても、どちらでもよい。ここでは、ビット”０”を操作するという観点から、ビット”０”を２ビット削除することにする。

さらに、１６ビットの画素分割変調データ列のうち、１０ビットがビット”０”で、６ビットがビットデータ”１”であるとする（６／１６、３７．５％点灯）。

補正点で挿入補正を行う場合、ビット”０”を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、１２ビットがビット”０”で、６ビットがビット”１となる（６／１８、約３３．３％点灯）。また、ビット”０”及びビット”１”の挿入を行うと、補正後において、１８ビットの画素分割変調データ列のうち、１１ビットがビット”０”、７ビットがビット”１”となる（７／１８、約３８．９％点灯）。さらに、ビット”１”を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、１０ビットがビット”０”、８ビットがビット”１”となる（８／１８、約４４．４％点灯）。

補正前の濃度（６／１６、３７．５％点灯）と比べると（つまり、ビット”０”とビット”１”の割合を比べると）、ビット”０”及びビット”１”の挿入を行った場合の補正後濃度（７／１８、約３８．９％点灯）がその差分が最も小さい。よって、補正前の濃度が（６／１６、３７．５％点灯）の場合に、２ビット挿入を行うならば、ビット”０”及びビット”１”が挿入される。

当該補正点で削除補正を行う場合に、ビット”０”を２ビット削除すると、補正後において、１４ビットの画素分割変調データ列のうち、８ビットがビット”０”で、６ビットがビット”１”となる（６／１４、約４２．９％点灯）。また、ビット”０”及びビット”１”の削除を行うと、補正後において、１４ビットの画素分割変調データ列のうち、９ビットがビット”０”、５ビットがビット”１”となる（５／１４、約３５．７％点灯）。さらに、ビット”１”を２ビット削除すると、補正後において、１４ビットの画素分割変調データ列のうち、１０ビットがビット”０”、４ビットがビット”１”となる（４／１４、２８．６％点灯）。

補正前の濃度（６／１６、３７．５％点灯）と比べると、ビット”０”及びビット”１”の削除を行った場合の補正後濃度（５／１４、約３５．７％点灯）においてその差分が最も小さい。よって、補正前の濃度が（６／１６、３７．５％点灯）の場合に、２ビット削除を行うならば、ビット”０”及びビット”１”が削除される。

１６ビットの画素分割変調データ列のうち、８ビットがビット”０”で、８ビットがビット”１”であるとする（８／１６、５０％点灯、つまり、ビット”０”とビット”１”のビット数が同数）。補正点で挿入補正を行う場合に、ビット”０”を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、１０ビットがビット”０”で、８ビットがビット”１”となる（８／１８、約４４．４％点灯）。また、ビット”０”及びビット”１”の挿入を行うと、補正後において、１８ビットの画素分割変調データ列のうち、９ビットがビット”０”、９ビットがビット”１”となる（９／１８、約５０％点灯）。さらに、ビット”１”を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、８ビットがビット”０”、１０ビットがビット”１”となる（１０／１８、約５５．６％点灯）。

補正前の濃度（８／１６、５０％点灯）と比べると、ビット”０”及びビット”１”の挿入を行った場合の補正後濃度（９／１８、５０％点灯）についてその差分が最も小さい。よって、補正前の濃度が（８／１６、５０％点灯）の場合に、２ビット挿入を行うならば、ビット”０”及びビット”１”が挿入される。

当該補正点で削除補正を行う場合に、ビット”０”を２ビット削除すると、補正後において、１４ビットの画素分割変調データ列のうち、６ビットがビット”０”で、８ビットがビット”１”となる（８／１４、約５７．１％点灯）。また、ビット”０”及びビット”１”の削除を行うと、補正後において、１４ビットの画素分割変調データ列のうち、７ビットがビット”０”で、７ビットがビット”１”となる（７／１４、５０％点灯）。さらに、ビット”１”を２ビット削除すると、補正後において、１４ビットの画素分割変調データ列のうち、８ビットがビット”０”で、６ビットがビット”１”となる（６／１４、４２．９％点灯）。

補正前の濃度（８／１６、５０％点灯）と比べると、ビット”０”及びビット”１”の削除を行った場合の補正後濃度（７／１４、５０％点灯）についてその差分が最も小さい。よって、補正前の濃度が（８／１６、５０％点灯）の場合に、２ビット削除を行うならば、ビット”０”及びビット”１”が削除される。

１６ビットの画素分割変調データ列のうち、６ビットがビット”０”で、１０ビットがビット”１”であるとする（１０／１６、６２．５％点灯）。補正点で挿入補正を行う場合に、ビット”０を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、８ビットがビット”０”で、１０ビットがビット”１”となる（１０／１８、約５５．６％点灯）。また、ビット”０”及びビット”１”の挿入を行うと、補正後において、１８ビットの画素分割変調データ列のうち、７ビットがビット”０”、１１ビットがビット”１”となる（１１／１８、約６１．１％点灯）。さらに、ビット”１”を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、６ビットがビット”０”、１２ビットがビット”１”となる（１２／１８、約６６．７％点灯）。

補正前の濃度（１０／１６、６２．５％点灯）と比べると、ビット”０”及びビット”１”の挿入を行った場合の補正後濃度（１１／１８、約６１．１％点灯）についてその差分が最も小さい。よって、補正前の該補正点の濃度が（１０／１６、６２．５％点灯）の場合に、２ビット挿入を行うならば、ビット”０”及びビット”１”が挿入される。

補正点で削除補正を行う場合に、ビット”０”を２ビット削除すると、補正後において、１４ビットの画素分割変調データ列のうち、４ビットがビット”０”で、１０ビットがビット”１”となる（１０／１４、約７１．４％点灯）。また、ビット”０”及びビット”１”の削除を行うと、補正後において、１４ビットの画素分割変調データ列のうち、５ビットがビット”０”、９ビットがビット”１”となる（９／１４、約６４．３％点灯）。さらに、ビット”１”を２ビット削除すると、補正後において、１４ビットの画素分割変調データ列のうち、６ビットがビット”０”、８ビットがビット”１”となる（８／１４、５７．１％点灯）。

補正前の濃度（１０／１６、６２．５％点灯）と比べると、ビット”０及びビット”１”の削除を行った場合の補正後濃度（９／１４、約６４．３％点灯）についてその差分が最も小さい。よって、補正前の濃度が（１０／１６、６２．５％点灯）の場合に、２ビット削除を行うならば、ビット”０”とビット”１”が削除される。

１６ビットの画素分割変調データ列のうち、４ビットがビット”０”で、１２ビットがビット”１”であるとする（１２／１６、７５％点灯）。補正点で挿入補正を行う場合に、ビット”０”を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、６ビットがビット”０”で、１２ビットがビット”１”となる（１２／１８、約６６．７％点灯）。また、ビット”０”及びビット”１”の挿入を行うと、補正後において、１８ビットの画素分割変調データ列のうち、５ビットがビット”０”、１３ビットがビット”１”となる（１３／１８、約７２．２％点灯）。さらに、ビット”１”を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、４ビットがビット”０”、１４ビットがビット”１”となる（１４／１８、約７７．８％点灯）。

補正前の濃度（１２／１６、７５％点灯）と比べると、ビット”０”及びビット”１”の挿入を行った場合の補正後濃度（１３／１８、約７２．２％点灯）においてその差分が約２．８％である。また、ビット”１”を２ビット挿入した場合の補正後濃度（１４／１８、約７７．８％点灯）においてもその差分が約２．８％である。よって、補正前の濃度が（１２／１６、７５％点灯）の場合に、２ビット挿入を行うならば、ビット”０及びビット”１”を挿入しても、ビット”１”を２ビット挿入しても、どちらでもよい。ここでは、前述のように、ビット”０”を操作するという観点から、ビット”０”及びビット”１”が挿入される。

補正点で削除補正を行う場合に、ビット”０”を２ビット削除すると、補正後において、１４ビットの画素分割変調データ列のうち、２ビットがビット”０で、１２ビットがビット”１”となる（１２／１４、約８５．７％点灯）。また、ビット”０”及びビット”１”の削除を行うと、補正後において、１４ビットの画素分割変調データ列のうち、３ビットがビット”０”で、１１ビットがビット”１”となる（１１／１４、約７８．６％点灯）。さらに、ビット”１”を２ビット削除すると、補正後において、１４ビットの画素分割変調データ列のうち、４ビットがビット”０”で、１０ビットがビット”１”となる（１０／１４、約７１．４％点灯）。

補正前の濃度（１２／１６、７５％点灯）と比べると、ビット”０”及びビット”１”の削除を行った場合の補正後濃度（１１／１４、約７８．６％点灯）においてその差分が約３．６％である。また、ビット”１”を２ビット削除した場合の補正後濃度（１０／１４、約７１．４％点灯）においてもその差分が約３．６％である。よって、補正前の濃度が（１２／１６、７５％点灯）の場合に、２ビット削除を行うならば、ビット”０”及びビット”１”を削除しても、ビット”１”を２ビット削除しても、どちらでもよい。ここでは、ビット”０”を操作するという観点から、ビット”０”及びビット”１”が削除される。

１６ビットの画素分割変調されたデータ列のうち、２ビットがビット”０”で、１４ビットがビット”１”であるとする（１４／１６、８７．５％点灯）。補正点で挿入補正を行う場合に、ビット”０”を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、４ビットがビット”０”で、１４ビットがビット”１”となる（１４／１８、約７７．８％点灯）。また、ビット”０及びビット”１”の挿入を行うと、補正後において、１８ビットの画素分割変調データ列のうち、３ビットがビット”０”、１５ビットがビット”１”となる（１５／１８、約８３．３％点灯）。さらに、ビット”１”を２ビット挿入すると、補正後において、１８ビットの画素分割変調データ列のうち、２ビットがビット”０”、１６ビットがビット”１”となる（１６／１８、約８８．９％点灯）。

補正前の濃度（１４／１６、８７．５％点灯）と比べると、ビット”１”を２ビット挿入した場合の補正後濃度（１６／１８、約８８．９％点灯）においてその差分が最も小さい。よって、補正前の濃度が（１４／１６、８７．５％点灯）の場合に、２ビット挿入を行うならば、ビット”１”が２ビット挿入される。

補正点で削除補正を行う場合には、ビット”０”を２ビット削除すると、補正後において、１４ビットの画素分割変調データ列のうち、０ビットがビット”０”で、１４ビットがビット”１”となる（１４／１４、１００％点灯（全点灯））。また、ビット”０”及びビット”１”の削除を行うと、補正後において、１４ビットの画素分割変調データ列のうち、１ビットがビット”０”、１３ビットがビット”１”となる（１３／１４、約９２．９％点灯）。ビット”１”を２ビット削除すると、補正後において、１４ビットの画素分割変調データ列のうち、２ビットがビット”０”、１２ビットがビット”１”となる（１２／１４、約８５．７％点灯）。

補正前の濃度（１４／１６、８７．５％点灯）と比べると、ビット”１”を２ビット削除した場合の補正後濃度（１２／１４、約８５．７％点灯）においてその差分が最も小さい。よって、補正前の該補正点の濃度が（１４／１６、８７．５％点灯）の場合に、２ビット削除を行うならば、ビット”１”が２ビット削除される。

続いて、３ビット挿抜を行う場合には、選択肢として、次の（１）〜（４）の選択肢がある。（１）ビット”０”を３ビット挿抜する。（２）ビット”０”を２ビット挿抜して、ビット”１”を１ビット挿抜する。（３）ビット”０”を１ビット挿抜して、ビット”１”を２ビット挿抜する。（４）ビット”１”を３ビット挿抜する。ここでも、補正前と補正後において濃度変化を最少にするという観点から、補正点における階調情報に応じて（１）〜（４）のいずれかの選択肢が選択される。また、複数の選択肢がある場合には、ビット”０”を操作するという観点から、上記の（１）〜（４）の優先順位で選択肢が選択される。

さらに、４ビット挿抜を行う場合には、選択肢として、（１）〜（５）の選択肢がある。（１）ビット”０”を４ビット挿抜する。（２）ビット”０”を３ビット挿抜して、ビット”１”を１ビット挿抜する。（３）ビット”０”を２ビット挿抜して、ビット”１”を２ビット挿抜する。（４）ビット”０”を１ビット挿抜して、ビット”１”を３ビット挿抜する。（５）ビット”１”を４ビット挿抜する。

ここでも、補正前と補正後において、濃度変化を最少にするという観点から階調情報に応じて（１）〜（５）のいずれかの選択肢が選択される。そして、ビット”０”を操作するという観点から、選択肢（１）〜（５）の優先順位で選択肢が選択される。

なお、５ビット以上の挿抜を行う際においても、上述した説明と同様にして、挿入又は削除するビットが決定されることになる。

図６〜８では、全ての濃度に関して、１ビット、２ビット、３ビット、及び４ビットの挿抜を行う際の選択すべき選択肢が示されている。このように、挿入又は削除において、補正位置は同一の位置となるが、８ビットの画素分割変調データ列に対して４ビット挿抜を行う場合、補正前の濃度が、例えば、７／８、８７．５％点灯であると問題が起こるため例外としてもよい。つまり、このときには４ビット挿抜における上記の（４）及び（５）が選択肢とさるが、優先順位に従って選択肢（４）を選択すると、削除の場合に唯一の消灯部分を消失させてしまうことになる（補正後に全点灯になる）。このような点を避けるため、削除の場合のみ選択肢（５）を選択するようにしてもよい。

続いて、本発明の実施の形態による主走査倍率補正における挿抜ビット位置の決定について説明する。

挿抜ビット位置の決定については、画像信号に含まれる補正点の属性情報に応じて行われる。

図９は、本発明の実施の形態における主走査倍率補正において、パルス位置が中央である場合の１６ビットの画素分割変調データ列における階調情報（濃度）とパルスの対応関係の一例を示す図である。図１０は、本発明の実施の形態における主走査倍率補正において、パルス位置が右寄せである場合の１６ビットの画素分割変調データ列における階調情報（濃度）とパルスの対応関係の一例を示す図である。また、図１１は、本発明の実施の形態における主走査倍率補正において、パルス位置が左寄せである場合の１６ビットの画素分割変調データ列における階調情報（濃度）とパルスの対応関係の一例を示す図である。そして、図１２は、本発明の実施の形態における主走査倍率補正において、パルス位置がスプリットである場合の１６ビットの画素分割変調データ列における階調情報（濃度）とパルスの対応関係の例を示す図である。

ここでは、挿入又は削除するビットについて上述したようにして既に決定されているものとする。また、画像信号を構成する画素データは、１６ビットの画素分割変調データ列から構成されているものとする。

いま、１ビット挿抜を行う場合に、属性情報がパルス位置で示されており、パルス位置が中央の場合について図９を参照して説明する。

パルス位置が中央である場合、１６ビットの画素分割変調データ列では、図９に示す濃度とパルス位置との対応となる。前述の選択肢（１）が選択されると、最終ビットが挿抜される。図９から分かるように、これによって、ビット”０”の挿抜を実現することができる。一方、選択肢（２）が選択されると、中間ビットが挿抜される。図９から分かるように、これによって、ビット”１”の挿抜を実現することができる。

また、１ビット挿抜を行う場合に、パルス位置が右寄せの場合について図１０を参照して説明する。

パルス位置が右寄せである場合、１６ビットの画素分割変調データ列では、図１０に示す濃度とパルス位置との対応となる。前述の選択肢（１）が選択されると、先頭ビットが挿抜される。図１０から分かるように、これによって、ビット”０”の挿抜を実現することができる。一方、選択肢（２）が選択されると、最終ビットが挿抜される。図１０から分かるように、これによって、ビット”１”の挿抜を実現することができる。

１ビット挿抜を行う場合に、パルス位置が左寄せの場合について図１１を参照して説明する。

パルス位置が左寄せである場合、１６ビットの画素分割変調データ列では、図１１に示す濃度とパルス位置との対応となる。前述の選択肢（１）が選択されると、最終ビットが挿抜される。図１１から分かるように、これによって、ビット”０”の挿抜を実現することができる。一方、選択肢（２）が選択されると、先頭ビットが挿抜される。図１１から分かるように、これによって、ビット”１”の挿抜を実現することができる。

１ビット挿抜を行う場合に、パルス位置が左寄せの場合について図１１を参照して説明する。

パルス位置がスプリットである場合、１６ビットの画素分割変調データ列では、図１２に示す濃度とパルス位置との対応となる。前述の選択肢（１）が選択されると、中間ビットが挿抜される。図１２から分かるように、これによって、ビット”０”の挿抜を実現することができる。一方、選択肢（２）が選択されると、最終ビットが挿抜される。図１２から分かるように、これによって、ビット”１”の挿抜を実現することができる。

２ビット挿抜を行う場合に、パルス位置が中央であると、前述の選択肢（１）が選択されると、先頭ビット及び最終ビットが挿抜される。図９から分かるように、これによって、ビット”０”を２ビット挿抜することができる。選択肢（２）が選択されると、中間ビット及び最終ビットが挿抜される。図９から分かるように、これによって、ビット”０”及びビット”１”を挿抜することができる。選択肢（３）が選択されると、中間ビットが２ビット挿抜される。図９から分かるように、これによって、ビット”１”を２ビット挿抜することができる。

２ビット挿抜を行う場合に、パルス位置が右寄せであると、前述の選択肢（１）が選択されると、先頭ビットが２ビット挿抜される。図１０から分かるように、これによって、ビット”０”を２ビット挿抜することができる。選択肢（２）が選択されると、先頭ビット及び最終ビットが挿抜される。図１０から分かるように、これによって、ビット”０”及びビット”１”を挿抜することができる。選択肢（３）が選択されると、最終ビットが２ビット挿抜される。図１０から分かるように、これによって、ビット”１”を２ビット挿抜することができる。

２ビット挿抜を行う場合に、パルス位置が左寄せであると、前述の選択肢（１）が選択されると、最終ビットが２ビット挿抜される。図１１から分かるように、これによって、ビット”０”を２ビット挿抜することができる。選択肢（２）が選択されると、先頭ビット及び最終ビットが挿抜される。図１１から分かるように、これによって、ビット”０”及びビット”１”を挿抜することができる。選択肢（３）が選択されると、先頭ビットが２ビット挿抜される。図１１から分かるように、これによって、ビット”１”を２ビット挿抜することができる。

２ビット挿抜を行う場合に、パルス位置がスプリットであると、前述の選択肢（１）が選択されると、中間ビットが２ビット挿抜される。図１２から分かるように、これによって、ビット”０”を２ビット挿抜することができる。選択肢（２）が選択されると、中間ビット及び最終ビットが挿抜される。図１２から分かるように、これによって、ビット”０”及びビット”１”を挿抜することができる。選択肢（３）が選択されると、先頭ビット及び最終ビットが挿抜される。図１２から分かるように、これによって、ビット”１”を２ビット挿抜することができる。

３ビット挿抜を行う場合に、パルス位置が中央であると、前述の選択肢（１）が選択されると、先頭ビット１ビット及び最終ビット２ビットが挿抜される。図９から分かるように、これによって、ビット”０”を３ビット挿抜することができる。選択肢（２）が選択されると、先頭ビット、中間ビット、及び最終ビットが挿抜される。図９から分かるように、これによって、ビット”０”を２ビットとビット”１”を１ビット挿抜することができる。選択肢（３）が選択されると、中間ビット２ビットと最終ビット１ビットが挿抜される。図９から分かるように、これによって、ビット”１”を１ビットとビット”１”を２ビット挿抜することができる。選択肢（４）が選択されると、中間ビットが３ビット挿抜される。図９から分かるように、これによって、ビット”１”を３ビット挿抜することができる。

３ビット挿抜を行う場合に、パルス位置が右寄せであると、前述の選択肢（１）が選択されると、先頭ビットから３ビットが挿抜される。図１０から分かるように、これによって、ビット”０”を３ビット挿抜することができる。選択肢（２）が選択されると、先頭ビットから２ビットと最終ビットが挿抜される。図１０から分かるように、これによって、ビット”０”を２ビットとビット”１”を１ビット挿抜することができる。選択肢（３）が選択されると、先頭ビットと最終ビットから２ビットが挿抜される。図１０から分かるように、これによって、ビット”１”を１ビットとビット”１”を２ビット挿抜することができる。選択肢（４）が選択されると、最終ビットから３ビットが挿抜される。図１０から分かるように、これによって、ビット”１”を３ビット挿抜することができる。

３ビット挿抜を行う場合に、パルス位置が左寄せであると、前述の選択肢（１）が選択されると、最終ビットから３ビットが挿抜される。図１１から分かるように、これによって、ビット”０”を３ビット挿抜することができる。選択肢（２）が選択されると、先頭ビットと最終ビットから２ビットが挿抜される。図１１から分かるように、これによって、ビット”０”を２ビットとビット”１”を１ビット挿抜することができる。選択肢（３）が選択されると、先頭ビットから２ビットと最終ビットが挿抜される。図１１から分かるように、これによって、ビット”１”を１ビットとビット”１”を２ビット挿抜することができる。選択肢（４）が選択されると、先頭ビットから３ビットが挿抜される。図１１から分かるように、これによって、ビット”１”を３ビット挿抜することができる。

３ビット挿抜を行う場合に、パルス位置がスプリットであると、前述の選択肢（１）が選択されると、中間ビットが３ビット挿抜される。図１２から分かるように、これによって、ビット”０”を３ビット挿抜することができる。選択肢（２）が選択されると、中間ビット２ビットと最終ビットが挿抜される。図１２から分かるように、これによって、ビット”０”を２ビットとビット”１”を１ビット挿抜することができる。選択肢（３）が選択されると、先頭ビット、中間ビット、及び最終ビットが挿抜される。図１２から分かるように、これによって、ビット”１”を１ビットとビット”１”を２ビット挿抜することができる。選択肢（４）が選択されると、先頭ビットと最終ビット２ビットが挿抜される。図１２から分かるように、これによって、ビット”１”を３ビット挿抜することができる。

４ビット挿抜を行う場合に、パルス位置が中央であると、前述の選択肢（１）が選択されると、先頭ビット２ビットと最終ビット２ビット挿抜される。図９から分かるように、これによって、ビット”０”を４ビット挿抜することができる。選択肢（２）が選択されると、先頭ビット、中間ビット、最終ビット２ビットが挿抜される。図９から分かるように、これによって、ビット”０”を３ビットとビット”１”を１ビット挿抜することができる。選択肢（３）が選択されると、先頭ビット、中間ビット２ビット、及び最終ビットが挿抜される。図９から分かるように、これによって、ビット”１”を２ビットとビット”１”を２ビット挿抜することができる。選択肢（４）が選択されると、中間ビット３ビットと最終ビットが挿抜される。図９から分かるように、これによって、ビット”０”を１ビットとビット”１”を３ビット挿抜することができる。選択肢（５）が選択されると、中間ビット４ビットが挿抜される。図９から分かるように、これによって、ビット”１”を４ビット挿抜することができる。

４ビット挿抜を行う場合に、パルス位置が右寄せであると、前述の選択肢（１）が選択されると、先頭ビット４ビットが挿抜される。図１０から分かるように、これによって、ビット”０”を４ビット挿抜することができる。選択肢（２）が選択されると、先頭ビット３ビットと最終ビットが挿抜される。図１０から分かるように、これによって、ビット”０”を３ビットとビット”１”を１ビット挿抜することができる。選択肢（３）が選択されると、先頭ビット２ビットと最終ビット２ビットが挿抜される。図１０から分かるように、これによって、ビット”１”を２ビットとビット”１”を２ビット挿抜することができる。選択肢（４）が選択されると、先頭ビットと最終ビット３ビットが挿抜される。図１０から分かるように、これによって、ビット”０”を１ビットとビット”１”を３ビット挿抜することができる。選択肢（５）が選択されると、最終ビット４ビットが挿抜される。図１０から分かるように、これによって、ビット”１”を４ビット挿抜することができる。

４ビット挿抜を行う場合に、パルス位置が左寄せであると、前述の選択肢（１）が選択されると、最終ビット４ビットが挿抜される。図１１から分かるように、これによって、ビット”０”を４ビット挿抜することができる。選択肢（２）が選択されると、先頭ビットと最終ビット３ビットが挿抜される。図１１から分かるように、これによって、ビット”０”を３ビットとビット”１”を１ビット挿抜することができる。選択肢（３）が選択されると、先頭ビット２ビットと最終ビット２ビットが挿抜される。図１１から分かるように、これによって、ビット”１”を２ビットとビット”１”を２ビット挿抜することができる。選択肢（４）が選択されると、先頭ビット３ビットと最終ビットが挿抜される。図１１から分かるように、これによって、ビット”０”を１ビットとビット”１”を３ビット挿抜することができる。選択肢（５）が選択されると、先頭ビット４ビットが挿抜される。図１１から分かるように、これによって、ビット”１”を４ビット挿抜することができる。

４ビット挿抜を行う場合に、パルス位置がスプリットであると、前述の選択肢（１）が選択されると、中間ビット４ビットが挿抜される。図１２から分かるように、これによって、ビット”０”を４ビット挿抜することができる。選択肢（２）が選択されると、中間ビット３ビットと最終ビットが挿抜される。図１２から分かるように、これによって、ビット”０”を３ビットとビット”１”を１ビット挿抜することができる。選択肢（３）が選択されると、先頭ビット、中間ビット２ビット、及び最終ビットが挿抜される。図１２から分かるように、これによって、ビット”１”を２ビットとビット”１”を２ビット挿抜することができる。選択肢（４）が選択されると、先頭ビット、中間ビット、及び最終ビット２ビットが挿抜される。図１２から分かるように、これによって、ビット”０”を１ビットとビット”１”を３ビット挿抜することができる。選択肢（５）が選択されると、先頭ビット２ビットと最終ビット２ビットが挿抜される。図１２から分かるように、これによって、ビット”１”を４ビット挿抜することができる。

なお、５ビット以上の挿抜処理を行う際においても、上述した１ビット〜４ビットの挿抜処理と同様にして、挿入又は削除するビットの位置が決定されることになる。

続いて、ビット挿抜処理の具体例について説明する。図１３は、本発明の実施の形態で用いられるビット挿抜処理において、画像信号に含まれる補正点の階調情報が画素値２（濃度２／１６、１２．５％点灯）であり、その属性情報がパルス位置中央である際に２ビットの削除を説明するための図である。

ここで、画像信号を構成する画素データは、例えば、図９〜図１２で説明したように、１６ビットの画素分割変調されたデータ列から構成されているものとする。また、主走査倍率補正処理については、図３〜図５で説明したようにして行われるものとする。さらに、挿抜ビットの決定方法については、図６〜図１２で説明したようにして行われるものとする。

図１３を参照して、２ビットの削除を行う場合、削除ビットの選択肢としては、前述したように、３通りある。ここでは、補正前と補正後とにおいて、補正点の濃度変化を最少にするため、補正点の階調情報に応じて選択肢のいずれかが選択される。補正点における階調情報は画素値２（濃度２／１６、１２．５％点灯）であるので、ビット”０”の２ビット削除が選択される。

そして、ビット”０”を２ビット削除するため、削除ビットの位置を決定する際に、属性情報が参照される。補正点の属性情報はパルス位置であり、このパルス位置は中央であるので、先頭ビットと最終ビットが削除される。これによって、ビット”０”の２ビット削除を実現することができる。

図１４は、本発明の実施の形態で用いられるビット挿抜処理において、画像信号に含まれる補正点の階調情報が画素値３（濃度３／１６、約１８．８％点灯）であり、その属性情報がパルス位置右寄せである際に、２ビットの挿入を説明するための図である。

図１４を参照して、２ビットの挿入を行う場合、挿入ビットの選択肢としては、前述したように、３通りある。ここでは、補正前と補正後とにおいて、補正点の濃度変化を最少にするため、補正点の階調情報に応じて選択肢のいずれかが選択される。補正点における階調情報は画素値３（濃度３／１６、約１８．８％点灯）であるので、ビット”０”の２ビット挿入が選択される。

そして、ビット”０”を２ビット挿入するため、挿入ビットの位置を決定する際に、属性情報が参照される。補正点の属性情報はパルス位置であり、このパルス位置は右寄せであるので、先頭ビットが２ビット挿入される。これによって、ビット”０”の２ビット挿入を実現することができる。

図１５は、本発明の実施の形態で用いられるビット挿抜処理において、画像信号に含まれる補正点の階調情報が画素値１３（濃度１３／１６、約８１．３％点灯）であり、その属性情報がパルス位置左寄せである際に、２ビットの削除を説明するための図である。

図１５を参照して、２ビットの削除を行う場合、削除ビットの選択肢としては、前述したように、３通りある。ここでは、補正前と補正後とにおいて、補正点の濃度変化を最少にするため、補正点の階調情報に応じて選択肢のいずれかが選択される。補正点における階調情報は画素値１３（濃度１３／１６、約８１．３％点灯）であるので、ビット”１”の２ビット削除が選択される。

そして、ビット”１”を２ビット削除するため、削除ビットの位置を決定する際に、属性情報が参照される。補正点の属性情報はパルス位置であり、このパルス位置は左寄せであるので、先頭ビットから２ビットが削除される。これによって、ビット”１”の２ビット削除を実現することができる。

図１６は、本発明の実施の形態で用いられるビット挿抜処理において、画像信号に含まれる補正点の階調情報が画素値８（濃度８／１６、５０％点灯）であり、その属性情報がパルス位置スプリットである際に、２ビットの挿入を説明するための図である。

図１６を参照して、２ビットの挿入を行う場合、削除ビットの選択肢としては、前述したように、３通りある。ここでは、補正前と補正後とにおいて、補正点の濃度変化を最少にするため、補正点の階調情報に応じて選択肢のいずれかが選択される。補正点における階調情報は画素値８（濃度８／１６、５０％点灯）であるので、ビット”０”及びビット”１”の挿入が選択される。

そして、ビット”０”及びビット”１”を挿入するため、挿入ビットの位置を決定する際に、属性情報が参照される。補正点の属性情報はパルス位置であり、このパルス位置はスプリットであるので、中間ビット及び最終ビットが挿入される。これによって、ビット”０”及びビット”１”の挿入を実現することができる。

続いて、上述した主走査倍率補正処理を実行するための制御系について説明する。図１７は、図２に示す画像処理回路２１０７の構成の一例を示すブロック図である。

図２及び図１７を参照して、画像処理回路２１０７は、制御信号発生回路２２０１を有している。制御信号発生回路２２０１は、図１に示す画像形成装置が備えるＣＰＵからセグメント数及びセグメント０〜ｍ（ｍは１以上の整数）が与えられる。なお、セグメント０〜ｍの各々はセグメント幅及び補正ポイント（補正点）数を有している。ここでは、主走査が複数のセグメントに分割されて処理される。例えば、セグメント数に応じたＳＲＡＭテーブルが制御信号発生回路２２０１に保持され、セグメント毎にセグメント幅（画素数）と当該セグメント中の補正点の数がＳＲＡＭテーブルに保持される。

制御信号発生回路２２０１は、セグメント数及びセグメント０〜ｍに基づいてＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ−Ｆｉｒｓｔ Ｏｕｔ Ｍｅｍｏｒｙ）クロック発生回路２２０３及びパラレル−シリアル（以下ＰＳと呼ぶ）変換／ビットデータ挿抜回路２２０８に対して補正点情報（補正ポイント／補正ビットデータ数）信号（ＦＩＦＯ制御信号）２２５２を与える。

さらに、制御信号発生回路２２０１は、セグメント数及びセグメント０〜ｍに基づいてシリアル−パラレル（以下ＳＰと呼ぶ）クロック発生回路２２０４に対してＳＰ変換制御信号２２５３を与える。ＦＩＦＯクロック発生回路２２０３は、基準クロック２２５１及び補正点情報信号２２５２に基づいて、ＦＩＦＯ２２０２、ディレイ時間発生回路２２０５、パルスデータＬＵＴ（Ｌｏｏｋ ＵＰ Ｔａｂｌｅ）２２０７、ＬＵＴアドレス生成回路２２０６、及び挿抜ビットデータＬＵＴ（Ｌｏｏｋ ＵＰ Ｔａｂｌｅ）２２１０に対して読み出しクロック２２５４を与える。

ＳＰクロック発生回路２２０４は、基準クロック２２５１及びＳＰ変換制御信号２２５３に基づいて、ＳＰ変換回路２２０９に対してＳＰ変換クロック２２５５を与える。また、このＳＰ変換クロック２２５５は、画像クロックとしてＳＰクロック発生回路２２０４から出力される。

ＦＩＦＯ２２０２には、本体制御部（つまり、ＣＰＵ）からＦＩＦＯ書き込み信号２２５６及び書き込みクロック２２５９が供給されるとともに、画像生成部（図示せず）から画像信号が画素単位で入力される。この画像信号の上位２ビットがパルス位置であり、下位４ビットがハーフトーン処理済みの画素値である。つまり、ＦＩＦＯ２２０２には６ビットの書き込み画素データ２２５７が入力される。ＦＩＦＯ２２０２からは、読み出しクロック２２５４及びディレイ時間発生回路２２０５から与えられるＦＩＦＯ読み出し信号２２６０によって、６ビットの読み出し画素データ２２６１が出力される。

読み出し画素データ２２６１は、ディレイ時間発生回路２２０５に入力される。ディレイ時間発生回路２２０５は、ＢＤセンサから出力されるＢＤ信号２２６２を基準として、本体制御部よって指定されたディレイ時間２２６３に応じて、ＦＩＦＯ読み出し信号２２６０を調整する。そして、ＢＤ信号２２６２を基準として、ディレイ時間２２６３経過後に、ディレイ時間発生回路２２０５はＬＵＴアドレス生成回路２２０６に対して画素データ（画素値２２６５及びパルス位置２２６６）と画素データ有効信号２２６４とを入力する。

ＬＵＴアドレス生成回路２２０６は、ディレイ時間発生回路２２０５から入力された画素データ（画素値２２６５及びパルス位置２２６６）と画素データ有効信号２２６４に基づいて、パルスデータＬＵＴ２２０７から１６ビットのパルスデータ２２６８を読み出す。このパルスデータＬＵＴ２２０７にはパルス位置毎に、４ビットの画素値に対する１６ビットのパルスデータが格納されている。

図１８は、図１７に示すパルスデータＬＵＴ２２０７に格納されたパルスデータの一例を示す図である。

図１８に示すように、パルス位置２２６６が、２’ｂ００で中央を、２’ｂ０１で右寄せを、２’ｂ１０で左寄せを、２’ｂ１１でスプリットを示すとすると、パルス位置２２６６を上位２ビット、画素値２２６５を下位４ビットとした６ビット信号をパルスデータＬＵＴアドレス２２６７とすればよい。なお、パルスデータＬＵＴ２２０７は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）で実装するようにしてもよいし、ＲＡＭ（Ｒａｍｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）で実装して、本体制御部からパルスデータを当該ＲＡＭに書き込むようにしてもよい。

ＬＵＴアドレス生成回路２２０６は、ディレイ時間発生回路２２０５から入力された画素データ（画素値２２６５）と画素有効信号２２６４に基づいて、挿抜ビットデータＬＵＴ２２１０から８ビットの挿抜ビットデータ２２７５を読み出す。

図１９は、図１７に示す挿抜ビットデータＬＵＴ２２１０に格納された挿抜ビットデータの一例を示す図である。

図１９に示すように、挿抜ビットデータＬＵＴ２２１０には、４ビットの画素値に対する８ビットの挿抜ビットデータが格納されている。そして、画素値２２６５が挿抜ビットデータＬＵＴアドレス２２７４とされる。１ビット挿抜列では、”１’ｂ０”が、ビット”０”の挿抜を示す。また、”１’ｂ１”が、ビット”１”の挿抜を表す。２ビット挿抜列では、”２’ｂ００”が、ビット”０”の２ビット挿抜を表す。また、””２’ｂ０１”が、ビット”０”とビット”１”の挿抜を表す。そして、”２’ｂ１０”が、ビット”１”の２ビット挿抜を表す。

さらに、３ビット挿抜列では、”２’ｂ００”が、ビット”０”の３ビット挿抜を表す。また、”２’ｂ０１”が、ビット”０”を２ビットとビット”１”の挿抜を表す。”２’ｂ１０”が、ビット”０”とビット”１”の２ビット挿抜を表す。さらに、”２’ｂ１１”が、ビット”１”の３ビット挿抜を表す。

４ビット挿抜列では、”３’ｂ０００”が、ビット”０”の４ビット挿抜を表す。また、”３’ｂ００１”が、ビット”０”の３ビットとビット”１”の挿抜を表す。”３’ｂ０１０”が、ビット”０”の２ビットとビット”１”の２ビットの挿抜を表す。さらに、”３’ｂ０１１”が、ビット”０”とビットデータ”１”の３ビット挿抜を表す。そして、”３’ｂ１００”が、ビット”１”の４ビット挿抜を表す。

なお、挿抜ビットデータＬＵＴ２２１０は、ＲＯＭで実装するようにしてもよいし、ＲＡＭで実装して、本体制御部から挿抜ビットデータを書き込むようにしてもよい。

１６ビットのＬＵＴ出力パルスデータ２２６８及び８ビットのＬＵＴ出力挿抜ビットデータ２２７５は、それぞれパルスデータ２２７０及び挿抜ビットデータ２２７６として、パルスデータ有効信号２２６９と同期して、パルス位置２２７１ととともに、ＰＳ変換／ビットデータ挿抜回路２２０８に入力される。

ＰＳ変換／ビットデータ挿抜回路２２０８は、ＬＵＴアドレス生成回路２２０６から入力されたパルスデータ２２７０をＰＳ変換クロック（基準クロック）２２５１によってシリアル画素信号に変換する。そして、ＰＳ変換／ビットデータ挿抜回路２２０８は、制御信号発生回路２２０１から入力される補正点情報信号２２５２に基づいて補正ポイント／補正ビットデータ数を判断し、ビットデータ挿抜を行う。

つまり、ＰＳ変換／ビットデータ挿抜回路２２０８は、補正点における補正ビットデータ数（１ビット〜４ビット）に応じて、ＬＵＴアドレス生成回路２２０６から入力された８ビットの挿抜ビットデータ２２７６のうち、該当部分（１ビット挿抜〜４ビット挿抜）のビットスライスを参照する。これによって、ＰＳ変換／ビットデータ挿抜回路２２０８は挿抜ビットデータ情報を得る。ビットデータ挿抜を行う際、前述したように、ＰＳ変換／ビットデータ挿抜回路２２０８は、画素データのパルス位置２２７１を参照して、補正点における画素分割変調画素データについてビットデータを挿抜する位置を判断する。

ビットデータ挿抜済みのシリアル画素信号２２７２は、ＰＳ変換／ビットデータ挿抜回路２２０８からＳＰ変換回路２２０９に入力される。ＳＰ変換回路２２０９は、ＳＰ変換クロック２２５５によって入力されたシリアル画素信号２２７２を１６ビットのパラレル画素信号２２７３に変換して出力する。

次に、図１７に示す画像処理回路２１０７の動作について説明する。図２０は、図１７に示す画像処理回路２１０７においてビット挿入（１ビット挿入時に最終ビットを挿入する場合）を行った場合のタイミングである。また、図２１は、図１７に示す画像処理回路２１０７においてビット削除（１ビット削除時に最終ビットを削除する場合）を行った場合のタイミングチャートである。

まず、図１７及び図２０を参照して、ビット挿入を行う場合について、説明する。基準クロック（ＰＳ変換クロック）２２５１（図２０（ａ））は、読み出しクロック（ＦＩＦＯ Ｒｅａｄクロック／ＲＡＭ Ｒｅａｄクロック）２２５４（図２０（ｂ））及び画像クロック（ＳＰ変換クロック）２２５５（図２０（ｆ））の基準となる信号である。

この基準クロック２２５１は、画像クロックとなるＳＰ変換クロック２２５５の周波数に対して、画素分割変調の分解能に比例した周波数となる。図示の例においては、画素分割変調の分解能を１６ビットとした場合、基準クロック２２５１の周波数はＳＰ変換クロック２２５５の１６倍に設定される。

読み出しクロック２２５４は、ＦＩＦＯ２２０２、パルスデータＬＵＴ２２０７、及び挿抜ビットデータＬＵＴ２２１０から１画素単位で画素データを読み出すタイミングを指示するためのクロックである。この読み出しクロック２２５４は、１ビット挿入が行われた際、次の画素を読み出すときには、先頭ビットに前画素の最終ビットが到達するように、１ビット分タイミングを遅らせる。

以下の説明においては、再度画素内でビット挿入が行われるまでを同一周期とする。図示の例では１ビット挿入が行われるが、２〜４ビット挿入の場合には、それぞれ２〜４ビット分タイミングを遅らせる。

補正点情報信号２２５２（図２０（ｄ））は、ビット挿入が行われる次の画素の先頭ビットで、ＰＳ出力データ（シリアル画素信号）２２７２（図２０（ｅ））が更新されないように、読み出しクロック２２５４を遅らせるための制御信号である。この補正点情報信号２２５２により、ＰＳ出力データ（シリアル画素信号）２２７２は、挿入ビットが、ビット挿入が行われる次の画素の先頭ビットで更新されず、現画素の最終ビットが付加されたことになる。

また、補正点情報信号２２５２は、ＰＳ変換／ビットデータ挿抜回路２２０８がパルスデータ２２７０（図２０（ｃ））をシリアライズする際に、１ビット挿入を行うことを示す制御信号である。この補正点情報信号２２５２によって、ＰＳ出力データ（シリアル画素信号）２２７２に、１ビットデータ挿入が行われることになる。

ＳＰ変換クロック２２５５（図２０（ｆ））は、基準クロック２２５１（図２０（ａ））の１／１６の周波数で、１画素区間を規定する画像クロックとして出力される。このＳＰ変換クロック２２５５によって、ビットデータ挿入済みのＰＳ出力データ（シリアル画素信号）２２７２（図２０（ｅ））は、１６ビットのＳＰ出力データ（パラレル画素信号）２２７３（図２０（ｇ））に変換されて出力されることになる（補正後画素データの出力）。

続いて、図１７及び図２１を参照して、ビット削除を行った場合について、ビット挿入を行った場合と異なる部分を中心にして説明する。

読み出しクロック２２５４（図２１（ｂ））は、ＦＩＦＯ２２０２、パルスデータＬＵＴ２２０７、及び挿抜ビットデータＬＵＴ２２１０から１画素単位で画素データを読み出すタイミングを指示するためのクロックである。この読み出しクロック２２５４は、１ビットデータ削除が行われた次の画素を読み出す際には、最終ビットに次画素の先頭ビットが到達するように、１ビット分タイミングを早める。

以下の説明においては、再度画素内でビット削除が行われるまでを同一周期とする。図示の例では、１ビット削除であるが、２〜４ビット削除の場合には、それぞれ２〜４ビット分タイミングを早めることになる。

補正点情報信号２２５２（図２１（ｄ））は、ビット削除が行われる次の画素の先頭ビットがＰＳ出力データ（シリアル画素信号）２２７２（図２１（ｅ））に反映されるように、読み出しクロック２２５４を早めるための制御信号である。この補正点情報信号２２５２によって、ＰＳ出力データ（シリアル画素信号）２２７２について、削除ビットによるブランクをビット削除が行われる次の画素の先頭ビットで埋めることができる。

また、補正点情報信号２２５２は、ＰＳ変換／ビットデータ挿抜回路２２０８がパルスデータ２２７０（図２１（ｃ））をシリアライズする際に、１ビット削除を行うことを示す制御信号である。この補正点情報信号２２５２によって、ＰＳ出力データ（シリアル画素信号）２２７２に対して１ビット削除が行われることになる。

ＳＰ変換クロック２２５５（図２１（ｆ））は、基準クロック２２５１（図２１（ａ））の１／１６の周波数で、１画素区間を規定する画像クロックとして出力される。このＳＰ変換クロック２２５５によって、ビット削除済みのＰＳ出力データ（シリアル画素信号）２２７２（図２１（ｅ））は、１６ビットのＳＰ出力データ（パラレル画素信号２２７３（図２１（ｇ）））に変換されて出力されることになる。

続いて、本発明の本実施形態における主走査倍率補正処理の一例について具体例を挙げて説明する。

ここでは、１画素を１６ビットのデータとし、１ライン（１走査ライン）の画素数を４９６０ドットとする（印字解像度６００ｄｐｉ、有効印字領域２１０ｍｍに相当する）。

全体倍率補正（拡大）を行う場合、約１インチ伸張する必要がある場合に６００ドット分挿入するとする。１画素を１６ビットのデータとしているため、６００×１６＝９６００回、ビット挿入を行う必要がある。つまり、主走査４９６０ドットに対して９６００回ビット挿入を行うことになる。

主走査４９６０ドットを１６個のセグメントに分割する場合には、１セグメントの幅は、４９６０／１６＝３１０ドットとなり、１セグメントでビット挿入を行う回数は、９６００／１６＝６００回となる。つまり、１セグメント幅３１０ドットに対して、６００回ビット挿入を行う。

具体的な挿入位置については、３１０ドットに対してビットを平均的に挿入する場合、「３１ドット中２９ドットは１ドットに２回挿入、３１ドット中２ドットは１ドットに１回挿入」を１０回繰り返すことになる。また、ライン内におけるビットデータの挿入回数と挿入頻度は変えずに、ビット挿入位置をライン毎にランダムに散らばらせることが考えられる。こうすることによって、４９６０ドットの行全体にわたって均一にビットが挿入され、さらに、挿入されたビットの位置がランダムとなる。

図２２は、本発明の実施の形態による主走査倍率補正処理において、１セグメント幅３１０ドットに対して、何回のビット挿抜を行うかを説明するための図である。そして、図２２（ａ）は全体倍率補正（拡大）を行う際約１インチ伸張する必要がある場合を示す図であり、図２２（ｂ）は全体倍率補正（縮小）を行う際約１インチ短縮する必要がある場合を示す図である。また、図２２（ｃ）は部分倍率補正を行う場合を示す図であり、図２２（ｄ）は全体倍率補正（拡大）と部分倍率補正とを行う場合を示す図である。さらに、図２２（ｅ）は全体倍率補正（縮小）と部分倍率補正とを行う場合を示す図である。

図２２（ａ）に示すように、全体倍率補正（拡大）を行う際には、補正量はセグメント（ｓｅｇ）に亘って均一となる。なお、図中「＋」はビット挿入、「−」はビット削除を示す。そして、ｓｅｇ０は用紙紙の一端（例えば）左端であり、ｓｅｇ１５は用紙の他端（右端）である。

図２２（ｂ）に示すように、全体倍率補正（縮小）を行う際、約１インチ短縮する必要がある場合には、６００ドット分削除する。全体倍率補正（拡大）を行う場合と同様であり、１セグメント幅３１０ドットに対して６００回ビット削除を行う。

図２２（ｃ）に示すように、部分倍率補正を行う場合には、ずれ量記憶部（図示せず）に記憶されたずれ情報に応じて、ＣＰＵ等の補正量演算部（図示せず）が部分倍率補正量を演算する。図示の例では、複数のポイントで測定した実際の主走査線と理想的な主走査線との主走査方向のずれ量を主走査線の歪みを示すずれ情報としてずれ量記憶部に記憶する。

ずれ情報は、例えば、画像形成装置の製造工程において、上記のずれ量を測定して、画像形成装置固有のずれ情報として記憶するようにする。なお、画像形成本装置自体に上記のずれ量を検出する検出機構を備えて、各色の像担持体毎にずれ量を測定するための所定のパターンを形成して、上記の検出機構によって検出したずれ量をずれ情報として記憶するようにしてもよい。

主走査４９６０ドットを１６個のセグメントに分割する場合、補正量演算部は、部分倍率補正量として、図２２（ｃ）に示す補正量情報を演算する。この場合、ビット挿入回数とビット削除回数とが等しく、全体倍率補正は行われていないことになる。

全体倍率補正（拡大）と部分倍率補正を行う際に、ビット挿入による全体倍率補正（拡大）を行う場合には、前述のように、１セグメント幅３１０ドットに対して６００回ビットデータ挿入が必要である。つまり、図２２（ｃ）に示す部分倍率補正を行う際の補正量を加えた和が補正量であって、その補正量は図２２（ｄ）に示すようになる。

全体倍率補正（縮小）と部分倍率補正を行う場合については、全体倍率補正（拡大）と部分倍率補正とを行う場合と同様であり、その補正量は図２１（ｅ）に示すようになる。

図２３は図２に示す画像処理回路２１０７の構成の他の例を示すブロック図である。なお、図２３において、図１７に示す構成要素と同一の構成要素については同一の参照番号を付し説明を省略する。また、図２３においては、制御信号発生回路２２０１に入力される信号については省略されている。

図１７に示す画像処理回路２１０７では、４ビットの画素値から１６ビットのパルスデータを生成する際に、パルスデータＬＵＴ２２０７を参照するようにしたが、ここでは、パルスデータＬＵＴ２２０７の代わりにパルスデータ生成回路２２１１が用いられる。

図２３を参照すると、パルスデータ生成回路２２１１は、画素値２２６５とパルス位置２２６６とに基づいてパルスデータ２２７０を生成する。生成したパルスデータ２２７０はパルスデータ有効信号２２６９と同期して、パルスデータ生成回路２１１からパルス位置２２７１及び挿抜ビットデータ２２７６とともにＰＳ変換／ビットデータ挿抜回路２２０８に与えられる。

図２４は、図２に示す画像処理回路２１０７の構成の他の例を示すブロック図である。なお、図２４において、図１７に示す構成要素と同一の構成要素については同一の参照番号を付し説明を省略する。また、図２４においては、制御信号発生回路２２０１に入力される信号については省略されている。

図２４を参照して、ここでは、ＬＵＴアドレス生成回路２２０６は、ディレイ時間発生回路２２０５から入力された画素データ（画素値２２６５及びパルス位置２２６６）と画素有効信号２２６４とに応じて、挿抜ビット位置ＬＵＴ２２１２から８ビットの挿抜ビット位置２２７８を読み出す。

図２５は、図２４に示す挿抜ビット位置ＬＵＴ２２１２に格納された挿抜ビット位置の一例を示す図である。

図２５も参照して、挿抜ビット位置ＬＵＴ２２１２にはパルス位置毎に４ビットの画素値に対する８ビットの挿抜ビット位置が格納されている。パルス位置２２６６が、２’ｂ００で中央を、２’ｂ０１で右寄せを、２’ｂ１０で左寄せを、２’ｂ１１でスプリットを示すとする。この場合、パルス位置２２６６を上位２ビット、画素値２２６５を下位４ビットとした６ビット信号を挿抜ビット位置ＬＵＴアドレス２２７７とすればよい。

１ビット挿抜列では、”２’ｂ００”が、最終ビットの挿抜を表す。また、”２’ｂ０１”が、先頭ビットの挿抜を表す。そして、”２’ｂ１０”が、中間ビットの挿抜を表す。

２ビット挿抜列では、”３’ｂ０００”が、最終ビットの２ビット挿抜を表す。また、”３’ｂ００１”が、先頭ビットの２ビット挿抜を表す。さらに、”３’ｂ０１０”が、中間ビットの２ビット挿抜を表す。そして、”３’ｂ０１１”が、先頭ビットと最終ビットの挿抜を表す。加えて、”３’ｂ１００”が、中間ビットと最終ビットの挿抜を表す。

３ビット挿抜列では、”３’ｂ０００”が、最終ビットの３ビット挿抜を表す。”３’ｂ００１”が、先頭ビットの３ビット挿抜を表す。また、”３’ｂ０１０”が、中間ビットの３ビット挿抜を表す。”３’ｂ０１１”が、先頭ビットと最終ビット２ビットの挿抜を表す。”３’ｂ１００”が、先頭ビット２ビットと最終ビットの挿抜を表す。”３’ｂ１０１”が、中間ビット２ビットと最終ビットの挿抜を表す。”３’ｂ１１０”が、先頭ビット、中間ビット、及び最終ビットの挿抜を表す。

なお、挿抜ビット位置ＬＵＴ２２１２は、ＲＯＭで実装するようにしてもよいし、ＲＡＭで実装して、本体制御部か当該ＲＡＭにパルスデータを書き込むようにしてもよい。

パルスデータＬＵＴ２２０７から読み出された１６ビットのＬＵＴ出力パルスデータ２２６８と挿抜ビット位置ＬＵＴ２２１２から読み出された８ビットのＬＵＴ出力挿抜ビット位置２２７８とはそれぞれパルスデータ２２７０及び挿抜ビット位置２２７９としてパルスデータ有効信号２２６９と同期して、ＰＳ変換／ビットデータ挿抜回路２２０８に与えられる。ＰＳ変換／ビットデータ挿抜回路２２０８は、ＬＵＴアドレス生成回路２２０６から入力されたパルスデータ２２７０を、ＰＳ変換クロック（基準クロック）２２５１によってシリアル画素信号に変換する。そして、ＰＳ変換／ビットデータ挿抜回路２２０８は、制御信号発生回路２２０１から入力される補正点情報信号２２５２に基づいて補正ポイント／補正ビットデータ数を判断して、ビットデータ挿抜を行う。

補正点における補正ビット数（１ビット〜３ビット）に応じて、ＰＳ変換／ビットデータ挿抜回路２２０８はＬＵＴアドレス生成回路２２０６から入力された８ビットの挿抜ビット位置２２７９のうち該当部分（１ビット挿抜〜３ビット挿抜）のビットスライスを参照する。これによって、ＰＳ変換／ビットデータ挿抜回路２２０８は挿抜ビット位置情報を得る。

ビットデータ挿抜を行う際、図１７及び図２３に示す画像処理回路２１０７においては、画素データのパルス位置を参照して、その参照結果に応じて、補正点における画素の画素分割変調画素データのビット挿抜位置を判断する必要がある。一方、図２４に示す画像処理回路２１０７においては、挿抜ビット位置２２７９がＬＵＴアドレス生成回路２２０６から入力されるので、その必要がなく、挿抜ビット位置判断のための回路を削減することができる。

ビットデータ挿抜済みのシリアル画素信号２２７２は、ＳＰ変換回路２２０９に入力される。ＳＰ変換回路２２０９は、ＳＰ変換クロック２２５５によって、入力されたシリアル画素信号２２７２を１６ビットのパラレル画素信号２２７３に変換して出力する。

ところで、ＦＩＦＯクロック発生回路２２０３は基準クロック２２５１の周期単位で、読み出しクロック２２５４を初期発生の際に遅延させるようにしてもよい。

このようにすると、基準クロック２２５１の周期単位でディレイ時間が発生するので、読み出しクロック２２５４の周期単位でディレイ時間を発生するディレイ時間発生回路２２０５と併用すれば、より高精細なライン開始位置調整を行うことが可能となる。

さらに、制御信号発生装置２２０１は、補正点情報信号を有効にするタイミングをライン毎にランダムに変更するようにしてもよい。

補正ポイント（補正点）における補正ビット数が最大１ビットの場合、補正ビット数１ビットの補正ポイントの配置をライン毎にランダムに変更する。また、補正ビット数１ビットと補正ビット数２ビットの補正ポイントがライン上で混在している場合、補正ビット数２ビットの補正ポイントの配置をライン毎にランダムに変更する。

さらに、補正ビット数２ビットと補正ビット数３ビットの補正ポイントがライン上で混在している場合、補正ビット数３ビットの補正ポイントの配置をライン毎にランダムに変更する。加えて、補正ビット数３ビットと補正ビット数４ビットの補正ポイントがライン上で混在している場合、補正ビット数４ビットの補正ポイントの配置をライン毎にランダムに変更する。

これによって、ライン内における補正回数と補正頻度は変えずに、補正画素位置をライン毎にランダムに変更することができる。よって、補正画素の配置がランダムとなって、補正画素位置をライン毎に変更しない場合に起こる可能性のある縦方向の縞模様の発生を防ぐことができる。

上述の説明では、ビットデータを挿抜する場合について説明したが、画像を示す画像データを規定する画素に対して当該画素よりも小さい補助画素片の挿入及び削除の少なくとも一方を行って補正後画素として、補正後画素に応じてレーザ等の光源を点灯制御するようにしてもよい。この場合、補助画素片の挿抜を行う際には、主走査方向における走査線の線幅の変化量が補助画素片の挿抜前の線幅に比べて小さくなるように補助画素片の挿抜を実行することになる。

なお、上述の説明から明らかなように、図２に示す画像処理装置２１０７が変換手段及びデータ補正手段として機能することになる。また、レーザ駆動装置２１０６が駆動手段として機能する。また、図２に示す画像処理装置２１０７が画素補正手段として機能し、レーザ駆動装置２１０６が制御手段として機能するようにしてもよい。

以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。

例えば、上記の実施の形態の機能を倍率補正方法として、この補正方法を、画像処理形成装置に実行させるようにすればよい。また、上述の実施の形態の機能を有するプログラムを倍率補正プログラムとして、この補正プログラムを画像処理装置が備えるコンピュータに実行させるようにしてもよい。

この際、倍率補正方法及び倍率補正プログラムは、少なくとも変換ステップ、データ補正ステップ、及び駆動ステップを有することになる。また、倍率補正方法及び倍率補正プログラムは、少なくとも画素補正ステップ及び制御ステップを有するようにしてもよい。

また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記録媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

２１０１ 半導体レーザ
２１０２ コリメータレンズ
２１０３ ポリゴンミラー
２１０４ ｆ−θレンズ
２１０５ ビームディテクトセンサ
２１０６ レーザ駆動装置
２１０７ 画像処理回路
２２０１ 制御信号発生回路
２２０６ ＬＵＴアドレス生成回路
２２１０ 挿抜ビットデータＬＵＴ

Claims (7)

1. 光源から出射される光ビームが感光体上を走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像を形成する画像形成装置において、
   入力画像信号を、前記光源を点灯させるための第１のビットデータと前記光源を消灯させるための第２のビットデータのうち少なくとも一方を含むビットパターンに変換する変換手段と、
   前記入力画像信号に基づいて形成する画像の前記光ビームの走査方向の長さを補正するために、前記ビットパターンに対してビットデータの挿入及び削除の少なくとも一方を実行するデータ補正手段と、
   前記データ補正手段によって補正されたビットパターンをクロック信号に同期してシリアルに出力することによって前記光源を駆動する駆動手段と、
   前記ビットパターンに含まれる連続する所定数のビットデータにおける前記第１のビットデータと前記第２のビットデータの割合を演算する演算手段とを有し、
   前記データ補正手段は、前記所定数のビットデータに対してビットデータの挿入あるいは削除処理をする前後の前記第１のビットデータと前記第２のビットデータの割合の差が最も小さくなるように、前記所定数のビットデータに対して前記第１のビットデータ又は前記第２のビットデータの挿入数又は削除数の割合を決定することを特徴とする画像形成装置。
2. 前記データ補正手段は、前記所定数のビットデータに対してビットデータの挿入あるいは削除を行う際、前記所定数のビットデータに含まれる前記第１のビットデータのビット数が前記第２のビットデータのビット数よりも大きい場合、前記第１のビットデータと同一のビットデータを前記所定数のビットデータに対して挿入あるいは削除する処理を行い、前記所定数のビットデータに含まれる前記第１のビットデータのビット数が前記第２のビットデータのビット数よりも小さい場合、前記第２のビットデータと同一のビットデータを前記所定数のビットデータに対して挿入あるいは削除する処理を行うことを特徴とする請求項１記載の画像形成装置。
3. 前記データ補正手段は、前記所定数のビットデータに対して複数のビットデータの挿入あるいは削除を行う際、前記第１のビットデータ及び第２のビットデータの少なくとも一方の挿入あるいは削除する処理を行うことを特徴とする請求項１記載の画像形成装置。
4. 補正前の前記所定数のビットデータにおいて前記第１のビットデータ及び前記第２のビットデータのビット数が同数である際、前記データ補正手段は前記第１のビットデータ及び前記第２のビットデータのうち予め定められたビットデータの挿入あるいは削除する処理を行うことを特徴とする請求項２記載の画像形成装置。
5. 前記データ補正手段は、前記所定数のビットデータに含まれる階調情報及び前記連続する所定数のビットデータにおける第１のビットデータの位置を示す属性情報に基づいて前記所定数のビットデータに対して挿入あるいは削除する処理を行うべきビットデータの位置を決定することを特徴とする請求項１〜４いずれか１項記載の画像形成装置。
6. 前記所定数のビットデータは予め設定された主走査方向の幅によって規定されており、前記挿入あるいは削除する処理を行う際、前記データ補正手段は前記主走査方向のラインの途中で挿入及び削除を切り替えることを特徴とする請求項１〜５いずれか１項記載の画像形成装置。
7. 光源から出射される光ビームが感光体上を走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像を形成する画像形成装置に用いられ、前記画像の倍率を補正するための倍率補正方法において、
   入力画像信号を、前記光源を点灯させるための第１のビットデータと前記光源を消灯させるための第２のビットデータのうち少なくとも一方を含むビットパターンに変換する変換ステップと、
   前記入力画像信号に基づいて形成する画像の前記光ビームの走査方向の長さを補正するために、前記ビットパターンに対してビットデータの挿入及び削除の少なくとも一方を実行するデータ補正ステップと、
   前記データ補正ステップによって補正されたビットパターンをクロック信号に同期してシリアルに出力することによって前記光源を駆動する駆動ステップと、
   前記ビットパターンに含まれる連続する所定数のビットデータにおける前記第１のビットデータと前記第２のビットデータの割合を演算する演算ステップとを有し、
   前記データ補正ステップでは、前記所定数のビットデータに対してビットデータの挿入あるいは削除処理をする前後の前記第１のビットデータと前記第２のビットデータの割合の差が最も小さくなるように、前記所定数のビットデータに対して前記第１のビットデータ又は前記第２のビットデータの挿入数又は削除数の割合を決定することを特徴とする倍率補正方法。

Images