JP5870833B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5870833B2
JP5870833B2 JP2012099259A JP2012099259A JP5870833B2 JP 5870833 B2 JP5870833 B2 JP 5870833B2 JP 2012099259 A JP2012099259 A JP 2012099259A JP 2012099259 A JP2012099259 A JP 2012099259A JP 5870833 B2 JP5870833 B2 JP 5870833B2
Authority
JP
Japan
Prior art keywords
insulating film
region
semiconductor device
interlayer insulating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012099259A
Other languages
English (en)
Other versions
JP2013229402A (ja
Inventor
富康 斉藤
富康 斉藤
辰也 三瀬
辰也 三瀬
宏道 市川
宏道 市川
竹内　哲也
哲也 竹内
玄士 奥田
玄士 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2012099259A priority Critical patent/JP5870833B2/ja
Priority to US13/736,378 priority patent/US8901743B2/en
Publication of JP2013229402A publication Critical patent/JP2013229402A/ja
Application granted granted Critical
Publication of JP5870833B2 publication Critical patent/JP5870833B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

以下に説明する実施形態は、半導体装置の製造方法および半導体装置に関する。
化学機械研磨技術は、半導体ウェハ上の金属膜や絶縁膜を研磨して平坦化する技術であり、様々な半導体装置の製造に使われている。
特開２００２−２５２１９４号公報
一方、化学機械研磨を半導体ウェハに対して行った場合、ウェハ端よりも外側には研磨すべき層が存在しないため、ウェハ周辺部において、ウェハ端に向かって研磨速度が増大する傾向があり、その結果このようなウェハ周辺部には、ウェハ端に向かって傾斜した傾斜面が形成されることがある。
例えばダマシン法あるいはデュアルダマシン法を使って半導体ウェハ上に多層配線構造を形成する場合、下層の層間絶縁膜に化学機械研磨の結果このような傾斜面が形成されると上層の層間絶縁膜では傾斜面の傾斜が強調され、また傾斜面の範囲がウェハのより内側に向かって拡大する問題が生じることがある。このように層間絶縁膜に傾斜面が形成されると高解像度露光技術を使ってビアホールを形成する際に、高解像度露光光学系の焦点深度の不足によりビアホール形成が不完全になり、所望の電気接続が得られなくなる問題が生じるおそれがある。
一の側面によれば半導体装置の製造方法は、外部領域と、前記外部領域の内側にある内部領域と、前記外部領域より外側に最外周領域とを有する半導体基板上に第１の絶縁膜を形成する工程と、前記内部領域の前記第１の絶縁膜上に第１の配線を形成する工程と、前記第１の配線上及び前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上にレジスト膜を形成する工程と、前記内部領域及び前記半導体基板の端部に接する前記最外周領域の前記レジスト膜を除去して前記外部領域に前記レジスト膜を残す工程と、前記レジスト膜をエッチングマスクとして、前記内部領域と前記最外周領域の前記第２の絶縁膜の一部を除去して、前記内部領域の前記第２の絶縁膜の膜厚を、前記外部領域の前記第２の絶縁膜の膜厚よりも減少させる工程と、前記第２の絶縁膜の一部を除去した後に、前記レジスト膜を除去する工程と、前記レジスト膜を除去する工程の後で前記第２の絶縁膜を研磨する工程と、を有する。
上記実施形態によれば、前記外部領域における前記第２の絶縁膜への傾斜面の形成を抑制することが可能となり、半導体装置の製造歩留まりを向上させることが可能となる。
第１の実施形態による製造方法が適用される反射型液晶表示装置を示す断面図である。 第１の実施形態が適用されるシリコンウェハを示す平面図である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その１３）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その１４）である。 第１の実施形態による半導体装置の製造方法を示す工程断面図（その１５）である。 図３Ｊの工程における露光工程を説明する斜視図である。 比較対照例による半導体装置を示す断面図である。 第２の実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 第２の実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 第２の実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 第３の実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 第３の実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 第３の実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 第３の実施形態の一変形例による半導体装置の製造方法を示す工程断面図（その１）である。 第３の実施形態の一変形例による半導体装置の製造方法を示す工程断面図（その２）である。
［第１の実施形態］
図１は第１の実施形態により製造される半導体装置の一例としての反射型液晶表示装置２０の構成を示す断面図である。ただし本実施形態は、かかる反射型液晶表示装置２０の製造に限定されるものではない。
図１を参照するに反射型液晶表示装置２０は素子分離領域２１Ｉを形成されたシリコン基板２１上に構成されており、前記シリコン基板２１上にはそれぞれの画素領域に対応して素子領域２１Ａ１，２１Ａ２，２１Ａ３・・・が、前記素子分離領域２１Ｉにより画成された状態で形成されている。各々の素子領域２１Ａ１，２１Ａ２，２１Ａ３・・・では前記シリコン基板２１上にゲート絶縁膜２２を介してゲート電極２３が側壁絶縁膜を担持した状態で形成されており、前記シリコン基板２１中にはドレインエクステンション領域２１ａとソースエクステンション領域２１ｂとが、ゲート電極２３直下のチャネル領域（図示せず）を挟んで形成されており、前記側壁絶縁膜の外側には前記ドレインエクステンション領域２１ａおよびソースエクステンション領域２１ｂにそれぞれ重畳してドレイン領域２１ｃおよびソース領域２１ｄが形成されている。前記ゲート電極２３，ソースエクステンション領域２１ｂ，ドレインエクステンション領域２１ａ，ソース領域２１ｄおよびドレイン領域２１ｃは、対応する画素を駆動する駆動トランジスタを構成する。
以下の説明は素子領域２１Ａ１を例に行うが、反射型液晶表示装置２０の構成はその他の素子領域２１Ａ２，２１Ａ３・・・でも同様であり、これらその他の素子領域についての説明は省略する。
再び図１を参照するに、前記ゲート電極２３は前記シリコン基板２１上に形成された絶縁膜２４により覆われており、前記絶縁膜２４中には例えばＷよりなるビアプラグ２４Ｖが形成され、前記ドレイン領域２３ｃにコンタクトしている。
前記絶縁膜２４上には第１の層間絶縁膜２５が形成されており、前記第１の層間絶縁膜２５中には例えばＣｕよりなる配線パタ―ン２５Ａ，２５Ｂがダマシン法により形成されている。このうち前記配線パタ―ン２５Ａは前記ビアプラグ２４Ｖ上に形成され、前記ビアプラグ２４Ｖを介して前記ドレイン領域２１ｃと電気的にコンタクトする。
前記第１の層間絶縁膜２５上には第２の層間絶縁膜２６が形成され、前記第２の層間絶縁膜２６中にはデュアルダマシン法により、ビアプラグ２６Ｖを有し例えばＣｕよりなる配線パタ―ン２６Ａが、前記ビアプラグ２６Ｖが前記Ｃｕ配線パタ―ン２５Ａにコンタクトするように形成されている。
前記第２の層間絶縁膜２６上には第３の層間絶縁膜２７が形成され、前記第３の層間絶縁膜２７中には例えばＷなどのビアプラグ２７Ｖがダマシン法により、前記Ｃｕ配線パタ―ン２６Ａにコンタクトして形成されている。
さらに前記第３の層間絶縁膜２７上には前記ビアプラグ２７Ｖにコンタクトして例えばＡｌなどよりなる接続パッド２８Ａが形成され、前記接続パッド２８Ａを覆って第４の層間絶縁膜２８が形成される。さらに前記第４の層間絶縁膜２８中には前記接続パッド２８Ａにコンタクトするビアプラグ２８Ｖが、例えばＷなどにより形成される。
前記層間絶縁膜２８上には前記ビアプラグ２８Ｖにコンタクトして、例えばＴｉ／ＴｉＮ積層構造の密着層２９Ａを介して例えばＡｕ膜あるいはＡｌ膜よりなる光反射層２９Ｂが形成されており、前記光反射層２９Ｂ上には液晶分子の配向を整える第１の分子配向層２９が形成されている。前記密着層２９Ａおよび光反射層２９Ｂは、それぞれの素子領域２１Ａ１，２１Ａ２，２１Ａ３・・・において液晶表示装置２０の画素電極を構成する。
さらに前記シリコン基板２１上には透明電極３２および第２の分子配向層を担持したガラス基板３１が、前記第２の分子配向層３３が前記第１の分子配向層２９に対向するように、所定の径のスペーサ３４を介して配設され、前記分子配向層２９と３３との間のスペースには液晶層３５が充填される。さらに前記ガラス基板３１上には偏光板４０が配設される。
このような反射型液晶表示装置２０では、例えば素子領域２１Ａ１において対応する駆動トランジスタを介して前記画素電極２９Ｐに駆動電圧が印加されると、前記画素電極２９Ｐと対向電極３２との間に形成された電界により、前記液晶３５中の液晶分子の配向が変化する。そこで前記ガラス基板３１に偏光板４０を通過して入射した入射光は、前記液晶層３５を通過した後前記光反射層２９Ｂで反射される際、および再び液晶層３５を通過する際に変調を受け、所望の画像やデータを可視的に表示することが可能となる。
図１の断面図において前記シリコン基板２１、前記ソースエクステンション領域２１ｂおよびドレインエクステンション領域２１ａ，ソース領域２１ｄおよびドレイン領域２１ｃ、層間絶縁膜２４〜２８、ビアプラグ２４Ｖ，２６Ｖ，２７Ｖ，２８Ｖ、Ｃｕ配線パタ―ン２５Ａおよび２６Ａ、接続パッド２８Ａ、密着層２９Ａおよび光反射層２９Ｂは半導体装置２０Ｓを構成する。
図２は、このような反射型液晶表示装置２０製造の際に使われて前記半導体装置２０Ｓが形成されるシリコンウェハ４０を示す平面図である。
図２を参照するに、前記シリコンウェハ４０上にはスクライブライン４０Ｌにより多数のチップ領域４０１，４０２，４０３・・・が画成されており、前記半導体装置２０Ｓは、前記シリコン基板２１上の各チップ領域４０１，４０２，４０３・・・に形成され、それぞれの半導体装置２０Ｓは素子領域２１Ａ１，２１Ａ２，２１Ａ３・・・を含む。
先にも説明したようにこのようなシリコンウェハ４０上への半導体装置２０Ｓの形成にあたってはダマシン法あるいはデュアルダマシン法が適用され、これに伴い前記シリコンウェハ４０に対しては、複数回にわたり化学機械研磨が施される。
図２を参照するに、シリコンウェハ４０は端部４０Ｅを有しているが、前記端部４０Ｅの外側には研磨すべき材料が存在しないため、このようなシリコンウェハ４０に対して化学機械研磨を行った場合、前記端部４０Ｅに隣接する周辺部４０Ｂにおいて研磨速度が増大し、前記端部４０Ｅに向かって傾斜する傾斜面が形成されやすい。前記チップ領域４０１，４０２，４０３・・・がこのような傾斜面を含むと、例えば前記層間絶縁膜２４〜２８の表面が傾斜してしまい、高解像度露光技術を使って例えば層間絶縁膜２４，２６〜２８中にそれぞれのビアプラグ２４Ｖ，２６Ｖ，２７Ｖ，２８Ｖのためのビアホールを形成する際などに、高解像度露光光学系の焦点深度の不足などによりビアホール形成が不完全になり、ビアプラグによる所望の電気接続が得られなくなる問題が生じるおそれがある。またこのような傾斜面に光反射層２９Ｂを形成すると、反射光の出射方向が正規の方向からずれてしまい、画像表示が不良となる問題が生じる。
このため、このようなシリコンウェハ４０上に半導体装置２０Ｓを形成する場合には、前記周辺部４０Ｂを出来るだけ縮小し、前記周辺部４０Ｂの内側の内部領域４０Ａをできるだけ拡張するのが望ましい。以下の説明では、前記周辺部４０Ｂを外部領域４０Ｂと表記することにする。
以下、本実施形態について、図３Ａ〜図３Ｏの工程断面図を参照しながら説明する。なお図３Ａ〜図３Ｏの工程断面図は、例えば図２のシリコンウェハ４０の場合、線Ａ−Ａ'に沿った断面図となっている。図３Ａ〜図３Ｏ中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図３Ａを参照するに、前記シリコンウェハ４０の一部に対応するシリコン基板２１上においては前記素子分離領域２１Ｉが素子領域２１Ａ１，２１Ａ２，２１Ａ３・・・を画成しており、それぞれの素子領域には前記ゲート電極２３がゲート絶縁膜２２を介して形成されている。前記ゲート電極２３は側壁絶縁膜２３ＳＡ，２３ＳＢを対向する側壁面上に担持している。また前記シリコン基板２１中、前記ゲート電極２３直下のチャネル領域を挟んで前記ドレインエクステンション領域２１ａおよびソースエクステンション領域２１ｂがそれぞれ側壁絶縁膜２３ＳＡ，２３ＳＢの側に形成されており、さらに前記側壁絶縁膜２３ＳＡ，２３ＳＢのそれぞれ外側に、前記ドレインエクステンション領域２１ａおよびソースエクステンション領域２１ｂに重畳してドレイン領域２１ｃおよびソース領域２１ｄが形成されている。
次に図３Ｂの工程において前記図３Ａの構造上に絶縁膜２４が形成され、図３Ｃの工程において前記絶縁膜２４中にビアプラグ２４Ａが、それぞれの素子領域２１Ａ１，２１Ａ２，２１Ａ３・・・においてダマシンプロセスにより形成される。より具体的には、前記絶縁膜２４中にそれぞれの素子領域２１Ａ１，２１Ａ２，２１Ａ３・・・のドレイン領域２１ｃを露出するビアホールがフォトリソグラフィ工程により形成され、これを例えばタングステン（Ｗ）層で充填した後、不要のＷ層を化学機械研磨により除去することで、前記ビアプラグ２４Ａを形成する。なお図３Ｃの工程では、このような化学機械研磨工程に伴い、前記絶縁膜２４の表面に前記ウェハ端４０Ｅに接して、前記ウェハ端４０Ｅに向かって僅かに傾斜する傾斜面２４Ｓが、前記層間絶縁膜２４の平坦領域２４Ｆを囲んで形成される。
次に図３Ｄの工程において前記絶縁膜２４上に層間絶縁膜２５が形成され、さらに前記層間絶縁膜２５中には前記Ｃｕ配線パタ―ン２５Ａ，２５Ｂがダマシン法により形成される。より具体的には前記層間絶縁膜２５中には前記Ｃｕ配線パタ―ン２５Ａ，２５Ｂに対応した開口部が形成され、前記開口部をＣｕ層により充填し、さらに余分なＣｕ層を化学機械研磨により除去することにより、前記層間絶縁膜２５中に前記Ｃｕ配線パタ―ン２５Ａ，２５Ｂが、それぞれ上面を層間絶縁膜２５の上面に一致した状態で形成される。
図３Ｄの工程では前記ウェハ端４０Ｅに隣接して、前記層間絶縁膜２５が前記絶縁膜２４の傾斜面２４Ｓを覆うように形成されるが、その結果形成された層間絶縁膜２５の傾斜面が、前記層間絶縁膜２５の化学機械研磨に伴う膜厚の減少によりさらに傾斜する。その結果、前記層間絶縁膜２５には前記傾斜面２４Ｓよりも傾斜の大きい傾斜面２５Ｓが、前記ウェハ端４０Ｅに隣接して形成される。図３Ｄの段階では、前記傾斜面２５Ｓの範囲が、その下の傾斜面２４Ｓよりも拡大し、前記傾斜面２５Ｓより内側の層間絶縁膜２５の平坦領域２５Ｆは、その下の層間絶縁膜２４の平坦領域２４Ｆよりも縮小している。
さらに図３Ｅの工程では前記層間絶縁膜２５上に次の層間絶縁膜２６が形成され、さらに前記層間絶縁膜２６中にはＣｕビアプラグ２６Ｖを有するＣｕ配線パタ―ン２６Ａがデュアルダマシン法により形成される。より具体的には前記層間絶縁膜２６中には前記Ｃｕビアプラグ２６Ｖに対応したビアホールおよび配線パタ―ン２６Ａに対応した開口部が形成され、前記ビアホールおよび開口部をＣｕ層により充填し、さらに余分なＣｕ層を化学機械研磨により除去することにより、前記層間絶縁膜２６中に前記Ｃｕビアプラグ２６Ｖを伴うＣｕ配線パタ―ン２６Ａが、上面を層間絶縁膜２６の上面に一致した状態で形成される。
図３Ｅの工程では前記ウェハ端４０Ｅに隣接して、前記層間絶縁膜２６が前記絶縁膜２５の傾斜面２５Ｓを覆うように形成されるが、その結果形成された層間絶縁膜２６の傾斜面が、前記層間絶縁膜２６に対する化学機械研磨に伴う膜厚の減少によりさらに傾斜する。その結果、前記層間絶縁膜２６には前記傾斜面２５Ｓよりも傾斜の大きい傾斜面２６Ｓが、前記ウェハ端４０Ｅに隣接して形成される。図３Ｅの段階では、前記傾斜面２６Ｓの範囲が、その下の傾斜面２５Ｓよりも拡大し、前記傾斜面２６Ｓより内側の層間絶縁膜２６の平坦領域２６Ｆは、その下の層間絶縁膜２５の平坦領域２５Ｆよりも縮小している。
さらに図３Ｆの工程では前記層間絶縁膜２６上に次の層間絶縁膜２７が形成され、さらに前記層間絶縁膜２７中にはＷビアプラグ２７Ｖがダマシン法により形成される。より具体的には前記層間絶縁膜２７中には前記Ｗビアプラグ２７Ｖに対応したビアホールが形成され、前記ビアホールをＷ層により充填し、さらに余分なＷ層を化学機械研磨により除去することにより、前記層間絶縁膜２７中に前記Ｃｕビアプラグ２７Ｖを伴うＣｕ配線パタ―ン２７Ａが、上面を層間絶縁膜２７の上面に一致した状態で形成される。
図３Ｆの工程では前記ウェハ端４０Ｅに隣接して、前記層間絶縁膜２７が前記絶縁膜２６の傾斜面２６Ｓを覆うように形成されるが、その結果形成された層間絶縁膜２７の傾斜面が、前記層間絶縁膜２７に対してなされる化学機械研磨によりさらに傾斜する。その結果、前記層間絶縁膜２７には前記傾斜面２６Ｓよりも傾斜の大きい傾斜面２７Ｓが前記ウェハ端４０Ｅに隣接して形成される。図３Ｆの段階では、前記傾斜面２７Ｓの範囲が、その下の傾斜面２６Ｓよりも拡大し、前記傾斜面２７Ｓより内側の層間絶縁膜２７の平坦領域２７Ｆは、その下の層間絶縁膜２６の平坦領域２６Ｆよりも縮小している。
図３Ｇの工程では、前記層間絶縁膜２７上にＡｌ膜２８Ｍが、例えば前記層間絶縁膜２５〜２７よりも厚い膜厚で、例えばスパッタ法などにより、前記内部領域４０Ａに対応する前記層間絶縁膜２７の平坦面、および前記外部領域４０Ｂに対応する前記層間絶縁膜２７の傾斜面２７Ｓを覆って形成され、さらに図３Ｈの工程において前記Ａｌ膜２８Ｍをパターニングすることにより、前記層間絶縁膜２７の平坦領域２７Ｆ上に前記接続パッド２８Ａが、それぞれの素子領域２１Ａ１，２１Ａ２，２１Ａ３・・・に対応して形成される。
次に図３Ｉの工程において前記層間絶縁膜２７上に前記図３Ｈの接続パッド２８Ａを覆うように層間絶縁膜２８を、前記接続パッド２８Ａを覆うに十分な、例えば前記接続パッド２８Ａの高さの２倍を超える膜厚で例えばＣＶＤ法により、下地に沿った形状で形成し、前記接続パッド２８Ａを覆う。このようにして形成された層間絶縁膜２８では上面に前記接続パッド２８Ａに対応した突出部２８Ｐを有し、さらに層間絶縁膜２７の傾斜面２７Ｓに対応した傾斜面２８Ｓを有する。図３Ｅの工程から図３Ｈの工程までの間に化学機械研磨を行うプロセスは含まれていないため、図３Ｈの工程における前記層間絶縁膜２７の傾斜面２７Ｓと平坦領域２７Ｆの境は、図３Ｅの工程と同じである。
次に図３Ｊの工程において前記層間絶縁膜２８の傾斜面２８Ｓを覆ってネガ型レジストによりレジストパターンＲ１を形成する。このようなレジストパターンＲ１は、前記図３Ｉの構造上にレジスト膜を一様に塗布した後、図４に示すようにウェハ４０を回転させながら、ウェハの外周部を光源１からの光ビーム２により局所的に露光することにより形成できる。前記層間絶縁膜２８の傾斜面部２８Ｓが図２の平面図における外部領域４０Ｂに対応し、前記層間絶縁膜２８の平坦領域２８Ｆが図２の平面図における内部領域４０Ｂに対応する。前記内部領域４０Ｂにおいて前記層間絶縁膜２８は、接続パッド２８Ａを覆っていることに注意すべきである。
次に本実施形態では図３Ｋの工程において、前記レジストパターンＲ１をマスクに前記層間絶縁膜２８の上面を、前記シリコン基板２１の面に略垂直方向に作用する異方性エッチングによりエッチバックし、前記内部領域４０Ａにおける層間絶縁膜２８の膜厚を、前記接続パッド２８Ａが露出しない範囲で減少させる。例えば前記層間絶縁膜２８を前記接続領域２８Ａの高さの２倍を超える膜厚に形成していた場合、前記エッチバックは前記層間絶縁膜２８の膜厚を半分以下に減少させても前記接続パッド２８Ａが層間絶縁膜２８から露出することを回避することが可能である。このようなエッチバックの結果、前記層間絶縁膜２８には前記外部領域４０Ｂと内部領域４０Ａとの境に、前記エッチバック量に対応した高さの段差Ｓが形成される。
次に図３Ｌの工程で、前記図３ＫのレジストパターンＲ１を除去し、さらに図３Ｍの工程において前記層間絶縁膜２８を化学機械研磨により平坦化する。その際、図３Ｌに示されるように前記層間絶縁膜２８には前記ウェハ４０の外部領域４０Ｂに対応して傾斜面２８Ｓを有する突出部が、ウェハ４０の全周にわたり、前記外部領域４０Ｂと内部領域４０Ａの境においては段差Ｓを生じるように形成されているため、前記外部領域４０Ｂにおいても内部領域４０Ａにおいても層間絶縁膜２８の研磨が略一様に進行し、図３Ｍに示すように前記傾斜面２８Ｓは縮小し、前記外部領域４０Ｂにまで拡がった平坦化面２８ｆが、前記層間絶縁膜２８の上面に形成される。
次に図３Ｎの工程で前記層間絶縁膜２８にダマシン法により、それぞれの素子領域２１Ａ１，２１Ａ２，２１Ａ３・・・に対応してＷビアプラグ２８Ｖを形成し、さらに図３Ｏの工程において前記層間絶縁膜２８の平坦化表面２８ｆ上に前記Ｔｉ／ＴｉＮ密着層２９ＡとＡｕあるいはＡｌよりなる光反射層２９Ｂとを積層した画素電極２９Ｐを形成することにより、前記半導体装置２０Ｓが得られる。
このようにして形成された半導体装置２０Ｓでは、前記ビアプラグ２８Ｖの形成が層間絶縁膜２８の平坦化面２８ｆにおいてなされるため、フォトリソグラフィ工程の際に焦点深度の浅い高解像度露光光学系を使っても全てのビアプラグ２８Ｖを確実に形成することが可能となる。また光反射層２９Ｂを含む画素電極２９Ｐもこのような平坦化面２８ｆ上に形成されるため、入射光を反射する際に出射光の方向が所望の方向からずれてしまうような問題は生じることがなく、半導体装置の歩留まりを向上させることが可能となる。
これに対し図５は、前記図３Ｋのエッチバック工程を省略した、比較対照例による製造方法により製造された半導体装置２０Ｔの構成を示す断面図である。比較のため図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図５を参照するに、本比較対照例では前記図３Ｉの構造に対して平坦化のための化学機械研磨を行い、さらにビアプラグ２８Ｖ形成のための化学機械研磨を行うため、前記層間絶縁膜２８に、前記ウェハ４０の端４０Ｅに接して、前記傾斜面２７Ｓよりも傾斜の急な傾斜面２８Ｓ１が形成され、さらにその内側に、傾斜を緩めながら傾斜面２８Ｓ２，２８Ｓ３が順次連続的に形成される。その際、傾斜面２８Ｓ２，２８Ｓ３は、図３Ｏの構造とは異なり、素子領域２１Ａ１，２１Ａ２にまで達しており、このような傾斜面２８Ｓ２，２８Ｓ３上に形成された画素電極２９Ｐ１，２９Ｐ２は、他の画素電極２９Ｐに対して傾いてしまう。すなわち図５の比較対照例による半導体装置では、画素電極２９Ｐ１，２９Ｐ２で反射された入射光は所定方向からずれた方向に反射されてしまう。
また図５の比較対照例では破線で囲んで示すビアプラグ２８Ｖが傾斜面２８Ｓ２あるいは２８Ｓ３に形成されるため、前記傾斜面２８Ｓ２あるいは２８Ｓ３は前記層間絶縁膜２８の平坦化面２８ｆを延長した水平線Ｈよりも低いレベルに形成され、前記ビアプラグ２８Ｖの形成の際に、フォトリソグラフィ工程において露光が不十分となり、対応したビアホールの形成が不完全になりやすい問題が生じる。このため、比較対照例による半導体装置は歩留まりが低下しやすい。
なお本実施形態による半導体装置２０Ｓは、前記図２に示すシリコンウェハ４０上に形成された後、図２中に示すスクライブライン４０Ｌに沿ってダイシングして個々の半導体チップに分割してもよいが、シリコンウェハ４０のまま販売したり使用したりすることも可能である。

［第２の実施形態］
図６Ａ〜図６Ｃは、前記図３Ｇの工程に引き続いて実行される第２の実施形態による半導体装置の製造方法を示す工程断面図である。
図６Ａを参照するに、本実施形態では前記図３ＧのＡｌ膜２８Ｍをパターニングすることにより、前記層間絶縁膜２７の平坦領域２７Ｆに、先の実施形態と同様に接続パッド２８Ａを形成するのみならず、傾斜面２７Ｓ上にもＡｌパッド２８Ｂを同一の厚さに形成する。
次に図６Ｂの工程において前記層間絶縁膜２７上に前記層間絶縁膜２８を、前記接続パッド２８ＡおよびＡｌパッド２８Ｂを埋め込むように、例えばＣＶＤ法により、下地の形状に沿った形状で堆積する。その結果、前記層間絶縁膜２８には、前記層間絶縁膜２７の平坦領域２７Ｆに対応した部分に突出部２８Ｐが前記接続パッド２８Ａに対応して形成されるのみならず、前記層間絶縁膜２７の傾斜面２７Ｓを覆う部分にも前記Ａｌパッドに対応して突出部２８Ｑが形成される。
そこで次に図６Ｃの工程において前記図６Ｂの層間絶縁膜２８を化学機械研磨により平坦化すると、前記図２に示すウェハ４０のうち、前記ウェハ端４０Ｅ近傍の外部領域４０Ｂにおいて層間絶縁膜２８に突出部２８Ｑが形成されているため、前記外部領域４０Ｅにおける研磨速度の増大の効果が、突出部２８Ｑを研磨するための研磨時間の増大により相殺され、図６Ｃに示すように前記層間絶縁膜２８の平坦化面２８ｆが前記外部領域４０Ｂにまで拡がった構造が得られる。
かかる平坦な主面を有する構造上に画素電極２９Ｐを、先の図３Ｎ，図３Ｏの工程と同様にして形成することにより、所望の半導体装置を高い歩留まりで形成することが可能となる。
なお本実施形態において前記Ａｌパッド２８Ｂは層間絶縁膜２８の傾斜面２８Ｓに形成されるが、微細なビアプラグなどと異なりＡｌパッド２８Ａは大きく、このため焦点深度の深い低解像度露光光学系を使って露光することができ、パタ―ン形成が不完全になることはない。
また本実施形態において前記Ａｌパッド２８Ｂも前記Ａｌ接続パッド２８Ａと同じ配線層の一部を構成することができる。
前記Ａｌパッド２８Ｂは、図２中、破線で示したような、一部が外部領域４０Ｂにかかるチップにおいて、その四つの角部の一つに残留することがある。

［第３の実施形態］
図７Ａ〜図７Ｃは、前記図３Ｉの工程に引き続き実行される第３の実施形態による半導体装置の製造工程の一部を示す工程断面図である。
図７Ａを参照するに、本実施形態では前記図３Ｊの工程においてレジストパタ―ンＲ１を形成する際に、レジスト膜Ｒ１の剥離を回避するため、前記図４の露光工程の際に、前記傾斜面２８Ｓのうち、前記ウェハ端４０Ｅに接する幅が例えば0ｍｍ〜1ｍｍの帯状の帯状領域２８Ｒにおいて露光が生じないように光ビーム２を照射する。なお、前記帯状領域の幅が０ｍｍの場合とは、前記レジスト膜の外側の端が前記ウェハ端と一致する場合を意味し、前記ウェハ端からはみ出したレジスト膜が除去される。その結果、図７Ａに示すように本実施形態ではレジストパタ―ンＲ１が前記帯状領域２８Ｒを避けて、その内側に形成される。
例えば図８Ａに示すように前記層間絶縁膜２８上に塗布されたレジスト膜Ｒがウェハ端４０Ｅを超えてはみ出しているような場合、レジスト膜Ｒは剥離しやすい。これに対し、前記レジスト膜ＲをパターニングしてレジストパターンＲ１を形成する際に、前記ウェハ端４０Ｅに接して幅が例えば１ｍｍの帯状の領域において露光が生じないように光ビーム２を照射することで、前記図７ＡのレジストパターンＲ１が得られる。
また図８Ｂに示すように、前記レジスト膜Ｒのうち、ウェハ端４０Ｅからはみ出した部分のみを露光および現像により除去した場合には、図８Ｂに示すように帯状領域の幅が０ｍｍの構造が得られる。
なお本実施形態では前記シリコンウェハ４０の内部領域４０Ａは先の実施形態と同じく、前記傾斜面２７Ｓの内側の領域に対応するが、外部領域４０Ｂは前記帯状領域２８Ｒに対応する最外周領域４０Ｃの内側に位置するように定義され、従って本実施形態では、最外周領域４０Ｃが７Ａに示すように前記外部領域４０Ｂの外側に形成される。
さらにこのようにして得られた図７Ａの構造を、前記シリコン基板２１の主面に略垂直方向に作用する異方性エッチングによりエッチバックすることにより、図７Ｂに示す構造が得られる。
なお図８Ｂの例でも、前記レジストパターンＲ１のうち前記内部領域４０Ａに対応する部分は、先の実施形態１の実施形態と同様にして、除去されている。
さらに図７Ｂの構造において前記レジストパターンＲ１を除去した後、化学機械研磨により前記層間絶縁膜２８を平坦化することにより、図７Ｃに示すように層間絶縁膜２８の平坦化面２８ｆ上に画素電極２９Ｐを形成した半導体装置２０Ｓが、先の図３Ｏと同様にして得られる。
本実施形態では、前記レジストパターンＲ１がウェハ端４０に接して形成されることがないため、レジストパターンＲ１の剥離が生じにくく、半導体装置２０Ｓの製造歩留まりが向上する。
以上、図１の反射型液晶表示装置２０において使われる半導体装置を例に説明したが、上記の各実施形態は、ダマシン法あるいはデュアルダマシン法により形成される多層配線構造を有する一般的な半導体装置において、製造歩留まりを向上させるのに有用である。
例えば図３Ｏあるいは図７Ｃの構造では、前記画素電極２９Ｐが層間絶縁膜２８の平坦化面２８ｆ上に形成されるため、例えば前記画素電極２９Ｐの代わりに一般的なＡｌあるいはＡｕよりなる電極を形成し、その上に次の層間絶縁膜および配線層を形成するような場合でも、確実なビア接続を行うことができ、図５のような比較対照例に比べて半導体装置の製造歩留まりを向上させることができる。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
外部領域と前記外部領域の内側にある内部領域とを有する半導体基板上に第１の絶縁膜を形成する工程と、
前記内部領域の前記第１の絶縁膜上に第１の配線を形成する工程と、
前記第１の配線上及び前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記内部領域の前記第２の絶縁膜の膜厚を、前記外部領域における前記第２の絶縁膜の膜厚よりも減少させる工程と、
前記第２の絶縁膜の膜厚を減少させる工程の後で前記第２の絶縁膜を研磨する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２）
前記第１の絶縁膜中には、前記第１の配線に電気的に接続して別の配線がダマシン法により形成されていることを特徴とする付記１記載の半導体装置の製造方法。
（付記３）
前記第２の絶縁膜の膜厚を減少させる工程は、
前記外部領域の前記第２の絶縁膜上にマスクを形成する工程と、
前記マスクをエッチングマスクとして、前記内部領域の前記第２の絶縁膜の一部を除去する工程と、
前記第２の絶縁膜の一部を除去した後に、前記マスクを除去する工程と、
を有することを特徴とする付記１記載の半導体装置の製造方法。
（付記４）
前記減少させる工程は、前記第１の配線が前記第２の絶縁膜から露出しないように実行されることを特徴とする付記１記載の半導体装置の製造方法。
（付記５）
前記第２の絶縁膜は、前記第１の配線の高さの１．５倍を超える膜厚に形成され、前記減少させる工程は、前記第２の絶縁膜の膜厚を少なくとも１０％させることを特徴とする付記４記載の半導体装置の製造方法。
（付記６）
前記半導体基板は、前記外部領域より外側に前記半導体基板の端に達する最外周領域を有し、
前記マスクを形成する工程は、
前記第２の絶縁膜上にレジスト膜を形成する工程と、
前記内部領域及び前記最外周領域の前記レジスト膜を除去する工程と、
を有することを特徴とする付記３に記載の半導体装置の製造方法。
（付記７）
外部領域と前記外部領域の内側にある内部領域とを有する半導体基板上に第１の絶縁膜を形成する工程と、
前記外部領域及び前記内部領域の前記第１の絶縁膜上に第１の配線を形成する工程と、
前記第１の配線層上及び前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を研磨する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記８）
前記外部領域の前記第１の絶縁膜の膜厚が、前記内部領域における前記第１の絶縁膜の膜厚よりも薄いことを特徴とする付記１乃至７に記載の半導体装置の製造方法。
（付記９）
前記第１の配線を形成する前に、
前記第１の絶縁膜に下層配線開口部を形成する工程と、
前記下層配線開口部に下層導電材料を形成する工程と、
前記第１の絶縁膜及び前記下層導電材料を研磨して下層配線を形成する工程と、
を有する付記８に記載の半導体装置の製造方法。
（付記１０）
研磨された前記第２の絶縁膜に前記第１の配線に接続する導電プラグを形成する工程と、
前記第２の絶縁膜上及び前記導電プラグ上に、光反射層を形成する工程と、
をさらに有することを特徴とする付記１乃至９に記載の半導体装置の製造方法。
（付記１１）
前記光反射層上に液晶層を形成する工程さらに有することを特徴とする付記１０に記載の画面表示装置の製造方法。
（付記１２）
外部領域と前記外部領域の内側にある内部領域とを有する半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
前記内部領域において前記第１の絶縁膜に形成された下層配線と、
前記外部領域及び前記内部領域の前記第１の絶縁膜上に形成された第１の配線と、
前記配線上に形成された第２の絶縁膜と、
前記第２の絶縁膜中に形成され、前記配線と接続する導電プラグと、
前記第２の絶縁膜上及び前記導電プラグ上に形成された光反射層と、
を有することを特徴とする半導体装置。
（付記１３）
前記外部領域における前記第１の絶縁膜の膜厚が、前記内部領域における前記第１の絶縁膜の膜厚よりも薄いことを特徴とする付記１２に記載の半導体装置。
２０ 反射型液晶表示装置
２０Ｓ 半導体装置
２１ シリコン基板
２１Ａ１，２１Ａ２，２１Ａ３，２１Ａ４ 素子領域
２１Ｉ 素子分離領域
２１ａ ドレインエクステンション領域
２１ｂ ソースエクステンション領域
２１ｃ ドレイン領域
２１ｄ ソース領域
２３ ゲート電極
２４〜２８ 層間絶縁膜
２４Ｓ，２５Ｓ，２６Ｓ，２７Ｓ，２８Ｓ，２８Ｓ１，２８Ｓ２，２８Ｓ３ 傾斜面
２４Ｖ，２７Ｖ，２８Ｖ ビアプラグ
２５Ａ，２５Ｂ，２６Ａ Ｃｕ配線パタ―ン
２６Ｖ Ｃｕビアプラグ
２８Ａ Ａｌ接続パッド
２８Ｂ Ａｌパッド
２８Ｐ 突出部
２９Ａ 密着層
２９Ｂ 光反射層
２９Ｐ 画素電極
４０ シリコンウェハ
４０Ａ 内部領域
４０Ｂ 外部領域

Claims (5)

  1. 外部領域と、前記外部領域の内側にある内部領域と、前記外部領域より外側に最外周領域とを有する半導体基板上に第１の絶縁膜を形成する工程と、
    前記内部領域の前記第１の絶縁膜上に第１の配線を形成する工程と、
    前記第１の配線上及び前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜上にレジスト膜を形成する工程と、
    前記内部領域及び前記半導体基板の端部に接する前記最外周領域の前記レジスト膜を除去して前記外部領域に前記レジスト膜を残す工程と、
    前記レジスト膜をエッチングマスクとして、前記内部領域と前記最外周領域の前記第２の絶縁膜の一部を除去して、前記内部領域の前記第２の絶縁膜の膜厚を、前記外部領域の前記第２の絶縁膜の膜厚よりも減少させる工程と、
    前記第２の絶縁膜の一部を除去した後に、前記レジスト膜を除去する工程と、
    前記レジスト膜を除去する工程の後で前記第２の絶縁膜を研磨する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第２の絶縁膜を形成する工程の前において、
    前記外部領域の前記第１の絶縁膜の膜厚が前記内部領域における前記第１の絶縁膜の膜厚よりも薄いことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の配線を形成する前に、
    前記第１の絶縁膜に下層配線開口部を形成する工程と、
    前記下層配線開口部に下層導電材料を形成する工程と、
    前記第１の絶縁膜及び前記下層導電材料を研磨して下層配線を形成する工程と、
    を有する請求項２に記載の半導体装置の製造方法。
  4. 研磨された前記第２の絶縁膜に前記第１の配線に接続する導電プラグを形成する工程と、
    前記第２の絶縁膜上及び前記導電プラグ上に、光反射層を形成する工程と、
    をさらに有することを特徴とする請求項１乃至３のうち、いずれか一項に記載の半導体装置の製造方法。
  5. 前記光反射層上に液晶層を形成する工程をさらに有することを特徴とする請求項４に記載の半導体装置の製造方法。
JP2012099259A 2012-04-24 2012-04-24 半導体装置の製造方法 Expired - Fee Related JP5870833B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012099259A JP5870833B2 (ja) 2012-04-24 2012-04-24 半導体装置の製造方法
US13/736,378 US8901743B2 (en) 2012-04-24 2013-01-08 Fabrication of semiconductor device including chemical mechanical polishing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012099259A JP5870833B2 (ja) 2012-04-24 2012-04-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013229402A JP2013229402A (ja) 2013-11-07
JP5870833B2 true JP5870833B2 (ja) 2016-03-01

Family

ID=49379369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012099259A Expired - Fee Related JP5870833B2 (ja) 2012-04-24 2012-04-24 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8901743B2 (ja)
JP (1) JP5870833B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029297B (zh) * 2019-12-10 2022-09-23 上海华力微电子有限公司 半导体器件的形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2561007B2 (ja) * 1993-11-26 1996-12-04 日本電気株式会社 半導体装置の製造方法
JP3340333B2 (ja) * 1996-12-26 2002-11-05 株式会社東芝 半導体装置及びその製造方法
JPH11297694A (ja) * 1998-04-07 1999-10-29 Sony Corp 半導体装置の製造方法
US6861670B1 (en) * 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6325977B1 (en) * 2000-01-18 2001-12-04 Agilent Technologies, Inc. Optical detection system for the detection of organic molecules
JP4643786B2 (ja) * 2000-02-28 2011-03-02 インテレクチュアル ベンチャーズ ホールディング ４５ リミティド ライアビリティ カンパニー 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置
JP3650035B2 (ja) 2001-02-22 2005-05-18 シャープ株式会社 半導体装置の製造方法
KR100611778B1 (ko) * 2002-09-24 2006-08-10 주식회사 하이닉스반도체 반도체장치 제조방법
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
US7642711B2 (en) * 2004-07-06 2010-01-05 Fujifilm Corporation Functional layer having wiring connected to electrode and barrier metal between electrode and wiring
US7767570B2 (en) * 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
JP5188259B2 (ja) * 2008-05-02 2013-04-24 キヤノン株式会社 ３次元フォトニック結晶を用いた発光素子
JP2010219466A (ja) * 2009-03-19 2010-09-30 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013229402A (ja) 2013-11-07
US8901743B2 (en) 2014-12-02
US20130277859A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
JP4805587B2 (ja) 液晶表示装置とその製造方法
WO2017054384A1 (zh) 一种阵列基板及其制作方法、显示面板
US7169653B2 (en) Fabrication method for liquid crystal display
WO2019174297A1 (zh) 阵列基板及其制作方法和显示装置
JP3964324B2 (ja) 半透過型表示装置の製造方法および半透過型表示装置
JP2005056821A (ja) 平板表示装置及びその製造方法
CN101677058B (zh) 薄膜构造体的制造方法
US8399271B2 (en) Display apparatus with storage electrodes having concavo-convex features
JP2007148345A (ja) 液晶表示装置及びその製造方法
JP2007183615A (ja) 液晶表示装置及びその製造方法
JP5040222B2 (ja) 表示装置
US8420458B2 (en) Semiconductor device and method of producing same
JP2003289072A (ja) 平坦化膜を有する基板及び表示装置用基板、並びにそれら基板の製造方法
JP2001083506A (ja) 反射型液晶表示装置の製造方法
US8471993B2 (en) Common line structure and display panel and method of making the same
JP5870833B2 (ja) 半導体装置の製造方法
US20120119210A1 (en) Pixel structure and dual gate pixel structure
JP4900332B2 (ja) 液晶表示装置の製造方法
JP3663978B2 (ja) 半導体装置の製造方法
JP2007121793A (ja) 液晶表示装置及びその製造方法
JP2010212308A (ja) 配線構造、及びそれを備えた液晶表示装置、並びに配線製造方法
JP2005331675A (ja) 液晶表示装置および液晶表示装置の製造方法
JP5874394B2 (ja) 半導体装置とその製造方法、及び反射型液晶表示装置
JP7220320B2 (ja) 半導体装置
JP2009267053A (ja) 配線構造の製造方法、並びに表示装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151228

R150 Certificate of patent or registration of utility model

Ref document number: 5870833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees