JP5869380B2 - 光モジュール及び光モジュールの制御方法 - Google Patents

光モジュール及び光モジュールの制御方法 Download PDF

Info

Publication number
JP5869380B2
JP5869380B2 JP2012057286A JP2012057286A JP5869380B2 JP 5869380 B2 JP5869380 B2 JP 5869380B2 JP 2012057286 A JP2012057286 A JP 2012057286A JP 2012057286 A JP2012057286 A JP 2012057286A JP 5869380 B2 JP5869380 B2 JP 5869380B2
Authority
JP
Japan
Prior art keywords
signal
interrupt
optical
level
signal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012057286A
Other languages
English (en)
Other versions
JP2013191747A (ja
Inventor
佳史 大平
佳史 大平
貴輝 荒井
貴輝 荒井
勇人 峰川
勇人 峰川
Original Assignee
日本オクラロ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オクラロ株式会社 filed Critical 日本オクラロ株式会社
Priority to JP2012057286A priority Critical patent/JP5869380B2/ja
Publication of JP2013191747A publication Critical patent/JP2013191747A/ja
Application granted granted Critical
Publication of JP5869380B2 publication Critical patent/JP5869380B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Optical Communication System (AREA)

Description

本発明は、光モジュール及び光モジュールの制御方法に関する。
光モジュールでの光出力の停止及び再開には、シャットダウン制御信号が用いられる(以下、シャットダウン制御信号をTX_DIS制御信号と表記する)。このTX_DIS制御信号の信号レベルに応じて、光出力の停止及び再開が制御される。例えば、TX_DIS制御信号の信号レベルが「ハイレベル(H)」のときは光出力が禁止され、TX_DIS制御信号の信号レベルが「ロウレベル(L)」のときは光出力が許可される。MSA規格では、TX_DIS制御信号の信号レベルが「L」から「H」に変化したときから光出力が定常状態の90%以上になるまでの時間であるシャットダウン時間T_offの上限、及び、TX_DIS制御信号の信号レベルが「H」から「L」に変化したときから光出力が定常状態の10%以下になるまでの時間であるシャットダウン解除時間T_onの上限、が規定されている。図6は、シャットダウン時間T_off、及びシャットダウン解除時間T_onを例示する図である。
XFP MSA規格では、シャットダウン時間T_offは最大で10μs以下と規定され、シャットダウン解除時間T_onは最大で2ms以下と規定されている。また、CFP MSA規格では、シャットダウン時間T_offは最大で100μs以下と規定され、シャットダウン解除時間T_onは最大で100ms以下と規定されている。また、SFP MSA規格では、シャットダウン時間T_offは最大で10μs以下と規定され、シャットダウン解除時間T_onは最大で1ms以下と規定されている。規格毎に異なるものの、いずれの規格においても、シャットダウン時間T_off及びシャットダウン解除時間T_onは短時間に規定されており、光モジュールには、TX_DIS制御信号の信号レベル変化に対する高速応答が要求されている。
TX_DIS制御信号に対する高速応答を実現するために、シャットダウン回路をハードウェアで実装した光モジュールが知られている(例えば特許文献1参照)。この例では、シャットダウン回路がTX_DIS制御信号の信号レベル変化を検知し、信号レベルの変化があった場合には直ちに光信号の出力停止又は出力再開を行う。
特開2006―191309号公報
しかしながら、シャットダウン回路をハードウェアで構成する場合、部品数が多くなってしまう。一方で、マイクロプロセッサに内蔵されたファームウェアによりシャットダウン制御を行う場合、マイクロプロセッサ自身がTX_DIS制御信号の信号レベル変化を検出する必要がある。このような信号レベル変化の検出を行う方法としては、ポーリングによる方法や、エッジ検出(片側エッジ又は両側エッジ)による割り込みを用いる方法が考えられる。しかしながら、ポーリングによる方法では、一定の時間間隔で信号レベルの検出を行うので、信号レベルの変化を検出するまでに時間がかかってしまい、高速応答の実現が難しい。また、エッジ検出による割り込みを用いる方法では、短時間に信号レベル変化が連続した場合などにおいて、これらの信号レベル変化に対する取りこぼし(検出もれ)が生じるおそれがある。このような信号レベル変化の取りこぼしは、TX_DIS制御信号が指示する状態と実際の光出力の状態との間に不一致を引き起こしてしまうおそれがある。
本発明の目的は、シャットダウン制御信号の信号レベルに応じた光出力の停止及び再開をマイクロプロセッサが制御する場合に、高速応答を実現し、かつシャットダウン制御信号と実際の光出力の状態とが一致しない状態を継続させないようにすることのできる光モジュール及び光モジュールの制御方法を提供することにある。
上記課題を解決するために、本発明に係る光モジュールは、光信号を出力する光素子と、外部から入力されるシャットダウン制御信号の信号レベルが第1信号レベル及び第2信号レベルのいずれであるかに応じて、前記光素子による光信号の出力停止又は出力停止の解除を行うマイクロプロセッサと、を含み、前記マイクロプロセッサは、前記シャットダウン制御信号の信号レベルが所与の検出対象レベルであることを検出した場合に割り込みを発生させる割り込み検出回路と、前記割り込みの発生に応じて、前記光素子による光信号の出力停止、及び出力停止の解除のいずれかを行う制御回路と、を含み、前記制御回路は、前記光素子が光信号を出力中の状態、及び出力停止中の状態のいずれであるかに応じて、前記検出対象レベルを前記第1信号レベルと前記第2信号レベルとの間で切り替えることを特徴とする。
前記光モジュールにおいて、前記制御回路は、前記割り込みの発生に応じて前記光素子による光信号の出力を停止する際に、併せて前記検出対象レベルを前記第1信号レベルから前記第2信号レベルに切り替え、前記割り込みの発生に応じて前記光素子による光信号の出力停止を解除する際に、併せて前記検出対象レベルを前記第2信号レベルから前記第1信号レベルに切り替えることとしてもよい。
さらに、前記光モジュールにおいて、前記制御回路は、前記割り込みの発生に応じて前記光素子による光信号の出力停止、及び出力停止の解除の間の切り替え処理を実行する間、新たな割り込みの発生を制限することとしてもよい。
また、前記光モジュールにおいて、前記割り込み検出回路は、前記光素子が光信号を出力中の状態であれば前記第1信号レベルとして高レベルの信号を検出し、前記光素子が光信号を出力停止中の状態であれば前記第2信号レベルとして低レベルの信号を検出することとしてもよい。
また、本発明に係る制御方法は、光信号を出力する光素子と、外部から入力されるシャットダウン制御信号の信号レベルが第1信号レベル及び第2信号レベルのいずれであるかに応じて、前記光素子による光信号の出力停止又は出力停止の解除を行うマイクロプロセッサと、を含む光モジュールの制御方法であって、前記マイクロプロセッサにより、前記シャットダウン制御信号の信号レベルが所与の検出対象レベルであることを検出した場合に割り込みを発生させるステップと、前記割り込みの発生に応じて、前記光素子による光信号の出力停止、及び出力停止の解除のいずれかを行うステップと、前記光素子が光信号を出力中の状態、及び出力停止中の状態のいずれであるかに応じて、前記検出対象レベルを第1信号レベルと第2信号レベルとの間で切り替えるステップと、を実行することを特徴とする。
本発明の実施形態に係る光モジュールの一例を示す図である。 MPUの内部構成を例示する図である。 第1割り込み処理のフローを示す図である。 第2割り込み処理のフローを示す図である。 本発明の実施形態に係る光モジュールが実行する制御の一例を示すタイミングチャートである。 比較例における制御の一例を示すタイミングチャートである。 シャットダウン時間及びシャットダウン解除時間を例示する図である。
以下、本発明の実施形態について図面を用いて説明する。
図1は、本発明の実施形態に係る光モジュール1の一例を示す図である。本実施形態では、光モジュール1は光送受信機として実現される。同図に示すように、光モジュール1は、CDR(クロックデータリカバリ)回路20及び70、LD駆動回路30、TOSA(Transmitter Optical SubAssembly)40、MPU(マイクロプロセッサ)50、APC(Auto Power Control)回路60、並びにROSA(Receiver Optical SubAssembly)80を備える。
CDR回路20は、入力される電気信号からクロック情報を再生し、再生したクロック情報に基づき整形された電気信号をLD駆動回路30に供給する。LD駆動回路30は、CDR回路20が出力する電気信号に応じた駆動電流をTOSA40へ供給する。TOSA40(光素子)は、LD駆動回路30から供給される駆動電流と、APC回路60から供給されるバイアス電流と、により直接変調された光信号を出力する。APC回路60は、オートパワーコントロールを行う回路であり、TOSA40からの光出力が一定になるようにTOSA40に供給するバイアス電流を制御する。
MPU50は、光モジュール1の各部を制御する処理を実行する。この制御の一つとして、MPU50は、光モジュール1の外部から入力されるシャットダウン制御信号(以下、TX_DIS制御信号と表記する)に基づいて、TOSA40による光信号の出力停止、及び出力停止の解除を行う。TX_DIS制御信号は、MPU50の入力端子の一つに入力される。TX_DIS制御信号は、第1信号レベル、及び第2信号レベルの2つの信号レベルを有する矩形波であり、このTX_DIS制御信号により光モジュール1に対して光信号の出力停止と出力停止の解除とが交互に指示される。以下では具体例として、光信号の出力停止を指示する場合、第1信号レベルとして「ハイレベル(H)」のTX_DIS制御信号がMPU50に入力されるものとする。また、光信号の出力停止の解除を指示する場合、第2信号レベルとして信号レベルが「ロウレベル(L)」のTX_DIS制御信号が入力されるものとする。MPU50が具体的に実行する制御内容については、後述する。なお、以下ではTX_DIS制御信号の信号レベルに応じてTOSA40による光信号の出力が停止された状態をTx_OFF状態と表記し、TOSA40による光信号の出力停止が解除された状態(光信号の出力を実行中の状態)をTx_ON状態と表記する。
ROSA80は、入力される光信号を電気信号に変換し、該電気信号をCDR回路70に供給する。CDR回路70は、ROSA80から供給されるクロック情報を再生し、再生した電気信号に基づき整形された電気信号を出力する。
ここで、MPU50の内部構成について説明する。本実施形態の場合、MPU50は、いわゆるマイクロコントローラとして実現される。図2は、MPU50の内部構成を示す図である。同図に示すように、MPU50は、割り込み検出回路90、CPU及び周辺モジュール機能を有する制御回路100、割込み検出条件を設定する第1レジスタ110、並びに割込み要因の検出を示す第2レジスタ120を備える。これらの他にも図示していないタイマーなども備えられる。MPU50は、これらの他にもファームウェアとしてメインプログラム、第1割り込みプログラム、及び第2割り込みプログラムを格納した記憶手段も備えている。
割り込み検出回路90は、MPU50が備える入力端子の一つである割り込み要求端子に接続されており、当該割り込み要求端子に入力される信号レベルに応じて割り込みを発生させる。具体的に割り込み検出回路90は、入力される信号レベルが所定の割り込み発生条件に合致した場合に、割り込みの発生を制御回路100に通知する。本実施形態では、割り込み要求端子を介して割り込み検出回路90に対してTX_DIS制御信号が入力される。
一般に、MPUにおける割り込み発生方式としては、エッジ検出方式とレベル検出方式とがある。エッジ検出方式は、入力される信号レベルの変化をトリガーとして割り込みを発生させる方式である。この方式によれば、信号レベルが「H」から「L」に変化した場合、及び/又は「L」から「H」に変化した場合に、割り込みが発生する。一方、レベル検出方式は、入力される信号レベルが所与の検出対象レベルに合致する場合に割り込みを発生させる方式である。例えば検出対象レベルが「H」に設定されている場合、割り込み検出回路90は、「H」レベルの信号が入力されている間、常時割り込みを発生させる。本実施形態では、割り込み検出回路90はこのレベル検出方式により割り込みを発生させることとする。
さらに、本実施形態において割り込み検出回路90は、光信号の出力状態に応じて割り込み発生条件となる検出対象レベルを変化させる。具体的に、割り込み検出回路90は、Tx_ON状態においては信号レベル「H」を検出対象とする。これにより割り込み検出回路90は、TOSA40が光信号を出力している間、光出力の停止を指示するTX_DIS制御信号を検出対象とすることになる。逆にTx_OFF状態においては、割り込み検出回路90は信号レベル「L」を検出対象とする。これにより割り込み検出回路90は、TOSA40が光出力を停止している間、光出力の停止解除を指示するTX_DIS制御信号を検出対象とすることになる。
割り込み検出回路90が検出すべき検出対象レベルは、第1レジスタ110によって指定される。すなわち、第1レジスタ110に信号レベル「H」を示す値が格納されていれば、割り込み検出回路90は「H」を検出対象レベルとする。一方、第1レジスタ110に信号レベル「L」を示す値が格納されていれば、割り込み検出回路90は「L」を検出対象レベルとする。後述する制御回路100は、第1レジスタ110に格納されている値を書き換えることによって、割り込み検出回路90の検出対象レベルを切り替えることができる。
制御回路100は、通常、メインプログラムに従って光モジュール1の各部を制御するためのメインルーチンを繰り返し実行する。また、割り込み検出回路90から割り込みの発生が通知された場合には、以下に説明する割り込み処理を行うことで、TX_DIS制御信号の信号レベルに応じて光信号の出力停止又は出力停止の解除を行う。すなわち、Tx_ON状態において割り込み検出回路90が信号レベル「H」のTX_DIS制御信号を検出して割り込みを発生させた場合、制御回路100は、第1割り込みプログラムに従って第1割り込み処理を実行する。この第1割り込み処理は、シャットダウン信号を出力してLD駆動回路30及びAPC回路60への電源供給を停止し、その結果としてTOSA40による光信号の出力を停止させる処理である。また、Tx_OFF状態において割り込み検出回路90が信号レベル「L」のTX_DIS制御信号を検出して割り込みを発生させた場合、制御回路100は、第2割り込みプログラムに従って第2割り込み処理を実行する。この第2割り込み処理は、シャットダウン信号の出力をオフにしてLD駆動回路30及びAPC回路60への電源供給を再開し、その結果としてTOSA40による光信号の出力停止を解除する処理である。
図3Aは、制御回路100が実行する上記第1割り込み処理のフローを示し、図3Bは、上記第2割り込み処理のフローを示す。まず、第1割り込み処理では、制御回路100は、シャットダウン信号の出力を開始して、TOSA40による光信号の出力を停止させる(S101)。さらに制御回路100は、第1レジスタ110に信号レベル「L」を示す値を登録して、割り込み検出回路90の検出対象レベルを「H」から「L」に切り替える(S102)。
また、第2割り込み処理では、制御回路100は、LD駆動回路30及びAPC回路60に対するシャットダウン信号の出力を停止して、TOSA40による光信号の出力停止を解除する(S201)。さらに制御回路100は、第1レジスタ110に信号レベル「H」を示す値を登録して、割り込み検出回路90の検出対象レベルを「L」から「H」に切り替える(S202)。
第2レジスタ120には、割り込み要因の発生を示すフラグが格納される。割り込み要因が発生した場合、割り込み検出回路90が制御回路100に割り込み信号を送り、制御回路100は、この割り込み信号を受けて現在実行しているメインプログラムを停止し、割り込み処理を行う。割り込み検出回路90は、割り込みを発生させている間、第2レジスタ120に割り込みの発生を示すフラグを設定する。第2レジスタ120に割り込みの発生を示すフラグが設定されると、制御回路100への割り込み信号が遮断されて、制御回路100は、自身が割り込み処理を実行している間、割り込み検出回路90による新たな割り込みの発生をマスク(制限)することができる。このような制御によれば、制御回路100は、割り込み処理を実行している間、新たな割り込みの発生を受け付けないようにすることができる。さらに、制御回路100は、割込み処理終了時には第2レジスタ120に設定された割込み要因の発生を示すフラグをクリアし、割込み信号の発生のマスク(制限)を解除することにより次の割込み要因を検出できるようにする。このことにより、TX_DIS制御信号レベルに変化がないにも関わらず、何度も割込みが発生するような事態を防ぐことができる。
以下、光モジュール1が実行する制御内容の具体例について、図4のタイミングチャートを用いて説明する。ここでは初期状態として、検出対象レベルは「H」に設定されており、光信号の出力が行われている(Tx_ON状態にある)ものとする。
まず、時刻t1にTX_DIS制御信号の信号レベルが「L」から「H」に変化すると、割り込み検出回路90が「H」レベルを検出して割り込みを発生させる。これを受けて制御回路100は、1回目の割り込み処理(IRQ1)を実行する。この割り込み処理が完了すると、シャットダウン信号がオンになり光信号の出力が停止される。併せて、検出対象レベルは「L」に切り替えられる。
続いて時刻t2にTX_DIS制御信号の信号レベルが「H」から「L」に変化すると、割り込み検出回路90が「L」レベルを検出して割り込みを発生させる。これを受けて制御回路100は、2回目の割り込み処理(IRQ2)を実行する。すなわち、シャットダウン信号をオフにして光信号の出力停止を解除するとともに、割り込み検出回路90の検出対象レベルを「H」に切り替える。
その後、時刻t3においては時刻t1の場合と同様に「H」レベルが検出され、3回目の割り込み処理(IRQ3)が実行される。さらに今度は、3回目の割り込み処理が完了するよりも前に、TX_DIS制御信号の信号レベルは時刻t4に「H」から「L」に切り替わり、続いて時刻t5に「L」から「H」に切り替わっている。前述したように、制御回路100が割り込み処理を実行している間は割り込みの発生がマスクされるので、この時刻t4及びt5における信号レベル変化は無視されることになる。しかしながら、信号レベル変化は2回生じているので、割り込み処理の終了後にはTX_DIS制御信号が指示する状態と実際の光出力状態との間で不一致は生じていない。
その後、時刻t6には再びTX_DIS制御信号の信号レベルが「H」から「L」に変化し、これに応じて4回目の割り込み処理(IRQ4)が実行される。この4回目の割り込み処理の実行中に、さらにTX_DIS制御信号の信号レベルが「L」から「H」に変化しているが、前述の通りこの変化が発生した時点では割り込みが発生しない。そのため、このままでは4回目の割り込み処理が完了してTx_ON状態になると、TX_DIS制御信号は光信号の出力停止を指示する「H」レベルになっているにもかかわらず、TOSA40は光信号を出力するという不一致の状態が生じることになる。
しかしながら本実施形態では、レベル検出方式の割り込み制御を行っており、4回目の割り込み処理において検出対象レベルが「L」から「H」に切り替えられる。そのため、4回目の割り込み処理が完了し、割り込みのマスクが解除される時刻t8には、直ちに割り込み検出回路90が「H」レベルのTX_DIS制御信号を検出し、割り込みを発生させる。これに応じて制御回路100は、5回目の割り込み処理(IRQ5)を実行し、光出力状態をTx_ON状態からTx_OFF状態に遷移させる。このように、本実施形態では、若干のタイムラグは生じるものの、TX_DIS制御信号の指示する状態と実際の光出力状態との間の不一致は新たな割り込み処理によって解消されることになる。
以上説明したように、本実施形態に係る光モジュール1は、いわゆるレベル検出をトリガーとして割り込み処理を実行し、かつ、検出すべき制御信号の信号レベルを光出力状態に応じて切り替えるので、高速応答が実現されるようになる。また、ハードウェアで実装していたシャットダウン回路を省略することができるので、部品点数を抑えることもできる。
なお、割り込みを使わずに、MPU50が周期的にTX_DIS制御信号の信号レベルをポーリングすることでTX_DIS制御信号の変化を検出することも考えられる。しかしながら、このような方式によれば、最大でポーリング周期にほぼ一致する時間が経過するまで信号レベルの変化を検出できなくなるため、高速応答の実現が困難となる。つまり、応答速度がポーリング周期による制約を受ける。
この点、本実施形態に係る光モジュール1によれば、割り込み検出回路90がレベル検出方式で割り込みを発生させるので、TX_DIS制御信号の信号レベルが変化した際に、直ちに割り込み処理を実行してTOSA40の光出力停止及び停止解除を切り替えることができる。つまり、高速応答が実現される。しかも、割り込み検出回路90の検出対象レベルは、TOSA40が光出力を停止中か実行中かに応じて切り替えられるので、光出力の停止を指示する制御信号、及び光出力停止の解除を指示する制御信号の双方を検出対象とすることができる。
また、MPU50を用いて高速応答を実現する態様として、エッジ検出方式の割り込みを利用する態様も考えられるが、このような方式と比較しても本実施形態に係る光モジュール1には利点がある。以下、このエッジ検出方式を用いる態様(以下、比較例と表記する)と本実施形態との比較について説明する。なお、この比較例はハードウェア構成としては本実施形態に係る光モジュール1と同様であってよいので、同様の構成要素については同一の参照符号で参照する。
この比較例においては、MPU50の割り込み検出回路90は、割り込み検出をレベル検出方式で行うのはなくエッジ検出方式で行うよう設定されている。また、ここでは割り込み検出回路90は、いわゆる両エッジ検出方式で割り込み検出を行うこととする。すなわち、割り込み検出回路90は、波形の立ち上がりを示す信号レベル「L」から信号レベル「H」への変化(以下、立ち上がりエッジと表記する)、及び波形の立ち下がりを示す信号レベル「H」から信号レベル「L」への変化(以下、立ち下がりエッジと表記する)の双方を検出する。
この比較例では、割り込み処理の実行中にさらにエッジが検出された場合、MPU50内に割り込み待ちフラグが保持される。割り込み処理が完了した際にこの割り込み待ちフラグが存在している場合、制御回路100は、続いてこの割り込み待ちフラグを発生させたエッジに対応する割り込み処理を実行することとする。
図5は、比較例における制御の一例を示すタイミングチャートである。この図の例では、まず時刻t11に立ち上がりエッジが検出され、これに応じて1回目の割り込み処理(IRQ1)が実行される。この割り込み処理は、立ち上がりエッジに応じた割り込み処理なので、シャットダウン信号をオンにして光出力状態をTx_OFF状態に遷移させる処理である。続いて時刻t12に立ち下がりエッジが検出された際には、これに応じて2回目の割り込み処理(IRQ2)が実行される。この割り込み処理は、立ち下がりエッジに応じた割り込み処理なので、1回目とは逆に、シャットダウン信号をオフにして光出力状態をTx_ON状態に遷移させる処理である。
さらにその後、時刻t13には立ち上がりエッジが検出され、これに応じて1回目と同様に3回目の割り込み処理(IRQ3)が実行される。このとき、図4の場合と同様に、3回目の割り込み処理の実行中にさらにTX_DIS制御信号の信号レベルが時刻t14に「H」から「L」に、時刻t15に「L」から「H」に変化するものとする。この場合、時刻t14の立ち下がりエッジが検出された段階で、割り込み待ちフラグが保持される。そのため、3回目の割り込み処理(IRQ3)が完了すると、続いて制御回路100は時刻t14の立ち下がりエッジに応じた4回目の割り込み処理(IRQ4)を直ちに実行する。しかしながら、割り込み待ちフラグは通常1回分の割り込みしか保持しておくことができない。そのため、時刻t15の立ち上がりエッジによる割り込みは発生せず、この信号レベルの変化は無視されてしまうことになる。その結果、4回目の割り込み処理が完了した時点においては、TX_DIS制御信号の信号レベルが「H」、すなわち光信号の出力停止を指示するものになっているにも関わらず、TOSA40の光出力状態はTx_ON状態、すなわち光信号の出力停止が解除された状態になってしまう。
このように、比較例によれば、短時間にTX_DIS制御信号の信号レベル変化が連続した場合に、このような信号レベル変化を取りこぼし、TX_DIS制御信号と実際の光出力状態との間で不一致を生じさせるおそれがある。既に説明したように、レベル検出方式を用いた本実施形態に係る光モジュール1によれば、このような不一致が生じた場合にも、割り込み処理のマスクが解除されれば直ちに新たな割り込みが発生して不一致を解消することができる。しかしながら、エッジ検出方式を用いる比較例では、一度TX_DIS制御信号と光出力状態との不一致が生じると、信号レベルの変化が再び生じるまでこのような不一致が解消されないという問題がある。なお、以上説明した比較例では両側エッジ検出方式を用いることとしたが、片側エッジ検出方式を利用し、かつ割り込み処理を実行するたびに検出対象とするエッジを立ち下がりエッジと立ち上がりエッジとで切り替えることとしても、同様に解消されない不一致が生じるおそれがある。
なお、本発明の実施形態は上記実施形態だけに限らない。例えば、光モジュール1は、光送受信機以外の光モジュールであってもよい。例えば、光モジュール1は、光送信機であってもよい。
1 光モジュール、20,70 CDR回路、30 LD駆動回路、40 TOSA、50 MPU、60 APC回路、80 ROSA、90 割り込み検出回路、100 制御回路、110 第1レジスタ、120 第2レジスタ。

Claims (4)

  1. 光信号を出力する光素子と、
    外部から入力されるシャットダウン制御信号に応じて、前記光素子による光信号の出力を制御するマイクロプロセッサと、
    を含み、
    前記マイクロプロセッサは、
    検出対象レベルが第1信号レベルであって、前記シャットダウン制御信号の信号レベルが前記第1信号レベルであることを検出した場合に、第1割り込みを発生させ、前記検出対象レベルが第2信号レベルであって、前記シャットダウン制御信号の信号レベルが前記第2信号レベルであることを検出した場合に、第2割り込みを発生させる割り込み検出回路と、
    前記第1割り込みの発生に応じて、前記光素子による光信号の出力停止を行い、前記第2割り込みの発生に応じて、前記光素子による光信号の出力停止の解除を行う制御回路と、
    を含み、
    前記制御回路は、前記第1割り込みの発生に応じて前記光素子による光信号の出力を停止する際に、併せて前記検出対象レベルを前記第1信号レベルから前記第2信号レベルに切り替え、前記第2割り込みの発生に応じて前記光素子による光信号の出力停止を解除する際に、併せて前記検出対象レベルを前記第2信号レベルから前記第1信号レベルに切り替える
    ことを特徴とする光モジュール。
  2. 請求項に記載の光モジュールであって、
    前記割り込み検出回路は、前記制御回路によって前記第1割り込み及び前記第2割り込みの発生に応じて前記光素子による光信号の出力停止、及び出力停止の解除の間の切り替え処理実行される間、新たな割り込みの発生を制限する
    ことを特徴とする光モジュール。
  3. 請求項1又は2に記載の光モジュールであって、
    前記割り込み検出回路は、前記光素子が光信号を出力中の状態であれば前記第1信号レベルとして高レベルの信号を検出し、前記光素子が光信号を出力停止中の状態であれば前記第2信号レベルとして低レベルの信号を検出する
    ことを特徴とする光モジュール。
  4. 光信号を出力する光素子と、外部から入力されるシャットダウン制御信号に応じて、前記光素子による光信号の出力を制御するマイクロプロセッサと、を含む光モジュールの制御方法であって、
    前記マイクロプロセッサにより、
    前記シャットダウン制御信号の信号レベルが第1信号レベルであることを検出した場合に、第1割り込みを発生させ、前記シャットダウン制御信号の信号レベルが第2信号レベルであることを検出した場合に、第2割り込みを発生させるステップと、
    前記第1割り込みの発生に応じて、前記光素子による光信号の出力停止を行い、前記第2割り込みの発生に応じて、前記光素子による光信号の出力停止の解除を行うステップと、
    前記第1割り込みの発生に応じて前記光素子による光信号の出力を停止する際に、併せて前記検出対象レベルを前記第1信号レベルから前記第2信号レベルに切り替え、前記第2割り込みの発生に応じて前記光素子による光信号の出力停止を解除する際に、併せて前記検出対象レベルを前記第2信号レベルから前記第1信号レベルに切り替えるステップと、
    を実行することを特徴とする前記光モジュールの制御方法。
JP2012057286A 2012-03-14 2012-03-14 光モジュール及び光モジュールの制御方法 Active JP5869380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012057286A JP5869380B2 (ja) 2012-03-14 2012-03-14 光モジュール及び光モジュールの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012057286A JP5869380B2 (ja) 2012-03-14 2012-03-14 光モジュール及び光モジュールの制御方法

Publications (2)

Publication Number Publication Date
JP2013191747A JP2013191747A (ja) 2013-09-26
JP5869380B2 true JP5869380B2 (ja) 2016-02-24

Family

ID=49391699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012057286A Active JP5869380B2 (ja) 2012-03-14 2012-03-14 光モジュール及び光モジュールの制御方法

Country Status (1)

Country Link
JP (1) JP5869380B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4729925B2 (ja) * 2005-01-05 2011-07-20 住友電気工業株式会社 光送信機
JP4765669B2 (ja) * 2006-02-28 2011-09-07 住友電気工業株式会社 光送信機

Also Published As

Publication number Publication date
JP2013191747A (ja) 2013-09-26

Similar Documents

Publication Publication Date Title
US20130067258A1 (en) Data processor and electronic control unit
US9888175B2 (en) Image capturing accessory, image capturing apparatus, control method thereof and storage medium storing communication control program
US9170973B2 (en) USB communication apparatus and method of reducing power consumption amount thereof using a squelch signal to indicate the presence of signals on a USB bus are at a predetermined level
CN108717398B (zh) 一种适用于usb接口的脉冲信号同步系统及方法
US20170052797A1 (en) Electronic apparatus controlling connection with accessory device, accessory device, control methods therefor, and storage mediums storing control programs therefor
TW201322634A (zh) 除彈跳裝置及其方法
US8624990B2 (en) Signal processing device, camera module, mobile terminal device and imaging method
JP2005339135A (ja) シリアルataインタフェースを持つ電子機器及び同機器におけるパワーセーブ制御方法
JP5869380B2 (ja) 光モジュール及び光モジュールの制御方法
JP2017004108A (ja) 電子機器のスタンバイ処理制御装置およびスタンバイ処理制御方法
US20200252515A1 (en) Information processing apparatus method of controlling information processing apparatus and storage medium
CN108398151B (zh) 传感器控制装置以及传感器系统
JP2006065471A (ja) 半導体集積回路およびその節電制御方法および節電制御プログラム
JP2019133206A (ja) モータ駆動システム、モータ制御システムおよび自走ロボット
US11670214B2 (en) Circuit driving system, driver chip, and display device
US20160246741A1 (en) Image forming apparatus, control method, and storage medium
US9213383B2 (en) Switching circuit module, computer system, and method for controlling computer system reset thereof
JP6377659B2 (ja) 半導体装置及びその制御方法
JP5173215B2 (ja) 光学機器
JP2008217607A (ja) 電源装置及びこれを有する機器
JP2015153343A (ja) 暴走監視装置、制御システム
JP2017162407A (ja) 半導体装置
JP2007244167A (ja) 電源制御装置及び電源制御方法
JP2020038267A (ja) 撮像装置およびアクセサリ装置
JP2013110641A (ja) 光トランシーバ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160107

R150 Certificate of patent or registration of utility model

Ref document number: 5869380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250