JP5849693B2 - 半導体集積回路及び電力増幅器 - Google Patents

Description

本発明は半導体集積回路及び電力増幅器に関し、特に電力増幅を行う半導体集積回路及び電力増幅器に関する。

携帯電話機等の通信装置は、通信装置同士間での無線通信に際して、中継装置となる基地局との定常的な通信を行う。通常、通信装置は、基地局との距離に応じて高周波信号の送信電力及び受信感度を調整しながら通信を行う。

一般に、基地局との距離に応じて、送信電力は、−５０〜３０ｄＢｍ程度の範囲内に調整される。送信電力の調整は、通信装置に搭載されるＲＦＩＣ(Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ)や大電力増幅器 (Ｈｉｇｈ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ：以下、ＨＰＡと称する)のゲインを変化させることによって行われる。一方、受信感度の調整に際しては、基地局からの高周波信号の受信電力が当該信号を復調可能なレベルとなるように、ＲＦＩＣ内のＬＮＡ(Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ)のゲインを変化させる。

ＨＰＡの一例として、レイアウト面積を低減しながら、トランジスタの熱暴走を防止できる高周波電力増幅モジュールが提案されている（特許文献１）。図１２は、一般的な高周波電力増幅モジュール１の構成を示すブロック図である。高周波電力増幅モジュール１は、図１２に示すように、制御回路２、初段増幅回路３、パワー段増幅回路４、入力段整合回路５、段間整合回路６及び出力段整合回路７を有する。

制御回路２は、外部入力された制御信号Ｖｃｏｎｔｒｏｌに基づいて、初段増幅回路３及びパワー段増幅回路４をそれぞれ制御する。制御回路２は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などから構成される。

初段増幅回路３及びパワー段増幅回路４は、入力電力Ｐｉｎを２段階にわたって、入力段整合回路５、段間整合回路６及び出力段整合回路７を用いて電力損失をできるだけ小さくし、効率的に増幅するように構成される。増幅された電力は、高周波電力増幅モジュール１から出力電力Ｐｏｕｔとして出力される。初段増幅回路３とパワー段増幅回路４を構成するトランジスタには、例えばＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのバイポーラトランジスタが用いられる。初段増幅回路３は、例えば電圧Ｖｃｃが電源として供給される。

図１３は、一般的なＨＰＡを構成する半導体集積回路であるパワー段増幅回路４の構成を示す回路図である。パワー段増幅回路４は、図１３に示すように、複数のユニットセル７＿１〜７＿Ｎから構成されている。ユニットセル７＿１は、トランジスタＱ７１＿１、トランジスタＱ７２＿１、静電容量素子Ｃ＿１及びベースバラスト用抵抗Ｒｂ＿１を有する。ユニットセル７＿２は、トランジスタＱ７１＿２、トランジスタＱ７２＿２、静電容量素子Ｃ＿２及びベースバラスト用抵抗Ｒｂ＿２を有する。トランジスタＱ７１＿１及びＱ７１＿２は、バイアス回路として機能する、エミッタフォロワのトランジスタである。その他のユニットセル７＿３〜７＿Ｎも、同様に、それぞれトランジスタＱ７１＿３〜Ｑ７１＿Ｎ、トランジスタＱ７２＿３〜Ｑ７２＿Ｎ、静電容量素子Ｃ＿３〜Ｃ＿Ｎ及びベースバラスト用抵抗Ｒｂ＿３〜Ｒｂ＿Ｎを有する。

ユニットセル７＿１では、トランジスタＱ７１＿１のコレクタにバイアス電圧Ｖｂｉａｓが印加される。トランジスタＱ７１＿１のエミッタは、ベースバラスト用抵抗Ｒｂ＿１の一方の端子が接続される。ベースバラスト用抵抗Ｒｂ＿１の他方の端子には、静電容量素子Ｃ＿１の一方の端子とトランジスタＱ７２＿１のベースとが接続される。静電容量素子Ｃ＿１の他方の端子には、増幅用のＲＦ信号が入力される入力端子ＲＦＩＮと接続される。

トランジスタＱ７２＿１のコレクタは、増幅されたＲＦ信号が出力される出力端子ＲＦＯＵＴと接続される。出力端子ＲＦＯＵＴからは、電源電圧ＶＣＣが供給される。トランジスタＱ７２＿１のエミッタには、基準電位ＶＳＳが印加される。トランジスタＱ７１＿１のベースには、コントロール電源電圧Ｖｒｅｇが印加される。その他のユニットセル７＿２〜７＿Ｎにおいても、接続構成はユニットセル７＿１と同様であるので、説明を省略する。

パワー段増幅回路４は、出力トランジスタであるＱ７２＿１〜Ｑ７２＿Ｎにより電力を増幅する。増幅された電力は、出力端子ＲＦＯＵＴから出力される。

特開２０１１−１３００６６号公報

ところが、発明者らは、上記の技術には以下の様な問題点が有ることを見出した。一般に、バイポーラトランジスタは、温度の上昇と共に同一電流を流すのに必要なベース・エミッタ電圧が減少する。換言すれば、バイポーラトランジスタは、温度上昇とともに、同一ベース・エミッタ電圧により流れるコレクタ電流が増大する。

よって、出力トランジスタであるトランジスタＱ７２＿１〜Ｑ７２＿Ｎのベースを駆動する、エミッタフォロワのトランジスタＱ７１＿１〜Ｑ７１＿Ｎについても、温度上昇とともに電流が増大する。さらに、駆動するトランジスタと駆動されるトランジスタとが共に温度上昇すると、同一電流を流すのに必要なベース・エミッタ電圧の減少幅は２倍となり、同一駆動電圧でのコレクタ電流の増大は２乗倍となる。

エミッタフォロワのトランジスタＱ７１＿１〜Ｑ７１＿Ｎのベースを電圧駆動すると、トランジスタＱ７１＿１〜Ｑ７１＿Ｎ自体が発熱して温度が上昇するので、電流増大が生じる。電流増大が生じるとトランジスタの消費電力が増え、その結果、温度が更に上昇するという正帰還状態が生じ、ひいては熱暴走が生じる。熱暴走が生じると、トランジスタに過大な電流が流れてしまい、パワー段出力回路４を構成する半導体集積回路が破壊されてしまう。

パワー段増幅回路４のように並列接続された複数のトランジスタの温度は、放熱の状況に依存する。図１４は、５個のユニットセルをアレイ状に配置した場合のパワー段増幅回路の構成例を示すブロック図である。中央に配置されるユニットセル７＿３は、ユニットセル７＿２及び７＿４に挟まれる。ユニットセル７＿２〜７＿４は、ユニットセル７＿１及び７＿５に挟まれる。

ユニットセル７＿１はユニットセル７＿２としか隣接していないため、放熱性がよい。これは、ユニットセル７＿５についても同様である。ユニットセル７＿２は、ユニットセル７＿１及び７＿３と隣接しているため、ユニットセル７＿１よりも放熱性が劣る。これは、ユニットセル７＿４についても同様である。そのため、ユニットセル７＿１〜７＿５で温度上昇が生じると、ユニットセル７＿２及び７＿４は、ユニットセル７＿１及び７＿５よりも温度が高くなる。また、ユニットセル７＿３は、ユニットセル７＿２及び７＿４と隣接している。そのため、ユニットセル７＿３は、ユニットセル７＿２及び７＿４よりも温度が高くなってしまう。

図１５は、５個のユニットセルをアレイ状に配置した場合の温度分布を模式的に示すグラフである。図１５に示すグラフでは、縦軸が温度、横軸がユニットセルの中央の位置を示している。図１５に示すように、ユニットセルをアレイ状に配置した場合には、中央に近いユニットセルほど、温度が高くなってしまう。つまり、ユニットセルをアレイ状に配置した構成を有するパワー段出力回路では、中央に近いユニットセルのトランジスタほど熱暴走が生じる恐れが高い。従って、不均一な温度分布は、パワー段出力回路を構成する半戸対集積回路の熱暴走の一因である。

外側のユニットセルのトランジスタに流れる電流より、中央に近いユニットセルのトランジスタに大電流が流れる。そのため、パワー段出力回路の増幅効率が低下してしまう。さらに、熱暴走が進むと、大電流が流れるユニットセルのトランジスタに破壊されてしまう。

本発明の一態様である半導体集積回路は、電力増幅を行う第１及び第２のユニットセルを備え、前記第１のユニットセルは、入力信号を増幅する第１のトランジスタと、バイアス電源を生成する第２のトランジスタと、前記入力信号が入力される入力端子と前記第１のトランジスタの前記ベースとの間に接続される第１の容量と、を備え、前記第１のユニットセルは、ベースが前記第２のトランジスタの一端に接続され、前記第２のトランジスタからバイアス電源の供給を受けて前記入力信号を増幅する第３のトランジスタと、一端が前記第１のトランジスタのベースと接続され、前記第１のトランジスタにバイアス電源を供給する第４のトランジスタと、前記入力端子と前記第３のトランジスタの前記ベースとの間に接続される第２の容量と、を備えるものである。

本発明の一態様である半導体集積回路では、２つのユニットセル間で駆動トランジスタと出力トランジスタとが、たすき掛け接続される。これにより、２つのユニットセル間の温度分布が均一化される。

本発明によれば、電力増幅時の温度分布を均一化することができる半導体集積回路及び電力増幅器を提供することができる。

本発明にかかる通信装置の例である通信装置５００の構成を模式的に示すブロック図である。 本発明にかかる通信装置の他の例である通信装置６００の構成を模式的に示すブロック図である。 実施の形態１にかかる半導体集積回路１００の構成を示す回路図である。 ユニットセル１１及び１２の配置例を示すブロック図である。 実施の形態１にかかる半導体集積回路１００の温度分布を模式的に示すグラフである。 実施の形態２にかかる半導体集積回路２００の構成を示す回路図である。 実施の形態３にかかる半導体集積回路３００の構成を示す回路図である。 実施の形態４にかかる半導体集積回路４００の構成を示す回路図である。 ユニットセル１１〜１６の配置と放熱性の関係を模式的に示すグラフである。 実施の形態４にかかる半導体集積回路４００における温度分布を模式的に示すグラフである。 比較例である半導体集積回路４０１の構成を示す回路図である。 一般的な高周波電力増幅モジュール１の構成を示すブロック図である。 一般的な高周波電力増幅モジュールを構成する半導体集積回路であるパワー段増幅回路４の構成を示す回路図である。 ５個のユニットセルをアレイ状に配置した場合のパワー段増幅回路の構成例を示すブロック図である。 ５個のユニットセルをアレイ状に配置した場合の温度分布を模式的に示すグラフである。

以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。

実施の形態１
まず、本発明を理解するための前提として、本発明の使用態様について説明する。図１は、本発明にかかる通信装置の例である通信装置５００の構成を模式的に示すブロック図である。通信装置５００は、通信方式として、ＷＣＤＭＡ(Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ)等のＦＤＤ(Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ)方式を採用している。この通信装置５００は、アンテナスッチ５１０と、送受信回路５２０とを含む。

アンテナスッチ５１０は、２つの信号端子５１０１及び５１０２、アンテナ５３０を接続するためのアンテナ端子５１０３、２つの切替器５２０１及び５２０２を含む。

切替器５２０１は、信号端子５１０１とアンテナ端子５１０３との間で、高周波信号を伝搬する状態(以下、伝搬状態と呼称する)と、高周波信号を遮断する状態(以下、遮断状態と呼称する)とを切り替える。また、切替器５２０２は、信号端子５１０２とアンテナ端子５１０３との間で、切替器５２０１に対して排他的に伝搬状態と遮断状態とを切り替える。伝搬状態に在る場合、切替器５２０１及び５２０２の各々は、送受信回路５２０による制御の下、後述する如く高周波信号の減衰量を複数段階の内のいずれかに調整する。なお、以降の説明においては、この調整をＳＷロス調整と呼称することがある。

一方、送受信回路５２０は、ＢＢ(Ｂａｓｅｂａｎｄ)回路５４０、ＲＦＩＣ(Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ)５５０、２つの大電力増幅器（ (Ｈｉｇｈ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ、以下ＨＰＡと称する)５６０＿１及び５６０＿２、２つのデュプレクサ５７０＿１及び５７０＿２を含む。

ＢＢ回路５４０は、所望のベースバンド信号を発生してＲＦＩＣ５５０へ出力する一方、ＲＦＩＣ５５０から入力されるベースバンド信号を処理する。

ＲＦＩＣ５５０は、ＢＢ回路５４０から入力されるベースバンド信号に対して変調や周波数変換等の処理を施し、これにより得た高周波信号をＨＰＡ５６０＿１又は５６０＿２へ出力する。具体的には、ＲＦＩＣ５５０は、周波数帯域"Ａ"を使用するシステム環境下であれば、高周波信号をＨＰＡ５６０＿１へ出力する。この場合、ＲＦＩＣ５５０又はＢＢ回路５４０は、アンテナスッチ５１０を予め制御して、切替器５２０１を伝搬状態に切り替えると共に切替器５２０２を遮断状態に切り替えておく。一方、周波数帯域"Ｂ"を使用するシステム環境下であれば、ＲＦＩＣ５５０は、高周波信号をＨＰＡ５６０＿２へ出力する。この場合、ＲＦＩＣ５５０又はＢＢ回路５４０は、アンテナスッチ５１０を予め制御して、切替器５２０２を伝搬状態に切り替えると共に切替器５２０１を遮断状態に切り替えておく。これにより、高周波信号は、デュプレクサ５７０＿１又は５７０＿２と切替器５２０１又は５２０２とを経由して、アンテナ５３０から送出されることとなる。なお、ＲＦＩＣ５５０又はＢＢ回路５４０は、アンテナスッチ５１０でのＳＷロス調整に係る制御に加えて、ＨＰＡ５６０＿１又は５６０＿２のゲインを可変させる制御も行う。

また、ＲＦＩＣ５５０は、周波数帯域"Ａ"を使用するシステム環境下では、アンテナ５３０、切替器５２０１、及びデュプレクサ５７０＿１を経由して高周波信号を受信する。一方、周波数帯域"Ｂ"を使用するシステム環境下では、ＲＦＩＣ５５０は、アンテナ５３０、切替器５２０２、及びデュプレクサ５７０＿２を経由して高周波信号を受信する。ＲＦＩＣ５５０は、受信した高周波信号に対して復調や周波数変換等の処理を施し、これにより得たベースバンド信号をＢＢ回路５４０へ出力する。

送信動作において、高周波信号の送信電力を一定レベル(例えば−３０ｄＢｍ)以下に低下させる必要がある場合、ＲＦＩＣ５５０又はＢＢ回路５４０は、アンテナスッチ５１０にＳＷロス調整を行わせ、高周波信号を所望のレベルまで減衰させる。なお、一般に、満たすべき送信電力の値は基地局から指示される。

これにより、ＲＦＩＣ５５０からの出力レベルの下限値を、満たすべき送信電力の下限値よりも高い一定の値に設定することができる。従って、高周波信号の送信に際してＲＦＩＣ５０に必要とされるダイナミックレンジを低減できる。

一方、受信動作において、ＲＦＩＣ５５０又はＢＢ回路５４０は、ＲＦＩＣ５５０で測定したＲＳＳＩ(Ｒｅｃｅｉｖｅｄ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ)等に応じて、アンテナスッチ５１０にＳＷロス調整を行わせ、以てＲＦＩＣ５５０へ入力される高周波信号の電力を一定レベルに維持する。

なお、一般的な通信装置では、高周波信号の受信電力を、例えばＲＦＩＣ内のＬＮＡ(Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ)でのゲイン調整によって低下させる。このため、ＬＮＡのゲインには一定以上のダイナミックレンジが要求され、ＲＦＩＣの規模や消費電力が増大する。具体的には、ＬＮＡの多段化及び各ＬＮＡに対する個別制御が必要となる。

ところが、通信装置５００では、ＲＦＩＣ５５０へ入力される高周波信号の電力を一定レベルに維持することができる。そのため、ＲＦＩＣ５５０では、ＬＮＡ(図示せず)によるゲイン調整が不要若しくは僅かで済む。従って、高周波信号の受信に際してＲＦＩＣ５５０に必要とされるダイナミックレンジを低減できる。

なお、アンテナスッチ５１０は、ＦＤＤ方式を採用する通信装置に限らず、ＧＳＭ（登録商標)(Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）等のＴＤＤ(Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ)方式を採用する通信装置にも適用できる。

また、通信方式としてＴＤＤ方式を採用する場合、通信装置を以下のような構成とすることができる。図２は、本発明にかかる通信装置の他の例である通信装置６００の構成を模式的に示すブロック図である。通信装置６００は、送受信回路５２０がＢＢ回路５４０、ＲＦＩＣ５５０、及び１つのＨＰＡ５６０を含む点で、図１に示した通信装置５００と異なる。ＲＦＩＣ５５０から出力された高周波信号は、ＨＰＡ５６０を経由して、アンテナスッチ５１０の信号端子５１０１へ入力される。一方、アンテナ５３０を介して受信した高周波信号は、アンテナスッチ５１０の信号端子５１０２を経由して、ＲＦＩＣ５５０へ入力される。

ＲＦＩＣ５５０又はＢＢ回路５４０は、送信期間において、アンテナスッチ５１０内の切替器５２０１を伝搬状態に切り替えると共に、切替器５２０２を遮断状態に切り替える。一方、受信期間において、ＲＦＩＣ５５０又はＢＢ回路５４０は、切替器５２０２を伝搬状態に切り替えると共に、切替器５２０１を遮断状態に切り替える。これにより、送信信号及び受信信号が、時分割で、アンテナスッチ５１０でのＳＷロス調整に供されることとなる。

以上、通信装置５００及び６００では、送受信機の構成要素として、ＨＰＡが用いられる。ＨＡＰは、大電力を増幅するため、増幅動作に温度が上昇する。上述のように、ＨＰＡ内の温度が不均一であると、高温度領域のトランジスタに電流が集中し、増幅器の破壊が発生してしまう。本発明は、例えば上記の通信装置に適用されるＨＰＡを構成する半導体集積回路にかかるものである。

以下では、実施の形態１にかかる半導体集積回路１００について説明する。半導体集積回路１００は、例えば高周波電力増幅モジュールやＨＰＡのパワー段増幅回路を構成する半導体集積回路である。図３は、実施の形態１にかかる半導体集積回路１００の構成を示す回路図である。半導体集積回路１００は、ユニットセル１１及び１２を有する。ユニットセル１１は、ユニットセル１２に比べて放熱性が小さいユニットセルである。つまり、電力増幅時に、ユニットセル１１及び１２に温度上昇が生じた場合、ユニットセル１１はユニットセル１２と比べて温度が高くなる。

図４は、ユニットセル１１及び１２の配置例を示すブロック図である。図４では、３個のユニットセル１１、１２及び１０１がアレイ状に配置される。ユニットセル１１は、中央に配置される。ユニットセル１２は、最も外側に配置される。この配置の場合、上述のように、ユニットセルの温度上昇が生じると、中央に配置されたユニットセル１１の温度が最も高くなる。これに対し、外側のユニットセル１２は、最も温度が低くなる。

図３に戻り、半導体集積回路１００の構成について説明する。ユニットセル１１は、駆動トランジスタＱ１１、出力トランジスタＱ１２及び容量Ｃ１を有する。ユニットセル１１は、駆動トランジスタＱ２１、出力トランジスタＱ２２及び容量Ｃ２を有する。

駆動トランジスタＱ１１は、バイポーラトランジスタであり、ベースが、制御電圧Ｖｃｏｎが供給される端子（以下、制御端子Ｖｃｏｎとも称する）と接続される。駆動トランジスタＱ１１のコレクタは、電圧ＶＣＣが供給される電源端子（以下、電源端子ＶＣＣとも称する）と接続される。駆動トランジスタＱ１１のエミッタは、出力トランジスタＱ２２のベースと接続される。

出力トランジスタＱ１２は、バイポーラトランジスタであり、ベースが駆動トランジスタＱ２１のエミッタと接続される。また、出力トランジスタＱ１２のベースと入力信号ＶＩＮが入力する端子（以下、入力端子ＶＩＮとも称する）との間には、容量Ｃ１が接続される。出力トランジスタＱ１２のコレクタは、出力信号ＶＯＵＴが出力される端子（以下、出力端子ＶＯＵＴとも称する）と接続される。出力トランジスタＱ１２のエミッタは、接地端子と接続される。

駆動トランジスタＱ２１は、バイポーラトランジスタであり、ベースが制御端子Ｖｃｏｎと接続される。駆動トランジスタＱ１１のコレクタは、電源端子ＶＣＣと接続される。駆動トランジスタＱ２１のエミッタは、上述のように、出力トランジスタＱ１２のベースと接続される。

出力トランジスタＱ２２は、バイポーラトランジスタであり、上述のように、ベースが駆動トランジスタＱ１１のエミッタと接続される。また、出力トランジスタＱ２２のベースと入力端子ＶＩＮとの間には、容量Ｃ２が接続される。出力トランジスタＱ２２のコレクタは、出力端子ＶＯＵＴと接続される。出力トランジスタＱ２２のエミッタは、接地端子と接続される。

つまり、ユニットセル１１と１２との間では、それぞれの駆動トランジスタのエミッタと出力トランジスタのベースとが、たすき掛け接続されている。つまり、ユニットセル１１の出力トランジスタＱ１２は、ユニットセル１２の駆動トランジスタＱ２１からバイアス電圧が供給される。一方、ユニットセル１２の出力トランジスタＱ２２は、ユニットセル１１の駆動トランジスタＱ１１からバイアス電圧が供給される。

続いて、半導体集積回路１００の動作について説明する。ユニットセル１１の駆動トランジスタＱ１１に電流が流れると、駆動トランジスタＱ１１の温度が上昇する。温度上昇に伴い、駆動トランジスタＱ１１に流れる電流が増加する。その結果、出力トランジスタＱ２２に流れる電流が増大し、出力トランジスタＱ２２の温度が上昇してゆく。

一方、ユニットセル１２の駆動トランジスタＱ２１に電流が流れると、駆動トランジスタＱ２１の温度が上昇する。温度上昇に伴い、駆動トランジスタＱ２１に電流が流れる電流が増加する。その結果、出力トランジスタＱ１２に流れる電流が増大し、出力トランジスタＱ１２の温度が上昇してゆく。

ところが、上述のように、ユニットセル１１は、ユニットセル１２に比べて放熱性が小さい。そのため、ユニットセル１１の駆動トランジスタＱ１１は、ユニットセル１２の駆動トランジスタＱ２１と比べて、温度上昇が大きい。

すなわち、ユニットセル１１では、駆動トランジスタＱ１１の温度上昇は大きいものの、出力トランジスタＱ１２の温度上昇は抑制される。一方、ユニットセル１２では、駆動トランジスタＱ２１の温度上昇は小さいものの、出力トランジスタＱ２２の温度上昇が大きくなる。

換言すれば、放熱性の大きいユニットセル１２の駆動トランジスタＱ２１から、放熱性が小さいユニットセル１１の出力トランジスタＱ１２にバイアス電圧を供給することにより、出力トランジスタＱ１２の発熱を抑制することができる。また、放熱性が小さいユニットセル１１の駆動トランジスタＱ１１から、放熱性が大きいユニットセル１２の出力トランジスタＱ２２にバイアス電圧を供給することにより、出力トランジスタＱ２２の発熱を促進することができる。これにより、各ユニットセルは、温度上昇が高いトランジスタと温度上昇が低いトランジスタを有することとなる。その結果、各ユニットセル間の温度分布を均一化することが可能となる。

図５は、実施の形態１にかかる半導体集積回路１００の温度分布を模式的に示すグラフである。図５では、横軸は複数のユニットセルが図４に示すようなアレイ状に配置された場合のユニットセル１１及び１２の中心位置を示し、縦軸は温度を示している。なお、実線Ｌ１１は半導体集積回路１００の温度分布を示し、破線線Ｌ１２は一般的なＨＰＡを構成する半導体集積回路の温度分布を示している。図５に示すように、半導体集積回路１００は、一般的な半導体集積回路に比べて、温度分布を均一化することが可能である。

つまり、半導体集積回路１００では、温度分布が均一化されるので、ユニットセルアレイの中央近傍などの放熱性が小さい領域の温度上昇を抑制できる。これにより、ユニットセル内のトランジスタの熱暴走を抑制し、トランジスタの破壊を防止できる。その結果、半導体集積回路１００が搭載されるＨＰＡの破壊を防止することができる。

また、温度分布の均一化にともない、放熱性の相違を緩和するためにユニットセル間の距離を離すなどの対策をとる必要が無い。つまり、放熱性を考慮することなく、ユニットセルを密に配置することが可能である。これにより、半導体集積回路１００及び半導体集積回路１００が搭載されるＨＰＡを小型化し、製造コストを低減できる。

さらに、温度分布の均一化にともない、各ユニットセルの増幅効率も均一化される。そのため、半導体集積回路１００が搭載されるＨＰＡは、歪みが小さな増幅動作を行うことができる。

実施の形態２
次に、本発明の実施の形態２にかかる半導体集積回路２００について説明する。図６は、実施の形態２にかかる半導体集積回路２００の構成を示す回路図である。半導体集積回路２００は、実施の形態１にかかる半導体集積回路１００のユニットセル１１及び１２を、それぞれユニットセル２１及び２２に置換したものである。

ユニットセル２１は、半導体集積回路１００のユニットセル１１に、ベースバラスト抵抗Ｒ１を追加した構成を有する。ベースバラスト抵抗Ｒ１は、ユニットセル２２の駆動トランジスタＱ２１のエミッタと、ユニットセル２１の出力トランジスタＱ１２のベースと、の間に接続される。ユニットセル２１のその他の構成は、ユニットセル１１と同様であるので、説明を省略する。

ユニットセル２２は、半導体集積回路１００のユニットセル１２に、ベースバラスト抵抗Ｒ２を追加した構成を有する。ベースバラスト抵抗Ｒ２は、ユニットセル２１の駆動トランジスタＱ１１のエミッタと、ユニットセル２２の出力トランジスタＱ２２のベースと、の間に接続される。ユニットセル２１のその他の構成は、ユニットセル１１と同様であるので、説明を省略する。

なお、ベースバラスト抵抗Ｒ１は、出力トランジスタＱ１２のベースと容量Ｃ１との接続点Ｐ１よりも、駆動トランジスタＱ２１のエミッタ側に挿入されることが望ましい。これは、出力トランジスタＱ１２のベースと容量Ｃ１との間にベースバラスト抵抗が挿入されると、容量Ｃ１を介して入力する入力信号が減衰するためである。また、ベースバラスト抵抗Ｒ２は、出力トランジスタＱ２２のベースと容量Ｃ２との接続点Ｐ２よりも、駆動トランジスタＱ１１のエミッタ側に挿入されることが望ましい。理由については、ベースバラスト抵抗Ｒ１の場合と同様である。但し、出力トランジスタＱ１２のベースと容量Ｃ１との間、及び、出力トランジスタＱ２２のベースと容量Ｃ２との間に、ベースバラスト抵抗を挿入することを妨げるものではない。

続いて、半導体集積回路２００の動作について説明する。半導体集積回路２００は、半導体集積回路１００と同様に、温度分布を均一化することができる。但し、ベースバラスト抵抗による効果が追加される。

駆動トランジスタＱ１１の温度上昇に伴い、駆動トランジスタＱ１１に流れる電流は増大する。すると、電流の増大に伴い、ベースバラスト抵抗Ｒ２での電圧降下が大きくなる。そのため、出力トランジスタＱ２２に流れる電流の増大が緩和されることとなる。つまり、ベースバラスト抵抗Ｒ２が挿入されることにより、出力トランジスタＱ２２の温度上昇が緩和される。

また、駆動トランジスタＱ２１の温度上昇に伴い、駆動トランジスタＱ２１に流れる電流は増大する。すると、電流の増大に伴い、ベースバラスト抵抗Ｒ１での電圧降下が大きくなる。そのため、出力トランジスタＱ１２に流れる電流の増大が緩和されることとなる。つまり、ベースバラスト抵抗Ｒ１が挿入されることにより、出力トランジスタＱ１２の温度上昇が緩和される。

以上のように、ベースバラスト抵抗が挿入されたことにより、各ユニットセルの出力トランジスタの温度上昇を緩和することができる。よって、ベースバラスト抵抗の抵抗値を好適に設定することにより、出力トランジスタの温度上昇を調整し、より半導体集積回路の温度分布を均一化することが可能となる。

さらに、本構成では、放熱性が小さい領域の駆動トランジスタＱ１１により、放熱性が大きい領域の出力トランジスタＱ２２を駆動する。よって、一般的な半導体集積回路のように、駆動トランジスタＱ２１により出力トランジスタＱ２２を駆動する場合と比べ、ベースバラスト抵抗Ｒ２には大きな電流が供給される。そのため、ベースバラスト抵抗の抵抗値が小さくても、十分な電圧降下が生じる。

加えて本構成では、例えば放熱性が大きい領域の駆動トランジスタＱ２１により、放熱性が小さい領域の出力トランジスタＱ１２を駆動する。よって、一般的な半導体集積回路のように、駆動トランジスタＱ１１により出力トランジスタＱ１２を駆動する場合と比べ、ベースバラスト抵抗Ｒ１には小さな電流が供給される。つまり、もともと電流が小さいので、出力トランジスタＱ１２の温度上昇も小さくなる。その結果、ベースバラスト抵抗Ｒ１による出力トランジスタＱ１２の温度調整幅を、小さくすることができる。すなわち、出力トランジスタＱ１２のベースに印加される電圧の調整幅も小さくなるので、ベースバラスト抵抗Ｒ１の抵抗値が小さくても、出力トランジスタＱ１２を十分に制御することができる。

従って、半導体集積回路２００では、一般的な半導体集積回路と比べ、ベースバラスト抵抗の抵抗値を小さくすることができる。典型的には、半導体集積回路２００では、一般的な半導体集積回路と比べ、ベースバラスト抵抗の抵抗値を半分程度とすることができる。

ベースバラスト抵抗の抵抗値を小さくすると、制御電圧Ｖｃｏｎを低下させても、半導体集積回路２００を動作させることができる。その結果、制御電圧Ｖｃｏｎを生成する電源に、より低電圧の電源を利用することができる。つまり、バッテリなどから制御電圧Ｖｃｏｎを生成する場合に、バッテリの出力電圧がより低い範囲でも、半導体集積回路２００を動作させることができる。よって、本構成によれば、バッテリの使用可能電圧範囲を拡張できる半導体集積回路を提供することができる。

実施の形態３
次に、本発明の実施の形態３にかかる半導体集積回路３００について説明する。図７は、実施の形態３にかかる半導体集積回路３００の構成を示す回路図である。半導体集積回路３００は、実施の形態２にかかる半導体集積回路２００に、バイアス回路３０を追加した構成を有する。

バイアス回路３０は、抵抗３１及びダイオード３２を有する。抵抗３１は、制御端子Ｖｃｏｎとダイオード３２のアノードとの間に接続される。ダイオード３２のカソードは接地端子と接続される。また、ダイオード３２のアノードは、駆動トランジスタＱ１１及びＱ２１のベースと接続される。これにより、駆動トランジスタＱ１１及びＱ２１のベースには、ダイオード３２のアノード電位が印加される。半導体集積回路３００のその他の構成は、半導体集積回路２００と同様であるので、説明を省略する。

実施の形態２で説明したように、バッテリなどを長持ちさせるためには、半導体集積回路３００のノードＮの電圧を低くできることが望ましい。本構成では、半導体集積回路２００と同様に、ベースバラスト抵抗の抵抗値を小さくできるので、ノードＮの電圧を低くすることが可能である。

一方、一般的な半導体集積回路のようにベースバラスト抵抗の抵抗値が大きい場合には、例えば、抵抗３１の抵抗値を大きくすることが考え得る。しかし、この場合、制御電圧Ｖｃｏｎの電圧値を大きくしなければならない。バッテリから制御電圧Ｖｃｏｎを得る場合には、バッテリの出力電圧が大きくなければならいので、結果として、バッテリは早期の充電・交換が必要となってしまう。

以上のように、本構成によれば、低コストかつバッテリの使用可能電圧範囲を拡張でき、かつ温度分布を均一化することができる半導体集積回路を提供することができる。

実施の形態４
次に、本発明の実施の形態４にかかる半導体集積回路４００について説明する。図８は、実施の形態４にかかる半導体集積回路４００の構成を示す回路図である。半導体集積回路４００は、６つのユニットセル１１〜１６を有する。ユニットセル１１及び１２については、実施の形態１と同様であるので、説明を省略する。

ユニットセル１３及び１４は、それぞれユニットセル１１及び１２と同様の構成を有する。すなわち、ユニットセル１３の駆動トランジスタＱ３１、出力トランジスタＱ３２及び容量Ｃ３は、それぞれユニットセル１１の駆動トランジスタＱ１１、出力トランジスタＱ１２及び容量Ｃ１に対応する。ユニットセル１４の駆動トランジスタＱ４１、出力トランジスタＱ４２及び容量Ｃ４は、それぞれユニットセル１２の駆動トランジスタＱ２１、出力トランジスタＱ２２及び容量Ｃ２に対応する。ユニットセル１３及び１４は、ユニットセル１１及び１２と同様に、駆動トランジスタのエミッタと出力トランジスタのベースとが、たすき掛け接続されている。

ユニットセル１５及び１６は、それぞれユニットセル１１及び１２と同様の構成を有する。すなわち、ユニットセル１５の駆動トランジスタＱ５１、出力トランジスタＱ５２及び容量Ｃ５は、それぞれユニットセル１１の駆動トランジスタＱ１１、出力トランジスタＱ１２及び容量Ｃ１に対応する。ユニットセル１６の駆動トランジスタＱ６１、出力トランジスタＱ６２及び容量Ｃ６は、それぞれユニットセル１２の駆動トランジスタＱ２１、出力トランジスタＱ２２及び容量Ｃ２に対応する。ユニットセル１５及び１６は、ユニットセル１１及び１２と同様に、駆動トランジスタのエミッタと出力トランジスタのベースとが、たすき掛け接続されている。

ユニットセル１１〜１６は、例えば一直線上に、一列に配置される。ユニットセル１１は、放熱性が最小の領域に配置される。これに対し、ユニットセル１２は、放熱性が最大の領域に配置される。すなわち、ユニットセル１１からユニットセル１２に向かうにつれて、放熱性が大きくなる。

ユニットセル１３は、ユニットセル１１よりも放熱性が大きい領域に配置される。ユニットセル１５は、ユニットセル１３よりも放熱性が大きい領域に配置される。また、ユニットセル１４は、ユニットセル１２よりも放熱性が小さい領域に配置される。ユニットセル１６は、ユニットセル１４よりも放熱性が小さい領域に配置される。なお、ユニットセル１５は、ユニットセル１６よりも放熱性が大きい領域に配置される。

つまり、ユニットセル１１及び１２は、対向配置され、一つのユニットセル対を構成する。ユニットセル１３及び１４は、ユニットセル１１及び１２の間に、ユニットセル１１及び１２の中間点を中心として対向配置され、一つのユニットセル対を構成する。ユニットセル１５及び１６は、ユニットセル１３及び１４の間に、ユニットセル１３及び１４の中間点を中心として対向配置され、一つのユニットセル対を構成する。

図９は、ユニットセル１１〜１６の配置と放熱性の関係を模式的に示すグラフである。横軸はユニットセル１１〜１６の中央の位置を示し、縦軸は放熱性の大きさを示す。半導体集積回路４００では、放熱性が最小のユニットセル１１と放熱性が最大のユニットセル１２とが、たすき掛け接続される。また、ユニットセル１１よりも放熱性が大きいユニットセル１３とユニットセル１２よりも放熱性が大きいユニットセル１４とが、たすき掛け接続される。さらに、ユニットセル１３よりも放熱性が大きいユニットセル１５とユニットセル１４よりも放熱性が大きいユニットセル１６とが、たすき掛け接続される。これにより、放熱性の相違を対称的に打ち消すことができる。

図１０は、実施の形態４にかかる半導体集積回路４００における温度分布を模式的に示すグラフである。横軸は１１〜１６の中央の位置を示し、縦軸は温度を示す。なお、図１０では、半導体集積回路４００の温度分布を実線Ｌ４１で示し、比較例である半導体集積回路４０１の温度分布を破線Ｌ４２で示す。

図１１は、比較例である半導体集積回路４０１の構成を示す回路図である。半導体集積回路４０１は、半導体集積回路４００と比べ、たすき掛け接続の態様が異なる。半導体集積回路４０１では、ユニットセル１１及び１３、ユニットセル１５及び１６、ユニットセル１２及び１４が、たすき掛け接続される。つまり、半導体集積回路４０１では、隣接するユニットセル間が、たすき掛け接続される。半導体集積回路４０１のその他の構成は、半導体集積回路４００と同様であるので、説明を省略する。

半導体集積回路４０１では、それぞれ隣接するユニットセル間で温度上昇の均一化が行われる。そのため、図１０に示すように、概ね２個のユニットセルずつの段階的な温度分布が生じる。これに対し、本実施の形態にかかる半導体集積回路４００は、中程度の放熱性を有する点（図１０の点Ａ）に対して、温度分布を対称的に打ち消すことができる。

つまり、複数のユニットセルをアレイ状に配置し、放熱性に勾配が有る場合に、放熱性が中程度の点又は線に対して対称な位置にあるユニットセル同士の駆動トランジスタのエミッタと出力トランジスタのベースとをたすき掛け接続することにより、半導体集積回路の温度分布を均一化することができる。これにより、特定のユニットセルへの電流集中が抑制され、半導体集積回路の破壊を防止することが可能となる。

その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態１〜３では２個のユニットセル、実施の形態４では６個のユニットセルを有する半導体集積回路について説明したが、これは例示に過ぎない。すなわち、ユニットセルは、２以上とすることができる。但し、２つのユニットセルがたすき掛け接続されることを考慮すると、ユニットセルの数は偶数であることが望ましい。

実施の形態３にかかる半導体集積回路３００は、実施の形態２にかかる半導体集積回路２００にバイアス回路３０を追加した構成として説明したが、これは例示に過ぎない。例えば、実施の形態１にかかる半導体集積回路１００にバイアス回路３０を追加した半導体集積回路を構成することが可能であることは言うまでもない。

実施の形態４では、半導体集積回路４００が同様の構成を有するユニットセル１１〜１６を有する例について説明したが、これは例示に過ぎない。例えば、ユニットセル２１と同様の構成を有するユニットセルに置換することが可能である。また、半導体集積回路４００に実施の形態３にかかるバイアス回路３０を追加した半導体集積回路を構成することも可能である。

上述の実施の形態では、ユニットセルを構成するトランジスタとして、ＮＰＮバイポーラトランジスタを用いた場合について説明したが、これは例示に過ぎない。すなわち、適宜ＰＮＰバイポーラトランジスタを用いることも可能である。

実施の形態３では、バイアス回路３０がダイオードを有する例について説明したが、これは例示に過ぎない。例えば、ベースとコレクタが接続されたトランジスタを、ダイオードとして用いることが可能である。

上述の実施の形態にかかる半導体集積回路の構成は例示である。よって、電力増幅及び温度分布の均一化が行える限りにおいて、半導体集積回路に適宜他の素子を追加することが可能であることは言うまでもない。

なお、半導体集積回路においては、図１５に示すように、中央（図１５のユニットセル７＿３）の温度が高く、周辺（図１５のユニットセル７＿１及び７＿５）の温度が低くなる、山型の温度分布が生じる場合が多い。これに対し、上述の実施の形態では、放熱性が小さい領域及び放熱性が大きい領域での温度分布を均一化する構成について説明した。すなわち、上述の実施の形態にかかる構成を、放熱性が小さい領域（図１５のユニットセル７＿３に相当）を中心として対称に配置することにより、山型の温度分布の温度分布の均一化を実現できる。

また、上述の半導体集積回路を搭載することにより、電力増幅時の温度分布を均一化することができる電力増幅器を実現できる。

１１〜１６、２１、２２、１０１、７＿１〜７＿Ｎ ユニットセル
１ ＨＰＡ
２ 制御回路
３ 初段増幅回路
４ パワー段増幅回路
５ 入力段整合回路
６ 段間整合回路
７ 出力段整合回路
３０ バイアス回路
３１ 抵抗
３２ ダイオード
１００、２００、３００、４００、４０１ 半導体集積回路
５００、６００ 通信装置
５１０ アンテナスッチ
５２０ 送受信回路
５３０ アンテナ
５４０ ＢＢ回路
５５０ ＲＦＩＣ
５６０、５６０＿１、５６０＿２ ＨＰＡ
５７０＿１、５７０＿２ デュプレクサ
５１０１、５１０２ 信号端子
５１０３ アンテナ端子
５２０１、５２０２ 切替器
Ｃ＿１〜Ｃ＿Ｎ 静電容量素子
Ｃ１〜Ｃ６ 容量
Ｎ ノード
Ｐ１、Ｐ２ 接続点
Ｐｉｎ 入力電力
Ｐｏｕｔ 出力電力
Ｑ１１、Ｑ２１、Ｑ３１、Ｑ４１、Ｑ５１、Ｑ６１ 駆動トランジスタ
Ｑ１２、Ｑ２２、Ｑ３２、Ｑ４２、Ｑ５２、Ｑ６２ 出力トランジスタ
Ｑ７１＿１〜Ｑ７１＿Ｎ、Ｑ７２＿１〜Ｑ７２＿Ｎ トランジスタ
Ｒ１、Ｒ２ ベースバラスト抵抗
Ｒｂ＿１〜Ｒｂ＿Ｎ ベースバラスト用抵抗
ＲＦＩＮ 入力端子
ＲＦＯＵＴ 出力端子
Ｔｉｎ 入力端子
Ｔｏｕｔ 出力端子
ＶＢＥ１１ ベース・エミッタ間電圧
ＶＢＥ２１ ベース・エミッタ間電圧
Ｖｂｉａｓ バイアス電圧
ＶＣＣ 電源端子
Ｖｃｏｎ 制御端子
Ｖｃｏｎｔｒｏｌ 制御信号
ＶＳＳ 基準電位

Claims (8)

1. 第１のユニットセル対と、
   第２のユニットセル対と、を備え、
   前記第１のユニットセル対は、
   電力増幅を行う第１及び第２のユニットセルを備え、
   前記第１のユニットセルは、
   入力信号を増幅する第１のトランジスタと、
   バイアス電源を生成する第２のトランジスタと、
   前記入力信号が入力される入力端子と前記第１のトランジスタのベースとの間に接続される第１の容量と、を備え、
   前記第２のユニットセルは、
   ベースが前記第２のトランジスタのエミッタに接続され、前記第２のトランジスタからバイアス電源の供給を受けて前記入力信号を増幅する第３のトランジスタと、
   エミッタが前記第１のトランジスタの前記ベースと接続され、前記第１のトランジスタにバイアス電源を供給する第４のトランジスタと、
   前記入力端子と前記第３のトランジスタの前記ベースとの間に接続される第２の容量と、を備え、
   前記第２のユニットセル対は、
   電力増幅を行う第３及び第４のユニットセルを備え、
   前記第３のユニットセルは、
   前記入力信号を増幅する第５のトランジスタと、
   バイアス電源を生成する第６のトランジスタと、
   前記入力信号が入力される入力端子と前記第５のトランジスタのベースとの間に接続される第３の容量と、を備え、
   前記第４のユニットセルは、
   ベースが前記第６のトランジスタのエミッタに接続され、前記第６のトランジスタからバイアス電源の供給を受けて前記入力信号を増幅する第７のトランジスタと、
   エミッタが前記第５のトランジスタの前記ベースと接続され、前記第５のトランジスタにバイアス電源を供給する第８のトランジスタと、
   前記入力端子と前記第７のトランジスタの前記ベースとの間に接続される第４の容量と、を備え、
   前記第３及び第４のユニットセルは、前記第１のユニットセルと前記第２のユニットセルとの間に形成され、
   前記第３のユニットセルは、前記第１のユニットセルと隣接して形成され、
   前記第４のユニットセルは、前記第２のユニットセルと隣接して形成される、
   半導体集積回路。
2. 前記第１のユニットセルは、前記第２のユニットセルよりも放熱性が小さい領域に形成されることを特徴とする、
   請求項１に記載の半導体集積回路。
3. 前記第１のユニットセルは、
   前記第１のトランジスタと前記第４のトランジスタとの間に接続される第１のベースバラスト抵抗を更に備え、
   前記第２のユニットセルは、
   前記第２のトランジスタと前記第３のトランジスタとの間に接続される第２のベースバラスト抵抗を更に備えることを特徴とする、
   請求項１又は２に記載の半導体集積回路。
4. 前記第２、第４、第６及び第８のトランジスタのベースにバイアス電源を供給するバイアス回路を更に備え、
   前記バイアス回路は、
   一端が第１の電源と接続される第３の抵抗と、
   アノードが前記第３の抵抗と接続され、カソードが前記第１の電源よりも低い電圧を出力する第２の電源と接続されるダイオードと、を備えることを特徴とする、
   請求項１乃至３のいずれか一項に記載の半導体集積回路。
5. 前記第１のユニットセル対の前記第１のユニットセルから前記第２のユニットセルに向かうにつれて、放熱性が大きくなることを特徴とする、
   請求項１乃至４のいずれか一項に記載の半導体集積回路。
6. 前記第１及び前記第２のユニットセルと、前記第３及び前記第４のユニットセルと、は一直線上に形成されることを特徴とする、
   請求項５に記載の半導体集積回路。
7. 前記第１及び前記第２のユニットセルは前記一直線上に配置され、
   前記第３及び前記第４のユニットセルは、前記第１及び前記第２のユニットセルを挟んで離隔して配置されることを特徴とする、
   請求項６に記載の半導体集積回路。
8. 請求項１乃至７のいずれか一項に記載の半導体集積回路が搭載されることを特徴とする、
   電力増幅器。

Images