JP5846563B2 - Thin film transistor, thin film transistor manufacturing method, and semiconductor device - Google Patents
Thin film transistor, thin film transistor manufacturing method, and semiconductor device Download PDFInfo
- Publication number
- JP5846563B2 JP5846563B2 JP2014521410A JP2014521410A JP5846563B2 JP 5846563 B2 JP5846563 B2 JP 5846563B2 JP 2014521410 A JP2014521410 A JP 2014521410A JP 2014521410 A JP2014521410 A JP 2014521410A JP 5846563 B2 JP5846563 B2 JP 5846563B2
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- semiconductor layer
- oxide
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 125
- 239000010409 thin film Substances 0.000 title claims description 96
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 238000000034 method Methods 0.000 claims description 61
- 239000007789 gas Substances 0.000 claims description 43
- 125000004429 atom Chemical group 0.000 claims description 35
- 229910044991 metal oxide Inorganic materials 0.000 claims description 34
- 150000004706 metal oxides Chemical class 0.000 claims description 34
- 229910052751 metal Chemical group 0.000 claims description 29
- 239000002184 metal Chemical group 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 229910003437 indium oxide Inorganic materials 0.000 claims description 15
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052738 indium Inorganic materials 0.000 claims description 14
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 14
- 239000000843 powder Substances 0.000 claims description 14
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 13
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical group O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims description 13
- 229910001930 tungsten oxide Inorganic materials 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 description 20
- 239000010408 film Substances 0.000 description 19
- 229910007541 Zn O Inorganic materials 0.000 description 13
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 11
- 239000000203 mixture Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 125000004430 oxygen atom Chemical group O* 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920001748 polybutylene Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000010079 rubber tapping Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052910 alkali metal silicate Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- KKEYFWRCBNTPAC-UHFFFAOYSA-L terephthalate(2-) Chemical compound [O-]C(=O)C1=CC=C(C([O-])=O)C=C1 KKEYFWRCBNTPAC-UHFFFAOYSA-L 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/0021—Reactive sputtering or evaporation
- C23C14/0036—Reactive sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
- C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
- C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置に関するものである。
本願は、2012年6月14日に、日本に出願された特願2012−134940号に基づき優先権を主張し、その内容をここに援用する。The present invention relates to a thin film transistor, a method for manufacturing the thin film transistor, and a semiconductor device.
This application claims priority on June 14, 2012 based on Japanese Patent Application No. 2012-134940 for which it applied to Japan, and uses the content here.
薄膜トランジスタ(Thin Film Transistor(TFT))は、アクティブマトリクス駆動方式を採用する液晶ディスプレイや有機エレクトロルミネッセンス(Electro Luminescence(EL))ディスプレイのスイッチング素子として数多く利用されている。 Thin film transistors (TFTs) are widely used as switching elements for liquid crystal displays and organic electroluminescence (EL) displays that employ an active matrix drive system.
TFTとしては、半導体層(チャネル層)にアモルファスシリコンやポリシリコンを用いたものが知られている。近年では、種々の特性向上を図るため、半導体層にIn(インジウム)−Zn(亜鉛)−O系の金属酸化物やIn−Ga(ガリウム)−Zn−O系の金属酸化物を用いたTFTが検討されている(例えば、特許文献1参照)。以下の説明においては、半導体層の形成材料に金属酸化物を用いた薄膜トランジスタを「酸化膜トランジスタ」と称することがある。 As the TFT, a semiconductor layer (channel layer) using amorphous silicon or polysilicon is known. In recent years, TFTs using In (indium) -Zn (zinc) -O-based metal oxides or In-Ga (gallium) -Zn-O-based metal oxides for semiconductor layers in order to improve various characteristics. (For example, refer to Patent Document 1). In the following description, a thin film transistor using a metal oxide as a material for forming a semiconductor layer may be referred to as an “oxide film transistor”.
このような酸化膜トランジスタはn型伝導であり、アモルファスシリコンやポリシリコンよりも高いチャネル移動度を示すことから、高精細なディスプレイや大画面のディスプレイのスイッチング素子として好適に用いることができる。また、金属酸化物を形成材料とする半導体層には、原理上p型伝導を示さないためにoff電流が極めて小さくなることから、酸化膜トランジスタを用いると消費電力を低減できるという利点を有する。 Such an oxide film transistor has n-type conductivity and exhibits higher channel mobility than amorphous silicon or polysilicon, and thus can be suitably used as a switching element for a high-definition display or a large-screen display. In addition, since the semiconductor layer made of a metal oxide does not exhibit p-type conduction in principle and the off current is extremely small, the use of an oxide film transistor has the advantage that power consumption can be reduced.
しかしながら、上記特許文献に記載された金属酸化物であるIn−Zn−O系金属酸化物やIn−Ga−Zn−O系金属酸化物は、含有するZnが空気中の水分と反応しやすいため、酸化膜トランジスタの作製後に特性変化が起こりやすい。このような特性変化を防止するためには、酸化膜トランジスタの半導体層を保護する必要が生じ、工程負荷が大きくなる。 However, In—Zn—O-based metal oxides and In—Ga—Zn—O-based metal oxides, which are metal oxides described in the above-mentioned patent documents, can easily react with moisture in the air. The characteristic change is likely to occur after the fabrication of the oxide film transistor. In order to prevent such a characteristic change, it is necessary to protect the semiconductor layer of the oxide film transistor, which increases the process load.
そのため、従来知られた酸化膜トランジスタの特長を有しながら、特性変化を抑制可能とする、新規な半導体材料が求められていた。 Therefore, there has been a demand for a novel semiconductor material that has the characteristics of a conventionally known oxide film transistor and can suppress a change in characteristics.
本発明はこのような事情に鑑みてなされたものであって、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタを提供することを目的とする。また、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタの製造方法を提供することをあわせて目的とする。また、このような薄膜トランジスタを有する半導体装置を提供することをあわせて目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a thin film transistor in which a change in characteristics is suppressed using a novel semiconductor material. It is another object of the present invention to provide a method for manufacturing a thin film transistor using a novel semiconductor material in which a change in characteristics is suppressed. It is another object to provide a semiconductor device having such a thin film transistor.
上記の課題を解決するため、本発明の一態様に係る薄膜トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備え、前記半導体層の形成材料が、インジウムと、原子番号が73以上の金属原子と、を含む複合金属酸化物である。 In order to solve the above problems, a thin film transistor according to one embodiment of the present invention includes a source electrode and a drain electrode, a semiconductor layer provided in contact with the source electrode and the drain electrode, and the source electrode and the drain electrode. A gate electrode provided corresponding to a channel between the gate electrode and an insulator layer provided between the gate electrode and the semiconductor layer, wherein the semiconductor layer is formed of indium and an atomic number It is a complex metal oxide containing 73 or more metal atoms.
本発明の一態様に係る薄膜トランジスタにおいては、前記半導体層の表面は、原子間力顕微鏡で測定した二乗平均平方根粗さが1.0nm以下であることとしてもよい。 In the thin film transistor according to one embodiment of the present invention, the surface of the semiconductor layer may have a root mean square roughness measured by an atomic force microscope of 1.0 nm or less.
本発明の一態様に係る薄膜トランジスタにおいては、前記半導体層の厚さは、20nm以下であることとしてもよい。 In the thin film transistor according to one embodiment of the present invention, the semiconductor layer may have a thickness of 20 nm or less.
本発明の一態様に係る薄膜トランジスタにおいては、前記原子番号が73以上の金属原子が、タングステンであることとしてもよい。 In the thin film transistor according to one embodiment of the present invention, the metal atom having an atomic number of 73 or more may be tungsten.
また、本発明の一態様に係る薄膜トランジスタの製造方法は、ターゲットと、プロセスガスと、を用いた物理蒸着法により、インジウムと前記原子番号が73以上の金属原子とを含む複合金属酸化物からなる半導体層を形成する工程を有し、前記ターゲットは、酸化インジウムの粉末と、原子番号が73以上の金属原子の酸化物の粉末と、を含む焼結体であり、前記プロセスガスは、希ガスと酸素との混合ガスであり水素原子を有する化合物を含まない。 The thin film transistor manufacturing method according to one embodiment of the present invention includes a composite metal oxide containing indium and the metal atom having an atomic number of 73 or more by a physical vapor deposition method using a target and a process gas. A step of forming a semiconductor layer, wherein the target is a sintered body including an indium oxide powder and an oxide powder of a metal atom having an atomic number of 73 or more, and the process gas is a rare gas It is a mixed gas of oxygen and oxygen and does not contain a compound having a hydrogen atom.
本発明の一態様に係る薄膜トランジスタの製造方法においては、前記原子番号が73以上の金属原子の酸化物が、酸化タングステンであることとしてもよい。 In the method for manufacturing a thin film transistor according to one embodiment of the present invention, the metal atom oxide having an atomic number of 73 or more may be tungsten oxide.
本発明の一態様に係る薄膜トランジスタの製造方法においては、前記焼結体に含まれる前記酸化タングステンの含有量が、10質量%以下であることとしてもよい。 In the method for manufacturing a thin film transistor according to one embodiment of the present invention, the content of the tungsten oxide contained in the sintered body may be 10% by mass or less.
本発明の一態様に係る薄膜トランジスタの製造方法においては、前記半導体層を形成する工程を、10℃以上100℃以下で行うこととしてもよい。 In the method for manufacturing a thin film transistor according to one embodiment of the present invention, the step of forming the semiconductor layer may be performed at 10 ° C. or higher and 100 ° C. or lower.
本発明の他の態様に係る薄膜トランジスタは、上述の薄膜トランジスタの製造方法により製造されている。 A thin film transistor according to another aspect of the present invention is manufactured by the above-described method for manufacturing a thin film transistor.
また、本発明の一態様に係る半導体装置は、基板と、上述の薄膜トランジスタと、を有する。 In addition, a semiconductor device according to one embodiment of the present invention includes a substrate and the above thin film transistor.
本発明の態様によれば、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタを提供することができる。また、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタの製造方法を提供することができる。また、このような薄膜トランジスタを有する半導体装置を提供することができる。 According to the embodiment of the present invention, it is possible to provide a thin film transistor in which a change in characteristics is suppressed using a novel semiconductor material. In addition, a method for manufacturing a thin film transistor in which a change in characteristics is suppressed using a novel semiconductor material can be provided. In addition, a semiconductor device including such a thin film transistor can be provided.
以下、図を参照しながら、本発明の実施形態に係る薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは、実際の製品とは適宜異ならせて示している。 Hereinafter, a thin film transistor, a method for manufacturing a thin film transistor, and a semiconductor device according to embodiments of the present invention will be described with reference to the drawings. In all of the following drawings, the dimensions and ratios of the constituent elements are shown as appropriately different from those of actual products in order to make the drawings easy to see.
本実施形態の薄膜トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備える。前記半導体層の形成材料は、インジウムと、原子番号が73以上の金属原子と、を含む複合金属酸化物である。 The thin film transistor of this embodiment includes a source electrode and a drain electrode, a semiconductor layer provided in contact with the source electrode and the drain electrode, and a gate provided corresponding to a channel between the source electrode and the drain electrode. An electrode, and an insulator layer provided between the gate electrode and the semiconductor layer. A material for forming the semiconductor layer is a composite metal oxide containing indium and a metal atom having an atomic number of 73 or more.
また、本実施形態の薄膜トランジスタの製造方法は、ターゲットと、プロセスガスと、を用いた物理蒸着法により、インジウムと前記原子番号が73以上の金属原子とを含む複合金属酸化物からなる半導体層を形成する工程を有する。前記ターゲットは、酸化インジウムの粉末と、原子番号が73以上の金属原子の酸化物の粉末と、を含む焼結体である。前記プロセスガスは、希ガスと酸素との混合ガスであり水素原子を有する化合物を含まない。 Further, in the method for manufacturing a thin film transistor of this embodiment, a semiconductor layer made of a composite metal oxide containing indium and the metal atom having the atomic number of 73 or more is formed by physical vapor deposition using a target and a process gas. Forming. The target is a sintered body containing indium oxide powder and metal atom oxide powder having an atomic number of 73 or more. The process gas is a mixed gas of a rare gas and oxygen and does not include a compound having a hydrogen atom.
また、本実施形態の薄膜トランジスタは、上述の薄膜トランジスタの製造方法により製造されたものである。 In addition, the thin film transistor of this embodiment is manufactured by the above-described method for manufacturing a thin film transistor.
また、本実施形態の半導体装置は、基板と、前記基板に設けられた薄膜トランジスタと、を有する。前記薄膜トランジスタは、上述の薄膜トランジスタまたは上述の薄膜トランジスタの製造方法で製造された薄膜トランジスタである。
以下、順に説明する。The semiconductor device of this embodiment includes a substrate and a thin film transistor provided on the substrate. The thin film transistor is a thin film transistor manufactured by the above-described thin film transistor or the above-described thin film transistor manufacturing method.
Hereinafter, it demonstrates in order.
(薄膜トランジスタ、半導体装置)
図1は、本実施形態に係る薄膜トランジスタ1および半導体装置100の概略断面図である。
図に示すように、本実施形態の半導体装置100は、基板2と、基板2上に形成された本実施形態の薄膜トランジスタ1とを備えている。半導体装置100は、その他に薄膜トランジスタ1と電気的に接続する不図示の配線や素子を有していてもよい。(Thin film transistor, semiconductor device)
FIG. 1 is a schematic cross-sectional view of a thin film transistor 1 and a
As shown in the figure, the
基板2としては、公知の形成材料で形成されたものを用いることができ、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ケイ酸アルカリ系ガラス、石英ガラス、窒化ケイ素などを形成材料とする無機基板;シリコン基板;表面が絶縁処理された金属基板;アクリル樹脂、ポリカーボネート樹脂、PET(ポリエチレンテレフタレート)やPBT(ポリブチレンテレフタレート)などのポリエステル樹脂などを形成材料とする樹脂基板;紙性の基板などの種々のものを用いることができる。また、これらの材料を複数組み合わせた複合材料を形成材料とする基板であっても構わない。
基板2の厚さは、設計に応じて適宜設定することができる。As the
The thickness of the
薄膜トランジスタ1は、いわゆるボトムゲート型のトランジスタである。薄膜トランジスタ1は、基板2上に設けられたゲート電極3と、ゲート電極3を覆って設けられた絶縁体層4と、絶縁体層4の上面に設けられた半導体層5と、半導体層5の上面において半導体層5に接して設けられたソース電極6およびドレイン電極7を有している。ゲート電極3は、半導体層5のチャネル領域Aに対応させて(チャネル領域Aと平面的に重なる位置に)設けられている。
The thin film transistor 1 is a so-called bottom gate type transistor. The thin film transistor 1 includes a
ゲート電極3、ソース電極6、ドレイン電極7としては、通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)などの金属材料やこれらの合金;インジウムスズ酸化物(Indium Tin Oxide、ITO)、酸化亜鉛(ZnO)などの導電性酸化物を挙げることができる。また、これらの電極は、2層以上の積層構造を有してもよく、この積層構造は、例えば表面を金属材料でめっきすることにより形成されてもよい。
As the
ゲート電極3、ソース電極6、ドレイン電極7は、同じ形成材料で形成されたものであってもよく、異なる形成材料で形成されたものであってもよい。製造が容易となることから、ソース電極6とドレイン電極7とは同じ形成材料であることが好ましい。
The
絶縁体層4は、絶縁性を有しゲート電極3と、ソース電極6およびドレイン電極7と、を電気的に絶縁することが可能であれば、無機材料および有機材料のいずれを用いて形成してもよい。無機材料としては、例えばSiO2、SiNx、SiON,Al2O3、AlNなどの通常知られた絶縁性の酸化物、窒化物、酸窒化物を挙げることができる。有機材料としては、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素系樹脂などを挙げることができる。有機材料は、製造や加工が容易であるため光硬化型の樹脂材料であることが好ましい。The
半導体層5は、インジウムと、原子番号が73以上の金属原子と、を含む複合金属酸化物を形成材料としている。すなわち、半導体層5は、前記複合金属酸化物を含有する。半導体層5に含まれる原子番号が73以上の金属原子としては、周期律表で第6周期に属する金属原子が好ましい。このような金属原子として、具体的には、タンタル(Ta),タングステン(W),レニウム(Re),オスミウム(Os),イリジウム(Ir),白金(Pt),金(Au),水銀(Hg),タリウム(Tl),鉛(Pb)が挙げられる。中でも、タングステンがより好ましい。
複合金属酸化物において、原子番号が73以上の金属原子とインジウムの合計量(原子数)に対する原子番号が73以上の金属原子の含有量(原子数)の比(百分率)は、好ましくは0.5〜10原子%である。原子番号が73以上の金属原子以外の残部は、インジウム、酸素原子、及び不可避不純物である。
原子番号が73以上の金属原子がタングステンである場合、複合金属酸化物において、タングステンとインジウムの合計量(原子数)に対するタングステンの含有量(原子数)の比(百分率)は、好ましくは0.5〜10原子%であり、更に好ましくは0.5〜2原子%である。The
In the composite metal oxide, the ratio (percentage) of the content (number of atoms) of metal atoms having an atomic number of 73 or more to the total amount (number of atoms) of metal atoms having an atomic number of 73 or more and indium is preferably 0.00. 5 to 10 atomic%. The remainder other than the metal atom having an atomic number of 73 or more is indium, oxygen atoms, and inevitable impurities.
When the metal atom having an atomic number of 73 or more is tungsten, the ratio (percentage) of the tungsten content (number of atoms) to the total amount (number of atoms) of tungsten and indium in the composite metal oxide is preferably 0.00. It is 5-10 atomic%, More preferably, it is 0.5-2 atomic%.
本実施形態の半導体層5においては、原子番号が73以上の金属原子が、半導体層の形成時における酸化インジウムの局所的な結晶化を抑制し、酸化インジウムはアモルファス状態になりやすい。この結果として、膜表面の平坦度も高くなる。そのため、半導体層5は均質なアモルファス状態となる。
In the
また、通常知られた酸化物半導体であるIn−Zn−O系の金属酸化物やIn−Ga−Zn−O系の金属酸化物は、大量に含まれる酸化亜鉛が水で変質しやすい。そのため、これらの酸化物半導体を用いて半導体層を形成した薄膜トランジスタは、半導体層を適切に保護し、劣化を抑制する必要がある。 In addition, in an In—Zn—O-based metal oxide or an In—Ga—Zn—O-based metal oxide, which are generally known oxide semiconductors, zinc oxide contained in a large amount is easily altered by water. Therefore, a thin film transistor in which a semiconductor layer is formed using these oxide semiconductors needs to appropriately protect the semiconductor layer and suppress deterioration.
これに対して、本実施形態の薄膜トランジスタ1の半導体層5は、水で変質しやすい酸化亜鉛を主成分としないため、保護が不要となる。また、半導体層5の形成において、エッチングが必要である場合には、ドライエッチングとウェットエッチングとの両方を採用することができるため、プロセスの自由度が高くなる。
On the other hand, since the
また、本実施形態の薄膜トランジスタ1の半導体層5は、原料単価の高いGaを含まないため、製造時のターゲットに係るコストを低減でき、薄膜トランジスタの製造コストも低減できる。
In addition, since the
半導体層5の表面は、原子間力顕微鏡で測定した二乗平均平方根粗さ(Rq)が1.0nm以下である。Rqは、理想的には0nmであるため、Rqの下限値は0nmである。
Rqの上限は、好ましくは0.7nm以下であり、より好ましくは0.5nm以下であり、さらに好ましくは0.3nm以下である。The surface of the
The upper limit of Rq is preferably 0.7 nm or less, more preferably 0.5 nm or less, and still more preferably 0.3 nm or less.
ここで、本明細書において二乗平均平方根粗さ(Rq)は、原子間力顕微鏡(SII社製、型番SPI5000、タッピングモード観察)を用い、5μm×5μmの測定領域を測定して得られる観察像を用いて算出される値を指す。 Here, in this specification, the root mean square roughness (Rq) is an observation image obtained by measuring a measurement area of 5 μm × 5 μm using an atomic force microscope (manufactured by SII, model number SPI5000, tapping mode observation). The value calculated using.
また、半導体層5の厚さは、20nm以下であることが好ましく、10nm以下であることがより好ましい。なお、本実施形態において、半導体層5の厚さは、半導体層5を形成するスパッタチャンバー内に、膜厚校正を主目的として配置された水晶発振式膜厚計を用いて測定される。
Further, the thickness of the
In−Zn−O系の金属酸化物やIn−Ga−Zn−O系の金属酸化物では、半導体層の形成時に多結晶状になりやすい。そのため、通常知られた酸化膜トランジスタでは、半導体層に含まれる結晶粒に起因して、半導体層の表面が、上述した二乗平均平方根粗さを示すほど平坦にはならない。また、通常知られた酸化膜トランジスタの半導体層は、このような結晶粒に起因して、面方向の電気伝導度が低下してしまう。 An In—Zn—O-based metal oxide or an In—Ga—Zn—O-based metal oxide tends to be polycrystalline when a semiconductor layer is formed. For this reason, in a conventionally known oxide film transistor, the surface of the semiconductor layer does not become so flat as to exhibit the above-mentioned root mean square roughness due to crystal grains contained in the semiconductor layer. In addition, the normally known semiconductor layer of an oxide film transistor has a reduced electrical conductivity in the plane direction due to such crystal grains.
そのため、通常知られた酸化物半導体を用いて半導体層を形成する場合には、面方向に連続した層とするため(不連続な領域を形成しないため)、及び導電性担保のために、膜厚を30〜80nmとしている。 Therefore, in the case of forming a semiconductor layer using a generally known oxide semiconductor, in order to form a continuous layer in the plane direction (in order not to form a discontinuous region) and to ensure conductivity, a film is used. The thickness is 30 to 80 nm.
これに対して、本実施形態の半導体層5においては、表面が上述のような二乗平均平方根粗さを示し、非常に平坦な表面となる。そのため、半導体層5を薄く形成しても不連続にはなりにくい。また、上述の通常知られた酸化物半導体からなる半導体層とは異なり、形成した半導体層5の内部に局所的に結晶粒が成長するという現象も生じにくく、結晶粒に起因した電気伝導度の低下も見られない。
On the other hand, in the
したがって、本実施形態の薄膜トランジスタ1においては、半導体層5の厚さを上述のように薄くすることができる。これにより、半導体層5を形成する材料コストを抑制することができる。さらに、通常知られた酸化膜トランジスタと比べ、半導体層の成膜時間が短くてすむために、製造時間を短縮することができる。
本実施形態の薄膜トランジスタ1および半導体装置100は、以上のような構成となっている。Therefore, in the thin film transistor 1 of the present embodiment, the thickness of the
The thin film transistor 1 and the
(薄膜トランジスタの製造方法)
次に、本実施形態の薄膜トランジスタ1の製造方法について説明する。本実施形態の薄膜トランジスタの半導体層は、物理蒸着法(または物理気相成長法)を用いることにより形成することも可能である。(Thin Film Transistor Manufacturing Method)
Next, a method for manufacturing the thin film transistor 1 of the present embodiment will be described. The semiconductor layer of the thin film transistor of this embodiment can also be formed by using physical vapor deposition (or physical vapor deposition).
ここで、物理蒸着法としては、蒸着法やスパッタ法が挙げられる。蒸着法としては、真空蒸着法、分子線蒸着法(MBA)、イオンプレーティング法、イオンビーム蒸着法などを例示することができる。また、スパッタ法としては、コンベンショナル・スパッタリング、マグネトロン・スパッタリング、イオンビーム・スパッタリング、ECR(電子サイクロトロン共鳴)・スパッタリング、反応性スパッタリングなどを例示することができる。スパッタ法においてプラズマを用いた場合は、反応性スパッタ法、DC(直流)スパッタ法、高周波(RF)スパッタ法等の成膜法を用いることができる。 Here, examples of physical vapor deposition include vapor deposition and sputtering. Examples of the vapor deposition method include vacuum vapor deposition, molecular beam vapor deposition (MBA), ion plating, and ion beam vapor deposition. Examples of the sputtering method include conventional sputtering, magnetron sputtering, ion beam sputtering, ECR (electron cyclotron resonance) sputtering, and reactive sputtering. When plasma is used in the sputtering method, a film forming method such as a reactive sputtering method, a DC (direct current) sputtering method, or a radio frequency (RF) sputtering method can be used.
さらには、下記の製造方法を用いて薄膜トランジスタを製造することが好ましい。下記の製造方法を用いると、より高品質な薄膜トランジスタを製造することができる。 Furthermore, it is preferable to manufacture a thin film transistor using the following manufacturing method. When the following manufacturing method is used, a higher quality thin film transistor can be manufactured.
本実施形態の薄膜トランジスタ1の製造方法においては、基板2の上に通常知られた方法でゲート電極3および絶縁体層4を形成し、次いで半導体層5を形成する。本実施形態の製造方法では、ターゲットと、プロセスガスと、を用いた物理蒸着法により、半導体層5は製造される。前記ターゲットは、酸化インジウムの粉末と、原子番号が73以上の金属原子の酸化物の粉末と、を含む焼結体である。前記プロセスガスは、希ガスと酸素との混合ガスであり水素原子を有する化合物を含まない。ここでは、物理蒸着法としてスパッタ法を用いることとして説明する。
In the method for manufacturing the thin film transistor 1 of this embodiment, the
焼結体において、原子番号が73以上の金属原子とインジウムの合計量(原子数)に対する原子番号が73以上の金属原子の含有量(原子数)の比(百分率)は、好ましくは0.5〜10原子%である。原子番号が73以上の金属原子以外の残部は、インジウム、酸素原子、及び不可避不純物である。
形成される半導体層5の組成(酸素原子以外の元素の組成)と、ターゲットの組成(酸素原子以外の元素の組成)とは、同一又はほぼ同一となる。このため、目的とする半導体層5の組成(酸素原子以外の元素の組成)とほぼ同一の組成(酸素原子以外の元素の組成)を有するターゲットを用意することが好ましい。
例えば、半導体層5としてIn−W−O系の金属酸化物を採用する場合には、ターゲットとしては、酸化インジウムの粉末と、酸化タングステンの粉末との焼結体を採用するとよい。なお、酸化タングステンには、W2O3、WO2、WO3が存在する。このうち、WO3が最も安定であり、かつ安価に製造される。WO3の製造過程では、W2O3及びWO2が微量に混入する場合があるが、酸化タングステンの組成は変化せずWO3である。本実施形態では、酸化タングステンとは、WO3、又はW2O3及びWO2が微量に混入したWO3を意味する。
また、ターゲットには、酸化タングステンの含有量(質量%)以下の量で添加物(金属酸化物など)等の不純物が混入していてもよい。例えば、ターゲットに、意図しない不可避不純物として、酸化インジウムおよび酸化タングステン以外の金属酸化物(酸化亜鉛など)が、ターゲット全体における酸化タングステンの含有量以下の割合で混入することがあっても構わない。In the sintered body, the ratio (percentage) of the content (number of atoms) of the metal atom having an atomic number of 73 or more to the total amount (number of atoms) of the metal atom and indium having an atomic number of 73 or more is preferably 0.5. -10 atomic percent. The remainder other than the metal atom having an atomic number of 73 or more is indium, oxygen atoms, and inevitable impurities.
The composition of the
For example, when an In—W—O-based metal oxide is employed as the
The target may be mixed with impurities such as an additive (metal oxide, etc.) in an amount equal to or less than the content (% by mass) of tungsten oxide. For example, a metal oxide (such as zinc oxide) other than indium oxide and tungsten oxide may be mixed into the target at a ratio equal to or lower than the content of tungsten oxide as an unintended unavoidable impurity.
その場合、焼結体において、タングステンとインジウムの合計量(原子数)に対するタングステンの含有量(原子数)の比(百分率)は、好ましくは0.5〜10原子%であり、更に好ましくは0.5〜2原子%である。 In that case, in the sintered body, the ratio (percentage) of the content (number of atoms) of tungsten to the total amount (number of atoms) of tungsten and indium is preferably 0.5 to 10 atomic%, more preferably 0. .5 to 2 atomic%.
通常知られた酸化物半導体であるIn−Zn−O系の金属酸化物やIn−Ga−Zn−O系の金属酸化物では、酸化インジウムを「ホスト材料」、酸化亜鉛や酸化ガリウムを「ゲスト材料」とすると、ホスト材料(酸化インジウム)の量に対して、2割〜3割(20〜30%)の量のゲスト材料(酸化亜鉛や酸化ガリウム)が混入されている。 In-Zn-O-based metal oxides and In-Ga-Zn-O-based metal oxides, which are commonly known oxide semiconductors, indium oxide is used as a “host material”, and zinc oxide or gallium oxide is used as a “guest”. As the “material”, a guest material (zinc oxide or gallium oxide) in an amount of 20 to 30% (20 to 30%) is mixed with the amount of the host material (indium oxide).
これに対して、本実施形態の薄膜トランジスタ1の半導体層5は、上述のような焼結体をターゲットとして用いて形成される。そのため、本実施形態の製造方法で製造された薄膜トランジスタ1においては、半導体層5の酸化物半導体は、通常知られた酸化物半導体と比べて、ホスト材料(酸化インジウム)の含有量に対するゲスト材料(酸化タングステン)の含有量の比が、極めて少ないものとなる。
On the other hand, the
また、薄膜トランジスタ1の製造方法においては、プロセスガスとして希ガスと酸素との混合ガスを用いる。希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンが挙げられる。
プロセスガス中の酸素ガスの量(体積比率)は、好ましくは8.5〜12体積%である。In the method for manufacturing the thin film transistor 1, a mixed gas of a rare gas and oxygen is used as a process gas. Examples of the rare gas include helium, neon, argon, krypton, and xenon.
The amount (volume ratio) of oxygen gas in the process gas is preferably 8.5 to 12% by volume.
また、プロセスガスは、水素原子を有する化合物を含まない。ここで、「水素原子を有する化合物を含まない」とは、水(H2O)や水素ガス(H2)など水素原子を有する化合物をプロセスガス中に意図的には混合しないことを意味する。この考え方において、用いるガスや作業環境中に微量に存在する水分や水素ガスなどが、意図せずにプロセスガス中に混入してしまうことは排除しない。Further, the process gas does not include a compound having a hydrogen atom. Here, “not containing a compound having a hydrogen atom” means that a compound having a hydrogen atom such as water (H 2 O) or hydrogen gas (H 2 ) is not intentionally mixed in the process gas. . In this way of thinking, it is not excluded that the gas to be used or moisture or hydrogen gas existing in a minute amount in the work environment is unintentionally mixed in the process gas.
In−Zn−O系の金属酸化物やIn−Ga−Zn−O系の金属酸化物からなる半導体層の製造工程では、上述した局所的な結晶粒の成長を抑制し、良好な成膜を実現するため、プロセスガス中に少量の水を含有させることがある。また、プロセスガス中に水素を含有させることもある。 In the manufacturing process of a semiconductor layer formed of an In—Zn—O-based metal oxide or an In—Ga—Zn—O-based metal oxide, the above-described local crystal grain growth is suppressed, and favorable film formation is achieved. To achieve this, a small amount of water may be included in the process gas. Further, hydrogen may be contained in the process gas.
このような水素原子を含むガスをプロセスガスとして用いてスパッタを行うと、スパッタで形成される膜の内部に水素原子(プロトン)が混入する。半導体層がこのような水素原子を内包していると、トランジスタの駆動時に通電させた電流により、半導体層内でこの水素原子が移動し、半導体層の性質が安定しない。そのため、水素原子を内包した半導体層を有する薄膜トランジスタでは、2つの電極間(ソース−ドレイン)を電流が流れ始める最小のゲート電圧である閾値電圧が変動し、動作が安定しにくい。 When sputtering is performed using such a gas containing hydrogen atoms as a process gas, hydrogen atoms (protons) are mixed into the film formed by sputtering. When the semiconductor layer contains such hydrogen atoms, the hydrogen atoms move in the semiconductor layer due to the current supplied when the transistor is driven, and the properties of the semiconductor layer are not stable. Therefore, in a thin film transistor having a semiconductor layer containing hydrogen atoms, the threshold voltage, which is the minimum gate voltage at which current starts to flow between two electrodes (source-drain), varies, and the operation is difficult to stabilize.
これに対して、本実施形態の薄膜トランジスタの製造方法においては、上述したように、形成される半導体層では、原子番号が73以上の金属原子が内包され、この金属原子が局所的な結晶成長を抑制する。そのため、上記In−Zn−O系の金属酸化物やIn−Ga−Zn−O系の金属酸化物のように、プロセスガスに水を含める必要がない。したがって、本実施形態の薄膜トランジスタの製造方法においては、プロセスガスとして、希ガスと酸素とを含み、水や水素などの水素原子を含むガス成分を含まないガスを用いることができる。 In contrast, in the method for manufacturing the thin film transistor of this embodiment, as described above, the formed semiconductor layer includes metal atoms having an atomic number of 73 or more, and the metal atoms undergo local crystal growth. Suppress. Therefore, unlike the In—Zn—O-based metal oxide and the In—Ga—Zn—O-based metal oxide, it is not necessary to include water in the process gas. Therefore, in the method for manufacturing a thin film transistor of this embodiment, a gas that contains a rare gas and oxygen and does not contain a gas component containing hydrogen atoms such as water and hydrogen can be used as a process gas.
本実施形態の薄膜トランジスタの製造方法においては、発明者の検討により、酸化インジウムと酸化タングステンとを含むターゲットを用いて半導体層を形成する場合、半導体層を構成する金属酸化物をアモルファス膜とするために高温を必要としないことが分かっている。そのため、薄膜トランジスタの製造方法においては、半導体層を形成する工程を、10℃以上100℃以下で行うことで好適に半導体層を形成することができる。さらには、半導体層を形成する工程を、室温で実施するとよい。ここで、「室温で実施」とは、半導体層を形成する工程のために非加熱であり、作業環境の温度調整が不要であることを意味する。 In the method of manufacturing a thin film transistor of this embodiment, when the semiconductor layer is formed using a target including indium oxide and tungsten oxide, the metal oxide constituting the semiconductor layer is an amorphous film, as studied by the inventors. Is known to require no high temperature. Therefore, in the method for manufacturing a thin film transistor, the semiconductor layer can be suitably formed by performing the step of forming the semiconductor layer at 10 ° C. or higher and 100 ° C. or lower. Further, the step of forming the semiconductor layer is preferably performed at room temperature. Here, “implemented at room temperature” means that the semiconductor layer is not heated for the step of forming the semiconductor layer, and the temperature adjustment of the working environment is unnecessary.
本実施形態の薄膜トランジスタの製造方法において採用されるスパッタ法としては、RFスパッタ、ACスパッタ、DCスパッタなど公知のものを用いることができる。 As a sputtering method employed in the method for manufacturing the thin film transistor of this embodiment, a known method such as RF sputtering, AC sputtering, or DC sputtering can be used.
また、ターゲットは、酸化インジウムの粉末と、原子番号が73以上の金属原子の酸化物の粉末と、を用いていれば、これら粉末の混合物の焼結体であってもよく、それぞれの粉末の焼結体であってもよい。それぞれの金属酸化物の粉末毎に焼結体を形成する場合には、複数の焼結体を用いた共スパッタにより半導体層を形成することができる。
本実施形態の薄膜トランジスタの製造方法は、以上のようになっている。Further, the target may be a sintered body of a mixture of these powders as long as it uses indium oxide powder and metal oxide oxide powder having an atomic number of 73 or more. It may be a sintered body. When a sintered body is formed for each metal oxide powder, the semiconductor layer can be formed by co-sputtering using a plurality of sintered bodies.
The manufacturing method of the thin film transistor of this embodiment is as described above.
以上のような構成の薄膜トランジスタによれば、新規な半導体材料を用いることで、特性変化が抑制される。 According to the thin film transistor having the above-described configuration, a change in characteristics is suppressed by using a novel semiconductor material.
また、以上のような構成の半導体装置によれば、特性変化が抑制された薄膜トランジスタを有し、高い信頼性を有する。 Further, according to the semiconductor device having the above-described configuration, the thin film transistor in which the change in characteristics is suppressed has high reliability.
また、以上のような薄膜トランジスタの製造方法によれば、新規な半導体材料を用い、特性変化が抑制された薄膜トランジスタを容易に製造することができる。 Further, according to the method for manufacturing a thin film transistor as described above, a thin film transistor in which a change in characteristics is suppressed can be easily manufactured using a novel semiconductor material.
なお、本実施形態においては、いわゆるボトムゲート型の薄膜トランジスタについて説明したが、本発明はいわゆるトップゲート型の薄膜トランジスタに適用することもできる。 Note that although a so-called bottom-gate thin film transistor has been described in this embodiment, the present invention can also be applied to a so-called top-gate thin film transistor.
また、本実施形態においては、いわゆるトップコンタクト型の薄膜トランジスタについて説明したが、本発明はいわゆるボトムコンタクト型の薄膜トランジスタに適用することもできる。 In the present embodiment, a so-called top contact type thin film transistor has been described. However, the present invention can also be applied to a so-called bottom contact type thin film transistor.
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は斯かる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の要件から逸脱しない範囲において設計要求等に基づき種々変更可能である。 The preferred embodiments according to the present invention have been described above with reference to the accompanying drawings, but it is needless to say that the present invention is not limited to such examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the requirements of the present invention.
以下に本実施形態を実施例により説明するが、本実施形態はこれらの実施例に限定されるものではない。 The present embodiment will be described below by way of examples, but the present embodiment is not limited to these examples.
(実施例1)
本実施例においては、図2に示す薄膜トランジスタ10を作製し、動作確認を行った。
図2に示す薄膜トランジスタ10は、図1に示した薄膜トランジスタ1と同様の構造を有し、図1の薄膜トランジスタ1が有するゲート電極3の代わりに、p型不純物を多量にドープしたSi層8が用いられている。(Example 1)
In this example, the
The
実施例の薄膜トランジスタ10は、以下のように製造した。p型不純物をドープしたSi基板を用い、表面を酸化することで絶縁体層4を形成した。次いで絶縁体層4の表面に後述の方法を用いて半導体層5を形成した。ソース電極6およびドレイン電極7は、半導体層5の表面にマスク蒸着することにより形成した。
The
ソース電極6とドレイン電極7は、金(Au)を形成材料として用い、厚さは40nmであった。また、ソース電極6とドレイン電極7との離間距離(ゲート長)は350μmであり、対向している部分の長さが940μmであった。
The
半導体層5は、スパッタ装置(神港精機社製、STV4321型)を用い、ターゲット材として、IWOターゲット(住友金属鉱山社製)を用いて以下のスパッタ条件でスパッタ法(DCスパッタ)により成膜した。IWOターゲットとして、1質量%の酸化タングステン(WO3)が添加されたIn2O3系のサンプル品を用いた。成膜した半導体層5の厚さは、10nmであった。The
(スパッタ条件)
DC power :50W
真空度 :0.06Pa
プロセスガス流量 :Ar 3sccm/O2 0.5sccm
(sccm:Standard Cubic Centimeter per Minute)
基板温度 :23℃。加熱なし(Sputtering conditions)
DC power: 50W
Degree of vacuum: 0.06 Pa
Process gas flow rate:
(Sccm: Standard Cubic Centimeter per Minute)
Substrate temperature: 23 ° C. Without heating
形成された半導体層の表面の二乗平均平方根粗さを原子間力顕微鏡(SII社製、型番SPI5000、タッピングモード観察)で測定した。表面の二乗平均平方根粗さは0.24nmであった。 The root mean square roughness of the surface of the formed semiconductor layer was measured by an atomic force microscope (manufactured by SII, model number SPI5000, tapping mode observation). The root mean square roughness of the surface was 0.24 nm.
このようにして作製された薄膜トランジスタ10の特性は、評価環境を23℃、暗所、真空中として測定した。図3は、薄膜トランジスタ10の特性を測定した結果を示すグラフであり、図3(a)は伝達特性を示し、図3(b)は出力特性を示す。
The characteristics of the
本実施例で作製された薄膜トランジスタ10では、電界効果移動度が1.18cm2/Vsであった。
また、駆動電流(Ion)とリーク電流(Ioff)との比(Ion/Ioff)が107以上であり、極めてリーク電流が少ないことが分かった。
さらに、閾値電圧は26Vであった。半導体層の成膜条件、膜厚などを変更することにより、半導体層の特性を調整することで、この閾値電圧の調整が可能である。
サブスレッショルド係数(S値)は0.44V/decadeであった。
従って、本実施例の薄膜トランジスタの動作確認ができた。In the
Further, the ratio (Ion / Ioff) between the drive current (Ion) and the leak current (Ioff) was 10 7 or more, and it was found that the leak current was very small.
Furthermore, the threshold voltage was 26V. The threshold voltage can be adjusted by adjusting the characteristics of the semiconductor layer by changing the film formation conditions, the film thickness, and the like of the semiconductor layer.
The subthreshold coefficient (S value) was 0.44 V / decade.
Therefore, the operation of the thin film transistor of this example was confirmed.
また、半導体層5を形成する際にプロセスガス中の酸素分圧を種々の値に調節する以外は、上記の方法と同様にして薄膜トランジスタ10を作製した。そして、半導体層5の導電率を測定した。
図4は、プロセスガス中の酸素分圧と、形成された半導体層5の導電率との関係を示すグラフである。
半導体層5の導電率(σ)と酸素分圧(P(O2))とは以下の関係式で表された。
σ=exp{−449×P(O2)−2.44}
プロセスガス中の酸素分圧が高くなるほど、半導体層5の導電率が低くなることがわかる。プロセスガス中の酸素分圧が0.04Pa超の場合、半導体層5の導電率が10−9S/cm未満となった。プロセスガス中の酸素分圧が0.028Pa未満の場合、半導体層5の導電率が約10−6S/cm以上となった。プロセスガス中の酸素分圧が0.03〜0.038Paの場合、半導体層5の導電率は、約10−8S/cmとなった。
このように、プロセスガス中の酸素分圧を調整することによって、半導体層5を再現性良く形成できることが分かった。In addition, the
FIG. 4 is a graph showing the relationship between the partial pressure of oxygen in the process gas and the conductivity of the formed
The electrical conductivity (σ) and the oxygen partial pressure (P (O 2 )) of the
σ = exp {−449 × P (O 2 ) −2.44}
It can be seen that the higher the oxygen partial pressure in the process gas, the lower the conductivity of the
Thus, it was found that the
(実施例2)
IWOターゲットとして、3質量%又は5質量%の酸化タングステン(WO3)と、酸化インジウム(In2O3)とからなるターゲットを用いる以外は、実施例1と同様にして半導体層5を成膜し、薄膜トランジスタ10を作製した。
薄膜トランジスタ10の電気特性を測定した結果、電界効果移動度が良好な値であり、かつ極めてリーク電流が少ないことが分かった。従って、本実施例の薄膜トランジスタの動作確認ができた。(Example 2)
The
As a result of measuring the electrical characteristics of the
以上の結果から、本実施形態の薄膜トランジスタの動作確認ができ、本実施形態の有用性が確かめられた。 From the above results, the operation of the thin film transistor of this embodiment could be confirmed, and the usefulness of this embodiment was confirmed.
本実施形態の薄膜トランジスタは、特性変化が抑制されている。また本実施形態の薄膜トランジスタの製造方法では、特性変化を防止するために半導体層を保護する必要が無く、工程負荷が小さい。さらにGaを含まないため、ターゲットに係るコストを低減できる。このため、本実施形態は、液晶ディスプレイや有機エレクトロルミネッセンス(Electro Luminescence(EL))ディスプレイのスイッチング素子の製造工程に好ましく適用できる。 In the thin film transistor of this embodiment, the characteristic change is suppressed. Further, in the method for manufacturing the thin film transistor of this embodiment, it is not necessary to protect the semiconductor layer in order to prevent the characteristic change, and the process load is small. Furthermore, since Ga is not included, the cost concerning a target can be reduced. For this reason, this embodiment is preferably applicable to the manufacturing process of the switching element of a liquid crystal display or an organic electroluminescence (Electro Luminescence (EL)) display.
1,10:薄膜トランジスタ、2:基板、3:ゲート電極、4:絶縁体層、5:半導体層、6:ソース電極、7:ドレイン電極、8:Si層、100:半導体装置。 1, 10: thin film transistor, 2: substrate, 3: gate electrode, 4: insulator layer, 5: semiconductor layer, 6: source electrode, 7: drain electrode, 8: Si layer, 100: semiconductor device.
Claims (7)
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備え、
前記半導体層の形成材料が、インジウムと、原子番号が73以上の金属原子と、を含む複合金属酸化物であり、
前記半導体層の表面は、原子間力顕微鏡で測定した二乗平均平方根粗さが1.0nm以下であり、
前記半導体層の厚さは、20nm以下である薄膜トランジスタ。 A source electrode and a drain electrode;
A semiconductor layer provided in contact with the source electrode and the drain electrode;
A gate electrode provided corresponding to a channel between the source electrode and the drain electrode;
An insulator layer provided between the gate electrode and the semiconductor layer,
The semiconductor layer forming material is a complex metal oxide containing indium and a metal atom having an atomic number of 73 or more,
The surface of the semiconductor layer has a root mean square roughness measured with an atomic force microscope of 1.0 nm or less,
A thin film transistor in which the semiconductor layer has a thickness of 20 nm or less.
ターゲットと、プロセスガスと、を用いた物理蒸着法により、インジウムと原子番号が73以上の金属原子とを含む複合金属酸化物からなる半導体層を形成する工程を有し、
前記ターゲットは、酸化インジウムの粉末と、原子番号が73以上の金属原子の酸化物の粉末と、を含む焼結体であり、
前記プロセスガスは、希ガスと酸素との混合ガスであり水素原子を有する化合物を含まない薄膜トランジスタの製造方法。 A method of manufacturing a thin film transistor according to claim 1 or 2,
Forming a semiconductor layer made of a composite metal oxide containing indium and a metal atom having an atomic number of 73 or more by a physical vapor deposition method using a target and a process gas;
The target is a sintered body containing indium oxide powder and metal oxide oxide powder having an atomic number of 73 or more,
The process gas is a method of manufacturing a thin film transistor that is a mixed gas of a rare gas and oxygen and does not include a compound having a hydrogen atom.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014521410A JP5846563B2 (en) | 2012-06-14 | 2013-06-13 | Thin film transistor, thin film transistor manufacturing method, and semiconductor device |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012134940 | 2012-06-14 | ||
JP2012134940 | 2012-06-14 | ||
PCT/JP2013/066384 WO2013187486A1 (en) | 2012-06-14 | 2013-06-13 | Thin-film transistor, method for producing a thin-film transistor, and semiconductor device |
JP2014521410A JP5846563B2 (en) | 2012-06-14 | 2013-06-13 | Thin film transistor, thin film transistor manufacturing method, and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5846563B2 true JP5846563B2 (en) | 2016-01-20 |
JPWO2013187486A1 JPWO2013187486A1 (en) | 2016-02-08 |
Family
ID=49758304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014521410A Active JP5846563B2 (en) | 2012-06-14 | 2013-06-13 | Thin film transistor, thin film transistor manufacturing method, and semiconductor device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5846563B2 (en) |
KR (1) | KR20140071491A (en) |
WO (1) | WO2013187486A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6547273B2 (en) * | 2013-12-26 | 2019-07-24 | 株式会社リコー | p-type oxide semiconductor, composition for producing p-type oxide semiconductor, method for producing p-type oxide semiconductor, semiconductor element, display element, image display device, and system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005292768A (en) * | 2004-03-09 | 2005-10-20 | Idemitsu Kosan Co Ltd | Tft substrate, sputtering target, liquid crystal display device, pixel electrode, transparent electrode, and manufacturing method for tft substrate |
JP2008192721A (en) * | 2007-02-02 | 2008-08-21 | Bridgestone Corp | Thin-film transistor and its manufacturing method |
JP2010080936A (en) * | 2008-08-28 | 2010-04-08 | Canon Inc | Amorphous oxide semiconductor and thin film transistor using the same |
JP2011254003A (en) * | 2010-06-03 | 2011-12-15 | Fujitsu Ltd | Semiconductor device and method for manufacturing the same |
JP2012068597A (en) * | 2010-09-27 | 2012-04-05 | Toshiba Corp | Active matrix organic el display device and driving method therefor |
JP2012074622A (en) * | 2010-09-29 | 2012-04-12 | Bridgestone Corp | Deposition method of amorphous oxide semiconductor and thin film transistor |
-
2013
- 2013-06-13 WO PCT/JP2013/066384 patent/WO2013187486A1/en active Application Filing
- 2013-06-13 KR KR1020147012459A patent/KR20140071491A/en not_active Application Discontinuation
- 2013-06-13 JP JP2014521410A patent/JP5846563B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005292768A (en) * | 2004-03-09 | 2005-10-20 | Idemitsu Kosan Co Ltd | Tft substrate, sputtering target, liquid crystal display device, pixel electrode, transparent electrode, and manufacturing method for tft substrate |
JP2008192721A (en) * | 2007-02-02 | 2008-08-21 | Bridgestone Corp | Thin-film transistor and its manufacturing method |
JP2010080936A (en) * | 2008-08-28 | 2010-04-08 | Canon Inc | Amorphous oxide semiconductor and thin film transistor using the same |
JP2011254003A (en) * | 2010-06-03 | 2011-12-15 | Fujitsu Ltd | Semiconductor device and method for manufacturing the same |
JP2012068597A (en) * | 2010-09-27 | 2012-04-05 | Toshiba Corp | Active matrix organic el display device and driving method therefor |
JP2012074622A (en) * | 2010-09-29 | 2012-04-12 | Bridgestone Corp | Deposition method of amorphous oxide semiconductor and thin film transistor |
Also Published As
Publication number | Publication date |
---|---|
JPWO2013187486A1 (en) | 2016-02-08 |
WO2013187486A1 (en) | 2013-12-19 |
KR20140071491A (en) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6296463B2 (en) | Thin film transistor and manufacturing method thereof | |
KR101035357B1 (en) | Thin film transistor, method of manufacturing the thin film transistor and organic electroluminiscent device having the thin film transistor | |
JP5400019B2 (en) | THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD, AND ORGANIC ELECTROLUMINESCENT DEVICE EQUIPPED WITH THIN FILM TRANSISTOR | |
EP2273540B1 (en) | Method for fabricating field-effect transistor | |
TWI453915B (en) | Thin film transistor | |
US20090134389A1 (en) | Thin film field effect transistor and electroluminescence display using the same | |
US20150111340A1 (en) | Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device | |
JP2009253204A (en) | Field-effect transistor using oxide semiconductor, and its manufacturing method | |
KR20080074889A (en) | Semiconductor thin film and method for manufacturing same, and thin film transistor | |
JP2009231664A (en) | Field-effect transistor, and manufacturing method thereof | |
TW201336086A (en) | Thin-film transistor | |
TWI640098B (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5168599B2 (en) | Thin film transistor manufacturing method | |
JP2011258804A (en) | Field effect transistor and manufacturing method therefor | |
JP5846563B2 (en) | Thin film transistor, thin film transistor manufacturing method, and semiconductor device | |
WO2015115330A1 (en) | Thin-film transistor, oxide semiconductor, and method for producing same | |
JP6308583B2 (en) | Thin film transistor, thin film transistor manufacturing method, and semiconductor device | |
JP2013207100A (en) | Thin-film transistor | |
JP6252903B2 (en) | Thin film transistor and manufacturing method thereof | |
JP6252904B2 (en) | Oxide semiconductor and its production method | |
KR20130029272A (en) | Thin film transistor | |
JP6261125B2 (en) | Oxide thin film transistor and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5846563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |