JP6261125B2 - Oxide thin film transistor and method for manufacturing the same - Google Patents
Oxide thin film transistor and method for manufacturing the same Download PDFInfo
- Publication number
- JP6261125B2 JP6261125B2 JP2014016630A JP2014016630A JP6261125B2 JP 6261125 B2 JP6261125 B2 JP 6261125B2 JP 2014016630 A JP2014016630 A JP 2014016630A JP 2014016630 A JP2014016630 A JP 2014016630A JP 6261125 B2 JP6261125 B2 JP 6261125B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- semiconductor layer
- thin film
- film transistor
- transistor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 116
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 167
- 150000004706 metal oxides Chemical class 0.000 claims description 89
- 229910044991 metal oxide Inorganic materials 0.000 claims description 86
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 54
- 239000001301 oxygen Substances 0.000 claims description 54
- 229910052760 oxygen Inorganic materials 0.000 claims description 54
- 238000000926 separation method Methods 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 229910052735 hafnium Inorganic materials 0.000 claims description 15
- 239000012212 insulator Substances 0.000 claims description 15
- 229910052715 tantalum Inorganic materials 0.000 claims description 15
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 15
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 12
- 229910052727 yttrium Inorganic materials 0.000 claims description 12
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 12
- 229910052726 zirconium Inorganic materials 0.000 claims description 12
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 108091006149 Electron carriers Proteins 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 239000011701 zinc Substances 0.000 claims description 4
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052746 lanthanum Inorganic materials 0.000 claims description 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 3
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 claims description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 173
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 26
- 239000010408 film Substances 0.000 description 26
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical group [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 25
- 229910003437 indium oxide Inorganic materials 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 239000002131 composite material Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 16
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 16
- 229910018557 Si O Inorganic materials 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 14
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 13
- 238000009826 distribution Methods 0.000 description 13
- 229910052757 nitrogen Inorganic materials 0.000 description 13
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 239000000843 powder Substances 0.000 description 8
- 239000011135 tin Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 229910007541 Zn O Inorganic materials 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 229910003077 Ti−O Inorganic materials 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 206010021143 Hypoxia Diseases 0.000 description 5
- 238000005401 electroluminescence Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- -1 polyethylene terephthalate Polymers 0.000 description 5
- 229910006360 Si—O—N Inorganic materials 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 4
- 229910003447 praseodymium oxide Inorganic materials 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 229910052810 boron oxide Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000003795 desorption Methods 0.000 description 3
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 229910052755 nonmetal Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910052688 Gadolinium Inorganic materials 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910002090 carbon oxide Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- MMKQUGHLEMYQSG-UHFFFAOYSA-N oxygen(2-);praseodymium(3+) Chemical compound [O-2].[O-2].[O-2].[Pr+3].[Pr+3] MMKQUGHLEMYQSG-UHFFFAOYSA-N 0.000 description 2
- 229920001748 polybutylene Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 229910004140 HfO Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000011276 addition treatment Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052910 alkali metal silicate Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000085 photoelectron yield spectroscopy Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229910001404 rare earth metal oxide Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- KKEYFWRCBNTPAC-UHFFFAOYSA-L terephthalate(2-) Chemical compound [O-]C(=O)C1=CC=C(C([O-])=O)C=C1 KKEYFWRCBNTPAC-UHFFFAOYSA-L 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、酸化物薄膜トランジスタおよびその製造方法に関するものである。 The present invention relates to an oxide thin film transistor and a method for manufacturing the same.
薄膜トランジスタ（Thin Film Transistor（ＴＦＴ））は、アクティブマトリクス駆動方式を採用する液晶ディスプレイや有機エレクトロルミネッセンス（Electro Luminescence（ＥＬ））ディスプレイのスイッチング素子として数多く利用されている。 Thin film transistors (TFTs) are widely used as switching elements for liquid crystal displays and organic electroluminescence (EL) displays that employ an active matrix drive system.
ＴＦＴとしては、半導体層（チャネル層）にアモルファスシリコンやポリシリコンを用いたものが知られている。近年では、種々の特性向上を図るため、半導体層にＩｎ（インジウム）−Ｚｎ（亜鉛）−Ｏ（ＩＺＯ）系、Ｉｎ−Ｇａ（ガリウム）−Ｚｎ−Ｏ（ＩＧＺＯ）系、あるいはＳｎ（錫）−Ｚｎ−Ｏ（ＳＺＯ）系の金属酸化物を用いたＴＦＴが検討されている（例えば、特許文献１参照）。 As the TFT, a semiconductor layer (channel layer) using amorphous silicon or polysilicon is known. In recent years, in order to improve various characteristics, an In (indium) -Zn (zinc) -O (IZO) system, an In-Ga (gallium) -Zn-O (IGZO) system, or Sn (tin) is used for a semiconductor layer. A TFT using a -Zn-O (SZO) -based metal oxide has been studied (for example, see Patent Document 1).
このような薄膜トランジスタはｎ型伝導であり、アモルファスシリコンやポリシリコンよりも高いチャネル移動度を示すことから、高精細なディスプレイや大画面のディスプレイのスイッチング素子として好適に用いることができる。ｎ型伝導のメカニズムは諸説あるが、主に、酸化インジウム構造への酸素脱離により酸素欠損が導入され、その結果、電荷を生成して半導体層として働くと言われている。また、金属酸化物を形成材料とする半導体層には、原理上ｐ型伝導を示さないためにｏｆｆ電流がきわめて小さくなることから、薄膜トランジスタを用いると消費電力を低減できるという利点を有する。 Such a thin film transistor has n-type conductivity and exhibits higher channel mobility than amorphous silicon or polysilicon, and thus can be suitably used as a switching element for a high-definition display or a large-screen display. Although there are various theories about the mechanism of n-type conduction, it is said that oxygen vacancies are mainly introduced by desorption of oxygen to the indium oxide structure, and as a result, charge is generated to serve as a semiconductor layer. In addition, since a semiconductor layer made of a metal oxide does not exhibit p-type conduction in principle and has a very small off current, the use of a thin film transistor has an advantage that power consumption can be reduced.
また、薄膜トランジスタの半導体層を構成する金属酸化物としてＩＺＯやＩＧＺＯに代わって、錫、チタン、タングステンのいずれかをドープした酸化インジウムを用いることが提案されている（例えば、特許文献２参照）。 In addition, it has been proposed to use indium oxide doped with any of tin, titanium, and tungsten in place of IZO and IGZO as a metal oxide constituting a semiconductor layer of a thin film transistor (see, for example, Patent Document 2).
さらに、これらの薄膜トランジスタの半導体層において、各種金属や窒素等の元素に厚み方向の濃度勾配を持たせることも提案されている（例えば、特許文献３から６参照）。 Furthermore, it has also been proposed that various semiconductor elements such as nitrogen and nitrogen have a concentration gradient in the thickness direction in the semiconductor layers of these thin film transistors (see, for example, Patent Documents 3 to 6).
薄膜トランジスタは、上述のように液晶ディスプレイや有機エレクトロルミネッセンスディスプレイのスイッチング素子として好ましく用いられることから、その使用において比較的高強度の可視光が照射される。そのうち比較的短波長（高エネルギー）の成分、例えば波長４２０ｎｍ（２．９５ｅＶ）の光照射によって、薄膜トランジスタのしきい値電圧がシフトするなど特性が劣化する場合があり、実用上その抑制が求められている。さらに、薄膜トランジスタにおいては、ソース電極及び／又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低いこと、並びに電子移動度が高く、ゲート制御性に優れることが望ましく、これらの特性に優れることも求められている。 Since the thin film transistor is preferably used as a switching element of a liquid crystal display or an organic electroluminescence display as described above, visible light having a relatively high intensity is irradiated in its use. Among them, characteristics of relatively short wavelength (high energy) components, for example, light irradiation with a wavelength of 420 nm (2.95 eV) may deteriorate characteristics such as a shift in threshold voltage of a thin film transistor. ing. Further, in the thin film transistor, it is desirable that the contact resistance at the interface between the source electrode and / or drain electrode and the semiconductor layer is low, that the electron mobility is high, and that the gate controllability is excellent, and that these characteristics are also excellent. It has been.
本発明は、このような事情に鑑みてなされたものであって、半導体層（チャネル層）に酸素欠損が導入されることで電子キャリアを生成できる第１金属酸化物に、酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな第２酸化物を添加した複合金属酸化物を用いた薄膜トランジスタであって、光照射による特性劣化の抑制と、低コンタクト抵抗、及び優れたゲート制御性とを両立した薄膜トランジスタおよびその製造方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and the first metal oxide capable of generating electron carriers by introducing oxygen vacancies into the semiconductor layer (channel layer) has oxygen separation energy. A thin film transistor using a composite metal oxide to which a second oxide greater by 200 kJ / mol or more than the oxygen separation energy of the first metal oxide is added, suppressing deterioration in characteristics due to light irradiation, low contact resistance, Another object of the present invention is to provide a thin film transistor and a method for manufacturing the same that are compatible with excellent gate controllability.
本発明者は鋭意検討の結果、上記第２酸化物（ＸＯｘ）を構成する元素Ｘのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素Ｘ１の濃度が、前記半導体層の厚み方向の中央部において極大値を示す薄膜トランジスタが、上記課題を解決することを見出し、本発明に至った。
すなわち本願第１発明は、
［１］ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第１金属酸化物に、酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな第２酸化物（ＸＯｘ）を添加した複合金属酸化物で形成され、
前記第２酸化物を構成する元素Ｘのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素Ｘ１の濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタに関する。
As a result of intensive studies, the present inventor has at least one element X selected from the group consisting of silicon, tantalum, zirconium, hafnium, aluminum, yttrium and rare earth elements among the elements X constituting the second oxide (XOx). It has been found that a thin film transistor in which the concentration of 1 exhibits a maximum value in the central portion in the thickness direction of the semiconductor layer solves the above-mentioned problems, and has led to the present invention.
That is, the first invention of the present application is
[1] a source electrode and a drain electrode;
A semiconductor layer provided in contact with the source electrode and the drain electrode;
A gate electrode provided corresponding to a channel between the source electrode and the drain electrode;
A thin film transistor having an insulator layer provided between the gate electrode and the semiconductor layer,
The semiconductor layer has a second metal oxide that can generate electron carriers by introducing oxygen vacancies, and the second energy of oxygen is 200 kJ / mol or more higher than that of the first metal oxide. Formed of a complex metal oxide to which an oxide (XOx) is added,
Among the elements X constituting the second oxide, the concentration of at least one element X 1 selected from the group consisting of silicon, tantalum, zirconium, hafnium, aluminum, yttrium, and rare earth elements is in the thickness direction of the semiconductor layer. The present invention relates to the above-described thin film transistor, which exhibits a maximum value at the center.
また、下記［２］は、本願第１発明の好ましい一実施形態である
［２］前記元素Ｘ１の濃度が、前記半導体層の厚み方向の中央部において最大値を示す、上記［１］に記載の薄膜トランジスタ。
The following [2] is a preferred embodiment of the first invention of the present application. [2] In the above [1], the concentration of the element X 1 shows a maximum value in the central portion in the thickness direction of the semiconductor layer. The thin film transistor described.
本願第２発明は、
［３］ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第１金属酸化物に、酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな第２酸化物（ＸＯｘ）を添加した複合金属酸化物で形成され、
前記第２酸化物を構成する元素Ｘのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素のいずれにも該当しない少なくとも一種の元素Ｘ２の濃度が、前記半導体層の厚み方向の中央部において極小値を示す、上記薄膜トランジスタに関する。
The second invention of the present application is
[3] a source electrode and a drain electrode;
A semiconductor layer provided in contact with the source electrode and the drain electrode;
A gate electrode provided corresponding to a channel between the source electrode and the drain electrode;
A thin film transistor having an insulator layer provided between the gate electrode and the semiconductor layer,
The semiconductor layer has a second metal oxide that can generate electron carriers by introducing oxygen vacancies, and the second energy of oxygen is 200 kJ / mol or more higher than that of the first metal oxide. Formed of a complex metal oxide to which an oxide (XOx) is added,
Among the elements X constituting the second oxide, the concentration of at least one element X 2 that does not correspond to any of silicon, tantalum, zirconium, hafnium, aluminum, yttrium, and rare earth elements is in the thickness direction of the semiconductor layer. The present invention relates to the above-described thin film transistor that exhibits a minimum value in the center.
また、下記［４］は、本願第２発明の好ましい一実施形態である
［４］前記元素Ｘ２の濃度が、前記半導体層の厚み方向の中央部において最小値を示す、上記［３］に記載の薄膜トランジスタ。
本願第３発明は、
［５］ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第１金属酸化物に、酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな第２酸化物（ＸＯｘ）を添加した複合金属酸化物で形成され、
前記半導体層が、更に窒素を含有し、窒素の濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタに関する。
また、下記［６］から［１７］は、それぞれ本発明の好ましい一実施形態である
［６］
前記第２酸化物の酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２５５ｋＪ／ｍｏｌ以上大きい、上記［１］から［５］のいずれか一項に記載の薄膜トランジスタ。
［７］
前記第１金属酸化物は、インジウム、ガリウム、亜鉛、および錫からなる群から選択された少なくとも一つの金属の酸化物である、上記［１］から［５］のいずれか一項に記載の薄膜トランジスタ。
［８］
前記第２酸化物は、ジルコニウム（Ｚｒ）、およびプラセオジム（Ｐｒ）からなる群から選択された少なくとも一つの金属の酸化物である、上記［１］から［５］のいずれか一項に記載の薄膜トランジスタ。
［９］
前記第２酸化物は、ケイ素（Ｓｉ）、タンタル（Ｔａ）、ランタン（Ｌａ）、およびハフニウム（Ｈｆ）からなる群から選択された少なくとも一つの酸化物である、上記［６］に記載の薄膜トランジスタ。
［１０］
前記半導体層における前記第２酸化物の含有量が０より大きく５０重量％以下である、上記［１］から［９］の何れかに記載の薄膜トランジスタ。
［１１］
前記半導体層における前記第２酸化物の含有量が０より大きく５重量％以下である、上記［１］から［１０］の何れかに記載の薄膜トランジスタ。
［１２］
前記半導体層が非晶質である、上記［１］から［１１］の何れかに記載の薄膜トランジスタ。
［１３］
前記半導体層の厚さが５ｎｍ以上かつ２０ｎｍ以下の範囲である、上記［１］から［１２］の何れかに記載の薄膜トランジスタ。
［１４］
前記第２酸化物が、ボロン（Ｂ）および炭素（Ｃ）からなる群から選択された少なくとも一つの元素の酸化物である、上記［１］から［５］のいずれか１項に記載の薄膜トランジスタ。
［１５］
前記半導体層中のボロン（Ｂ）および炭素（Ｃ）の含有量が０より大きく１０重量％以下である、上記［１４］に記載の薄膜トランジスタ。
［１６］
前記半導体層が１０℃以上４００℃以下の温度で形成される、
上記［１］から［１５］の何れか１項に記載の薄膜トランジスタの製造方法。
［１７］
前記半導体層が１０℃以上２００℃以下の温度で形成される、上記［１６］に記載の薄膜トランジスタの製造方法。
［１８］
上記［１］から［１５］のいずれか１項に記載の薄膜トランジスタを有する装置。
［１９］
液晶ディスプレイ又は有機ＥＬディスプレイである、上記［１８］に記載の装置。
The following [4] is a preferred embodiment of the second invention of the present application [4] In the above [3], the concentration of the element X 2 shows a minimum value in the central portion in the thickness direction of the semiconductor layer. The thin film transistor described.
The third invention of the present application is
[5] a source electrode and a drain electrode;
A semiconductor layer provided in contact with the source electrode and the drain electrode;
A gate electrode provided corresponding to a channel between the source electrode and the drain electrode;
A thin film transistor having an insulator layer provided between the gate electrode and the semiconductor layer,
The semiconductor layer has a second metal oxide that can generate electron carriers by introducing oxygen vacancies, and the second energy of oxygen is 200 kJ / mol or more higher than that of the first metal oxide. Formed of a complex metal oxide to which an oxide (XOx) is added,
The said thin film transistor is related with the said thin-film transistor in which the said semiconductor layer contains nitrogen further, and the density | concentration of nitrogen shows the maximum value in the center part of the thickness direction of the said semiconductor layer.
[6] to [17] below are preferred embodiments of the present invention [6].
The thin film transistor according to any one of [1] to [5], wherein the oxygen separation energy of the second oxide is greater than or equal to 255 kJ / mol than the oxygen separation energy of the first metal oxide.
[7]
The thin film transistor according to any one of [1] to [5], wherein the first metal oxide is an oxide of at least one metal selected from the group consisting of indium, gallium, zinc, and tin. .
[8]
The second oxide according to any one of [1] to [5], wherein the second oxide is an oxide of at least one metal selected from the group consisting of zirconium (Zr) and praseodymium (Pr). Thin film transistor.
[9]
The thin film transistor according to [6], wherein the second oxide is at least one oxide selected from the group consisting of silicon (Si), tantalum (Ta), lanthanum (La), and hafnium (Hf). .
[10]
The thin film transistor according to any one of [1] to [9], wherein the content of the second oxide in the semiconductor layer is greater than 0 and equal to or less than 50% by weight.
[11]
The thin film transistor according to any one of [1] to [10], wherein the content of the second oxide in the semiconductor layer is greater than 0 and 5% by weight or less.
[12]
The thin film transistor according to any one of [1] to [11], wherein the semiconductor layer is amorphous.
[13]
The thin film transistor according to any one of [1] to [12], wherein the thickness of the semiconductor layer is in the range of 5 nm to 20 nm.
[14]
The thin film transistor according to any one of [1] to [5], wherein the second oxide is an oxide of at least one element selected from the group consisting of boron (B) and carbon (C). .
[15]
The thin film transistor according to the above [14], wherein the content of boron (B) and carbon (C) in the semiconductor layer is greater than 0 and 10% by weight or less.
[16]
The semiconductor layer is formed at a temperature of 10 ° C. or higher and 400 ° C. or lower;
The method for producing a thin film transistor according to any one of [1] to [15] above.
[17]
The method for producing a thin film transistor according to [16], wherein the semiconductor layer is formed at a temperature of 10 ° C. or higher and 200 ° C. or lower.
[18]
The apparatus which has a thin-film transistor of any one of said [1] to [15].
[19]
The device according to [18], which is a liquid crystal display or an organic EL display.
本発明によれば、光照射によるしきい値電流のシフト等の特性劣化が抑制され、ソース電極及び／又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという、実用上好ましい特性を高いレベルで兼ね備えた薄膜トランジスタ、およびその製造方法が実現される。 According to the present invention, characteristic degradation such as threshold current shift due to light irradiation is suppressed, contact resistance at the interface between the source electrode and / or drain electrode and the semiconductor layer is low, and electron mobility is high, and gate control is performed. Thus, a thin film transistor having a high level of practically preferable characteristics of excellent properties and a method for manufacturing the same are realized.
以下、図を参照しながら、本発明の実施形態に係る薄膜トランジスタおよび薄膜トランジスタの製造方法について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてあり、実寸やその比率とは必ずしも一致しない。 Hereinafter, a thin film transistor and a method of manufacturing the thin film transistor according to an embodiment of the present invention will be described with reference to the drawings. In all the following drawings, in order to make the drawings easy to see, the dimensions and ratios of the constituent elements are appropriately changed, and the actual dimensions and the ratios do not necessarily match.
本願第１発明の薄膜トランジスタは、
ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第１金属酸化物に、酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな第２酸化物（ＸＯｘ）を添加した複合金属酸化物で形成され、
前記第２酸化物を構成する元素Ｘのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素Ｘ１の濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタである。
ここで、上記特定の元素Ｘ１の濃度は、上記半導体層の厚み方向において連続的にかつ実質的に変動しており、すなわち上記元素Ｘ１は、半導体層の厚み方向に濃度勾配を有している。より具体的には、元素Ｘ１の濃度は、半導体層の厚み方向の中央部において極大値、すなわち少なくとも１のピークを示す。ここで、「中央部」とは、上記半導体層の両界面（通常は、ソース電極及びドレイン電極側の層間絶縁膜と接する界面、及びゲート電極側の絶縁体層と接する界面）のいずれからも、２ｎｍ以上、又は半導体層の厚みの５％以上離れている箇所をいう。
The thin film transistor of the first invention of this application is:
A source electrode and a drain electrode;
A semiconductor layer provided in contact with the source electrode and the drain electrode;
A gate electrode provided corresponding to a channel between the source electrode and the drain electrode;
A thin film transistor having an insulator layer provided between the gate electrode and the semiconductor layer,
The semiconductor layer has a second metal oxide that can generate electron carriers by introducing oxygen vacancies, and the second energy of oxygen is 200 kJ / mol or more higher than that of the first metal oxide. Formed of a complex metal oxide to which an oxide (XOx) is added,
Among the elements X constituting the second oxide, the concentration of at least one element X 1 selected from the group consisting of silicon, tantalum, zirconium, hafnium, aluminum, yttrium, and rare earth elements is in the thickness direction of the semiconductor layer. The thin film transistor having a maximum value in the center.
Here, the concentration of the specific element X 1 is in the thickness direction of the semiconductor layer is continuously and substantially change, that is, the element X 1 is a concentration gradient in the thickness direction of the semiconductor layer ing. More specifically, the concentration of the element X 1 shows a maximum value, that is, at least one peak in the central portion in the thickness direction of the semiconductor layer. Here, the “central portion” refers to both the interfaces of the semiconductor layer (usually, the interface in contact with the interlayer insulating film on the source electrode and drain electrode side and the interface in contact with the insulator layer on the gate electrode side). It refers to a location 2 nm or more, or 5% or more of the thickness of the semiconductor layer.
好ましくは、上記少なくとも一種の元素Ｘ１の濃度は、前記半導体層の厚み方向の中央部において最大値を示す。すなわち、半導体層の厚み方向の中央部のいずれかの場所における元素Ｘ１の濃度は、半導体層のいずれの箇所における元素Ｘ１の濃度よりも高いことが好ましい。 Preferably, the at least one concentration of the element X 1 represents the maximum value in the central portion in the thickness direction of the semiconductor layer. That is, the concentration of the element X 1 in any location of the central portion in the thickness direction of the semiconductor layer is preferably higher than the concentration of the element X 1 in any position of the semiconductor layer.
本願第１発明においては、元素Ｘ１の濃度が、前記半導体層の厚み方向の中央部において極大値を示すことにより、光照射によるしきい値電流のシフト等の特性劣化が抑制され、ソース電極及び／又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという、顕著な技術的効果が実現される。 In the first invention, the concentration of the element X 1 is, by indicating a maximum value in the central portion in the thickness direction of the semiconductor layer, characteristic deterioration such as a shift in the threshold current due to light irradiation can be suppressed, the source electrode And / or a remarkable technical effect that the contact resistance at the interface between the drain electrode and the semiconductor layer is low, the electron mobility is high, and the gate controllability is excellent is realized.
本願第１発明の薄膜トランジスタは、半導体層を１０℃以上４００℃以下で形成する工程を有する製造方法によって製造することが好ましい。 The thin film transistor of the first invention of the present application is preferably manufactured by a manufacturing method including a step of forming the semiconductor layer at 10 ° C. or higher and 400 ° C. or lower.
図１は本願第１発明の好ましい一実施形態に係る薄膜トランジスタ１０の概略断面図である。基板２０は、公知の形成材料で形成されたものを用いることができ、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ケイ酸アルカリ系ガラス、石英ガラス、窒化ケイ素などを形成材料とする無機基板；シリコン基板；表面が絶縁処理された金属基板；アクリル樹脂、ポリカーボネート樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）などのポリエステル樹脂などを形成材料とする樹脂基板；紙製の基板などの種々のものを用いることができる。また、これらの材料を複数組み合わせた複合材料を形成材料とする基板であっても構わない。基板２０の厚さは、設計に応じて適宜設定することができる。 FIG. 1 is a schematic cross-sectional view of a thin film transistor 10 according to a preferred embodiment of the first invention of the present application. As the substrate 20, a substrate formed of a known forming material can be used, and any of those having optical transparency and those having no optical transparency can be used. For example, an inorganic substrate made of alkali silicate glass, quartz glass, silicon nitride, or the like; a silicon substrate; a metal substrate whose surface is insulated; acrylic resin, polycarbonate resin, PET (polyethylene terephthalate), or PBT (polybutylene) Various substrates such as a resin substrate made of a polyester resin such as terephthalate) or a paper substrate can be used. Further, the substrate may be a composite material formed by combining a plurality of these materials. The thickness of the substrate 20 can be appropriately set according to the design.
本実施形態の薄膜トランジスタ１０は、いわゆるボトムゲート型のトランジスタである。薄膜トランジスタ１０は、基板２０上に設けられたゲート電極３０と、ゲート電極３０を覆って設けられた絶縁体層４０と、絶縁体層４０の上面に設けられた半導体層５０と、半導体層５０の上面において半導体層５０に接して設けられたソース電極６０およびドレイン電極７０、並びに層間絶縁膜８０を有している。ゲート電極３０は、半導体層５０のチャネル領域に対応させて（チャネル領域と平面的に重なる位置に）設けられている。また、半導体層５０は、酸素欠損が導入されることで電子キャリアを生成できる第１金属酸化物へ第２酸化物（ＸＯｘ）を添加した複合金属酸化物から構成されている。なお、当然のことであるが、本発明の作用効果にはなはだしい悪影響が出ない限り、半導体層に第２酸化物以外の成分や不可避の不純物が含まれていてもよい。 The thin film transistor 10 of the present embodiment is a so-called bottom gate type transistor. The thin film transistor 10 includes a gate electrode 30 provided on the substrate 20, an insulator layer 40 provided to cover the gate electrode 30, a semiconductor layer 50 provided on the upper surface of the insulator layer 40, A source electrode 60 and a drain electrode 70 provided in contact with the semiconductor layer 50 on the upper surface, and an interlayer insulating film 80 are provided. The gate electrode 30 is provided corresponding to the channel region of the semiconductor layer 50 (at a position overlapping the channel region in a plan view). The semiconductor layer 50 is composed of a composite metal oxide obtained by adding a second oxide (XOx) to a first metal oxide capable of generating electron carriers by introducing oxygen vacancies. As a matter of course, the semiconductor layer may contain components other than the second oxide and inevitable impurities as long as the adverse effects of the present invention are not adversely affected.
ゲート電極３０、ソース電極６０、及びドレイン電極７０は、それぞれ通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）などの金属材料やこれらの合金、インジウムスズ酸化物（Indium Tin Oxide、ＩＴＯ）、酸化亜鉛（ＺｎＯ）などの導電性酸化物を挙げることができる。また、これらの電極は、例えば表面を金属材料でめっきすることにより２層以上の積層構造を形成していてもよい。 As the gate electrode 30, the source electrode 60, and the drain electrode 70, those formed of a generally known material can be used. Examples of the material for forming these electrodes include aluminum (Al), gold (Au), silver (Ag), copper (Cu), nickel (Ni), molybdenum (Mo), tantalum (Ta), and tungsten (W). Examples thereof include metal materials such as these, alloys thereof, and conductive oxides such as indium tin oxide (ITO) and zinc oxide (ZnO). Moreover, these electrodes may form the laminated structure of two or more layers, for example by plating the surface with a metal material.
ゲート電極３０、ソース電極６０、及びドレイン電極７０は、同じ形成材料で形成されたものであってもよく、異なる形成材料で形成されたものであってもよい。製造が容易となることから、ソース電極６０とドレイン電極７０とは同じ形成材料であることが好ましい。 The gate electrode 30, the source electrode 60, and the drain electrode 70 may be formed of the same forming material or may be formed of different forming materials. Since manufacture becomes easy, it is preferable that the source electrode 60 and the drain electrode 70 are the same formation material.
絶縁体層４０は、絶縁性を有し、ゲート電極３０と、ソース電極６０およびドレイン電極７０との間を電気的に絶縁することが可能であれば、無機材料および有機材料のいずれを用いて形成してもよい。無機材料としては、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、ＨｆＯ２などの通常知られた絶縁性の酸化物、窒化物、酸窒化物を挙げることができる。有機材料としては、例えば、アクリル樹脂、エポキシ樹脂、シリコン樹脂、フッ素系樹脂などを挙げることができる。有機材料としては、製造や加工が容易であることから、光硬化型の樹脂材料であることが好ましい。 The insulator layer 40 has an insulating property, and any of an inorganic material and an organic material can be used as long as it can electrically insulate the gate electrode 30 from the source electrode 60 and the drain electrode 70. It may be formed. Examples of the inorganic material include normally known insulating oxides such as SiO 2 , SiN x , SiON, Al 2 O 3 , and HfO 2 , nitrides, and oxynitrides. Examples of the organic material include acrylic resin, epoxy resin, silicon resin, and fluorine resin. The organic material is preferably a photocurable resin material because it is easy to manufacture and process.
半導体層５０は、酸素欠損が導入されることで電子キャリアを生成できる第１金属酸化物と、酸素とのかい離エネルギーが第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きい第２酸化物とを含む複合酸化物で形成される。第１金属酸化物は、好ましくは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および錫（Ｓｎ）からなる群から選択された少なくとも１つを含む金属酸化物であり、第２酸化物は、好ましくはジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ）、それ以外の希土類元素、アルミニウム（Ａｌ）、ボロン（Ｂ）および炭素（Ｃ）からなる群から選択された少なくとも１つを含む酸化物である。
好ましくは、第１酸化物の元素がＩｎである場合、第２酸化物の元素は、Ｚｒ、Ｐｒ、Ｓｉ、Ｔｉ、Ｗ、Ｔａ、Ｌａ、Ｈｆ、Ｂ、Ｃからなる群から選択された少なくとも１つであり、第１酸化物の元素がＳｎである場合、第２酸化物の元素は、Ｓｃ、Ｔｉ、Ｗ、Ｎｄ、Ｇｄからなる群から選択された少なくとも１つの元素である。
The semiconductor layer 50 includes a second metal oxide having energy greater than that of the first metal oxide that can generate electron carriers by introducing oxygen vacancies by 200 kJ / mol or more. It is formed of a complex oxide containing an oxide. The first metal oxide is preferably a metal oxide including at least one selected from the group consisting of indium (In), gallium (Ga), zinc (Zn), and tin (Sn), and the second The oxide is preferably zirconium (Zr), silicon (Si), titanium (Ti), tungsten (W), tantalum (Ta), hafnium (Hf), scandium (Sc), yttrium (Y), lanthanum (La). Oxide containing at least one selected from the group consisting of praseodymium (Pr), neodymium (Nd), gadolinium (Gd), other rare earth elements, aluminum (Al), boron (B), and carbon (C) It is.
Preferably, when the element of the first oxide is In, the element of the second oxide is at least selected from the group consisting of Zr, Pr, Si, Ti, W, Ta, La, Hf, B, and C. In the case where the element of the first oxide is Sn and the element of the first oxide is Sn, the element of the second oxide is at least one element selected from the group consisting of Sc, Ti, W, Nd, and Gd.
第１金属酸化物として酸化インジウム（Ｉｎ２Ｏ３）を用いた場合、酸化インジウムの酸素のかい離エネルギーは３４６±３０ｋＪ／ｍｏｌと小さいので、酸化インジウムから酸素が容易に脱離して酸素欠損を生成しやすい。しかし、酸素欠損量が大きくなりすぎると半導体的な性質から金属的な性質へ変わって半導体層として適さなくなる。この問題を解決すべく、酸化インジウムの酸素欠損量を制御するため酸化インジウムの酸素のかい離エネルギーより２００ｋＪ／ｍｏｌ／以上大きな酸素のかい離エネルギーを有する第２酸化物（ＸＯｘ）、より具体的には金属酸化物である第２金属酸化物あるいは後述するように同等の非金属元素酸化物を添加すればよい。第２酸化物の酸素のかい離エネルギーは、上記で規定するものよりも更に大きいことが好ましく、酸素のかい離エネルギーが７２５ｋＪ／ｍｏｌ以上、より好ましくは７８０ｋＪ／ｍｏｌ以上の酸化物を第２酸化物として用いると、酸化インジウムの酸素欠損量の制御が容易となるので望ましい。なお、第１金属酸化物として酸化インジウム以外の物質まで一般化した場合には、上述のように第２酸化物としてはその酸素かい離エネルギーが第１金属酸化物に比べて２００ｋＪ／ｍｏｌ以上、より好ましくは２５５ｋＪ／ｍｏｌ以上大きいものを使用すればよい。本実施形態では第２酸化物として好ましくは金属酸化物を使用するが、具体的に好適な金属酸化物としては、酸素のかい離エネルギーが７８０ｋＪ／ｍｏｌ以上の酸化物をまとめた表１および酸素のかい離エネルギーが７２５ｋＪ／ｍｏｌ以上かつ７８０ｋＪ／ｍｏｌ以下の金属酸化物をまとめた表２に示すように、酸化ジルコニウム（Ｚｒ−Ｏ）、酸化プラセオジム（Ｐｒ−Ｏ）、酸化ランタン（Ｌａ−Ｏ）、酸化タンタル（Ｔａ−Ｏ）、および酸化ハフニウム（Ｈｆ−Ｏ）が挙げられるが、これらには限定されない。また、同じく表１記載の酸化ケイ素（Ｓｉ−Ｏ）も、第２酸化物として好ましい。 When indium oxide (In 2 O 3 ) is used as the first metal oxide, the oxygen separation energy of indium oxide is as small as 346 ± 30 kJ / mol, so oxygen is easily desorbed from indium oxide to generate oxygen vacancies. It's easy to do. However, if the amount of oxygen vacancies becomes too large, it changes from semiconducting properties to metallic properties, making it unsuitable as a semiconductor layer. In order to solve this problem, in order to control the oxygen deficiency of indium oxide, a second oxide (XO x ) having an oxygen separation energy of 200 kJ / mol / greater than the oxygen separation energy of indium oxide, more specifically, The second metal oxide, which is a metal oxide, or an equivalent nonmetallic element oxide as described later may be added. The oxygen separation energy of the second oxide is preferably larger than that specified above, and an oxide having an oxygen separation energy of 725 kJ / mol or more, more preferably 780 kJ / mol or more is used as the second oxide. When used, it is preferable because the oxygen deficiency of indium oxide can be easily controlled. In addition, when materials other than indium oxide are generalized as the first metal oxide, as described above, the oxygen separation energy of the second oxide is 200 kJ / mol or more as compared with the first metal oxide. Preferably a thing larger than 255 kJ / mol may be used. In the present embodiment, a metal oxide is preferably used as the second oxide, but as a particularly suitable metal oxide, an oxide having an oxygen separation energy of 780 kJ / mol or more is summarized in Table 1 and oxygen. As shown in Table 2, which summarizes metal oxides having a separation energy of 725 kJ / mol or more and 780 kJ / mol or less, zirconium oxide (Zr—O), praseodymium oxide (Pr—O), lanthanum oxide (La—O), Examples include, but are not limited to, tantalum oxide (Ta—O) and hafnium oxide (Hf—O). Similarly, silicon oxide (Si-O) shown in Table 1 is also preferable as the second oxide.
本実施形態において第１金属酸化物を適した酸素欠損量を有する半導体層とするために添加する第２酸化物としては、特に好ましくは、表１に示した７８０ｋＪ／ｍｏｌ以上の第２酸化物がより好ましい。具体的には、酸化ランタン（Ｌａ−Ｏ）、酸化ケイ素（Ｓｉ−Ｏ）、酸化タンタル（Ｔａ−Ｏ）、および酸化ハフニウム（Ｈｆ−Ｏ）が挙げられる。 In the present embodiment, the second oxide added to make the first metal oxide a semiconductor layer having an appropriate oxygen deficiency is particularly preferably a second oxide of 780 kJ / mol or more shown in Table 1. Is more preferable. Specifically, lanthanum oxide (La—O), silicon oxide (Si—O), tantalum oxide (Ta—O), and hafnium oxide (Hf—O) can be given.
また、第１金属酸化物を適した酸素欠損量を有する半導体層とするために第１金属酸化物へ添加する第２酸化物の含有量には特に制限はないが、０より大きく５０重量％以下の範囲にするとよい。特に、第１金属酸化物へ添加する第２酸化物の含有量を０より大きく５重量％以下の範囲にすると、２００℃以下の低温度で作製できるなどの点で、実用上好ましい。 Further, the content of the second oxide added to the first metal oxide in order to make the first metal oxide a semiconductor layer having a suitable oxygen deficiency is not particularly limited, but is larger than 0 and 50% by weight. The following range is recommended. In particular, when the content of the second oxide added to the first metal oxide is in the range of more than 0 and 5% by weight or less, it is practically preferable in that it can be produced at a low temperature of 200 ° C. or less.
Ｉｎ−Ｚｎ−Ｏ系やＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物では、半導体層の形成時に多結晶状になりやすい。そのため、通常知られた薄膜トランジスタでは、半導体層に含まれる結晶粒に起因して、半導体層の表面が平坦にはならない。また、通常知られた酸化膜トランジスタの半導体層は、このような結晶粒に起因して、面方向の電気伝導度が低下してしまう。したがって、半導体層５０の表面の平坦化及び高い電気伝導度を得るためには、半導体層は非晶質構造であることが好ましい。 In-Zn-O-based and In-Ga-Zn-O-based metal oxides tend to be polycrystalline when a semiconductor layer is formed. Therefore, in a generally known thin film transistor, the surface of the semiconductor layer does not become flat due to crystal grains contained in the semiconductor layer. In addition, the normally known semiconductor layer of an oxide film transistor has a reduced electrical conductivity in the plane direction due to such crystal grains. Therefore, in order to obtain planarization of the surface of the semiconductor layer 50 and high electrical conductivity, the semiconductor layer preferably has an amorphous structure.
また、半導体層５０の厚みには特に制限はないが、５ｎｍ以上かつ２０ｎｍ以下の範囲であることがより好ましい。なお、本実施形態において、半導体層５０の厚さは、半導体層５を形成したスパッタチャンバー内に、膜厚校正を主目的として配置された水晶発振式膜厚計を用いて測定することができる。 Moreover, there is no restriction | limiting in particular in the thickness of the semiconductor layer 50, However, It is more preferable that it is the range of 5 to 20 nm. In the present embodiment, the thickness of the semiconductor layer 50 can be measured by using a crystal oscillation type film thickness meter arranged mainly for film thickness calibration in the sputtering chamber in which the semiconductor layer 5 is formed. .
なお、半導体層５０を構成する複合金属酸化物は第１金属酸化物に第２酸化物として金属酸化物を添加したものには限定されず、第１金属酸化物に比べてかい離エネルギーが２００ｋＪ／ｍｏｌ以上大きな非金属酸化物を添加してもよい。具体的には、複合金属酸化物は、例えばボロン（Ｂ）および炭素（Ｃ）のうち少なくとも一つの元素の酸化物を添加したものであっても良い（すなわち、本願では「複合金属酸化物」を「金属酸化物に酸素のとのかい離エネルギーが所定値以上大きな元素を複合させた酸化物」という意味で使用していることに注意されたい）。これは、Ｂ−Ｏ結合の酸素かい離エネルギーが８０９ｋＪ／ｍｏｌおよびＣ−Ｏ結合の酸素かい離エネルギーが１０７６．３８±０．６７ｋＪ／ｍｏｌと大きいために、第１金属酸化物へ導入する酸素欠損量を容易に制御することができるからである。 In addition, the composite metal oxide which comprises the semiconductor layer 50 is not limited to what added the metal oxide as a 2nd oxide to the 1st metal oxide, and the separation energy is 200 kJ / in comparison with the 1st metal oxide. A non-metal oxide larger than mol may be added. Specifically, the composite metal oxide may be, for example, an oxide of at least one element selected from boron (B) and carbon (C) (ie, “composite metal oxide” in the present application). Is used to mean "an oxide in which a metal oxide is combined with an element having an energy greater than a predetermined value for oxygen"). This is because the oxygen desorption energy of the B—O bond is as large as 809 kJ / mol and the oxygen desorption energy of the C—O bond is as large as 1076.38 ± 0.67 kJ / mol, and thus the amount of oxygen deficiency introduced into the first metal oxide This is because it can be easily controlled.
本願第１発明においては、第２酸化物を構成する元素Ｘのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素Ｘ１の濃度が、半導体層の厚み方向の中央部において極大値を示す。これにより、本願第１発明では、短波長の可視光、例えば波長４２０ｎｍの光照射による薄膜トランジスタのしきい値電圧のシフトが抑制されるという、実用上高い価値を有する顕著な技術的効果が実現される。以下、この点につき、第１金属酸化物が酸化インジウム（Ｉｎ２Ｏ３）である場合を例に説明する。 Present in the first invention, among the element X included in the second oxide, silicon, tantalum, zirconium, hafnium, aluminum, at least one of the concentration of the element X 1 is selected from the group consisting of yttrium and rare earth elements, semiconductor The maximum value is shown at the center in the thickness direction of the layer. As a result, in the first invention of the present application, a remarkable technical effect having a high practical value is realized in that the shift of the threshold voltage of the thin film transistor due to irradiation with short-wavelength visible light, for example, light with a wavelength of 420 nm is suppressed. The Hereinafter, the case where the first metal oxide is indium oxide (In 2 O 3 ) will be described as an example.
酸化インジウム（Ｉｎ２Ｏ３）を含む複合酸化物における、波長４２０ｎｍの光照射による薄膜トランジスタのしきい値電圧のシフトの要因として、光吸収により、Ｉｎ２Ｏ３バンドギャップの価電子帯近傍の酸素欠損による準位から伝導帯近傍のトラップ準位へ電子がホッピングすることが推定されている。Ｉｎ２Ｏ３のバンドギャップは約３．７ｅＶであり、このバンドギャップの伝導帯（真空準位から４．０５ｅＶ）を大きく拡大する（真空準位側へ近づける）ことで、上記の電子のホッピングに必要なエネルギーも大きくでき、結果として、光照射によるしきい値電圧のシフトを抑制できることが期待できる。 In a composite oxide containing indium oxide (In 2 O 3 ), oxygen in the vicinity of the valence band of the In 2 O 3 band gap is caused by light absorption as a factor of the threshold voltage shift of the thin film transistor due to light irradiation with a wavelength of 420 nm. It is estimated that electrons hop from a level due to defects to a trap level near the conduction band. The band gap of In 2 O 3 is about 3.7 eV, and the above-mentioned electron hopping is achieved by enlarging the conduction band of this band gap (from the vacuum level to 4.05 eV) (closer to the vacuum level side). It can be expected that the energy required for the above can be increased, and as a result, the shift of the threshold voltage due to light irradiation can be suppressed.
そこで、発明者らは、Ｉｎ２Ｏ３の伝導帯との差がプラスになるＳｉＯ２（＋３．５ｅＶ）をＩｎ２Ｏ３へ添加したＩｎ−Ｓｉ−Ｏ膜のバンドギャップを調べた。図３にＳｉＯ２としての重量がそれぞれ１、３、及び１０重量％の膜厚が５０ｎｍのＩｎ−Ｓｉ−Ｏ膜の光電子収量分光法によるバンドギャップの評価結果を示す。ＳｉＯ２含量が１重量％のとき約３．７ｅＶであったバンドギャップを、ＳｉＯ２含量を１０重量％に増加することで、４．５ｅＶまで拡大することができた。 Therefore, we studied the band gap of an In-SiO film difference added SiO 2 becomes plus (+ 3.5 eV) to In 2 O 3 and the conduction band of the In 2 O 3. FIG. 3 shows the evaluation results of the band gap by photoelectron yield spectroscopy of an In—Si—O film having a thickness of 50 nm and a thickness of 1, 3 and 10% by weight as SiO 2 , respectively. The band gap, which was about 3.7 eV when the SiO 2 content was 1% by weight, could be increased to 4.5 eV by increasing the SiO 2 content to 10% by weight.
第２酸化物ＸＯｘのうち、ＳｉＯ２と同様にバンドギャップを拡大する効果を有しうる酸化物の候補としては、Ｔａ２Ｏ５（＋０．３ｅＶ）、ＺｒＯ２（＋１．４ｅＶ）、ＨｆＯ２（＋１．５ｅＶ）、Ａｌ２Ｏ３（＋２．８ｅＶ）、Ｙ２Ｏ３（＋１．３ｅＶ）および希土類酸化物が挙げられる。従って、第１酸化物ＸＯｘを構成する元素Ｘのうち、しきい値電圧のシフトの抑制を目的として添加される元素Ｘ１は、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる。また、Ｓｉ３Ｎ４（＋２．４ｅＶ）も、同様にバンドギャップを拡大する効果を有しうるものであり、第２酸化物とともに、又は第２酸化物に代えて、Ｓｉ３Ｎ４を半導体層を構成する複合金属酸化物に添加することも好ましい。 Among the second oxides XO x , candidate oxides that can have the effect of expanding the band gap like SiO 2 are Ta 2 O 5 (+0.3 eV), ZrO 2 (+1.4 eV), HfO. 2 (+1.5 eV), Al 2 O 3 (+2.8 eV), Y 2 O 3 (+1.3 eV) and rare earth oxides. Therefore, among the elements X constituting the first oxide XO x , the element X 1 added for the purpose of suppressing the threshold voltage shift is silicon, tantalum, zirconium, hafnium, aluminum, yttrium, and rare earth elements. Selected from the group of Similarly, Si 3 N 4 (+2.4 eV) can also have an effect of widening the band gap, and Si 3 N 4 can be used as a semiconductor together with or in place of the second oxide. It is also preferable to add to the composite metal oxide constituting the layer.
Ｉｎ２Ｏ３膜へ導入する元素Ｘ１の酸化物の濃度は通常３重量％以上５０重量％以下であり、特に１０〜３０重量％の濃度範囲が、添加による好ましくない効果を抑制しながらバンドギャップを拡大する観点から好ましい。 The concentration of the oxide of the element X 1 introduced into the In 2 O 3 film is usually 3% by weight or more and 50% by weight or less, and particularly the concentration range of 10 to 30% by weight suppresses an undesirable effect due to the addition. This is preferable from the viewpoint of expanding the gap.
上述のように、本願第１発明において、半導体層中の元素Ｘ１は、半導体層において、中央部で濃度が高く、両界面で濃度が低いという濃度勾配を有する。すなわち、上記少なくとも一種の元素Ｘ１の濃度は、前記半導体層の厚み方向の中央部において極大値すなわち少なくとも１のピークを示す。ここで「中央部」の意義は、上述のとおりである。 As described above, in the first invention, the element X 1 of the semiconductor layer is a semiconductor layer, a high density at the central portion, having a concentration gradient of a low density at both interfaces. That is, the at least one concentration of the element X 1 represents a local maximum value, i.e. at least one peak at the center in the thickness direction of the semiconductor layer. Here, the meaning of the “central part” is as described above.
本発明の好ましい一実施形態においては、元素Ｘ１の酸化物の濃度は、半導体層の厚み方向の中央部において最大値、例えば３重量％以上、５０重量％以下、好ましくは１０重量％以上、３０重量％以下となることが好ましく、そこから両界面に近づくにつれて、それぞれ単調に減少する濃度勾配を有していることが好ましい。両界面における元素Ｘ１の酸化物の濃度は、中央部における濃度よりも実質的に低ければよく、特に制限はないが、例えば、０．１重量％以下であることが好ましく、実質的にゼロであることが特に好ましい。 In a preferred embodiment of the present invention, the concentration of the oxide of the element X 1 is the maximum value in the central portion in the thickness direction of the semiconductor layer, for example, 3 wt% or more, 50 wt% or less, preferably 10 wt% or more, The concentration is preferably 30% by weight or less, and preferably has a concentration gradient that decreases monotonously as it approaches both interfaces. The concentration of the oxide of the element X 1 at both interfaces is not particularly limited as long as it is substantially lower than the concentration at the center, and is preferably 0.1% by weight or less, for example, substantially zero. It is particularly preferred that
本願第１発明においては、両界面における元素Ｘ１の濃度が低いことにより、ソース電極及び／又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという、実用上好ましい特性を実現することができる。
ソース電極及び／又はドレイン電極と半導体層との界面における半導体層を構成する複合酸化物中の元素Ｘ１の濃度が低いことにより、該複合酸化物は酸素を放出しやすい傾向を有することとなる。この結果、ソース電極及び／又はドレイン電極との界面付近の複合酸化物は、酸素欠損を生じていわゆるメタル化することとなり、ソース電極及び／又はドレイン電極とのコンタクト抵抗が低減される。
また、半導体層を構成する複合酸化物中の元素Ｘ１の濃度が低く、それ以外の第２酸化物の濃度が高いことにより、電子の移動度が向上する傾向がある。ゲート電圧の影響をより受けやすい、ゲート電極側の絶縁膜層との界面付近において、半導体層の元素Ｘ１の濃度を低く（電子移動度を高く）することによって、同じゲート電圧でより高い電流を制御することが可能となる、すなわちゲート制御性が向上するという効果が実現できる。
In the first invention, by the concentration of the element X 1 in both interfaces is low, the contact resistance at the interface between the source electrode and / or drain electrode and the semiconductor layer is low and excellent in high gate controllability electron mobility That is, a practically preferable characteristic can be realized.
By concentration of the element X 1 in the composite oxide constituting the semiconductor layer at the interface between the source electrode and / or drain electrode and the semiconductor layer is low, the composite oxide will have a tendency to release oxygen . As a result, the complex oxide in the vicinity of the interface with the source electrode and / or drain electrode generates oxygen vacancies and is so-called metalized, and the contact resistance with the source electrode and / or drain electrode is reduced.
Also, low concentration of the element X 1 in the composite oxide constituting the semiconductor layer, by high concentration of the second oxide otherwise, electron mobility tends to increase. Effect more susceptible to the gate voltage, in the vicinity of the interface between the gate electrode side of the insulating layer, by the concentration of the element X 1 of the semiconductor layer low (high electron mobility) higher current at the same gate voltage Can be controlled, that is, the effect of improving the gate controllability can be realized.
本願第２発明の薄膜トランジスタは、
ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第１金属酸化物に、酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな第２酸化物（ＸＯｘ）を添加した複合金属酸化物で形成され、
前記第２酸化物を構成する元素Ｘのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素のいずれにも該当しない少なくとも一種の元素Ｘ２の濃度が、前記半導体層の厚み方向の中央部において極小値を示す、上記薄膜トランジスタである。
The thin film transistor of the second invention of the present application,
A source electrode and a drain electrode;
A semiconductor layer provided in contact with the source electrode and the drain electrode;
A gate electrode provided corresponding to a channel between the source electrode and the drain electrode;
A thin film transistor having an insulator layer provided between the gate electrode and the semiconductor layer,
The semiconductor layer has a second metal oxide that can generate electron carriers by introducing oxygen vacancies, and the second energy of oxygen is 200 kJ / mol or more higher than that of the first metal oxide. Formed of a composite metal oxide to which an oxide (XO x ) is added,
Among the elements X constituting the second oxide, the concentration of at least one element X 2 that does not correspond to any of silicon, tantalum, zirconium, hafnium, aluminum, yttrium, and rare earth elements is in the thickness direction of the semiconductor layer. The thin film transistor having a minimum value in the center.
ここで、上記少なくとも一種の元素Ｘ２の濃度は、上記半導体層の厚み方向において連続的にかつ実質的に変動しており、すなわち上記少なくとも一種の元素Ｘ２は、上記半導体層の厚み方向に濃度勾配を有している。より具体的には、上記少なくとも一種の元素Ｘ２の濃度は、前記半導体層の厚み方向の中央部において極小値を示す。ここで、「中央部」とは、上記半導体層の両界面（通常は、ソース電極及びドレイン電極側の層間絶縁膜と接する界面、及びゲート電極側の絶縁体層と接する界面）のいずれからも、２ｎｍ以上、又は半導体層の厚みの５％以上離れている箇所をいう。
好ましくは、上記少なくとも一種の元素Ｘ２の濃度は、半導体層の厚み方向の中央部において最小値を示す。すなわち、半導体層の厚み方向の中央部のいずれかの場所における元素Ｘ２の濃度は、半導体層の他のいずれの箇所における元素Ｘ２の濃度よりも低いことが好ましい。
Here, the concentration of the at least one element X 2 continuously and substantially varies in the thickness direction of the semiconductor layer, that is, the at least one element X 2 is in the thickness direction of the semiconductor layer. It has a concentration gradient. More specifically, the concentration of the at least one element X 2 has a minimum value at the center in the thickness direction of the semiconductor layer. Here, the “central portion” refers to both the interfaces of the semiconductor layer (usually, the interface in contact with the interlayer insulating film on the source electrode and drain electrode side and the interface in contact with the insulator layer on the gate electrode side). It refers to a location that is 2 nm or more, or 5% or more of the thickness of the semiconductor layer.
Preferably, the at least one element X 2 concentration shows a minimum value at the central portion in the thickness direction of the semiconductor layer. That is, the concentration of the element X 2 in any location of the central portion in the thickness direction of the semiconductor layer is preferably lower than the concentration of the element X 2 in any other portion of the semiconductor layer.
上記少なくとも一種の元素Ｘ２は、前記第２酸化物を構成する元素Ｘ、すなわち第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな第２酸化物（ＸＯｘ）を構成する元素Ｘのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素のいずれにも該当しない元素である。
元素Ｘ２は上記の定義に該当する元素であればよく、それ以外に特に制限は課せられないが、好ましくはチタン（Ｔｉ）である。また、タングステン（Ｗ）も、元素Ｘ２として使用することが可能である。
The at least one element X 2 is an element constituting the second oxide, that is, an element constituting the second oxide (XO x ) that is 200 kJ / mol or more larger than the oxygen separation energy of the first metal oxide. X is an element that does not correspond to any of silicon, tantalum, zirconium, hafnium, aluminum, yttrium, and rare earth elements.
Element X 2 may be any element which corresponds to the above definition, but is not imposed specifically limited otherwise, preferably titanium (Ti). Further, tungsten (W) also can be used as the element X 2.
本願第２発明において、半導体層中の元素Ｘ２の酸化物は、半導体層において、中央部で濃度が低く、両界面で濃度が高いという濃度勾配を有する。すなわち、上記少なくとも一種の元素Ｘ２の濃度は、前記半導体層の厚み方向の中央部において極小値を示す。 In the present second invention, oxides of elements X 2 in the semiconductor layer is a semiconductor layer, a low density at the central portion, having a concentration gradient of high concentration both interfaces. That is, the at least one element X 2 concentration shows a minimum value at the central portion in the thickness direction of the semiconductor layer.
本発明の好ましい一実施形態においては、元素Ｘ２の酸化物の濃度は、半導体層の厚み方向の中央部において極小値を有していることが好ましく、そこから両界面に近づくにつれて、それぞれ単調に増加する濃度勾配を有していることが好ましい。両界面における元素Ｘ２の酸化物の濃度には特に制限はないが、移動度を高くするため等の観点から、１重量％以上２０重量％以下であることが好ましい。中央部における元素Ｘ２の酸化物の濃度は、両界面における濃度よりも実質的に低ければよく、特に制限はないが、例えば、０．１重量％以下であることが好ましく、実質的にゼロであることが特に好ましい。 In a preferred embodiment of the present invention, the oxide concentration of the element X 2 preferably has a minimum value in the central portion in the thickness direction of the semiconductor layer, and monotonous as it approaches both interfaces from there. It is preferable to have an increasing concentration gradient. There is no particular limitation on the concentration of the oxide of the element X 2 in both interfaces, from the viewpoint of for increasing the mobility is preferably 20 wt% or less 1 wt% or more. The concentration of the oxide of the element X 2 in the central portion is not particularly limited as long as it is substantially lower than the concentration at both interfaces, and is preferably 0.1% by weight or less, for example, substantially zero. It is particularly preferred that
また、本願第２発明においては、両界面における元素Ｘ２の濃度が高いことにより、ソース電極及び／又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという、実用上好ましい特性を実現することができる。
ソース電極及び／又はドレイン電極と半導体層との界面における半導体層を構成する複合酸化物中の元素Ｘ２（例えばチタン）の濃度が高いことにより、該複合酸化物は酸素を放出しやすい傾向を有することとなる。この結果、ソース電極及び／又はドレイン電極との界面付近の複合酸化物は、酸素欠損を生じていわゆるメタル化することとなり、ソース電極及び／又はドレイン電極とのコンタクト抵抗が低減される。
また、半導体層を構成する複合酸化物中の元素Ｘ２（例えばチタン）の濃度が高いことにより、電子の移動度が向上する傾向がある。ゲート電圧の影響をより受けやすい、ゲート電極側の絶縁膜層との界面付近において、半導体層の元素Ｘ２の濃度が高く電子移動度が高いことによって、同じゲート電圧でより高い電流を制御することが可能となる、すなわちゲート制御性が向上するという効果が実現できる。
In the second invention of the present application, since the concentration of the element X 2 at both interfaces is high, the contact resistance at the interface between the source electrode and / or the drain electrode and the semiconductor layer is low, the electron mobility is high, and the gate controllability. It is possible to realize a practically preferable characteristic of being excellent in resistance.
Due to the high concentration of element X 2 (for example, titanium) in the composite oxide constituting the semiconductor layer at the interface between the source electrode and / or drain electrode and the semiconductor layer, the composite oxide tends to release oxygen. Will have. As a result, the complex oxide in the vicinity of the interface with the source electrode and / or drain electrode generates oxygen vacancies and is so-called metalized, and the contact resistance with the source electrode and / or drain electrode is reduced.
Further, since the concentration of the element X 2 (for example, titanium) in the complex oxide constituting the semiconductor layer is high, the electron mobility tends to be improved. Effect more susceptible to the gate voltage, in the vicinity of the interface between the gate electrode side of the insulating film layer, by a high high electron mobility concentration of the element X 2 of the semiconductor layer to control a higher current at the same gate voltage In other words, an effect that gate controllability is improved can be realized.
本願第２発明の薄膜トランジスタの層構成その他の構造は、本願第１発明のものと同様である。上記の本願第１発明の構造についての記載は、本願第２発明の目的に反しない限りにおいて、本願第２発明にも適宜あてはまる。 The layer structure and other structures of the thin film transistor of the second invention of the present application are the same as those of the first invention of the present application. The above description of the structure of the first invention of the present application also applies to the second invention of the present application as long as it does not contradict the purpose of the second invention of the present application.
本願第１発明の元素Ｘ１の濃度分布と、本願第２発明の元素Ｘ２の濃度分布とをともに具備している薄膜トランジスタは、本発明の特に好ましい実施形態である。この実施形態においては、第２酸化物を構成する元素Ｘのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素Ｘ１の濃度が、半導体層の厚み方向の中央部において極大値を示し、かつ、第２酸化物を構成する元素Ｘのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素のいずれにも該当しない少なくとも一種の元素Ｘ２の濃度が、前記半導体層の厚み方向の中央部において極小値を示す。この実施形態においては、例えば、元素Ｘ１に該当するケイ素の濃度が半導体層の厚み方向の中央部において極大値を示し、かつ、元素Ｘ２に該当するチタンの濃度が半導体層の厚み方向の中央部において極小値を示していてもよい。 Present a concentration distribution of elements X 1 of the first invention, both are provided with a thin film transistor and a concentration distribution of elements X 2 of the present second invention is a particularly preferred embodiment of the present invention. In this embodiment, the concentration of at least one element X 1 selected from the group consisting of silicon, tantalum, zirconium, hafnium, aluminum, yttrium, and rare earth elements among the elements X constituting the second oxide is the semiconductor layer. And at least one element that does not correspond to any of silicon, tantalum, zirconium, hafnium, aluminum, yttrium, and rare earth elements among the elements X constituting the second oxide. the concentration of X 2 indicates a minimum value at the central portion in the thickness direction of the semiconductor layer. In this embodiment, for example, the concentration of silicon that corresponds to the element X 1 represents a maximum value in the central portion in the thickness direction of the semiconductor layer, and the concentration of titanium corresponding to the element X 2 is the thickness direction of the semiconductor layer A minimum value may be shown at the center.
このとき、半導体層の中央部においてケイ素の濃度が極大値を示すことによって、光照射によるしきい値電流のシフト等の特性劣化が抑制されるという的効果が実現されるとともに、半導体層の両界面におけるチタンの濃度が高いことにより、ソース電極及び／又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという効果が実現され、実用上好ましい諸特性を高いレベルで兼ね備えた薄膜トランジスタを実現することができる。 At this time, the silicon concentration at the central portion of the semiconductor layer exhibits a maximum value, thereby realizing a target effect of suppressing characteristic deterioration such as a shift in threshold current due to light irradiation, and both of the semiconductor layers. The high titanium concentration at the interface realizes the effect that the contact resistance at the interface between the source electrode and / or drain electrode and the semiconductor layer is low, the electron mobility is high, and the gate controllability is excellent. A thin film transistor having characteristics at a high level can be realized.
本願第３発明の薄膜トランジスタは、
ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第１金属酸化物に、酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな第２酸化物（ＸＯｘ）を添加した複合金属酸化物で形成され、
前記半導体層が、更に窒素を含有し、窒素の濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタである。
また、本願第１発明、及び本願第２発明においても、半導体層が更に窒素を含有し、窒素の濃度が、前記半導体層の厚み方向の中央部において極大値を示すことが好ましい。
窒素の導入、特に半導体層の厚み方向の中央部に導入することにより、半導体層の価電子帯が変化して、価電子帯近傍で生じる酸素欠損に起因した準位を抑制でき、結果として光照射によるしきい値電流のシフト等の悪影響を抑制することができる。この観点から、窒素の濃度は、半導体層の界面において低く、厚み方向の中央部において極大値を示す分布となることが好ましい。
The thin film transistor of the third invention of the present application,
A source electrode and a drain electrode;
A semiconductor layer provided in contact with the source electrode and the drain electrode;
A gate electrode provided corresponding to a channel between the source electrode and the drain electrode;
A thin film transistor having an insulator layer provided between the gate electrode and the semiconductor layer,
The semiconductor layer has a second metal oxide that can generate electron carriers by introducing oxygen vacancies, and the second energy of oxygen is 200 kJ / mol or more higher than that of the first metal oxide. Formed of a complex metal oxide to which an oxide (XOx) is added,
In the thin film transistor, the semiconductor layer further contains nitrogen, and the concentration of nitrogen shows a maximum value in a central portion in the thickness direction of the semiconductor layer.
Also in the first and second inventions of the present application, it is preferable that the semiconductor layer further contains nitrogen, and the concentration of nitrogen exhibits a maximum value at the central portion in the thickness direction of the semiconductor layer.
By introducing nitrogen, particularly in the central portion of the semiconductor layer in the thickness direction, the valence band of the semiconductor layer changes, and the level caused by oxygen vacancies generated near the valence band can be suppressed. It is possible to suppress adverse effects such as threshold current shift due to irradiation. From this point of view, the nitrogen concentration is preferably low at the interface of the semiconductor layer and has a distribution showing a maximum value in the central portion in the thickness direction.
なお、半導体層がＳｉ等を含有する場合、当該半導体層が更に窒素を含有し、窒素の濃度が、前記半導体層の厚み方向の中央部において極大値を示していることが好ましい。この場合、上記の窒素濃度分布に関する効果に加えて、バンドギャップを拡大する効果を有しうるＳｉ３Ｎ４（＋２．４ｅＶ）の濃度が、半導体層の厚み方向の中央部において極大値を示すので、本願第１発明と同様に、光照射によるしきい値電流のシフト等の特性劣化が抑制されるという技術的効果も実現されうる。 In addition, when a semiconductor layer contains Si etc., it is preferable that the said semiconductor layer contains nitrogen further, and the density | concentration of nitrogen has shown the maximum value in the center part of the thickness direction of the said semiconductor layer. In this case, the concentration of Si 3 N 4 (+2.4 eV) that can have the effect of expanding the band gap in addition to the above-described effect on the nitrogen concentration distribution has a maximum value in the central portion in the thickness direction of the semiconductor layer. Therefore, as in the first invention of the present application, a technical effect that characteristic deterioration such as shift of threshold current due to light irradiation is suppressed can be realized.
第２酸化物が金属酸化物である場合、本発明の半導体層への第２酸化物の添加は、従来公知の方法を採用することにより適宜実施できる。第２酸化物がボロン、炭素等の非金属元素の酸化物である場合も同様であるが、第１金属酸化物が酸化インジウム（Ｉｎ２Ｏ３）である場合について、以下にその具体例を説明する。
第１金属酸化物が酸化インジウム（Ｉｎ２Ｏ３）であり、第２酸化物がボロン（Ｂ）酸化物である場合の酸化インジウムへのボロン酸化物の添加は、例えばイオンインプランテーションによって行うが、この添加方法では加速電圧を変えることで添加量および深さを制御できる。その含有量は０より大きく１０重量％以下であることがより好ましい。なお、この場合、イオンインプランテーションはボロン酸化物ではなくボロンのイオンを第１金属酸化物に打ち込むことにより行われる。このボロンイオンは第１金属酸化物内でボロン酸化物となる。このように、第１金属酸化物内に酸化物を添加するに当たっては、添加処理操作自体では必ずしも酸化物その物を添加する必要はなく、例えば酸化物を構成する酸素以外の元素を添加する処理を行い、第１金属酸化物内部で酸化物とすることもできる。本願においては、このように添加処理操作の形態にかかわらず、第１金属酸化物内に酸化物の形で存在する形態で添加を行うことを「酸化物を添加する」と称する場合があることに注意されたい。
When the second oxide is a metal oxide, the addition of the second oxide to the semiconductor layer of the present invention can be appropriately performed by employing a conventionally known method. The same applies to the case where the second oxide is an oxide of a nonmetallic element such as boron or carbon, but the specific example of the case where the first metal oxide is indium oxide (In 2 O 3 ) is described below. explain.
When the first metal oxide is indium oxide (In 2 O 3 ) and the second oxide is boron (B) oxide, the boron oxide is added to the indium oxide, for example, by ion implantation. In this addition method, the addition amount and depth can be controlled by changing the acceleration voltage. The content is more preferably greater than 0 and 10% by weight or less. In this case, ion implantation is performed by implanting boron ions instead of boron oxide into the first metal oxide. This boron ion becomes a boron oxide in the first metal oxide. As described above, when adding an oxide into the first metal oxide, it is not always necessary to add the oxide itself in the addition processing operation itself, for example, a process of adding an element other than oxygen constituting the oxide. The oxide can also be formed inside the first metal oxide. In the present application, regardless of the form of the addition treatment operation, the addition in the form of the oxide in the first metal oxide may be referred to as “adding the oxide”. Please be careful.
また、第１金属酸化物が酸化インジウム（Ｉｎ２Ｏ３）であり、第２酸化物が炭素（Ｃ）酸化物である場合の、酸化インジウムへの炭素酸化物添加は、例えばＩｎ２Ｏ３ターゲットおよびグラファイトターゲットを用いた共スパッタリング法により実施することが可能である。各々のスパッタリングパワーの比率を変えることで、炭素酸化物の添加量を制御でき、その含有量は０より大きく１０重量％以下であることがより好ましい。 In addition, when the first metal oxide is indium oxide (In 2 O 3 ) and the second oxide is carbon (C) oxide, the addition of carbon oxide to indium oxide is, for example, In 2 O 3. It can be carried out by a co-sputtering method using a target and a graphite target. By changing the ratio of each sputtering power, the amount of carbon oxide added can be controlled, and the content is more preferably greater than 0 and not more than 10% by weight.
なお、酸素のかい離エネルギーが第１金属酸化物より２００ｋＪ／ｍｏｌ以上大きな第２酸化物として、最初に説明した第２金属酸化物とここで説明した非金属の酸化物との両者を同時に使用した複合金属酸化物により半導体層５０を形成することも可能である。また、本実施形態における第２酸化物の添加処理にあたって、処理の種類によっては複合金属酸化物でできた半導体層中に、第２金属酸化物、及び非金属の酸化物の両方の種類の第２酸化物が不可避的に共存することもあり得る。
例えば、このような半導体層の薄膜をゾルゲル法などの溶液法で作製する場合には薄膜中に炭素が残留する可能性が高い。このような場合も本発明に包含されることに注意されたい。
As the second oxide having an oxygen separation energy of 200 kJ / mol or more higher than that of the first metal oxide, both the first metal oxide described first and the non-metal oxide described here were simultaneously used. It is also possible to form the semiconductor layer 50 with a composite metal oxide. In addition, in the second oxide addition process in the present embodiment, depending on the type of the process, the second metal oxide and the non-metal oxide of the second type are included in the semiconductor layer made of the composite metal oxide. Two oxides may inevitably coexist.
For example, when a thin film of such a semiconductor layer is manufactured by a solution method such as a sol-gel method, there is a high possibility that carbon remains in the thin film. It should be noted that such a case is also included in the present invention.
（薄膜トランジスタの製造方法）
次に、本実施形態の薄膜トランジスタ１０の製造方法について説明する。本実施形態の薄膜トランジスタの半導体層を形成する方法には特に制限はないが、物理蒸着法（または物理気相成長法）を用いることにより形成することも可能である。
(Thin Film Transistor Manufacturing Method)
Next, a method for manufacturing the thin film transistor 10 of this embodiment will be described. Although there is no restriction | limiting in particular in the method of forming the semiconductor layer of the thin-film transistor of this embodiment, It is also possible to form by using a physical vapor deposition method (or physical vapor deposition method).
ここで、物理蒸着法としては、蒸着法やスパッタ法などが挙げられる。蒸着法としては、真空蒸着法、分子線蒸着法（ＭＢＥ）、イオンプレーティング法、イオンビーム蒸着法などを例示することができる。また、スパッタ法としては、コンベンショナル・スパッタリング、マグネトロン・スパッタリング、イオンビーム・スパッタリング、ＥＣＲ（電子サイクロトロン共鳴）・スパッタリング、反応性スパッタリングなどを例示することができる。スパッタリング法においてプラズマを用いた場合は、反応性スパッタリング法、ＤＣ（直流）スパッタリング法、高周波（ＲＦ）スパッタリング法等の成膜法を用いることができる。 Here, examples of physical vapor deposition include vapor deposition and sputtering. Examples of the vapor deposition method include vacuum vapor deposition, molecular beam vapor deposition (MBE), ion plating, and ion beam vapor deposition. Examples of the sputtering method include conventional sputtering, magnetron sputtering, ion beam sputtering, ECR (electron cyclotron resonance) sputtering, and reactive sputtering. When plasma is used in the sputtering method, a film forming method such as a reactive sputtering method, a DC (direct current) sputtering method, or a radio frequency (RF) sputtering method can be used.
さらには、下記の製造方法を用いて製造されたものが好ましい。下記の製造方法を用いると、より高品質な薄膜トランジスタを製造することができる。 Furthermore, what was manufactured using the following manufacturing method is preferable. When the following manufacturing method is used, a higher quality thin film transistor can be manufactured.
本実施形態の薄膜トランジスタ１０の製造方法においては、基板２０の上に通常知られた方法でゲート電極３０および絶縁体層４０を形成した後、半導体層５０を形成する。本実施形態の製造方法では、半導体層５０は、第１金属酸化物の粉末と、酸素のかい離エネルギーが第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな第２酸化物の粉末とを含む焼結体であるターゲットと、希ガスと酸素との混合ガスとを用いた物理蒸着法により製造される。ここでは、物理蒸着法としてスパッタリング法を用いることとして説明する。 In the method for manufacturing the thin film transistor 10 of this embodiment, the gate electrode 30 and the insulator layer 40 are formed on the substrate 20 by a generally known method, and then the semiconductor layer 50 is formed. In the manufacturing method of the present embodiment, the semiconductor layer 50 includes the first metal oxide powder and the second oxide powder having an oxygen separation energy of 200 kJ / mol or more larger than the oxygen separation energy of the first metal oxide. Is produced by a physical vapor deposition method using a target that is a sintered body including a mixed gas of a rare gas and oxygen. Here, it demonstrates as using sputtering method as a physical vapor deposition method.
例えば、半導体層５０としてＩｎ−Ｓｉ−Ｏ系の金属酸化物を採用する場合には、ターゲットは、酸化インジウムの粉末と酸化ケイ素の粉末との焼結体を採用するとよい。また、ターゲットには、酸化ケイ素の重量％以下での添加物（金属酸化物など）等の不純物が混入していてもよい。例えば、ターゲットに、意図しない不純物として、酸化インジウムおよび酸化ケイ素以外の金属酸化物（酸化亜鉛など）が、ターゲット全体における酸化ケイ素含有量以下の割合（重量比）で混入することがあっても構わない。 For example, when an In—Si—O-based metal oxide is employed as the semiconductor layer 50, the target may be a sintered body of indium oxide powder and silicon oxide powder. Further, the target may be mixed with impurities such as an additive (metal oxide or the like) at a weight percent or less of silicon oxide. For example, metal oxides (such as zinc oxide) other than indium oxide and silicon oxide may be mixed into the target at a ratio (weight ratio) equal to or lower than the silicon oxide content in the entire target as unintended impurities. Absent.
その場合、焼結体に含まれる酸化ケイ素の含有量が、０重量％より多く５０重量％以下であることが好ましい。また、酸化ケイ素の含有量は、０重量％より多く５重量％以下であることが、より好ましい。 In that case, the content of silicon oxide contained in the sintered body is preferably more than 0 wt% and 50 wt% or less. Moreover, it is more preferable that the content of silicon oxide is more than 0 wt% and not more than 5 wt%.
通常知られた酸化物半導体であるＩｎ−Ｚｎ−Ｏ系やＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物では、酸化インジウムを「ホスト材料」、酸化亜鉛や酸化ガリウムを「ゲスト材料」とすると、ホスト材料（酸化インジウム）に対して、通常２割〜３割のゲスト材料（酸化亜鉛や酸化ガリウム）が混入されている。 In In-Zn-O-based and In-Ga-Zn-O-based metal oxides, which are generally known oxide semiconductors, when indium oxide is a "host material" and zinc oxide or gallium oxide is a "guest material" The guest material (zinc oxide or gallium oxide) is usually mixed with 20-30% of the host material (indium oxide).
これに対して、本実施形態の薄膜トランジスタ１０の半導体層５０は、上述のような焼結体をターゲットに用いて薄膜形成する。本実施形態の製造方法で製造された薄膜トランジスタ１０においては上述したように酸化ケイ素の含有量は０重量％より多く５重量％以下であるとより好ましいので、この好ましい組成とした場合の半導体層５０の酸化物半導体は、通常知られた酸化物半導体と比べて、ホスト材料（酸化インジウム）に対するゲスト材料（酸化ケイ素）の含有量が、極めて少ないものとすることも可能である。 On the other hand, the semiconductor layer 50 of the thin film transistor 10 of the present embodiment is formed into a thin film using the above sintered body as a target. In the thin film transistor 10 manufactured by the manufacturing method of this embodiment, as described above, the silicon oxide content is more preferably more than 0 wt% and 5 wt% or less. Therefore, the semiconductor layer 50 in this preferable composition is used. The oxide semiconductor can have an extremely small content of the guest material (silicon oxide) with respect to the host material (indium oxide) as compared with a conventionally known oxide semiconductor.
また、薄膜トランジスタ１０の製造方法においては、プロセスガスとして希ガスと酸素との混合ガスを用いてもよい。希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンが挙げられる。また、プロセスガスには、水素原子を有する化合物を含まないことが好ましい。 In the method for manufacturing the thin film transistor 10, a mixed gas of a rare gas and oxygen may be used as the process gas. Examples of the rare gas include helium, neon, argon, krypton, and xenon. The process gas preferably does not contain a compound having a hydrogen atom.
本実施形態の薄膜トランジスタの製造方法においては、発明者の検討により、酸化インジウムと酸化ケイ素とを含むターゲットを用いて半導体層を形成する場合、半導体層を構成する金属酸化物を非晶質膜とするために高温を必要としないことが分かっている。そのため、薄膜トランジスタの製造方法においては、半導体層を形成する工程を、１０℃以上２００℃以下で行うことで非晶質な半導体層を形成することができる。また、２００℃より高く４００℃以下で行うことで、結晶化した好適な半導体層を形成することもできる。さらには、半導体層を形成する工程を、室温で実施してもよい。ここで、「室温で実施」とは、半導体層を形成する工程のために非加熱であり、作業環境の温度調整が不要であることを意味する。 In the method for manufacturing a thin film transistor of this embodiment, according to the inventors' investigation, when a semiconductor layer is formed using a target containing indium oxide and silicon oxide, the metal oxide constituting the semiconductor layer is changed to an amorphous film. It has been found that it does not require high temperatures to do. Therefore, in the method for manufacturing a thin film transistor, an amorphous semiconductor layer can be formed by performing a step of forming a semiconductor layer at 10 ° C. or higher and 200 ° C. or lower. Further, by performing the treatment at a temperature higher than 200 ° C. and lower than or equal to 400 ° C., a suitable crystallized semiconductor layer can be formed. Further, the step of forming the semiconductor layer may be performed at room temperature. Here, “implemented at room temperature” means that the semiconductor layer is not heated for the step of forming the semiconductor layer, and the temperature adjustment of the working environment is unnecessary.
本実施形態の薄膜トランジスタの製造方法において採用されるスパッタリング法としては、ＲＦスパッタリングおよびＤＣスパッタリングなど公知のものを用いることができる。 As a sputtering method employed in the method for manufacturing the thin film transistor of the present embodiment, known methods such as RF sputtering and DC sputtering can be used.
また、半導体層５０としてＩｎ−Ｓｉ−Ｏ系の金属酸化物を採用する場合には、ターゲットは、酸化インジウムの粉末と、酸化ケイ素の粉末とを用いていればよく、これら粉末の混合物の焼結体であってもよく、それぞれの粉末の焼結体であってもよい。第２酸化物である酸化ケイ素の濃度分布の制御性の観点からは、後者が好ましい。この場合、複数の焼結体を用いた共スパッタリングにより半導体層を形成することができる。 When an In—Si—O-based metal oxide is used as the semiconductor layer 50, the target may be indium oxide powder and silicon oxide powder, and a mixture of these powders may be sintered. A sintered body of each powder may be sufficient. The latter is preferable from the viewpoint of controllability of the concentration distribution of silicon oxide as the second oxide. In this case, the semiconductor layer can be formed by co-sputtering using a plurality of sintered bodies.
また、本願第１発明における元素Ｘ１の濃度分布、本願第２発明における元素Ｘ２の濃度分布も、共スパッタリングにより好適に制御することが可能である。例えば、元素Ｘ１がケイ素であり、元素Ｘ２がＳｉである場合のＩｎ−Ｓｉ−Ｔｉ−Ｏ半導体層におけるＳｉ及びＴｉの濃度分布は、Ｉｎ−Ｓｉ−ＯターゲットとＩｎ−Ｔｉ−Ｏターゲットとを用い、両ターゲットを同一チャンバーへ設置して、それぞれのターゲットについてのスパッタリングパワーを、好ましくは連続的に変化させることにより、適宜調整することができる。 The concentration distribution of elements X 1 in the first invention, the concentration distribution of elements X 2 in the present second invention also, it is possible to preferably control by co sputtering. For example, an element X 1 is silicon, the concentration distribution of Si and Ti in an In-Si-Ti-O semiconductor layer when the element X 2 is Si is, an In-Si-O target and an In-Ti-O target And both targets are installed in the same chamber, and the sputtering power for each target is preferably adjusted by preferably changing continuously.
第１金属酸化物として、酸化インジウムの代わりに、酸化亜鉛および酸化錫あるいは酸化インジウム、酸化ガリウム、酸化亜鉛および酸化錫を組み合わせた金属酸化物を用いた場合でも、上記と同様の方法を用いることで、酸素欠損量を制御し、かつ第２酸化物の濃度勾配を制御した半導体層を形成することができる。 The same method as described above should be used even when a metal oxide combining zinc oxide and tin oxide or indium oxide, gallium oxide, zinc oxide and tin oxide is used as the first metal oxide instead of indium oxide. Thus, a semiconductor layer in which the amount of oxygen vacancies is controlled and the concentration gradient of the second oxide is controlled can be formed.
第２酸化物が酸化ケイ素である場合について説明したが、代わりに、酸化ジルコニウム（Ｚｒ−Ｏ）、酸化プラセオジム（Ｐｒ−Ｏ）、酸化ランタン（Ｌａ−Ｏ）、酸化タンタル（Ｔａ−Ｏ）、および酸化ハフニウム（Ｈｆ−Ｏ）のいずれかを用いた場合にも、それぞれの酸素のかい離エネルギーの大きさに対応したプロセス範囲で、半導体層を形成することができる。 The case where the second oxide is silicon oxide has been described. Instead, zirconium oxide (Zr-O), praseodymium oxide (Pr-O), lanthanum oxide (La-O), tantalum oxide (Ta-O), Even when any one of hafnium oxide (Hf—O) is used, the semiconductor layer can be formed in a process range corresponding to the magnitude of the separation energy of oxygen.
以上のような図１に例示したような実施形態の薄膜トランジスタによれば、特定の酸化物の濃度分布を適切に制御した半導体層を用いることで、本発明の効果を適切に実現することが可能となり、光照射によるしきい値電流のシフト等の特性劣化が抑制され、ソース電極及び／又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという、実用上好ましい特性を高いレベルで兼ね備えた薄膜トランジスタが提供される。 According to the thin film transistor of the embodiment as illustrated in FIG. 1 as described above, the effect of the present invention can be appropriately realized by using a semiconductor layer in which the concentration distribution of a specific oxide is appropriately controlled. Therefore, deterioration of characteristics such as threshold current shift due to light irradiation is suppressed, contact resistance at the interface between the source electrode and / or drain electrode and the semiconductor layer is low, electron mobility is high, and gate controllability is excellent. Thus, a thin film transistor having a practically desirable characteristic at a high level is provided.
また、以上のような薄膜トランジスタの製造方法によれば、本発明の効果を適切に実現した薄膜トランジスタを容易にかつ効率よく製造することができる。 Moreover, according to the manufacturing method of a thin film transistor as described above, a thin film transistor that appropriately realizes the effects of the present invention can be manufactured easily and efficiently.
なお、本実施形態においては、いわゆるボトムゲート型の薄膜トランジスタについて説明したが、本発明はいわゆるトップゲート型の薄膜トランジスタに適用することもできる。いわゆるトップゲート型の薄膜トランジスタの構成、製造方法等の詳細は、例えば特開２０１３−２１９９３６号公報に記載のように当業界において周知であり、これらに基づき当業者は過度の試行錯誤なしに、本発明をトップゲート型の態様において実施することが可能である。 Note that although a so-called bottom-gate thin film transistor has been described in this embodiment, the present invention can also be applied to a so-called top-gate thin film transistor. The details of the configuration and manufacturing method of the so-called top gate type thin film transistor are well known in the art as described in, for example, Japanese Patent Application Laid-Open No. 2013-219936. It is possible to implement the invention in a top gate type embodiment.
また、本実施形態においては、いわゆるトップコンタクト型の薄膜トランジスタについて説明したが、本発明はいわゆるボトムコンタクト型の薄膜トランジスタに適用することもできる。いわゆるボトムコンタクト型の薄膜トランジスタの構成、製造方法等の詳細も当業界において周知であり、当業者は過度の試行錯誤なしに、本発明をボトムコンタクト型の態様において実施することが可能である。 In the present embodiment, a so-called top contact type thin film transistor has been described. However, the present invention can also be applied to a so-called bottom contact type thin film transistor. Details of the structure and manufacturing method of so-called bottom contact type thin film transistors are well known in the art, and those skilled in the art can implement the present invention in a bottom contact type mode without undue trial and error.
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は斯かる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。 The preferred embodiments according to the present invention have been described above with reference to the accompanying drawings, but it is needless to say that the present invention is not limited to such examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.
以下に本発明を実施例により説明するが、本発明はこれらの実施例に限定されるものではない。 EXAMPLES The present invention will be described below with reference to examples, but the present invention is not limited to these examples.
（実施例１）
本実施例においては、図２に示す薄膜トランジスタを作製し、動作確認を行った。図に示す薄膜トランジスタは、図１に示した薄膜トランジスタ１０と実質的に同様の構成になっており、図１の薄膜トランジスタ１０が有するゲート電極３０の代わりに、ｐ型不純物を多量にドープしたＳｉ層２１を用いる構成となっている。
Example 1
In this example, the thin film transistor shown in FIG. 2 was manufactured and the operation was confirmed. The thin film transistor shown in the figure has substantially the same configuration as that of the thin film transistor 10 shown in FIG. 1, and instead of the gate electrode 30 included in the thin film transistor 10 shown in FIG. Is used.
実施例の薄膜トランジスタは、ｐ型不純物をドープしたＳｉ基板を用い、表面を酸化することで絶縁体層２４を形成した後、絶縁体層２４の表面に後述の方法を用いて半導体層２５を形成することで製造した。ソース電極２６およびドレイン電極２７は、半導体層２５の表面にマスク蒸着することにより形成した。 The thin film transistor of the example uses a Si substrate doped with a p-type impurity, forms the insulator layer 24 by oxidizing the surface, and then forms the semiconductor layer 25 on the surface of the insulator layer 24 using a method described later. It was manufactured by doing. The source electrode 26 and the drain electrode 27 were formed by mask vapor deposition on the surface of the semiconductor layer 25.
ソース電極２６とドレイン電極２７は、金（Ａｕ）を形成材料とし、厚さは５０ｎｍであった。また、ソース電極２６とドレイン電極２７との離間距離（ゲート長）は３５０μｍであり、対向している部分の長さが９４０μｍであった。 The source electrode 26 and the drain electrode 27 were made of gold (Au) as a forming material and had a thickness of 50 nm. Further, the separation distance (gate length) between the source electrode 26 and the drain electrode 27 was 350 μm, and the length of the facing portion was 940 μm.
酸化物半導体層２５は、ＳｉＯ２濃度が１０重量％のＩｎ−Ｓｉ−ＯターゲットとＴｉ濃度が１０重量％のＩｎ−Ｔｉ−Ｏターゲットを用い、両ターゲットを同一チャンバーへ設置して、プロセスガス流量：Ｏ２／Ａｒ＝３ｓｃｃｍ／２０ｓｃｃｍ、真空度０．２５Ｐａ、加熱無しで、表３に示すように、成膜された膜厚に応じてお互いターゲットについてのスパッタリングパワーを連続的に変えて、膜厚６０ｎｍのＩｎ−Ｔｉ−Ｓｉ−Ｏ膜を作製した。
作製したＩｎ−Ｔｉ−Ｓｉ−Ｏ膜の膜中のＴｉ、Ｓｉ元素の濃度分布を、Ａｒエッチングしながら深さ分解能ＸＰＳ測定で求められた結果を図４に示す。ゲート絶縁膜２４に近い側とソース／ドレイン電極２６／２７側でＴｉ濃度が高く、Ｓｉ濃度が低く、そして中央部で逆の濃度勾配になるＩｎ−Ｔｉ−Ｓｉ−Ｏ膜が形成できた。 FIG. 4 shows the results obtained by depth resolution XPS measurement of the concentration distribution of Ti and Si elements in the produced In—Ti—Si—O film while Ar etching. An In—Ti—Si—O film having a high Ti concentration, a low Si concentration, and a reverse concentration gradient at the center was formed on the side close to the gate insulating film 24 and the source / drain electrode 26/27 side.
（実施例２）
実施例１と同様のＩｎ−Ｓｉ−Ｏターゲットに用いて、ＤＣパワー２００Ｗ、加熱無しで、Ｉｎ−Ｓｉ−Ｏ−Ｎ膜を作製した。このときのスパッタリングガスの条件は表４に示すとおりであり、Ｏ２／Ａｒ＝２ｓｃｃｍ／３０ｓｃｃｍの条件でＩｎ−Ｓｉ−Ｏ膜の成膜を行い、組成を連続的に変化させながらＩｎ−Ｓｉ−Ｏ膜の中央部でのみ、Ｎ２ガスを導入した（Ｎ２／Ａｒ＝２ｓｃｃｍ／３０ｓｃｃｍ）。この膜のＮ濃度分布を、Ａｒエッチングしながら深さ分解能ＸＰＳ測定で求めた結果を図５に示す。
An In—Si—O—N film was manufactured using the same In—Si—O target as in Example 1 with a DC power of 200 W and no heating. The conditions of the sputtering gas at this time are as shown in Table 4. The In—Si—O film was formed under the conditions of O 2 / Ar = 2 sccm / 30 sccm, and the In—Si—O film was continuously changed while changing the composition. N 2 gas was introduced only at the center of the —O film (N 2 / Ar = 2 sccm / 30 sccm). FIG. 5 shows the result obtained by measuring the N concentration distribution of this film by depth resolution XPS measurement while performing Ar etching.
（評価）
実施例１において作製したＩｎ−Ｔｉ−Ｓｉ−Ｏ薄膜トランジスタの特性を評価するため、評価環境２５℃、暗所で、Ｖｄｓ＝１５Ｖ一定で、Ｉｄ−Ｖｇ特性より電子移動度（ｃｍ２／Ｖｓ）および初期のしきい値電圧を求めた。続いて、波長４２０〜６００ｎｍの光照射を１０００ｓｅｃ実施した後の電子移動度およびしきい値電圧のシフト（初期のしきい値電圧との差）を図６に示す。
実施例２において作製したＩｎ−Ｓｉ−Ｏ−Ｎ薄膜トランジスタの特性を評価するため、評価環境２５℃、光照射を１０００秒した後のＩｄ−Ｖｇ特性を測定した。結果を、図７に示す。
比較として、Ｉｎ−Ｔｉ−Ｏ薄膜トランジスタのＩｄ−Ｖｇ特性を併せて図７に示す。波長４２０〜６００ｎｍの光照射によって、Ｉｎ−Ｔｉ−ＯはＩｏｆｆ値が増加し、かつしきい値電圧も負側へシフトすることが分かる。一方、Ｉｎ−Ｓｉ−Ｏ−Ｎ薄膜トランジスタは、光照射後でも、光照射前とほぼ同様の特性で、劣化はほとんど認められなかった。
なお、光照射前のＩｎ−Ｓｉ−Ｏ−Ｎ薄膜トランジスタ及びＩｎ−Ｔｉ−Ｏ薄膜トランジスタのＩｄ−Ｖｇ特性は、図７中の破線で示したものと略同一であった。
(Evaluation)
In order to evaluate the characteristics of the In-Ti-Si-O thin film transistor manufactured in Example 1, the electron mobility (cm 2 / Vs) is determined from the Id-Vg characteristics, with Vds = 15 V constant in an evaluation environment at 25 ° C. in the dark. The initial threshold voltage was determined. Next, FIG. 6 shows the electron mobility and threshold voltage shift (difference from the initial threshold voltage) after 1000 seconds of light irradiation with a wavelength of 420 to 600 nm.
In order to evaluate the characteristics of the In—Si—O—N thin film transistor manufactured in Example 2, the Id—Vg characteristics after an evaluation environment of 25 ° C. and light irradiation for 1000 seconds were measured. The results are shown in FIG.
For comparison, FIG. 7 also shows the Id-Vg characteristics of an In—Ti—O thin film transistor. It can be seen that by irradiation with light having a wavelength of 420 to 600 nm, the I-off value of In-Ti-O increases and the threshold voltage also shifts to the negative side. On the other hand, the In—Si—O—N thin film transistor had almost the same characteristics as before light irradiation even after light irradiation, and hardly deteriorated.
Note that the Id-Vg characteristics of the In—Si—O—N thin film transistor and the In—Ti—O thin film transistor before light irradiation were substantially the same as those indicated by the broken line in FIG.
比較として、金属半導体層のみをＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）に変え、他は実施例１と同様の薄膜トランジスタについて測定した電子移動度、及びしきい値電圧シフトのデータをプロットした。この薄膜トランジスタの６０ｎｍ膜厚のＩＧＺＯ膜は、ＩＧＺＯターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１ （ｍｏｌ比））を用いたＤＣスパッタリング法で、室温、スパッタリングガス流量：Ａｒ／Ｏ２＝２１．５ｓｃｃｍ／１．５ｓｃｃｍ、ＤＣパワー１００Ｗの条件で作製した。
結果を併せて図６に示す。ＩＧＺＯを用いた薄膜トランジスタは、光照射によるしきい値電圧のシフトが約２Ｖと大きく、電子移動度も５ｃｍ２／Ｖｓと小さな値を示した。一方、実施例１のＩｎ−Ｔｉ−Ｓｉ−Ｏを用いた薄膜トランジスタは、しきい値電圧のシフトが１Ｖよりも小さく、電子移動度も１０ｃｍ２／Ｖｓに近い高い値を示した。
また、実施例１のＩｎ−Ｔｉ−Ｓｉ−Ｏを用いた薄膜トランジスタは、ソース電極２６及び／ドレイン電極２７と半導体層２５との界面におけるコンタクト抵抗が低く、かつ、優れたゲート制御性を有していた。
For comparison, only the metal semiconductor layer was changed to In—Ga—Zn—O (IGZO), and the other data plotted were the electron mobility and threshold voltage shift data measured for the same thin film transistor as in Example 1. The 60 nm-thick IGZO film of this thin film transistor is a DC sputtering method using an IGZO target (In 2 O 3 : Ga 2 O 3 : ZnO = 1: 1: 1 (mol ratio)) at room temperature and a sputtering gas flow rate: It was produced under the conditions of Ar / O 2 = 21.5 sccm / 1.5 sccm and DC power 100 W.
The results are also shown in FIG. The thin film transistor using IGZO has a large threshold voltage shift of about 2 V due to light irradiation, and the electron mobility is as small as 5 cm 2 / Vs. On the other hand, the thin film transistor using In—Ti—Si—O in Example 1 showed a high threshold voltage shift of less than 1 V and an electron mobility close to 10 cm 2 / Vs.
In addition, the thin film transistor using In—Ti—Si—O of Example 1 has a low contact resistance at the interface between the source electrode 26 and / the drain electrode 27 and the semiconductor layer 25 and has excellent gate controllability. It was.
以上の結果から、本発明の薄膜トランジスタの動作確認ができ、本発明の有用性が確かめられた。 From the above results, the operation of the thin film transistor of the present invention was confirmed, and the usefulness of the present invention was confirmed.
本発明は、光照射によるしきい値電流のシフト等の特性劣化が抑制され、ソース電極及び／又はドレイン電極と半導体層との界面におけるコンタクト抵抗が低く、かつ電子移動度が高くゲート制御性に優れるという、実用上高い価値を有する特性を兼ね備えた薄膜トランジスタを提供することが可能であり、液晶ディスプレイや有機ＥＬディスプレイ等の表示機器をはじめとする産業の各分野において高い利用可能性を有する。 In the present invention, deterioration of characteristics such as threshold current shift due to light irradiation is suppressed, contact resistance at the interface between the source electrode and / or drain electrode and the semiconductor layer is low, electron mobility is high, and gate controllability is achieved. It is possible to provide a thin film transistor that has excellent and practically high value characteristics, and has high applicability in various industrial fields including display devices such as liquid crystal displays and organic EL displays.
１０、１０’ 薄膜トランジスタ
２０ 基板
２１ ｐドープＳｉ層
３０ ゲート電極
４０、２４ 絶縁膜層
５０、２５ 半導体層
６０、２６ ソース電極
７０、２７ ドレイン電極
８０ 層間絶縁膜
10, 10 'thin film transistor 20 substrate 21 p-doped Si layer 30 gate electrode 40, 24 insulating film layer 50, 25 semiconductor layer 60, 26 source electrode 70, 27 drain electrode 80 interlayer insulating film
Claims (16)
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を有する薄膜トランジスタであって、
前記半導体層が、酸素欠損が導入されることで電子キャリアを生成できる第１金属酸化物に、酸素のかい離エネルギーが前記第１金属酸化物の酸素のかい離エネルギーよりも２００ｋＪ／ｍｏｌ以上大きな第２酸化物（ＸＯｘ）を添加した複合金属酸化物で形成され、
前記第２酸化物を構成する元素Ｘのうち、ケイ素、タンタル、ジルコニウム、ハフニウム、アルミニウム、イットリウム及び希土類元素からなる群より選ばれる少なくとも一種の元素Ｘ１の濃度が、前記半導体層の厚み方向の中央部において極大値を示す、上記薄膜トランジスタ。 A source electrode and a drain electrode;
A semiconductor layer provided in contact with the source electrode and the drain electrode;
A gate electrode provided corresponding to a channel between the source electrode and the drain electrode;
A thin film transistor having an insulator layer provided between the gate electrode and the semiconductor layer,
The semiconductor layer has a second metal oxide that can generate electron carriers by introducing oxygen vacancies, and the second energy of oxygen is 200 kJ / mol or more higher than that of the first metal oxide. Formed of a complex metal oxide to which an oxide (XOx) is added,
Among the elements X constituting the second oxide, the concentration of at least one element X 1 selected from the group consisting of silicon, tantalum, zirconium, hafnium, aluminum, yttrium, and rare earth elements is in the thickness direction of the semiconductor layer. The thin film transistor, which exhibits a maximum value in the center.
請求項１から１２の何れか１項に記載の薄膜トランジスタの製造方法。 The semiconductor layer is formed at a temperature of 10 ° C. or higher and 400 ° C. or lower;
Method for fabricating the thin film transistor according to any one of claims 1 or al 12.
The apparatus according to claim 15, which is a liquid crystal display or an organic EL display.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014016630A JP6261125B2 (en) | 2014-01-31 | 2014-01-31 | Oxide thin film transistor and method for manufacturing the same |
| PCT/JP2015/051845 WO2015115330A1 (en) | 2014-01-31 | 2015-01-23 | Thin-film transistor, oxide semiconductor, and method for producing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014016630A JP6261125B2 (en) | 2014-01-31 | 2014-01-31 | Oxide thin film transistor and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015144171A JP2015144171A (en) | 2015-08-06 |
| JP6261125B2 true JP6261125B2 (en) | 2018-01-17 |
Family
ID=53889075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014016630A Active JP6261125B2 (en) | 2014-01-31 | 2014-01-31 | Oxide thin film transistor and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6261125B2 (en) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9269573B2 (en) * | 2008-09-17 | 2016-02-23 | Idemitsu Kosan Co., Ltd. | Thin film transistor having crystalline indium oxide semiconductor film |
| JP5538797B2 (en) * | 2008-12-12 | 2014-07-02 | キヤノン株式会社 | Field effect transistor and display device |
| JP5322787B2 (en) * | 2009-06-11 | 2013-10-23 | 富士フイルム株式会社 | THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF, ELECTRO-OPTICAL DEVICE, AND SENSOR |
| KR101097322B1 (en) * | 2009-12-15 | 2011-12-23 | 삼성모바일디스플레이주식회사 | Thin film transistor, method of manufacturing the thin film transistor and organic electroluminiscent device having the thin film transistor |
| US8629496B2 (en) * | 2010-11-30 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101976212B1 (en) * | 2011-10-24 | 2019-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing the same |
| US8956929B2 (en) * | 2011-11-30 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US20130320335A1 (en) * | 2012-06-01 | 2013-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5919112B2 (en) * | 2012-06-29 | 2016-05-18 | 株式会社半導体エネルギー研究所 | Pulse output circuit, display device, and electronic device |
-
2014
- 2014-01-31 JP JP2014016630A patent/JP6261125B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015144171A (en) | 2015-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6296463B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP6134230B2 (en) | Thin film transistor and display device | |
| US9378981B2 (en) | Thin film device and manufacturing method thereof | |
| US20090090914A1 (en) | Semiconductor thin film, method for producing the same, and thin film transistor | |
| US20150041808A1 (en) | Electronic device, manufacturing method of electronic device, and sputtering target | |
| JP2010050165A (en) | Semiconductor device, method of manufacturing the same, transistor substrate, light emitting device, and display device | |
| WO2014034872A1 (en) | Thin film transistor and display device | |
| JP6583812B2 (en) | Manufacturing method of multi-layered thin film transistor | |
| WO2015115330A1 (en) | Thin-film transistor, oxide semiconductor, and method for producing same | |
| JP6308583B2 (en) | Thin film transistor, thin film transistor manufacturing method, and semiconductor device | |
| JP6252903B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP6260992B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP6261125B2 (en) | Oxide thin film transistor and method for manufacturing the same | |
| JP6327548B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP6252904B2 (en) | Oxide semiconductor and its production method | |
| JP6087668B2 (en) | Method for manufacturing semiconductor device | |
| JP5846563B2 (en) | Thin film transistor, thin film transistor manufacturing method, and semiconductor device | |
| JP6273606B2 (en) | Gate insulating film with fixed charge induced inside | |
| JP6241848B2 (en) | Thin film transistor structure, thin film transistor manufacturing method, and semiconductor device | |
| KR20130029272A (en) | Thin film transistor | |
| JP2014082424A (en) | Semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160412 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6261125 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |