JP6252903B2 - Thin film transistor and manufacturing method thereof - Google Patents

Thin film transistor and manufacturing method thereof Download PDF

Info

Publication number
JP6252903B2
JP6252903B2 JP2014016273A JP2014016273A JP6252903B2 JP 6252903 B2 JP6252903 B2 JP 6252903B2 JP 2014016273 A JP2014016273 A JP 2014016273A JP 2014016273 A JP2014016273 A JP 2014016273A JP 6252903 B2 JP6252903 B2 JP 6252903B2
Authority
JP
Japan
Prior art keywords
oxide
semiconductor layer
thin film
film transistor
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014016273A
Other languages
Japanese (ja)
Other versions
JP2015144154A (en
Inventor
一仁 塚越
一仁 塚越
慎也 相川
慎也 相川
たきお 木津
たきお 木津
麻希 清水
麻希 清水
伸彦 三苫
伸彦 三苫
生田目 俊秀
俊秀 生田目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2014016273A priority Critical patent/JP6252903B2/en
Priority to PCT/JP2015/051845 priority patent/WO2015115330A1/en
Publication of JP2015144154A publication Critical patent/JP2015144154A/en
Application granted granted Critical
Publication of JP6252903B2 publication Critical patent/JP6252903B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタおよびその製造方法に関するものである。   The present invention relates to a thin film transistor and a method for manufacturing the same.

薄膜トランジスタ(Thin Film Transistor(TFT))は、アクティブマトリクス駆動方式を採用する液晶ディスプレイや有機エレクトロルミネッセンス(Electro Luminescence(EL))ディスプレイのスイッチング素子として数多く利用されている。   Thin film transistors (TFTs) are widely used as switching elements for liquid crystal displays and organic electroluminescence (EL) displays that employ an active matrix drive system.

TFTとしては、半導体層(チャネル層)にアモルファスシリコンやポリシリコンを用いたものが知られている。近年では、種々の特性向上を図るため、半導体層にIn(インジウム)−Zn(亜鉛)−O(IZO)系、In−Ga(ガリウム)−Zn−O(IGZO)系、あるいはSn(錫)−Zn−O(SZO)系の金属酸化物を用いたTFTが検討されている(例えば、特許文献1参照)。   As the TFT, a semiconductor layer (channel layer) using amorphous silicon or polysilicon is known. In recent years, in order to improve various characteristics, an In (indium) -Zn (zinc) -O (IZO) system, an In-Ga (gallium) -Zn-O (IGZO) system, or Sn (tin) is used for a semiconductor layer. A TFT using a -Zn-O (SZO) -based metal oxide has been studied (for example, see Patent Document 1).

このような薄膜トランジスタはn型伝導であり、アモルファスシリコンやポリシリコンよりも高いチャネル移動度を示すことから、高精細なディスプレイや大画面のディスプレイのスイッチング素子として好適に用いることができる。n型伝導のメカニズムは諸説あるが、主に、酸化インジウム構造への酸素脱離により酸素欠損が導入され、その結果、電荷を生成して半導体層として働くと言われている。また、金属酸化物を形成材料とする半導体層には、原理上p型伝導を示さないためにoff電流がきわめて小さくなることから、薄膜トランジスタを用いると消費電力を低減できるという利点を有する。   Such a thin film transistor has n-type conductivity and exhibits higher channel mobility than amorphous silicon or polysilicon, and thus can be suitably used as a switching element for a high-definition display or a large-screen display. Although there are various theories about the mechanism of n-type conduction, it is said that oxygen vacancies are mainly introduced by desorption of oxygen to the indium oxide structure, and as a result, charge is generated to serve as a semiconductor layer. In addition, since a semiconductor layer made of a metal oxide does not exhibit p-type conduction in principle and has a very small off current, the use of a thin film transistor has an advantage that power consumption can be reduced.

しかしながら、上記特許文献に記載された金属酸化物であるIZO系やIGZO系やSZO系金属酸化物は、含有するZn、GaおよびSnが空気中の水分と反応しやすく、その結果、各々の酸化物構造としては不安定なサブオキサイドを形成して、酸素欠損量を調整できず、トランジスタ特性を大きく劣化させる問題があった。   However, IZO, IGZO, and SZO metal oxides, which are metal oxides described in the above-mentioned patent documents, tend to react with the water in the Zn, Ga, and Sn contained therein. As a physical structure, unstable suboxide is formed, and the amount of oxygen vacancies cannot be adjusted, resulting in a problem of greatly degrading transistor characteristics.

これらを解決するために、特許文献2には、金属酸化物として、亜鉛および錫のうちの少なくとも一つの元素を含む物質へ、イットリウム、ニオビウム、タンタル、ハフニウム、ランタン、スカンジウム、バナジウム、チタニウム、マグネシウム、アルミニウム、ガリウム及びシリコンの少なくとも一つを添加したものを使用することが開示されている。また、薄膜トランジスタの作製段階で、プラズマダメージによる破壊効果や放射効果によるキャリア増加がもたらすしきい値電圧の変動を抑制するために、酸化亜鉛にガリウム、インジウム、スズ、ジルコニウム、ハフニウムおよびバナジウムのうち少なくとも一つのイオンをドープすることが開示されている(特許文献3)。さらに、タンタルをドープしたIZO系金属酸化物の酸化膜トランジスタの電気特性が報告されている(非特許文献1)。しかしながら、上記いずれの場合にも主な元素として亜鉛を含むために、薄膜トランジスタの作製段階でのサブオキサイドの形成を抑えるためにプロセスにかなりの制限が課せられるという大きな問題を含んでいる。   In order to solve these problems, Patent Document 2 discloses, as a metal oxide, a substance containing at least one element of zinc and tin, yttrium, niobium, tantalum, hafnium, lanthanum, scandium, vanadium, titanium, magnesium. It is disclosed that at least one of aluminum, gallium and silicon is used. In addition, in order to suppress fluctuations in threshold voltage caused by the destruction effect due to plasma damage and the increase in carriers due to radiation effects in the thin film transistor manufacturing stage, at least one of gallium, indium, tin, zirconium, hafnium, and vanadium is added to zinc oxide. It is disclosed to dope one ion (Patent Document 3). Furthermore, electrical characteristics of an oxide film transistor of an IZO metal oxide doped with tantalum have been reported (Non-Patent Document 1). However, in any of the above cases, since zinc is contained as a main element, there is a serious problem that a considerable limitation is imposed on the process in order to suppress the formation of suboxides in the thin film transistor manufacturing stage.

さらに、金属酸化物としてIZOやIGZOに代わって、錫、チタン、タングステンのいずれかをドープした酸化インジウムを用いるという報告もある(特許文献4)。しかしながら、上記文献に記載のチタン、タングステンのいずれかをドープした酸化インジウムを金属酸化物として用いた酸化膜トランジスタでは、金属酸化物の作製段階で主構造の酸化インジウムへ導入する酸素欠損量を調整することが非常に難しいために、製造プロセスに制限が課せられるという大きな問題がある。   Furthermore, there is a report that indium oxide doped with any one of tin, titanium, and tungsten is used instead of IZO or IGZO as a metal oxide (Patent Document 4). However, in the oxide film transistor using indium oxide doped with either titanium or tungsten described in the above document as the metal oxide, the amount of oxygen vacancies introduced into the main structure indium oxide is adjusted at the metal oxide production stage. There is a big problem that the manufacturing process is limited because it is very difficult to do.

本発明者らは、酸化インジウム等の第1金属酸化物へ金属(Me)−O結合あるいは非金属−O結合の酸素のかい離エネルギーが第1金属酸化物の酸素のかい離エネルギーよりも200kJ/mol以上大きな酸化物を添加することで、上記の問題の酸素欠損の量を制御した薄膜トランジスタおよびその製造方法を出願した(特願2013-099284号)。しかし、上記の問題を解決しつつ他の多様な要件をも満たすためには、上述の先行特許出願に記載した条件以外で上記問題を解決する手段を見出すことにより、この問題を解決した薄膜トランジスタの設計の自由度をできるだけ大きくすることが依然として望まれている。   The inventors of the present invention have stated that the energy of separation of oxygen in the metal (Me) -O bond or non-metal-O bond to the first metal oxide such as indium oxide is 200 kJ / mol than the oxygen separation energy of the first metal oxide. A thin film transistor in which the amount of oxygen vacancies in the above problem was controlled by adding a large oxide as described above and a method for manufacturing the same were filed (Japanese Patent Application No. 2013-099284). However, in order to satisfy other various requirements while solving the above-mentioned problem, by finding a means for solving the above-mentioned problem other than the conditions described in the above-mentioned prior patent application, It remains desirable to have as much design freedom as possible.

本発明の課題は上記問題を、上述した先行特許出願で示した以外の組成条件で解決する薄膜トランジスタ及びその製造方法を提供することにある。   An object of the present invention is to provide a thin film transistor and a method for manufacturing the same that solve the above-mentioned problems under composition conditions other than those shown in the above-mentioned prior patent application.

本発明の一側面によれば、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層とを設け、前記半導体層が、酸化錫に、酸素のかい離エネルギーが酸化錫より大きくかつ酸化錫の酸素のかい離エネルギーとの差が200kJ/mol未満である金属酸化物を添加した複合金属酸化物であり、前記半導体層は、酸素の解離エネルギーが酸化錫よりも小さい追加の酸化物を前記金属酸化物よりも少ない量だけ含む薄膜トランジスタが与えられる。
た、前記半導体層中の前記追加の酸化物の含有量が20重量%以下であってよい。
また、前記半導体層中の前記追加の酸化物の含有量が4重量%以下であってよい。
また、前記半導体層が非晶質であってよい。
また、前記半導体層の厚さが5nm以上かつ20nm以下であってよい。
また、前記追加の酸化物は、鉛、パラジウム、白金、硫黄、アンチモン、ストロンチウム、タリウム、イッテルビウムからなる群から選択された少なくとも一の酸化物であってよい。
また、前記金属酸化物はサマリウム、タングステン、ネオジウム、ガドリニウムからなる群から選択された少なくとも一の酸化物であってよい
た、前記半導体層中の前記金属酸化物の含有量が0より大きく50重量%以下であってよい
、前記半導体層中の前記金属酸化物の含有量が5重量%以下であってよい。
本発明の他の側面によれば、前記半導体層を10℃以上500℃以下で形成する、上記何れかの薄膜トランジスタの製造方法が与えられる。
ここで、前記半導体層を10℃以上300℃以下で形成してよい。
According to one aspect of the present invention, a source electrode and a drain electrode, a semiconductor layer provided in contact with the source electrode and the drain electrode, and a channel between the source electrode and the drain electrode are provided. A gate electrode; and an insulator layer provided between the gate electrode and the semiconductor layer, wherein the semiconductor layer has tin oxide, an oxygen separation energy greater than that of tin oxide, and oxygen of the tin oxide. It is a composite metal oxide to which a metal oxide having a difference from the separation energy of less than 200 kJ / mol is added, and the semiconductor layer has an additional oxide whose oxygen dissociation energy is smaller than that of tin oxide than the metal oxide. A thin film transistor containing only a small amount is provided.
Also, the content of said additional oxide of the semiconductor layer may be 20 wt% or less.
The content of the additional oxide in the semiconductor layer may be 4% by weight or less.
The semiconductor layer may be amorphous.
The semiconductor layer may have a thickness of 5 nm to 20 nm.
The additional oxide may be at least one oxide selected from the group consisting of lead, palladium, platinum, sulfur, antimony, strontium, thallium, and ytterbium.
The metal oxide may be at least one oxide selected from the group consisting of samarium, tungsten, neodymium, and gadolinium .
Also, the content of the metal oxide of the semiconductor layer may be less than 50 wt% greater than 0.
Also, the content of the metal oxide before Symbol semiconductor layer may be 5% by weight or less.
According to another aspect of the present invention, there is provided a method for producing any one of the above thin film transistors, wherein the semiconductor layer is formed at 10 ° C. or more and 500 ° C. or less.
Here, you may form the said semiconductor layer at 10 degreeC or more and 300 degrees C or less.

本発明によれば、酸素欠陥が導入されることで電子キャリアを生成できる金属酸化物として酸素のかい離エネルギーが528kJ/molと大きな酸化錫を用いた場合、これに添加する金属酸化物が、当該添加する金属酸化物についての酸素のかい離エネルギーが酸化錫についての酸素のかい離エネルギーより大きく、かつ酸化錫についての酸素のかい離エネルギーとの差が200kJ/mol未満であるようにした複合金属酸化物の半導体層を用いることで、トランジスタ特性に優れた薄膜トランジスタを提供することができる。
また、本発明によれば、上記の添加する金属酸化物に加えて、酸素のかい離エネルギーが酸化錫より小さな酸化物を、上記添加される金属酸化物より少ない量だけ追加して添加した複合金属酸化物の半導体層を用いることで、トランジスタ特性に優れた薄膜トランジスタを提供することができる。
According to the present invention, when a tin oxide having a large oxygen separation energy of 528 kJ / mol is used as a metal oxide capable of generating electron carriers by introducing oxygen defects, the metal oxide added thereto is A composite metal oxide in which the oxygen separation energy of the metal oxide to be added is larger than the oxygen separation energy of the tin oxide and the difference from the oxygen separation energy of the tin oxide is less than 200 kJ / mol. By using the semiconductor layer, a thin film transistor with excellent transistor characteristics can be provided.
Further, according to the present invention, in addition to the metal oxide to be added, a composite metal in which an oxide having an oxygen separation energy smaller than that of tin oxide is added in a smaller amount than the metal oxide to be added. By using an oxide semiconductor layer, a thin film transistor with excellent transistor characteristics can be provided.

本発明の第1の実施形態に係る薄膜トランジスタの概略断面図。1 is a schematic cross-sectional view of a thin film transistor according to a first embodiment of the present invention. 本発明の第2の実施形態に係るもう一つの薄膜トランジスタの概略断面図。FIG. 6 is a schematic cross-sectional view of another thin film transistor according to the second embodiment of the present invention. 本発明の実施例の薄膜トランジスタの概略断面図。1 is a schematic cross-sectional view of a thin film transistor according to an embodiment of the present invention. 本発明の第1の実施例の薄膜トランジスタのId−Vg特性を示す図。FIG. 5 is a graph showing Id-Vg characteristics of the thin film transistor of the first embodiment of the present invention. 本発明の第1の実施例の2種類の半導体材料のスパッタリング成膜のO/(O+Ar)比と導電性の関係を示す図。It shows the first of the two O 2 / the sputtering deposition of the semiconductor material (O 2 + Ar) ratio and conductive relation embodiment of the present invention. 本発明の第2の実施例で使用する半導体膜が非晶質であることを確認するためのX線回折パターンを示す図。The figure which shows the X-ray-diffraction pattern for confirming that the semiconductor film used by the 2nd Example of this invention is amorphous. 本発明の第2の実施例の薄膜トランジスタのId−Vd特性を示す図。The figure which shows the Id-Vd characteristic of the thin-film transistor of the 2nd Example of this invention.

以下、図を参照しながら、本発明の実施形態に係る薄膜トランジスタおよび薄膜トランジスタの製造方法について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてある。   Hereinafter, a thin film transistor and a method of manufacturing the thin film transistor according to an embodiment of the present invention will be described with reference to the drawings. In all the drawings below, the dimensions and ratios of the constituent elements are appropriately changed in order to make the drawings easy to see.

本発明は、酸素のかい離エネルギーが528kJ/molと大きな酸化錫を電子キャリアを生成する酸化物として用いた場合、添加する金属酸化物についての酸素のかい離エネルギーが酸化錫についての酸素のかい離エネルギーより大きく、かつ酸化錫についての酸素のかい離エネルギーとの差が200kJ/mol未満であるようにすれば上記の問題の酸素欠損の量を制御できるという、本発明者らの新たな知見に基づき、第1の実施形態の薄膜トランジスタおよびその製造方法を提供する。   In the present invention, when tin oxide having a large oxygen release energy of 528 kJ / mol is used as an oxide for generating an electron carrier, the oxygen release energy of the metal oxide to be added is higher than the oxygen release energy of tin oxide. Based on the new knowledge of the present inventors that the amount of oxygen deficiency in the above problem can be controlled by making the difference between the oxygen separation energy of tin oxide large and less than 200 kJ / mol. A thin film transistor of one embodiment and a method for manufacturing the same are provided.

また、本発明者らは上記の金属酸化物に加えて、酸素のかい離エネルギーが酸化錫より小さな追加の酸化物を更に添加し、かつその添加量が上記の金属酸化物の添加量より少なければ、酸素欠損の量を制御できる上に、非晶質の安定形成温度領域を拡大できることを見出した。本発明は、この知見に基づいた第2の実施形態の薄膜トランジスタおよびその製造方法も提供する。   In addition to the above metal oxides, the present inventors further add an additional oxide whose oxygen separation energy is smaller than that of tin oxide, and the addition amount is less than the addition amount of the above metal oxide. The present inventors have found that the amount of oxygen vacancies can be controlled and the amorphous stable formation temperature range can be expanded. The present invention also provides a thin film transistor and a manufacturing method thereof according to the second embodiment based on this finding.

[薄膜トランジスタの構造]
第1の実施形態の薄膜トランジスタは、ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層とを設け、前記半導体層が、酸化錫に、酸素のかい離エネルギーが酸化錫の酸素のかい離エネルギーより大きく、酸化錫についての酸素のかい離エネルギーの差とが200kJ/molより小さい金属酸化物を添加した複合金属酸化物である。
[Structure of thin film transistor]
The thin film transistor of the first embodiment is provided corresponding to a source electrode and a drain electrode, a semiconductor layer provided in contact with the source electrode and the drain electrode, and a channel between the source electrode and the drain electrode. A gate electrode, and an insulator layer provided between the gate electrode and the semiconductor layer, wherein the semiconductor layer is tin oxide, and the oxygen separation energy of the tin oxide is greater than the oxygen separation energy of the tin oxide, It is a composite metal oxide to which a metal oxide having a difference in oxygen separation energy of tin oxide of less than 200 kJ / mol is added.

また、第2の実施形態の薄膜トランジスタでは、第1の実施形態の薄膜トランジスタの前記半導体層が、更に、酸素のかい離エネルギーが酸化錫より小さく、かつ添加量が上記の金属酸化物より少ない追加の酸化物を添加した複合金属酸化物である。   Further, in the thin film transistor of the second embodiment, the semiconductor layer of the thin film transistor of the first embodiment further includes an additional oxidation in which the oxygen separation energy is smaller than that of tin oxide and the addition amount is smaller than that of the above metal oxide. It is a composite metal oxide to which a product is added.

また、本実施形態の薄膜トランジスタの製造方法は、上記薄膜トランジスタを製造するに当たって、前記半導体層を10℃以上500℃以下で形成する工程を有するものである。   The thin film transistor manufacturing method of the present embodiment includes a step of forming the semiconductor layer at 10 ° C. or higher and 500 ° C. or lower when manufacturing the thin film transistor.

図1は第1の実施形態に係る薄膜トランジスタ1の概略断面図である。基板2は、公知の形成材料で形成されたものを用いることができ、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ケイ酸アルカリ系ガラス、石英ガラス、窒化ケイ素などを形成材料とする無機基板;シリコン基板;表面が絶縁処理された金属基板;アクリル樹脂、ポリカーボネート樹脂、PET(ポリエチレンテレフタレート)やPBT(ポリブチレンテレフタレート)などのポリエステル樹脂などを形成材料とする樹脂基板;紙製の基板などの種々のものを用いることができる。また、これらの材料を複数組み合わせた複合材料を形成材料とする基板であっても構わない。基板2の厚さは、設計に応じて適宜設定することができる。   FIG. 1 is a schematic cross-sectional view of a thin film transistor 1 according to the first embodiment. As the substrate 2, a substrate formed of a known forming material can be used, and any of those having optical transparency and those having no optical transparency can be used. For example, an inorganic substrate made of alkali silicate glass, quartz glass, silicon nitride, or the like; a silicon substrate; a metal substrate whose surface is insulated; acrylic resin, polycarbonate resin, PET (polyethylene terephthalate), or PBT (polybutylene) Various substrates such as a resin substrate made of a polyester resin such as terephthalate) or a paper substrate can be used. Further, the substrate may be a composite material formed by combining a plurality of these materials. The thickness of the substrate 2 can be appropriately set according to the design.

薄膜トランジスタ1は、いわゆるボトムゲート型のトランジスタである。薄膜トランジスタ1は、基板2上に設けられたゲート電極3と、ゲート電極3を覆って設けられた絶縁体層4と、絶縁体層4の上面に設けられた半導体層5と、半導体層5の上面において半導体層5に接して設けられたソース電極8およびドレイン電極9を有している。ゲート電極3は、半導体層5のチャネル領域に対応させて(チャネル領域と平面的に重なる位置に)設けられている。また、半導体層5は、酸化錫6へ金属酸化物7を添加した複合金属酸化物から構成されている。なお、当然のことであるが、本発明の作用効果にはなはだしい悪影響が出ない限り、半導体層に金属酸化物7以外の成分や不可避の不純物が含まれていてもよい。これについては以下で記述されている他の実施形態で説明する非金属元素の酸化物の添加を行う場合でも同じである。また、図1では図示のしやすさの都合上、半導体層5(複合金属酸化物)は酸化錫6の中に金属酸化物7の粒子が散在しているようにも見ることができる形態で描画されているが、実際には酸化錫中に金属酸化物が一様に添加、つまりドーピングされることで、複合金属酸化物は一様な物質となっていることに注意されたい。   The thin film transistor 1 is a so-called bottom gate type transistor. The thin film transistor 1 includes a gate electrode 3 provided on a substrate 2, an insulator layer 4 provided to cover the gate electrode 3, a semiconductor layer 5 provided on the upper surface of the insulator layer 4, It has a source electrode 8 and a drain electrode 9 provided in contact with the semiconductor layer 5 on the upper surface. The gate electrode 3 is provided corresponding to the channel region of the semiconductor layer 5 (at a position overlapping the channel region in a plan view). The semiconductor layer 5 is composed of a composite metal oxide obtained by adding a metal oxide 7 to tin oxide 6. As a matter of course, the semiconductor layer may contain components other than the metal oxide 7 and inevitable impurities as long as the adverse effects of the present invention are not adversely affected. The same applies to the case of adding an oxide of a non-metallic element described in other embodiments described below. In FIG. 1, for convenience of illustration, the semiconductor layer 5 (composite metal oxide) can be seen as if particles of the metal oxide 7 are scattered in the tin oxide 6. Although drawn, it should be noted that the metal oxide is actually uniformly added to the tin oxide, that is, doped, so that the composite metal oxide becomes a uniform material.

ゲート電極3、ソース電極8、ドレイン電極9は、通常知られた材料で形成されたものを用いることができる。これらの電極の形成材料としては、例えば、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)などの金属材料やこれらの合金、インジウムスズ酸化物(Indium Tin Oxide、ITO)、酸化亜鉛(ZnO)などの導電性酸化物を挙げることができる。また、これらの電極は、例えば表面を金属材料でめっきすることにより2層以上の積層構造を形成していてもよい。   As the gate electrode 3, the source electrode 8, and the drain electrode 9, those formed of a generally known material can be used. Examples of the material for forming these electrodes include aluminum (Al), gold (Au), silver (Ag), copper (Cu), nickel (Ni), molybdenum (Mo), tantalum (Ta), and tungsten (W). Examples thereof include metal materials such as these, alloys thereof, and conductive oxides such as indium tin oxide (ITO) and zinc oxide (ZnO). Moreover, these electrodes may form the laminated structure of two or more layers, for example by plating the surface with a metal material.

ゲート電極3、ソース電極8、ドレイン電極9は、同じ形成材料で形成されたものであってもよく、異なる形成材料で形成されたものであってもよい。製造が容易となることから、ソース電極8とドレイン電極9とは同じ形成材料であることが好ましい。   The gate electrode 3, the source electrode 8, and the drain electrode 9 may be formed of the same forming material or may be formed of different forming materials. Since manufacture becomes easy, it is preferable that the source electrode 8 and the drain electrode 9 are the same formation material.

絶縁体層4は、絶縁性を有し、ゲート電極3と、ソース電極8およびドレイン電極9との間を電気的に絶縁することが可能であれば、無機材料および有機材料のいずれを用いて形成してもよい。無機材料としては、例えばSiO、SiN、SiON、Al、HfOなどの通常知られた絶縁性の酸化物、窒化物、酸窒化物を挙げることができる。有機材料としては、例えば、アクリル樹脂、エポキシ樹脂、シリコン樹脂、フッ素系樹脂などを挙げることができる。有機材料としては、製造や加工が容易であることから、光硬化型の樹脂材料であることが好ましい。 If the insulator layer 4 has insulating properties and can electrically insulate between the gate electrode 3 and the source electrode 8 and the drain electrode 9, either an inorganic material or an organic material is used. It may be formed. Examples of the inorganic material include normally known insulating oxides such as SiO 2 , SiN x , SiON, Al 2 O 3 , and HfO 2 , nitrides, and oxynitrides. Examples of the organic material include acrylic resin, epoxy resin, silicon resin, and fluorine resin. The organic material is preferably a photocurable resin material because it is easy to manufacture and process.

半導体層5は、酸化錫に、酸素の解離エネルギーが酸化錫の酸素のかい離エネルギーより大きくかつ両者のかい離エネルギーの差が200kJ/molよりも小さい金属酸化物を添加したものである。   The semiconductor layer 5 is obtained by adding, to tin oxide, a metal oxide in which the dissociation energy of oxygen is larger than the separation energy of oxygen in tin oxide and the difference in separation energy between the two is smaller than 200 kJ / mol.

本発明では上述した本発明者らの先行出願における第1金属酸化物として酸化錫(SnO)を用いるが、酸化錫の酸素のかい離エネルギーは528kJ/molと小さいので、酸化錫から酸素が容易に脱離して酸素欠損を生成しやすい。しかし、酸素欠損量が大きくなりすぎると半導体的な性質から金属的な性質へ変わって半導体層として適さなくなる。本願発明者らはこの問題を解決すべく検討を重ねた結果、酸化錫の酸素欠損量を制御するためには酸化錫の酸素のかい離エネルギーより大きな酸素のかい離エネルギーを有する金属酸化物を添加すればよいことを見出した。添加できる金属酸化物としては、具体的には、酸素かい離エネルギーが573kJ/molの酸化サマリウム、720kJ/molの酸化タングステン、703kJ/molの酸化ネオジウム、715KJ/molの酸化ガドリウム等が挙げられる。 In the present invention, tin oxide (SnO 2 ) is used as the first metal oxide in the above-mentioned prior application of the present inventors. However, since the oxygen separation energy of tin oxide is as small as 528 kJ / mol, oxygen is easily generated from tin oxide. It is easy to generate oxygen deficiency. However, if the amount of oxygen vacancies becomes too large, it changes from semiconducting properties to metallic properties, making it unsuitable as a semiconductor layer. As a result of repeated studies to solve this problem, the inventors of the present application added a metal oxide having an oxygen separation energy larger than that of tin oxide in order to control the oxygen deficiency of tin oxide. I found out that I should do it. Specific examples of the metal oxide that can be added include samarium oxide having an oxygen separation energy of 573 kJ / mol, tungsten oxide of 720 kJ / mol, neodymium oxide of 703 kJ / mol, and gadolinium oxide of 715 KJ / mol.

また、酸化錫を適切な酸素欠損量を有する半導体層とするために添加する金属酸化物の含有量としては、0より大きく50重量%以下の範囲にするとよい。特に、酸化錫へ添加する金属酸化物の含有量を0より大きく5重量%以下の範囲にすると、半導体層を300℃以下の低温度で作製できる。   In addition, the content of the metal oxide added to make tin oxide a semiconductor layer having an appropriate amount of oxygen vacancies is preferably in the range of greater than 0 to 50% by weight. In particular, when the content of the metal oxide added to the tin oxide is in the range of more than 0 to 5% by weight or less, the semiconductor layer can be manufactured at a low temperature of 300 ° C. or less.

In−Zn−O系やIn−Ga−Zn−O系の金属酸化物では、半導体層の形成時に多結晶状になりやすい。そのため、通常知られた薄膜トランジスタでは、半導体層に含まれる結晶粒に起因して、半導体層の表面が平坦にはならない。また、通常知られた酸化膜トランジスタの半導体層は、このような結晶粒に起因して、面方向の電気伝導度が低下してしまう。したがって、半導体層の表面の平坦化及び高い電気伝導度を得るためには、半導体層は非晶質構造であることが好ましい。   In-Zn-O-based and In-Ga-Zn-O-based metal oxides tend to be polycrystalline when a semiconductor layer is formed. Therefore, in a generally known thin film transistor, the surface of the semiconductor layer does not become flat due to crystal grains contained in the semiconductor layer. In addition, the normally known semiconductor layer of an oxide film transistor has a reduced electrical conductivity in the plane direction due to such crystal grains. Therefore, in order to obtain planarization of the surface of the semiconductor layer and high electrical conductivity, the semiconductor layer preferably has an amorphous structure.

また、半導体層5の厚みは、5nm以上かつ20nm以下の範囲であることがより好ましい。なお、本実施形態において、半導体層5の厚さは、半導体層5を形成したスパッタチャンバー内に、膜厚校正を主目的として配置された水晶発振式膜厚計を用いて測定した。   The thickness of the semiconductor layer 5 is more preferably in the range of 5 nm or more and 20 nm or less. In the present embodiment, the thickness of the semiconductor layer 5 is measured by using a crystal oscillation type film thickness meter disposed mainly for film thickness calibration in the sputtering chamber in which the semiconductor layer 5 is formed.

本発明の第2の実施形態においては、半導体層5を構成する複合金属酸化物は、酸化錫に上述した金属酸化物を添加したものに、更に酸素のかい離エネルギーが酸化錫より小さく、かつ添加量が金属酸化物より少ない追加の酸化物を添加したものである。本願発明者らは、金属酸化物の添加によって酸素欠損量を制御した上に、追加の酸化物を添加することで、半導体層が500℃の高温度域でも非晶質することを見出した。追加の酸化物としては、具体的には、酸素かい離エネルギーが382.4±3.3kJ/molの酸化鉛、238.1±12.6kJ/molの酸化パラジウム、418.6±11.6kJ/molの酸化白金、517.90±0.05kJ/molの酸化硫黄、434±42kJ/molの酸化アンチモン、426.3±6.3kJ/molの酸化ストロンチウム、213±84kJ/molの酸化タリウム、387.7±10kJ/molの酸化イッテルビウム等が挙げられる。   In the second embodiment of the present invention, the composite metal oxide constituting the semiconductor layer 5 is added to the above-described metal oxide added to tin oxide, and further has an oxygen separation energy smaller than that of tin oxide. It is the addition of an additional oxide that is less in amount than the metal oxide. The inventors of the present application have found that the semiconductor layer becomes amorphous even in a high temperature range of 500 ° C. by controlling the amount of oxygen vacancies by adding a metal oxide and adding an additional oxide. As the additional oxide, specifically, lead oxide having an oxygen release energy of 382.4 ± 3.3 kJ / mol, palladium oxide having 238.1 ± 12.6 kJ / mol, 418.6 ± 11.6 kJ / mol mol platinum oxide, 517.90 ± 0.05 kJ / mol sulfur oxide, 434 ± 42 kJ / mol antimony oxide, 426.3 ± 6.3 kJ / mol strontium oxide, 213 ± 84 kJ / mol thallium oxide, 387 7 ± 10 kJ / mol ytterbium oxide and the like.

図2に示す本発明の第2の実施形態の薄膜トランジスタ1’は図1の薄膜トランジスタ1と基本的には同一構造であるが、図1の半導体層5に対応する半導体層5’が酸化錫6に金属酸化物7を添加したものに、更に酸素のかい離エネルギーが酸化錫より小さく、かつ添加量が金属酸化物より少ない追加の酸化物10を添加した複合金属酸化物である点が異なる。なお、図2中で図1中の要素と同じ参照番号が付されているものは対応する図1中の要素と同じであるため、それらについては説明を省略する。   The thin film transistor 1 ′ of the second embodiment of the present invention shown in FIG. 2 has basically the same structure as the thin film transistor 1 of FIG. 1, but the semiconductor layer 5 ′ corresponding to the semiconductor layer 5 of FIG. Further, the metal oxide 7 is added to the metal oxide 7 in that the oxide separation energy is smaller than that of tin oxide, and the additional oxide 10 is added in an amount less than that of the metal oxide. 2 that are denoted by the same reference numerals as those in FIG. 1 are the same as the corresponding elements in FIG. 1, and thus the description thereof is omitted.

なお、第1の実施の形態の説明において図1を参照して注記したように、図2においても図示のしやすさの都合上、半導体層5’(複合金属酸化物)は酸化錫6の中に追加の酸化物10が散在しているようにも見ることができる形態で描画されているが、ここにおいても実際には酸化錫中にこれら酸化物が一様に添加、つまりドーピングされることで、複合金属酸化物は一様な物質となっていることに注意されたい。   As noted in the description of the first embodiment with reference to FIG. 1, the semiconductor layer 5 ′ (composite metal oxide) is made of tin oxide 6 for convenience of illustration also in FIG. 2. It is drawn in a form that can be seen as interspersed with additional oxide 10, but in this case as well, these oxides are actually uniformly added or doped in the tin oxide. Therefore, it should be noted that the composite metal oxide is a uniform material.

酸化錫(SnO)への、金属酸化物の酸化タングステン(WO)、追加の酸化物の酸化イッテルビウム(Yb)の添加は、例えば、スパッタリング法のターゲット作製段階で行う。 The addition of the metal oxide tungsten oxide (WO 3 ) and the additional oxide ytterbium oxide (Yb 2 O 3 ) to the tin oxide (SnO 2 ) is performed, for example, at the target preparation stage of the sputtering method.

また、また、Sn−W−OターゲットおよびYbターゲットを用いた共スパッタリング法により、各々スパッタリングパワーの比率を変えることで、添加量を制御でき、その含有量は0より大きく10重量%以下であることがより好ましい。 Moreover, the amount of addition can be controlled by changing the ratio of the sputtering power by a co-sputtering method using a Sn—W—O target and a Yb 2 O 3 target, and the content is greater than 0 and 10% by weight. The following is more preferable.

[薄膜トランジスタの製造方法]
次に、第1の実施形態の薄膜トランジスタ1の製造方法について説明する。本実施形態の薄膜トランジスタの半導体層は、物理蒸着法(または物理気相成長法)を用いることにより形成することも可能である。
[Thin Film Transistor Manufacturing Method]
Next, a method for manufacturing the thin film transistor 1 of the first embodiment will be described. The semiconductor layer of the thin film transistor of this embodiment can also be formed by using physical vapor deposition (or physical vapor deposition).

ここで、物理蒸着法としては、蒸着法やスパッタ法が挙げられる。蒸着法としては、真空蒸着法、分子線蒸着法(MBE)、イオンプレーティング法、イオンビーム蒸着法などを例示することができる。また、スパッタ法としては、コンベンショナル・スパッタリング、マグネトロン・スパッタリング、イオンビーム・スパッタリング、ECR(電子サイクロトロン共鳴)・スパッタリング、反応性スパッタリングなどを例示することができる。スパッタリング法においてプラズマを用いた場合は、反応性スパッタリング法、DC(直流)スパッタリング法、高周波(RF)スパッタリング法等の成膜法を用いることができる。   Here, examples of physical vapor deposition include vapor deposition and sputtering. Examples of the vapor deposition method include vacuum vapor deposition, molecular beam vapor deposition (MBE), ion plating, and ion beam vapor deposition. Examples of the sputtering method include conventional sputtering, magnetron sputtering, ion beam sputtering, ECR (electron cyclotron resonance) sputtering, and reactive sputtering. When plasma is used in the sputtering method, a film forming method such as a reactive sputtering method, a DC (direct current) sputtering method, or a radio frequency (RF) sputtering method can be used.

さらには、下記の製造方法を用いて製造されたものが好ましい。下記の製造方法を用いると、より高品質な薄膜トランジスタを製造することができる。 Furthermore, what was manufactured using the following manufacturing method is preferable. When the following manufacturing method is used, a higher quality thin film transistor can be manufactured.

本実施形態の薄膜トランジスタ1の製造方法においては、基板2の上に通常知られた方法でゲート電極3および絶縁体層4を形成した後、半導体層5を形成する。本実施形態の製造方法では、半導体層5は、酸化錫の粉末と、酸素のかい離エネルギーが酸化錫の酸素のかい離エネルギーよりも大きい金属酸化物であって酸化錫と当該金属酸化物についての酸素のかい離エネルギーの差が200kJ/mol未満であるものの粉末とを含む焼結体であるターゲットと、希ガスと酸素との混合ガスとを用いた物理蒸着法により製造される。ここでは、物理蒸着法としてスパッタリング法を用いることとして説明する。   In the method for manufacturing the thin film transistor 1 of this embodiment, the gate electrode 3 and the insulator layer 4 are formed on the substrate 2 by a generally known method, and then the semiconductor layer 5 is formed. In the manufacturing method of the present embodiment, the semiconductor layer 5 is made of a tin oxide powder and a metal oxide whose oxygen separation energy is larger than the oxygen separation energy of tin oxide, and the oxygen of the tin oxide and the metal oxide. It is manufactured by a physical vapor deposition method using a target which is a sintered body containing a powder having a difference in separation energy of less than 200 kJ / mol and a mixed gas of a rare gas and oxygen. Here, it demonstrates as using sputtering method as a physical vapor deposition method.

例えば、半導体層5としてSn−W−O系の金属酸化物を採用する場合には、ターゲットは、酸化錫の粉末と酸化タングステンの粉末との焼結体を採用するとよい。また、ターゲットには、酸化タングステンの質量%以下での添加物(金属酸化物など)等の不純物が混入していてもよい。例えば、ターゲットに、意図しない不純物として酸化錫および酸化タングステン以外の金属酸化物(酸化亜鉛など)が、ターゲット全体における酸化タングステン含有量以下の割合(重量比)で混入することがあっても構わない。   For example, when a Sn—W—O-based metal oxide is employed as the semiconductor layer 5, a sintered body of a tin oxide powder and a tungsten oxide powder may be employed as the target. Further, the target may be mixed with impurities such as an additive (metal oxide or the like) at a mass% or less of tungsten oxide. For example, a metal oxide (such as zinc oxide) other than tin oxide and tungsten oxide may be mixed into the target at a ratio (weight ratio) equal to or lower than the tungsten oxide content in the target as an unintended impurity. .

その場合、焼結体に含まれる酸化タングステンの含有量が、0質量%より多く50質量%以下であるとよい。また、酸化タングステンの含有量は、0質量%より多く5質量%以下であるとより好ましい。   In that case, the content of tungsten oxide contained in the sintered body is preferably greater than 0% by mass and equal to or less than 50% by mass. Further, the content of tungsten oxide is more preferably 0% by mass to 5% by mass.

通常知られた酸化物半導体であるIn−Zn−O系やIn−Ga−Zn−O系の金属酸化物では、酸化インジウムを「ホスト材料」、酸化亜鉛や酸化ガリウムを「ゲスト材料」とすると、ホスト材料(酸化インジウム)に対して、2割〜3割のゲスト材料(酸化亜鉛や酸化ガリウム)が混入されている。   In In-Zn-O-based and In-Ga-Zn-O-based metal oxides, which are generally known oxide semiconductors, when indium oxide is a "host material" and zinc oxide or gallium oxide is a "guest material" The guest material (zinc oxide or gallium oxide) is mixed with 20-30% of the host material (indium oxide).

これに対して、本実施形態の薄膜トランジスタ1の半導体層5は、上述のような焼結体をターゲットに用いて薄膜形成する。本実施形態の製造方法で製造された薄膜トランジスタ1においては上述したように酸化タングステンの含有量は0質量%より多く5質量%以下であるとより好ましいので、この好ましい組成とした場合の半導体層5の酸化物半導体は、通常知られた酸化物半導体と比べて、ホスト材料(酸化錫)に対するゲスト材料(酸化タングステン)の含有量が、極めて少ないものとなる。   On the other hand, the semiconductor layer 5 of the thin film transistor 1 of the present embodiment is formed into a thin film using the above sintered body as a target. In the thin film transistor 1 manufactured by the manufacturing method of the present embodiment, the content of tungsten oxide is more preferably more than 0% by mass and 5% by mass or less as described above. Therefore, the semiconductor layer 5 in the case of this preferable composition. This oxide semiconductor has an extremely small content of the guest material (tungsten oxide) with respect to the host material (tin oxide) as compared with a conventionally known oxide semiconductor.

また、薄膜トランジスタ1の製造方法においては、プロセスガスとして希ガスと酸素との混合ガスを用いる。希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンが挙げられる。また、プロセスガスには、水素原子を有する化合物を含まない。   In the method for manufacturing the thin film transistor 1, a mixed gas of a rare gas and oxygen is used as a process gas. Examples of the rare gas include helium, neon, argon, krypton, and xenon. Further, the process gas does not include a compound having a hydrogen atom.

本実施形態の薄膜トランジスタの製造方法においては、発明者の検討により、酸化錫と酸化タングステンとを含むターゲットを用いて半導体層を形成する場合、半導体層を構成する金属酸化物を非晶質膜とするために高温を必要としないことが分かっている。そのため、薄膜トランジスタの製造方法においては、半導体層を形成する工程を、10℃以上300℃以下で行うことで非晶質な半導体層を形成することができる。また、当該工程を300℃より高く500℃以下で行うことで、結晶化した好適な半導体層を形成することもできる。さらには、半導体層を形成する工程を、室温で実施するとよい。ここで、「室温で実施」とは、半導体層を形成する工程のために非加熱であり、作業環境の温度調整が不要であることを意味する。   In the thin film transistor manufacturing method of this embodiment, when the semiconductor layer is formed using a target containing tin oxide and tungsten oxide, the metal oxide constituting the semiconductor layer is changed to an amorphous film. It has been found that it does not require high temperatures to do. Therefore, in a method for manufacturing a thin film transistor, an amorphous semiconductor layer can be formed by performing a step of forming a semiconductor layer at 10 ° C. to 300 ° C. In addition, a suitable crystallized semiconductor layer can be formed by performing the process at a temperature higher than 300 ° C. and lower than or equal to 500 ° C. Further, the step of forming the semiconductor layer is preferably performed at room temperature. Here, “implemented at room temperature” means that the semiconductor layer is not heated for the step of forming the semiconductor layer, and the temperature adjustment of the working environment is unnecessary.

本実施形態の薄膜トランジスタの製造方法において採用されるスパッタリング法としては、RFスパッタリングおよびDCスパッタリングなど公知のものを用いることができる。   As a sputtering method employed in the method for manufacturing the thin film transistor of the present embodiment, known methods such as RF sputtering and DC sputtering can be used.

また、ターゲットは、酸化錫の粉末と、酸化タングステンの粉末とを用いていれば、これら粉末の混合物の焼結体であってもよく、それぞれの粉末の焼結体であってもよい。それぞれの金属酸化物の粉末毎に焼結体を形成する場合には、複数の焼結体を用いた共スパッタリングにより半導体層を形成することができる。   Further, the target may be a sintered body of a mixture of these powders or a sintered body of each powder as long as tin oxide powder and tungsten oxide powder are used. When a sintered body is formed for each metal oxide powder, the semiconductor layer can be formed by co-sputtering using a plurality of sintered bodies.

金属酸化物として、酸化シリコンについて説明したが、代わりに、酸化サマリウム(Sm−O)、酸化タングステン(W−O)、酸化ネオジウム(Nd−O)、および酸化ガドリウム(Gd−O)を用いた場合にも、それぞれの酸素のかい離エネルギーの大きさに対応したプロセス範囲で、半導体層を形成することができる。   Although silicon oxide has been described as the metal oxide, samarium oxide (Sm—O), tungsten oxide (W—O), neodymium oxide (Nd—O), and gadolinium oxide (Gd—O) were used instead. Even in this case, the semiconductor layer can be formed in a process range corresponding to the magnitude of the separation energy of oxygen.

また、第2の本実施形態の薄膜トランジスタ1の製造方法においては、基板2の上に通常知られた方法でゲート電極3および絶縁体層4を形成した後、半導体層5を形成する。本実施形態の製造方法では、半導体層5は、酸化錫の粉末と、酸素のかい離エネルギーが酸化錫についての酸素のかい離エネルギーよりも大きく、かつ酸化錫についての酸素のかい離エネルギーとの差が200kJ/mol未満である酸素のかい離エネルギーを有する金属酸化物の粉末と、酸素のかい離エネルギーが酸化錫についての酸素のかい離エネルギーより小さく、かつ金属酸化物の添加量より少ない量の追加の酸化物とを含む焼結体であるターゲットと、希ガスと酸素との混合ガスとを用いた物理蒸着法により製造される。ここでは、物理蒸着法としてスパッタリング法を用いることとして説明する。   In the method for manufacturing the thin film transistor 1 of the second embodiment, the gate electrode 3 and the insulator layer 4 are formed on the substrate 2 by a generally known method, and then the semiconductor layer 5 is formed. In the manufacturing method of the present embodiment, the semiconductor layer 5 has a difference between the tin oxide powder and the oxygen separation energy of the tin oxide larger than that of the tin oxide, and the difference between the oxygen separation energy of the tin oxide is 200 kJ. A metal oxide powder having an oxygen separation energy of less than / mol, and an additional oxide in an amount where the oxygen separation energy is less than the oxygen separation energy for tin oxide and less than the addition amount of the metal oxide Is produced by a physical vapor deposition method using a target that is a sintered body containing a noble gas and a mixed gas of oxygen and oxygen. Here, it demonstrates as using sputtering method as a physical vapor deposition method.

例えば、半導体層5としてSn−W−Yb−O系の金属酸化物を採用する場合には、ターゲットは、酸化錫の粉末と酸化タングステンと酸化イッテルビウムの粉末との焼結体を採用するとよい。また、ターゲットには、酸化イッテルビウムの添加量は酸化タングステンの添加量より必ず小さい。   For example, when a Sn—W—Yb—O-based metal oxide is used as the semiconductor layer 5, a sintered body of a tin oxide powder, a tungsten oxide, and a ytterbium oxide powder may be used as the target. Further, the amount of ytterbium oxide added to the target is always smaller than the amount of tungsten oxide added.

その場合、焼結体に含まれる酸化タングステンの含有量が、0質量%より多く50質量%以下である場合、酸化イッテルビウムの含有量は、0質量%より多く20質量%より小さくなる。また、酸化イッテルビウムの含有量は、0質量%より多く4質量%であるとより好ましい。   In that case, when the content of tungsten oxide contained in the sintered body is more than 0% by mass and 50% by mass or less, the content of ytterbium oxide is more than 0% by mass and less than 20% by mass. The content of ytterbium oxide is more preferably 0% by mass to 4% by mass.

また、薄膜トランジスタ1の製造方法においては、プロセスガスとして希ガスと酸素との混合ガスを用いる。希ガスとしては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンが挙げられる。また、プロセスガスには、水素原子を有する化合物を含まない。   In the method for manufacturing the thin film transistor 1, a mixed gas of a rare gas and oxygen is used as a process gas. Examples of the rare gas include helium, neon, argon, krypton, and xenon. Further, the process gas does not include a compound having a hydrogen atom.

本実施形態の薄膜トランジスタの製造方法においては、発明者の検討により、酸化錫と酸化タングステンと酸化イッテルビウムとを含むターゲットを用いて半導体層を形成する場合、半導体層を形成する工程を、10℃以上500℃以下で行うことで非晶質な半導体層を形成できることがわかった。さらには、半導体層を形成する工程を、室温で実施するとよい。ここで、「室温で実施」とは、半導体層を形成する工程のために非加熱であり、作業環境の温度調整が不要であることを意味する。   In the method for manufacturing a thin film transistor of this embodiment, when the semiconductor layer is formed using a target containing tin oxide, tungsten oxide, and ytterbium oxide, the process of forming the semiconductor layer is 10 ° C. or higher, as studied by the inventors. It was found that an amorphous semiconductor layer can be formed by carrying out at 500 ° C. or lower. Further, the step of forming the semiconductor layer is preferably performed at room temperature. Here, “implemented at room temperature” means that the semiconductor layer is not heated for the step of forming the semiconductor layer, and the temperature adjustment of the working environment is unnecessary.

本実施形態の薄膜トランジスタの製造方法において採用されるスパッタリング法としては、RFスパッタリングおよびDCスパッタリングなど公知のものを用いることができる。   As a sputtering method employed in the method for manufacturing the thin film transistor of the present embodiment, known methods such as RF sputtering and DC sputtering can be used.

以上、本発明の薄膜トランジスタの製造方法を説明した。   In the above, the manufacturing method of the thin-film transistor of this invention was demonstrated.

以上のような図1、図2に例示したような本発明の薄膜トランジスタによれば、新規な複合金属酸化物を半導体層に用いることで、特性変化が抑制されたものとなる。   According to the thin film transistor of the present invention as illustrated in FIGS. 1 and 2 as described above, the characteristic change is suppressed by using the novel composite metal oxide for the semiconductor layer.

また、以上のような構成の半導体装置によれば、特性変化が抑制された薄膜トランジスタを有し、高い信頼性を有するものとなる。   In addition, according to the semiconductor device having the above-described configuration, the thin film transistor in which the change in characteristics is suppressed has high reliability.

また、以上のような薄膜トランジスタの製造方法によれば、新規な複合金属酸化物を半導体層に用い、特性変化が抑制された薄膜トランジスタを容易に製造することができる。 Further, according to the method for manufacturing a thin film transistor as described above, a thin film transistor in which a change in characteristics is suppressed can be easily manufactured by using a novel composite metal oxide for a semiconductor layer.

なお、本実施形態においては、いわゆるボトムゲート型の薄膜トランジスタについて説明したが、本発明はいわゆるトップゲート型の薄膜トランジスタに適用することもできる。 Note that although a so-called bottom-gate thin film transistor has been described in this embodiment, the present invention can also be applied to a so-called top-gate thin film transistor.

また、本実施形態においては、いわゆるトップコンタクト型の薄膜トランジスタについて説明したが、本発明はいわゆるボトムコンタクト型の薄膜トランジスタに適用することもできる。   In the present embodiment, a so-called top contact type thin film transistor has been described. However, the present invention can also be applied to a so-called bottom contact type thin film transistor.

以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は斯かる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。   The preferred embodiments according to the present invention have been described above with reference to the accompanying drawings, but it is needless to say that the present invention is not limited to such examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.

以下に本発明を実施例により説明するが、本発明はこれらの実施例に限定されるものではない。   EXAMPLES The present invention will be described below with reference to examples, but the present invention is not limited to these examples.

[第1の実施例]
上記第1の実施形態に対応する本実施例においては、図3に示す薄膜トランジスタを作製し、動作確認を行った。図に示す薄膜トランジスタは、図1に示した薄膜トランジスタ1と同様の構成になっており、図1の薄膜トランジスタ1が有するゲート電極3の代わりに、p型不純物を多量にドープしたSi層11を用いる構成となっている。
[First embodiment]
In this example corresponding to the first embodiment, the thin film transistor shown in FIG. 3 was manufactured and the operation was confirmed. The thin film transistor shown in the figure has the same configuration as the thin film transistor 1 shown in FIG. 1, and uses a Si layer 11 doped with a large amount of p-type impurities in place of the gate electrode 3 of the thin film transistor 1 shown in FIG. It has become.

実施例の薄膜トランジスタは、p型不純物をドープしたSi基板を用い、表面を酸化することで絶縁体層4を形成した後、絶縁体層4の表面に後述の方法を用いて半導体層5を形成することで製造した。ソース電極8およびドレイン電極9は、半導体層5の表面にマスク蒸着することにより形成した。   The thin film transistor of the example uses a Si substrate doped with a p-type impurity, forms the insulator layer 4 by oxidizing the surface, and then forms the semiconductor layer 5 on the surface of the insulator layer 4 using a method described later. It was manufactured by doing. The source electrode 8 and the drain electrode 9 were formed by mask vapor deposition on the surface of the semiconductor layer 5.

ソース電極8とドレイン電極9は、金(Au)を形成材料とし、厚さは50nmであった。また、ソース電極8とドレイン電極9との離間距離(ゲート長)は350μmであり、対向している部分の長さが940μmであった。   The source electrode 8 and the drain electrode 9 are made of gold (Au) and have a thickness of 50 nm. Further, the separation distance (gate length) between the source electrode 8 and the drain electrode 9 was 350 μm, and the length of the facing portion was 940 μm.

半導体層5は、スパッタリング装置を用い、ターゲット材として、Sn−W−Oターゲットを用いて以下のスパッタ条件でスパッタリング法(DCスパッタリング)により成膜した。Sn−W−Oターゲットは、20%W添加Sn系のサンプル品を用いた。成膜した半導体層5の厚さは20nmであった。   The semiconductor layer 5 was formed by sputtering (DC sputtering) using a sputtering apparatus and using a Sn—W—O target as a target material under the following sputtering conditions. As the Sn—W—O target, a 20% W-added Sn-based sample product was used. The thickness of the deposited semiconductor layer 5 was 20 nm.

(スパッタリング条件)
DC power :200W
真空度 :0.2Pa
プロセスガス流量 :Ar 20sccm/O 2sccm
(sccm:Standard Cubic Centimeter per Minute)
基板温度 :25℃。加熱なし
(Sputtering conditions)
DC power: 200W
Degree of vacuum: 0.2 Pa
Process gas flow rate: Ar 20 sccm / O 2 2 sccm
(Sccm: Standard Cubic Centimeter per Minute)
Substrate temperature: 25 ° C. Without heating

このようにして作製した薄膜トランジスタの特性は、評価環境を25℃、暗所、真空中として測定した。図4はこの薄膜トランジスタの伝達特性の測定結果を示す。   The characteristics of the thin film transistor thus fabricated were measured under the evaluation environment of 25 ° C., dark place, and vacuum. FIG. 4 shows the measurement results of the transfer characteristics of this thin film transistor.

また、上記のスパッタリング条件で、O/(Ar+O)の比率を5〜25%の範囲で変えた場合のSn−OおよびSn−W−O系薄膜トランジスタの電気伝導の特性を図5に示す。Sn−W−Oは、図5の全ての酸素比率で、Sn−Oに比べて優れた電気伝導性を示す。これは、W−O結合の酸素かい離エネルギー(720±71kJ/mol)が、Sn−Oの酸素かい離エネルギー(528kJ/mol)に比べて大きいために、酸化錫(Sn−O)から精度良く適した酸素を脱離して酸素欠損量を制御できた効果である。また、Sn−W−Oの方が、O/(Ar+O)の比率の変化に対して電気伝導特性の変化が少ないことを示している。この結果から、Sn−W−Oの方がプロセスマージンが大きいことがわかる。 In addition, FIG. 5 shows the electric conduction characteristics of Sn—O and Sn—W—O thin film transistors when the ratio of O 2 / (Ar + O 2 ) is changed in the range of 5 to 25% under the above sputtering conditions. . Sn—W—O exhibits superior electrical conductivity compared to Sn—O at all oxygen ratios in FIG. This is suitable from tin oxide (Sn—O) with high accuracy because the oxygen separation energy of W—O bond (720 ± 71 kJ / mol) is larger than that of Sn—O (528 kJ / mol). This is the effect of controlling the amount of oxygen deficiency by desorbing oxygen. In addition, Sn—W—O indicates that the change in the electric conduction characteristic is smaller than the change in the ratio of O 2 / (Ar + O 2 ). From this result, it can be seen that Sn-W-O has a larger process margin.

[第2の実施例]
上記第2の実施形態に対応する本実施例においても、図3に示す薄膜トランジスタを作製し、動作確認を行った。半導体層5は、スパッタリング装置を用い、ターゲット材として、Sn−W−Yb−Oターゲットを用いて以下のスパッタ条件でスパッタリング法(DCスパッタリング)により成膜した。Sn−W−Oターゲットは、20%Wおよび2%Yb添加Sn系のサンプル品を用いた。成膜した半導体層5の厚さは20nmであった。
[Second Embodiment]
Also in this example corresponding to the second embodiment, the thin film transistor shown in FIG. 3 was manufactured and the operation was confirmed. The semiconductor layer 5 was formed by a sputtering method (DC sputtering) using a sputtering apparatus and using a Sn—W—Yb—O target as a target material under the following sputtering conditions. As the Sn—W—O target, 20% W and 2% Yb-added Sn-based sample products were used. The thickness of the deposited semiconductor layer 5 was 20 nm.

(スパッタリング条件)
DC power :150W
真空度 :0.2Pa
プロセスガス流量 :Ar 20sccm/O 2sccm
(sccm:Standard Cubic Centimeter per Minute)
基板温度 :25℃。加熱なし
(Sputtering conditions)
DC power: 150W
Degree of vacuum: 0.2 Pa
Process gas flow rate: Ar 20 sccm / O 2 2 sccm
(Sccm: Standard Cubic Centimeter per Minute)
Substrate temperature: 25 ° C. Without heating

Sn−W−Yb−O膜の後熱処理による結晶構造を調べるために、膜厚20nmのSn−W−O膜をガラス基板上に作製して、大気中、450℃で15分熱処理したX線回折パターンを図6に示す。比較としてガラス基板のみも示す。450℃で15分熱処理しても何のピークも認められないことより、非晶質であることが分かった。   In order to examine the crystal structure of the Sn—W—Yb—O film by post-heat treatment, an X-ray film was formed by forming a 20 nm-thick Sn—W—O film on a glass substrate and heat-treating at 450 ° C. for 15 minutes in the air. The diffraction pattern is shown in FIG. Only a glass substrate is also shown for comparison. Even when heat-treated at 450 ° C. for 15 minutes, no peak was observed, indicating that the film was amorphous.

また、この非晶質なSn−W−Yb−O膜を用いて作製した薄膜トランジスタの特性は、評価環境を25℃、暗所、真空中として測定した。図7は本発明の薄膜トランジスタの特性を測定した結果を示す。   The characteristics of the thin film transistor manufactured using this amorphous Sn—W—Yb—O film were measured in an evaluation environment of 25 ° C. in a dark place and in a vacuum. FIG. 7 shows the results of measuring the characteristics of the thin film transistor of the present invention.

以上の結果から、本発明の薄膜トランジスタの動作確認ができ、本発明の有用性が確かめられた。   From the above results, the operation of the thin film transistor of the present invention was confirmed, and the usefulness of the present invention was confirmed.

以上説明したように、本発明によれば、酸素欠損量を制御した複合金属酸化物の半導体層を実現することができるので、薄膜トランジスタの性能向上に大いに貢献することが可能である。   As described above, according to the present invention, a composite metal oxide semiconductor layer in which the amount of oxygen vacancies is controlled can be realized, which can greatly contribute to improvement in performance of a thin film transistor.

1、1’---薄膜トランジスタ
2---基板
3---ゲート電極
4---絶縁膜層
5、5’---半導体層
6---酸化錫
7---金属酸化物
8---ソース電極
9---ドレイン電極
10---酸化物
11---p型不純物をドープしたSi基板.
1, 1 '--- thin film transistor 2 --- substrate 3--gate electrode 4 --- insulating film layer 5, 5'-semiconductor layer 6 --- tin oxide 7 --- metal oxide 8-- --Source electrode 9--Drain electrode 10 --- Oxide 11--Si substrate doped with p-type impurities.

特開2011―4425号公報JP 2011-4425 A 特開2013―70052号公報JP 2013-70052 A 特開2010―21520号公報JP 2010-21520 A 特開2008―192721号公報JP 2008-192721 A

APPLIED PHYSICS LETTERS 102, 102102(2013).APPLIED PHYSICS LETTERS 102, 102102 (2013).

Claims (11)

ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、
前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、
前記ゲート電極と前記半導体層との間に設けられた絶縁体層と
を設け、
前記半導体層が、酸化錫に、酸素のかい離エネルギーが酸化錫より大きくかつ酸化錫の酸素のかい離エネルギーとの差が200kJ/mol未満である金属酸化物を添加した複合金属酸化物であり、
前記半導体層は、酸素の解離エネルギーが酸化錫よりも小さい追加の酸化物を前記金属酸化物よりも少ない量だけ含む、薄膜トランジスタ。
A source electrode and a drain electrode;
A semiconductor layer provided in contact with the source electrode and the drain electrode;
A gate electrode provided corresponding to a channel between the source electrode and the drain electrode;
Providing an insulator layer provided between the gate electrode and the semiconductor layer;
The semiconductor layer is a composite metal oxide in which tin oxide is added with a metal oxide having an oxygen separation energy larger than that of tin oxide and a difference from the oxygen separation energy of tin oxide being less than 200 kJ / mol ,
The semiconductor layer, the dissociation energy of oxygen includes additional oxides smaller than tin oxide by an amount less than the metal oxide, the thin film transistor.
前記半導体層中の前記追加の酸化物の含有量が20重量%以下である、請求項1に記載の薄膜トランジスタ。 The thin film transistor according to claim 1, wherein a content of the additional oxide in the semiconductor layer is 20% by weight or less. 前記半導体層中の前記追加の酸化物の含有量が4重量%以下である、請求項2に記載の薄膜トランジスタ。 The thin film transistor according to claim 2, wherein a content of the additional oxide in the semiconductor layer is 4% by weight or less. 前記半導体層が非晶質である、請求項1から3の何れかに記載の薄膜トランジスタ。 Wherein the semiconductor layer is an amorphous thin film transistor according to claim 1 or et 3. 前記半導体層の厚さが5nm以上かつ20nm以下である、請求項1から4の何れかに記載の薄膜トランジスタ。 The thickness of the semiconductor layer is 5nm or more and 20nm or less, a thin film transistor according to claim 1 or al 4. 前記追加の酸化物は、鉛、パラジウム、白金、硫黄、アンチモン、ストロンチウム、タリウム、イッテルビウムからなる群から選択された少なくとも一の酸化物である、請求項1から5の何れかに記載の薄膜トランジスタ。 6. The thin film transistor according to claim 1 , wherein the additional oxide is at least one oxide selected from the group consisting of lead, palladium, platinum, sulfur, antimony, strontium, thallium, and ytterbium. 前記金属酸化物はサマリウム、タングステン、ネオジウム、ガドリニウムからなる群から選択された少なくとも一の酸化物である、請求項1から6の何れかに記載の薄膜トランジスタ。 The metal oxide is samarium, tungsten, neodymium, at least one oxide selected from the group consisting of gadolinium, a thin film transistor according to claim 1 or al 6. 前記半導体層中の前記金属酸化物の含有量が0より大きく50重量%以下である、請求項1から7の何れかに記載の薄膜トランジスタ。 The content of the metal oxide semiconductor layer is not more than 50 wt% greater than 0, the thin film transistor according to claim 1 or et 7. 記半導体層中の前記金属酸化物の含有量が5重量%以下である、請求項8に記載の薄膜トランジスタ。 The content of the metal oxide before Symbol semiconductor layer is not more than 5% by weight, a thin film transistor according to claim 8. 前記半導体層を10℃以上500℃以下で形成する、請求項1から9の何れかに記載の薄膜トランジスタの製造方法。 The semiconductor layer is formed at 10 ° C. or higher 500 ° C. A method for fabricating a thin film transistor according to any one of claims 1 through 9. 前記半導体層を10℃以上300℃以下で形成する、請求項10に記載の薄膜トランジスタの製造方法。 The method for manufacturing a thin film transistor according to claim 10, wherein the semiconductor layer is formed at 10 ° C. or more and 300 ° C. or less.
JP2014016273A 2014-01-31 2014-01-31 Thin film transistor and manufacturing method thereof Active JP6252903B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014016273A JP6252903B2 (en) 2014-01-31 2014-01-31 Thin film transistor and manufacturing method thereof
PCT/JP2015/051845 WO2015115330A1 (en) 2014-01-31 2015-01-23 Thin-film transistor, oxide semiconductor, and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014016273A JP6252903B2 (en) 2014-01-31 2014-01-31 Thin film transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015144154A JP2015144154A (en) 2015-08-06
JP6252903B2 true JP6252903B2 (en) 2017-12-27

Family

ID=53889063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014016273A Active JP6252903B2 (en) 2014-01-31 2014-01-31 Thin film transistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6252903B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7055535B2 (en) 2018-09-20 2022-04-18 株式会社東芝 Semiconductor device
CN117157765A (en) * 2022-03-30 2023-12-01 京东方科技集团股份有限公司 Metal oxide thin film transistor, semiconductor device and display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101336485B (en) * 2005-12-02 2012-09-26 出光兴产株式会社 TFT substrate and method for manufacturing TFT substrate
JP2010050165A (en) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd Semiconductor device, method of manufacturing the same, transistor substrate, light emitting device, and display device
JP2010251606A (en) * 2009-04-17 2010-11-04 Bridgestone Corp Thin film transistor
US8951899B2 (en) * 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2015144154A (en) 2015-08-06

Similar Documents

Publication Publication Date Title
JP6296463B2 (en) Thin film transistor and manufacturing method thereof
TWI453915B (en) Thin film transistor
JP5386084B2 (en) Semiconductor thin film, manufacturing method thereof, and thin film transistor
JP5510767B2 (en) Thin film transistor and manufacturing method thereof
JP5395994B2 (en) Semiconductor thin film, manufacturing method thereof, and thin film transistor
TWI469345B (en) A field effect transistor using an oxide semiconductor, and a method for manufacturing the same
JP6376153B2 (en) Oxide semiconductor thin film and thin film transistor
JP2010050165A (en) Semiconductor device, method of manufacturing the same, transistor substrate, light emitting device, and display device
JP2009253204A (en) Field-effect transistor using oxide semiconductor, and its manufacturing method
JP2012182329A (en) Ambipolar field-effect transistor and method of manufacturing the same
JP6252903B2 (en) Thin film transistor and manufacturing method thereof
WO2015115330A1 (en) Thin-film transistor, oxide semiconductor, and method for producing same
JP2014056945A (en) Amorphous oxide thin film, method for producing the same, and thin-film transistor using the same
JP6308583B2 (en) Thin film transistor, thin film transistor manufacturing method, and semiconductor device
JP5702447B2 (en) Semiconductor thin film, manufacturing method thereof, and thin film transistor
JP6327548B2 (en) Thin film transistor and manufacturing method thereof
JP5846563B2 (en) Thin film transistor, thin film transistor manufacturing method, and semiconductor device
JP6252904B2 (en) Oxide semiconductor and its production method
JP6261125B2 (en) Oxide thin film transistor and method for manufacturing the same
JP2014175360A (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171116

R150 Certificate of patent or registration of utility model

Ref document number: 6252903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250