JP5836805B2 - 静電気放電保護構造を有するフォトリソグラフィレクチル - Google Patents

Description

本願は、米国特許出願第１２／２６３，４１３号（２００８年１０月３１日出願）に基づく優先権を主張する。

集積回路は、導線のパターンおよび半導体デバイス構造を含む。これらのパターン化した構造は、典型的に、幅がミクロン未満である。これらのような細幅特徴は、フォトリソグラフィ半導体製造技術を使用して製作される。

典型的なフォトリソグラフィプロセスでは、半導体ウェハの表面上に紫外光線のパターンを焼き付けるために、フォトリソグラフィレクチルまたはフォトマスクと称されるテンプレートが使用される。パターン化した紫外線は、ウェハの表面上の感光性フォトレジスト層に、対応するパターンを作成するのに使用される。下層の材料層上にフォトレジストパターンを焼き付けるために、続く処理ステップが使用される。例えば、パターン化したフォトレジスト層は、絶縁体または金属の層をエッチングするためのエッチングマスクとして使用され得る。また、パターン化したフォトレジスト層は、注入マスクとしても使用することができる。

現代のフォトリソグラフィは、ウェハの一部分が１回に１つずつ露光される、反復焼き付けリソグラフィ技術を使用する。反復焼き付けフォトリソグラフィツールは、紫外線光源と、集光光学素子とを含む。作業中、所望のフォトリソグラフィレクチルが反復焼き付けツールのホルダに挿入される。次いで、半導体ウェハの表面上にレクチルのパターンを繰り返し投影するために、反復焼き付けツールが使用される。

レクチルは、典型的に、透明溶融シリカ基材から形成される。溶融シリカは、半導体製造作業で典型的に使用される、光の短波長において透明である。クロム等の金属の層を堆積させ、パターン化することによって、溶融シリカ上に不透明構造が形成される。反復焼き付けフォトリソグラフィツールでは、紫外線を選択的に遮断し、それによって半導体ウェハ上に所望の光パターンを作り出すために、溶融シリカ基材の表面上に形成される、パターン化したクロム（クロミウム）構造が使用される。

溶融シリカは、導電性ではないため、レクチルの表面上のクロム層に静電荷を生じる可能性が存在する。オペレータによる取り扱いによって、経時的に、電荷が蓄積する可能性がある。例えば、オペレータは、レクチルの表面もしくはそのホルダを指で擦る場合がある、またはレクチルを帯電した物体の近傍に持ち込む場合がある。また、静電荷は、レクチルの洗浄およびレクチルの検査作業等の作業中にも生じる可能性がある。反復焼き付けツールの内部に搭載される時にさえ、レクチルは、電界および静電荷の源にさらされる。

レクチル上の静電荷の量が増えると、静電気放電事象によるレクチルの損傷の危険性が増大する。特に、対向する金属構造間に狭い間隙を有するレクチル上では、アーク放電の危険性が存在する。放電事象は、レクチル上のクロムを蒸発させる、または溶融させることによって、レクチルを損傷する可能性がある。このように損傷したレクチルが反復焼き付けツールで使用される場合、損傷は、レイアウトエラーをもたらす場合がある。損傷したレクチルで製作される集積回路は、したがって、正常に機能しない場合がある。

静電気放電保護特徴を有するフォトリソグラフィレクチルが提供される。フォトリソグラフィレクチルは、溶融シリカ等の透明基材上のクロム構造等の金属構造から形成され得る。半導体製作作業中、レクチルは、反復焼き付けリソグラフィツール等のフォトリソグラフィツールで使用され得る。レクチルは、集積回路上の層をパターン化するに使用され得る。

レクチル上の金属構造のうちのいくつかは、反復焼き付けリソグラフィツールでレクチルを使用する時に製作される、集積回路上のトランジスタおよび他の電子デバイスに対応する。これらの金属デバイス構造は、レクチルの使用中に蓄積する静電荷による損傷の影響を受けやすい場合がある。例えば、レクチルデバイス構造は、無金属リングを含む場合がある。レクチル上に静電荷が蓄積する場合、リングにわたって大きい電界が生じる場合がある。この電界は、レクチル上のリングの付近の金属の部分を蒸発または溶融させ得る。このような損傷は、レクチルを使用して製作される集積回路に製造欠陥をもたらす可能性がある。

この種類の損傷を防止するために、レクチルデバイス構造の付近に、ダミーリング構造を形成することができる。ダミーリング構造は、静電気放電の場合に、損傷が重要ではないレクチルの部分に限定されるように、デバイス構造よりも静電気放電に対して敏感に構築され得る。例えば、ダミーリング構造は、近隣のデバイス構造リングよりも幅が狭いリングを用いて形成され得る。また、確実にダミーリング構造が静電気放電に対して敏感となるよう、それらの形状および寸法等のダミーリング構造の追加特性を選択することができる。ダミーリング構造は、集積回路上に回路を形成するのに使用されないが、半導体製作設計ルールを確実に順守することを支援し得る。例えば、ダミーリング構造は、設計者が、特徴がエッチングおよび化学機械研磨等の作業に悪影響を及ぼし得るように孤立されないようにする、設計ルールを順守するのに役立ち得る。

本発明のさらなる特徴、その本質、および様々な利点は、添付の図面ならびに以下の本発明を実施するための形態からより明らかとなるであろう。
（項目１）
透明基材と、
少なくとも１つのダミーリング構造を形成する、該透明基材上の金属パターンと
を備えている、フォトリソグラフィレクチル。
（項目２）
上記金属パターンは、少なくとも１つのデバイス構造リングおよび上記ダミーリング構造における少なくとも１つのダミーリングを形成するよう構成され、該デバイス構造リングは、第１の幅を有し、該ダミーリングは、該第１の幅よりも小さい第２の幅を有する、項目１に記載のフォトリソグラフィレクチル。
（項目３）
上記ダミーリング構造は、リングによって相互から電気的に分離される、第１の金属領域および第２の金属領域から形成される、項目１に記載のフォトリソグラフィレクチル。
（項目４）
上記ダミーリング構造は、多角形のリングによって相互から電気的に分離される、第１の金属領域および第２の金属領域から形成される、項目１に記載のフォトリソグラフィレクチル。
（項目５）
上記ダミーリング構造は、長方形のリングによって相互から電気的に分離される、第１の金属領域および第２の金属領域から形成される、項目１に記載のフォトリソグラフィレクチル。
（項目６）
上記長方形のリングは、少なくとも第１のセグメントおよび第２のセグメントを有し、各セグメントは、関連幅を有し、該第１のセグメントの幅は、該第２のセグメントの幅とは異なる、項目５に記載のフォトリソグラフィレクチル。
（項目７）
上記ダミーリング構造は、三角形のリングによって相互から電気的に分離される、第１の金属領域および第２の金属領域から形成される、項目１に記載のフォトリソグラフィレクチル。
（項目８）
上記三角形のリングは、少なくとも第１のセグメントおよび第２のセグメントを有し、各セグメントは、関連幅を有し、該第１のセグメントの幅は、該第２のセグメントの幅とは異なる、項目７に記載のフォトリソグラフィレクチル。
（項目９）
上記三角形のリングは、３つの等しい内角を有する、項目７に記載のフォトリソグラフィレクチル。
（項目１０）
上記三角形のリングは、３つのセグメントを有し、該３つのセグメントのうちの少なくとも２つは、不等な長さのセグメントである、項目７に記載のフォトリソグラフィレクチル。
（項目１１）
上記ダミーリング構造は、リングによって相互から電気的に分離される、第１の金属領域および第２の金属領域から構成され、該リングは、少なくとも１つの９０°未満の内角を有する、項目１に記載のフォトリソグラフィレクチル。
（項目１２）
上記金属パターンは、少なくとも１つのデバイス構造リングおよび上記ダミーリング構造における少なくとも１つのダミーリングを形成するよう構成され、該デバイス構造リングは、最小幅を有し、該ダミーリングは、該最小幅よりも小さい幅を有する少なくとも１つのセグメントを有し、該ダミーリングは、上記デバイスリング構造の１００μｍ以内に位置する、項目１に記載のフォトリソグラフィレクチル。
（項目１３）
レクチルレイアウトを生成するために、コンピュータ支援設計ツールを用いてレイアウト作業を実施することと、
該レクチルレイアウトにおいて、ダミー構造が用いられ得るレクチル位置を識別することと、
該コンピュータ支援設計ツールを用いて、該識別されたレクチル位置において、該レクチルレイアウトにダミー構造を組み込むことと
を含む、方法。
（項目１４）
上記ダミー構造は、上記フォトリソグラフィレクチル上の無金属間隙によって包囲される中央レクチル金属領域を備えている、項目１３に記載の方法。
（項目１５）
上記フォトリソグラフィレクチルは、少なくとも１つのデバイス構造を含み、上記ダミー構造は、該デバイス構造よりも静電気放電に対して敏感である、項目１３に記載の方法。
（項目１６）
基材と、
少なくとも１つの静電気放電保護構造を形成する、該基材上の導電性材料と
を備えている、フォトリソグラフィレクチル。
（項目１７）
少なくとも１つの金属デバイス構造をさらに備え、上記静電気放電保護構造は、該金属デバイス構造よりも静電気放電に対して敏感である、項目１６に記載のフォトリソグラフィレクチル。
（項目１８）
少なくとも１つの金属デバイス構造をさらに備え、該金属デバイス構造は、第１の幅を有する関連無金属リングを有し、上記静電気放電保護構造は、該第１の幅よりも小さい第２の幅を有する無金属リングによって包囲される中央金属領域を備えている、項目１６に記載のフォトリソグラフィレクチル。
（項目１９）
集積回路上の電気デバイスに対応するパターン化された金属領域をさらに備え、上記静電気放電保護構造は、該集積回路上の該電気デバイスに対応しない、項目１６に記載のフォトリソグラフィレクチル。
（項目２０）
パターン化された金属領域をさらに備え、上記金属デバイス構造は、第１の面積を有する中央金属領域を有し、上記静電気放電保護構造は、該第１の面積よりも小さい第２の面積を有する中央金属領域を有する、項目１６に記載のフォトリソグラフィレクチル。
（項目２１）
上記静電気放電保護構造は、いかなる集積回路デバイス構造にも対応しない、項目１６に記載のフォトリソグラフィレクチル。
（項目２２）
上記静電気放電保護構造は、ダミーリングを備えている、項目１６に記載のフォトリソグラフィレクチル。

図１は、本発明の実施形態に係る、集積回路の製作にフォトリソグラフィレクチルを使用し得る、フォトリソグラフィ反復焼き付けツールのダイアグラムである。 図２は、本発明の実施形態に係る、レクチルを使用する半導体デバイスの製作に関係する、例示的なステップのフローチャートである。 図３は、静電気放電事象によって損傷されたレクチルの一部分の上面図である。 図４は、設計ルール要件を満たすためにダミーブロックが提供されている、従来のレクチルの上面図である。 図５は、集積回路を設計し、レクチルを使用してこれらの回路を製作するための従来のステップのフローチャートである。 図６は、本発明の実施形態に係る、確実に設計ルールを順守するようにする一方、静電気放電事象による損傷から保護するのに役立つ、静電気放電保護ダミーリング構造を伴う、実例的なレクチルの一部分の上面図である。 図７、８、および９は、本発明の実施形態に係る、四角形の外形および様々な幅の間隙を有する、実例的なダミーリング構造の上面図である。 図７、８、および９は、本発明の実施形態に係る、四角形の外形および様々な幅の間隙を有する、実例的なダミーリング構造の上面図である。 図７、８、および９は、本発明の実施形態に係る、四角形の外形および様々な幅の間隙を有する、実例的なダミーリング構造の上面図である。 図１０は、本発明の実施形態に係る、１２０°の内角を伴う、実例的な六角形の形状のダミーリング構造の上面図である。 図１１は、本発明の実施形態に係る、１０８°の内角を伴う、実例的な五角形のダミーリング構造の上面図である。 図１２は、本発明の実施形態に係る、ダミーリング構造の内部がどのように４つの直角を有するかを示す、実例的な四角形のダミーリング構造の上面図である。 図１３は、本発明の実施形態に係る、３つの６０°の内角を伴う、実例的な三角形のダミーリング構造である。 図１４は、本発明の実施形態に係る、５つの３６°の内角を伴う、実例的な５点星型のダミーリング構造の上面図である。 図１５は、本発明の実施形態に係る、レクチル上のダミーリング構造に関連付けられる電界が、リング幅の関数としてどのように変化し得るかを示す、グラフである。 図１６は、本発明の実施形態に係る、レクチル上のダミーリング構造に関連付けられる電界が、ダミーリング構造内の内角寸法の関数としてどのように変化し得るかを示す、グラフである。 図１７は、本発明の実施形態に係る、レクチル上のダミーリング構造に関連付けられる電界が、ダミーリング構造内の内部面積にどのように影響されるかを示す、グラフである。 図１８は、本発明の実施形態に係る、三角形の形状および異なる寸法の内角を伴う、実例的なダミーリング構造の上面図である。 図１９は、本発明の実施形態に係る、長方形の形状および不等の幅の辺を伴う、実例的なダミーリング構造の上面図である。 図２０は、本発明の実施形態に係る、不等の内角と、異なる幅および長さのリングセグメントとを有する、実例的な三角形のダミーリング構造の上面図である。 図２１は、本発明の実施形態に係る、所与のダミーリング構造製造プロセスを選択することによって、静電気放電事象に対するダミーリング構造の感度をどのように変化させることができるかを示す、グラフである。 図２２は、本発明の実施形態に係る、ダミーリング構造を伴うレクチルを使用することに関係する、例示的なステップのフローチャートである。

本発明は、半導体製作技術に関し、より具体的には、集積回路の製作に使用するのに好適なフォトリソグラフィレクチルに関する。レクチルは、それらが静電気放電事象による損傷に対して耐性を示すようにするのに役立ち、かつレクチルが半導体製作設計ルールを順守するのに役立つ、構造を含み得る。これらのようなレクチルは、レクチル起因の製作エラーの可能性がより低い状態で、集積回路を製作するために使用され得る。

レクチルを使用して、任意の好適な集積回路が製作され得る。レクチルを使用して製作され得る集積回路の例には、特定用途向け集積回路、電気的にプログラム可能な、およびマスクプログラム可能なプログラム可能論理デバイス集積回路、デジタル信号プロセッサ、マイクロプロセッサ、マイクロコントローラ、ならびにメモリチップが挙げられる。

半導体製作プロセスでのレクチルの使用中、紫外線がレクチルを通過する。レクチルは、集積回路構造をパターン化するのに使用される、紫外線のパターンを形成する。典型的なレクチルは、透明基材層と、パターン化した不透明層とを有する。透明基材は、紫外線波長において透明である、溶融シリカ等の材料から形成され得る。不透明層は、紫外線波長において不透明の材料から形成され得る。典型的に、不透明層は、クロム（クロミウム）等の金属から形成される。レクチルは、任意の好適な製作技術を使用して形成され得る。例えば、堆積されたクロム層は、リソグラフィ技術（例えば、深紫外線リソグラフィ、電子ビームリソグラフィ等）を使用してパターン化され得る。

典型的な製造環境では、レクチルは、反復焼き付けリソグラフィツールで使用される。反復焼き付けリソグラフィツールは、集積回路のダイのウェハを製作するプロセス中に、半導体ウェハの表面上の感光性材料を繰り返し露光するために使用することができる。反復焼き付けリソグラフィツールは、レクチルパターンを半導体ウェハ上に遠くから投影するため、反復焼き付けリソグラフィツールで使用されるレクチルは、投影マスクと称される場合がある。接触リソグラフィは、生産環境にそれ程好適ではない傾向があるため、反復焼き付けリソグラフィに関係する、投影技術等の非接触リソグラフィ技術は、一般に、接触型リソグラフィ処置よりも好まれる。しかしながら、所望により、静電気放電保護特徴を伴う接触フォトリソグラフィレクチル（典型的に、フォトマスクまたはマスクと称される）が提供され得る。反復焼き付けリソグラフィへの非接触レクチルの使用が、実施例として、本明細書に概略的に記載される。

実例的な反復焼き付けリソグラフィツールを図１に示す。ツール１０等の反復焼き付けリソグラフィツールは、ステッパと称される場合がある。図１に示されるように、反復焼き付けリソグラフィツール１０は、筐体３８を有し得る。光源１４は、筐体３８内に位置し得る。作業中、光源１４は、光１６を生成するために使用され得る。光源１４は、所望の波長の光を生成する、レーザ、ランプ、または他の好適な構成要素に基づき得る。光源１４によって作り出される光１６の波長は、４３６ｎｍ、３６５ｎｍ、２４８ｎｍ、１９３ｎｍ、または任意の他の好適な波長であり得る。

反復焼き付けリソグラフィツール１０は、ホルダ４０等のレクチルホルダを有し得る。半導体製造プロセスの異なる段階中に、レクチル２０等の種々のレクチルが、ホルダ４０に搭載され得る。各レクチルは、リソグラフィ作業で使用するのに適切なクロムパターンを含み得る。

光１６を、レクチル２０を通して半導体基材２４の表面上に導くために、光学構成要素１８が使用され得る。基材２４は、例えば、シリコンウェハであり得る。処理中、ウェハ２４は、フォトレジスト層３０等の感光性材料で被覆され得る。フォトレジスト層３０は、光２２によって露光され得る。

初期に、光２２は、領域３２等のウェハ２４内の領域上に導かれ得る。光２２は、レクチル２０を通過しており、レクチル２０のパターンを含む。したがって、領域３２内のフォトレジスト３０は、レクチル２０に関連付けられるパターンで露光される。ウェハ２４のこの部分内のフォトレジストが露光された後、ウェハ２４は、筐体２８および光学構成要素１８に対して移動される。この新しい位置で、光２２は、領域３４内のウェハ２４上に導かれる。次いで、ウェハ２４の領域３６内のフォトレジスト３０が露光されるように、ウェハ２４に対するビーム２２の位置が、再び調整され得る。このように、パターン化した光ビーム２２の位置は、ウェハ２４の表面全体にわたって進められ得る。続く半導体製作ステップ（例えば、エッチング、堆積、注入等）に続き、各領域内に集積回路が形成される。例えば、第１の集積回路は、領域３２内のウェハ２４内に形成され、第２の集積回路は、ウェハ２４の領域３４に関連付けられ、第３の集積回路は、領域３６から形成される。

ウェハ２４に対するビーム２２の位置は、ビーム２２の位置を制御することによって、ウェハ２４の位置を制御することによって、またはビーム２２およびウェハ２４の両方に対して調整を行うことによって、調整され得る。ビーム２２の位置は、筐体３８ならびにレクチル２０および光学素子１８等の構成要素の位置を調整することによって制御され得る。図１に図式的に示されるように、ビーム２２を位置決めするために、位置決めデバイス２８（例えば、平行移動台）が、筐体３８の一部分に取り付けられ得る。所望により、ウェハ２４は、平行移動台２６または他の好適な位置決め装置を使用して位置決めされ得る。

ウェハ２４が反復焼き付けリソグラフィツール１０を使用して露光された後、露光されたフォトレジストは、現像され得る。次いで、エッチングステップ、材料堆積ステップ、およびイオン注入ステップ等の続く処理ステップが実施され得る。これらのような処理ステップが実施された後、ウェハ２４の表面上に、別のフォトレジストの層が形成され得る。次いで、ウェハ２４は、新しいレクチル２０を使用して露光され得る。いったん全てのレクチルパターンが使用され、全ての所望の処理ステップが実施されると、半導体製作プロセスが完了する。次いで、ウェハ２４上の回路は、試験され得る。所望の試験作業に続き、ウェハ２４は、個々のダイに分割され得る。これらのダイは、パッケージ化された集積回路を形成するために、パッケージ化され得る。

半導体製造中のレクチルの製作および使用に関連する例示的なステップを図２に示す。

ステップ４２で、レクチルが製造され得る。レクチルは、例えば、電子ビームまたは深紫外線リソグラフィ技術を使用して製造され得る。製造されたレクチルは、所望の集積回路を形成するためのクロムパターンを含む。各レクチルは、異なる回路層（例えば、接触層、ポリシリコン層、金属層、ビア層等）に対応し得る。

ステップ４４で、レクチルは、欠陥を検査され得る。例えば、クロム層内の予期せぬ空洞、または予期せぬクロム堆積が存在する場合がある。いくつかの欠陥は、補修ツールを使用して修正され得る。補修することができないレクチルは、廃棄され得る。

レクチルが検査を通過した後、レクチルは、フォトリソグラフィ作業を実施するのに使用され得る。特に、レクチルは、所望の集積回路を製造するのに必要とされる際、ステップ４６で、半導体ウェハ上の層をパターン化するために、反復焼き付けリソグラフィツールで使用され得る。

ステップ４８で、製作された集積回路は、試験装置を使用して試験され得る。試験は、集積回路がウェハ形態の時に実施され得、または集積回路がパッケージ化された後に実施され得る。

試験の成功に続き、パッケージ化された集積回路は、印刷回路基板上に実装され、システムで使用され得る（ステップ５０）。

図２の作業等の作業中、レクチルは、静電荷の源に暴露される。多くの場合、レクチルは、機器の種々の部品間で移動される。この機器には、例えば、製作機器、検査機器、およびフォトリソグラフィツールが挙げられる。また、レクチルは、保管コンテナとホルダとの間でも移動され得る。

レクチルがこれらの異なる環境に暴露される際、レクチルは、電荷の源に遭遇する場合がある。例えば、半導体製造工場内の人員は、レクチルの表面を不注意に擦る（例えば、手袋をはめた手で、またはクリーンルーム衣類で）場合がある。また、レクチルは、帯電した機器の付近に定置される場合もある。これらのような状況において、レクチルの表面上のクロムパターン内に、静電荷が堆積される場合がある。

電荷が完全に均一に分布される場合、一般に、電界蓄積は最小となる。あいにく、完全に均一な電荷分布はまれである。より典型的に、静電荷は、不均等に蓄積する。結果として、レクチルの表面上のいくつかのクロム構造は、他よりも高く帯電される。これらの静電荷は、不均等に帯電したクロム構造間の間隙に及ぶ電界をもたらす。

この種類の意図的ではない静電荷蓄積によって生じる電界のサイズは、相当なものである可能性がある。電界強度が大きくなり過ぎる時、レクチル上のクロムが損傷される可能性がある。損傷の典型的な形態を図３に示す。図３の実施例では、レクチル部分５２は、２つのクロム構造、クロム構造５４およびクロム構造５６を有する。構造５４および５６は、間隙５８によって分離される。静電荷が構造５４および５６上に蓄積する時、間隙５８にわたって大きい電界が生じる場合がある。構造５４と構造５６との間の電界が臨界絶縁破壊値を超えると、静電気放電事象が発生する。これは、レクチルを損傷する。図３に示されるように、例えば、静電気放電は、領域６２内で発生する場合があり、領域６４からのクロムの蒸発をもたらす場合がある。また、クロムは、静電気放電事象の結果として、融解される場合、ないしはレクチル基材６０に再分布される場合がある。図３の実施例では、堆積されたクロム特徴６６が、間隙５８内に欠陥を形成している。

静電気放電を防止するために、間隙５８等の小さいレクチル間隙を回避する必要があり得る。レクチルパターンは、レクチル金属構造が大面積の島を形成する時、特に静電荷を捕捉しやすい場合があるため、隣接するクロム領域（例えば、図３の領域５４または５６等の領域）が、特定の量よりも大きい面積を有する時はいつでも、小さいレクチル間隙を回避することが、特に有益であり得る。レクチル製作ガイドラインは、例えば、構造５４または５６の面積が４ｍｍ^２（例として）を超える場合はいつでも、いかなる間隙５８も０．３５μｍ未満の幅を有するべきではないと規定する場合がある。これらのガイドラインを違反することを回避するために、レイアウト設計者は、狭い間隙５８を伴うレクチルパターンを必要とする回路設計なしで済ませる必要があり得る。これは、集積回路性能を劣らせる場合がある。別の可能な解決策は、構造５４と構造５６との間にブリッジング金属構造を作成することであり得る。ブリッジング構造は、これが隣接する領域間に生じる電圧差の大きさを低減するが、回路設計によって可能ではない場合がある、またはデバイス性能を低下させる場合がある。

拡大された間隙を伴うレクチル、およびブリッジング構造を伴うレクチルは、許容不可能なデバイス性能をもたらす場合があるため、これらのような解決策に頼る必要なく、静電気放電問題を低減することができることが望ましい。

静電気放電事象による損傷に関する懸念に加えて、レクチルの設計者は、レクチルパターンのレイアウトが確立された設計ルールに準拠することを気遣う。これらの設計ルールは、半導体製作プロセスのガイドラインとしての役割を果たす。所与の半導体製作プロセスの設計ルールに従っていない場合、所与の半導体製作プロセスを用いて製作される集積回路は、正常に機能しない場合がある。

半導体製作設計ルールに準拠するために、レイアウト設計者は、レクチル設計にダミーブロックを導入する場合がある。ダミーブロックは、レクチル上のクロム内の四角形の開口である。ダミーブロックの存在は、製造中に確実に設計ルールに従うようにするのに役立ち得る。例えば、ダミーブロックは、デバイス特徴が確実に孤立されないようにするのに役立ち得る。デバイス特徴がダミーブロックによって包囲されていない場合、不十分なプロセス負荷となる場合がある。これは、特徴を不適切に製作する場合がある。例えば、エッチングプロセス中、同時にエッチングされている特徴が近隣に存在しない時、孤立した特徴は、オーバーエッチングされる場合がある。同様に、化学機械研磨（ＣＭＰ）作業中、孤立した特徴は、不適切に平坦化される場合がある。

ダミーブロックが提供されているレクチルの一部分を図４に示す。図４に示されるように、レクチル７０は、デバイス領域７４を含み得る。デバイス領域７４は、多数のトランジスタが形成される、集積回路の一部分に対応し得る。図４のレクチル７０に対応する集積回路の層内では、これらのトランジスタの周囲に、孤立リングが形成されている。孤立リングは、レクチル７０内のリング形状の間隙７６によって形成されている。間隙７６は、クロムによって被覆されておらず、内側クロム領域７４からクロム領域７２を分離する。

完成したデバイスでは、トランジスタは、領域７４の下に横たわり、レクチルリング７６に関連付けられる孤立構造によって、電気的に孤立される。このデバイス領域が他の構造から比較的遠いため、領域７４の付近にダミーブロック６８が提供されている。ダミーブロック６８は、リング７６に関連付けられる構造が、確実に適切に製作されるようにする（例えば、エッチングおよび化学機械研磨作業中）、クロム領域７２内の四角形の開口である。

ダミーブロック６８の存在は、設計者が半導体製作設計ルールに準拠するのに役立ち得るが、静電気放電によるレクチル７０の損傷を防止するのに役立たない場合がある。事実、金属領域７２の面積の減少は、特定の状況では、領域７２内の単位面積当たりの静電荷の量の増加をもたらし得る。これは、レクチル７０上への電荷蓄積から生じる電圧差Ｖ_Ｌ−Ｖ_Ｃを増加させ、それによって、静電界の強化、および静電気放電による損傷の可能性の対応する増加をもたらす可能性がある。

これらの問題を、集積回路を製作するための従来のステップを示す、図５のフローチャートに図示する。

図５に示されるように、一般に、プロセスは、回路設計の考案で開始する（ステップ７８）。論理設計者は、回路を設計するために、コンピュータ支援設計ツールを使用し得る。ツールは、レクチル上のパターンの初期レイアウトを作り出し得る（ステップ８０）。

ステップ８２中、設計者は、図４の孤立したデバイス領域７４の周囲の面積等の問題の面積を識別することを試み得る。

ステップ８４で、設計者は、これらの問題の面積にダミーブロック６８を追加し得る。

ステップ８６で、ダミーブロック６８を含むレクチルが製造され得る。

レクチル導電性構造の一部上にあまりに多くの静電荷が生じる場合、静電気放電（ＥＳＤ）事象が発生し、レクチル損傷をもたらす場合がある（ステップ８８）。

レクチルへの静電気放電損傷を防止するのを助けるために使用され得る、実例的な配設を図６に示す。図６に示されるように、レクチル９０は、基材９２等の基材上にパターン化した金属構造を定置することによって形成され得る。基材９２は、溶融シリカまたは他の好適なレクチル基材材料から形成され得る。構造９４、９６、および１０４等の不透明レクチル構造は、クロムまたは他の好適な材料から形成され得、レクチル基材９２の表面上にパターン化され得る。図６の実施例では、これらのパターンは、電気デバイス領域９６を包囲するリング９８を含む、デバイス構造１００のためのパターンを含む。

マスクセット内の各レクチルは、典型的に異なる。いくつかのレクチルは、シリコンウェハの表面上にトランジスタおよび他のデバイスを形成するために使用される。他のレクチルは、相互接続のパターンを形成するのに使用される。図６の実施例では、レクチル９０は、孤立構造に関連付けられるリング９８を有する。リング９８は、金属を含まず、外側金属領域９４と内側金属領域９６との間に無金属間隙を形成する。同一のマスクセットに関連付けられる他のレクチルは、領域９６内にトランジスタおよび他のデバイスを形成するためのパターンを含む。したがって、領域１００等の領域、孤立リング９８、および内部領域９６は、デバイス領域またはデバイス構造と称される場合がある。

領域１００内のデバイスは、製作されている集積回路が正常に機能するために必要である。したがって、リング９８の付近の金属構造９４および９６への静電気放電損傷は、製作プロセスに悪影響を及ぼし得る。したがって、リング９８内の間隙の幅は、これが、領域９４および９６内に静電荷が蓄積する時に間隙にわたって生じる電界の大きさを増大する傾向があり得るため、あまりに小さくすることはできない。リング９８内の間隙を設計ルールによって許容される最小値を超えて拡大することは、リング９８への損傷の可能性を低減するのに役立つが、望ましくないほど多量の回路面積（「土地」）を消費する。

確実に設計ルールを順守するために、デバイス構造１００の付近にダミー構造が形成され得る。図４に示される種類の従来のダミーブロックをデバイス構造１００の近くに形成することは、静電気放電事象の発生を減少させない場合、またはそのような事象の発生を増加させる場合さえある。しかしながら、図６の配設で、デバイス構造１００への静電気放電損傷を防止するのに役立つ、ダミーリング構造１０２等のダミー構造を、デバイス構造１００の付近に形成することができる。ダミー構造１０２は、静電気放電に対する増強感度を伴う犠牲構造としての役割を果たすことによって、デバイス構造１００への損傷を低減する、または排除するのに役立ち得る。

ダミー構造１０２は、構造１００等のデバイス関連構造よりも静電荷に対して敏感に構築され得る。結果として、静電荷蓄積は、構造１００内というよりはむしろ、構造１０２内に放電事象をもたらす。これは、構造１０２内の一部のクロムを融解または蒸発させる場合があるが、構造１００を損傷することなく静電荷を放電することによって、構造１００を損傷から免れさせる。ダミー構造１０２は、集積回路上のトランジスタまたは他の電気デバイス構造に対応しないため、構造１０２への損傷は、レクチル９０を使用して製作される集積回路に欠陥をもたらさない。

図６の実施例に示されるように、ダミー構造１０２は、中央金属領域１０４を金属領域９４から分離するリング１０６を伴う、概して四角形の形状を有し得る。確実に、ダミー構造１０２をデバイス構造１００よりも敏感にすることを助けるために、構造１０２に、デバイス構造１００内のリング９８の間隙幅よりも狭い間隙幅を有する、リング１０６が提供され得る。リングにわたる所与の電圧差に対し、より狭い間隙幅は、より高い電界強度をもたらす傾向があり、狭い間隙構造が静電気放電事象を開始するのに必要とされる臨界電界強度を超える電界強度を有する可能性を高くする。

デバイス構造１００の付近の全てのダミー構造を、構造１０２等のダミーリング構造を使用して形成する必要はない。図６の実施例に示されるように、ダミーブロック構造１０８等のいくつかの構造は、リングなしで形成され得る。ダミーブロック１０８は、いかなる金属も含まない、レクチル９０の基材９２上の開口である。これらの構造は、所望により、ダミーリング構造１０２等の無金属リングを含むダミー構造よりもデバイス構造１００から遠くに位置し得る。また、ダミーリング構造のみを伴う配設、図６に示されるよりも多くのダミーブロック、またはそれよりも少ないダミーブロックを伴う配設、ダミーブロックがダミーリングよりもデバイス構造の近くに定置される配設等の他の配設が使用され得る。図６の配設は、例示に過ぎない。ダミーブロック１０８の存在は、設計者が、デバイス構造があまりに孤立されるのを防止する、半導体製作設計ルールを順守するのに役立ち得る。典型的な設計ルールは、レクチルが、約５０％の金属密度を有し、金属密度が単位レクチル面積当りの金属レクチル面積に等しいことを明記する場合がある。この種類の密度要件は、レクチル内に好適な数の構造１０２および／または構造１０８を含むことによって満足され得る。

ダミーリング構造１０２は、図６の固体金属領域１０４等の固体中央領域を有してもよく、あるいは、２つまたは３つのセクションから形成される中央領域を有し得る。２つの中央金属部分１０４Ａおよび１０４Ｂを有する、実例的なダミー構造１０２を図７に示す。

中央領域１０４の寸法は、異なる寸法のリングに適合するよう、必要に応じて、拡大または縮小され得る。図８に示されるように、比較的小さい中央金属部分１０４を使用して、ダミーリング構造１０２等のダミーリング構造に、比較的広い間隙１０６が提供され得る。図９では、金属部分１０４の寸法は、いくらかより大きく、リング１０６によって形成される間隙は、いくらかより狭い。

ダミーリング構造１０２を四角形の形状に形成する必要はない。例えば、ダミーリング構造１０２は、図１０に示されるように、六角形の形状を使用して形成され得る。図１０の構造等の六角形のダミーリング構造では、中央金属領域１０４およびリング１０６は、六角形であり得る。六角形の６つの辺は、６つの頂点で交差する。六角形は、各頂点で、１２０°の内角を有する。例えば、内角Ａ等の六角形の中央領域１０４の内角は、それぞれが１２０°に等しくあり得る。

また、ダミーリング構造は、図１１の五角形のダミーリング構造１０２によって示されるように、五角形の形状に形成され得る。図１１に示されるように、中央領域１０４およびリング１０６は、それぞれが１０８°のそれらの頂点での内角Ａを特徴とし得る。

図１２の長方形のダミーリング構造１０２等の正方形および長方形のダミーリング構造では、各内角Ａは、９０°である。

ダミーリング構造の別の実施例を図１３に示す。図１３の実施例では、ダミーリング構造１０２は、三角形のリング１０６から形成され、三角形の中央金属領域１０４を有する。図１３の三角形のダミーリング構造１０２内の内角Ａは、各６０°である。

図１４の実施例では、ダミーリング構造１０２は、星型のリング１０６から形成され、星型の中央金属領域１０４を有する。図１４の実例的な星は、５つの点を有するが、所望により、星型のダミーリング構造に、６つ以上の点が提供され得る。図１４の５点星型のダミーリング構造１０２の内角Ａは、各３６°である。

所望により、曲線辺、異なる数の直線辺、曲線辺および直線辺等を有するダミーリング構造を形成することができる。ダミーリング構造は、三角形、正方形、長方形、または任意の他の好適な多角形の形状を形成し得る。

ダミーリング構造の形状は、確実に、静電気放電事象が、近隣のデバイス構造が影響を受ける前に、ダミーリング構造内で起こるように選択され得る。図１５のグラフに示されるように、ダミーリング構造内のリングの外側の金属構造とダミーリング構造の内部分との間の所与の電圧差について、リングにわたる電界Ｅは、リング幅の関数として変化し得る。リングが狭い間隙幅（例えば、幅ＷＳ）を有する場合、間隙にわたる電界は、大きくなる傾向にある（例えば、電界ＥＬ）。同一の所与の電圧差で、より大きい幅（例えば、幅ＷＬ）を伴うリングは、より小さいリングにわたる電界を呈する。

所与のダミーリング構造の感度に影響する別の因子は、最小内角Ａの寸法である。図１６に示されるように、より小さい内角Ａ（例えば、角度ＡＳ）を伴う構造１０２は、リング１０６にわたる電界Ｅよりも大きい局所値（例えば、電界ＥＬ）を呈する傾向がある。より大きい内角（例えば、角度ＡＬ）を伴うダミーリング構造は、減少した局所電界値（例えば、電界ＥＳ）をもたらし得、したがって、より小さい内角を伴うダミーリング構造よりも絶縁破壊しにくくなり得る。

また、図１７のグラフに示されるように、所与のダミーリング構造が絶縁破壊する可能性も、内部金属部分１０４の面積に影響され得る。金属部分１０４が小さい時、場合によっては、大量の電荷を捕捉する可能性が低くなる場合があり、したがって、デバイス領域９６上の電圧（例えば、図６のＶＣ）および外部金属領域９４の電圧（例えば、図６のＶＬ）よりも小さい電圧（図６のＶＰ）に到達し得る。同様に、ＶＣの値は、ＶＬの値よりも小さくなり得る。したがって、この状況は、デバイスリング９８にわたる電圧差（ＶＬ−Ｖｃ）よりも大きいダミーリング１０６にわたる電圧差（ＶＬ−ＶＰ）を生じさせ得、確実に、静電気放電がリング９８というよりはむしろリング１０６にわたって発生するようにするのに役立つことができる。

これら等の因子および他の好適な因子が、ダミーリング構造を設計する時に考慮され得る。図１８の実施例では、静電気放電に対する感度を向上させるために、小さい内角Ａを有する、三角形の形状のダミーリング構造１０２が提供されている。

図１９の実施例では、ダミーリング構造１０２のうちの１つの辺に、より狭い間隙１０６が提供されており、それによってダミーリング構造が敏感となる可能性を増加している。

別の可能性を図２０に図示する。図２０の配設では、ダミーリング構造１０２は、小さい内角Ａを有し、リング１０６のうちの少なくとも１つの辺は、特に狭い間隙幅を有する。

また、静電気放電に対するダミーリング構造の感度は、リングパターンを形成するために使用されるプロセスの種類、レクチルの部分を形成するのに使用される材料の種類、局所表面処理、材料の追加層等のプロセス関連パラメータにも影響され得る。これらの因子および図１５、１６、および１７に関して記載される因子は、集合的に、ダミー構造特性と称される場合がある。

図２１のグラフに図示されるように、これらの特性は、所与のダミーリング構造が、保護されている近隣のデバイス関連レクチル構造よりも静電気放電に対して敏感となるように（すなわち、所与の電圧差で放電する可能性がより高くなるように）選択することができる。デバイス構造（例えば、図６の構造１００）は、一例として、ＳＴＨの感度を有し得る。特性Ｃ１およびＣ２（例えば、比較的広い幅のリング等）を伴うダミーリング構造は、デバイス構造１００ほど敏感ではない場合があり、したがって、デバイス構造１００を損傷から保護するのに好適ではない場合がある。しかしながら、特性Ｃ３およびＣ４を伴うダミーリング構造は、デバイス構造１００よりも敏感であり得る。静電気蓄積の事象では、これらのダミーリング構造は、デバイス構造１００よりも静電気放電事象を経験する可能性が高く、それによって、レクチル９０を使用不可能にする可能性がある、デバイス構造１００への損傷を防止するのに役立つ。

図２２は、ダミーリング構造１０２等のダミーリング構造を伴うレクチルの使用に関係する、例示的なステップを示す。

ステップ１１０で、論理設計者は、トランジスタおよび他の電気デバイスを含む集積回路を設計するために、コンピュータ支援設計ツールを使用し得る。

ステップ１１２で、マスクパターンレイアウト作業を実施するために、コンピュータ支援設計ツールが使用され得る。ステップ１１２の作業中、金属レクチル構造に適切な形状を決定するために、および各金属レクチル構造が定置されるべきかどうかを決定するために、コンピュータ支援設計ツールが使用される。集積回路に関連付けられる各レクチル構造を形成するべきかどうかに関するこれらの決定は、ダミー構造がレクチルパターンに含まれる前（一例として）に行われ得る。

ステップ１１２の初期レイアウト作業が完了した後、ダミー構造が有益であるレクチルの部分を識別するために、コンピュータ支援設計ツールが使用され得る。例えば、コンピュータ支援設計ツールは、所与の寸法よりも大きい金属面積を識別するよう、初期レクチルレイアウトパターンを自動的に調査し得る。レクチルパターン走査作業は、コンピュータ支援設計ツールによって自動的に実施され得、または手動制御の下で実施され得る。コンピュータ支援設計ツールのユーザは、例えば、適宜に、ツールによって自動的にフラグが付けられた設計の部分を手動で検査し得る。次いで、ユーザ制御の下、または自動的に、レクチル設計の適切な位置に、ダミー構造が追加され得る（ステップ１１６）。特に、ダミーリング構造１０２は、設計の図６のデバイス構造１００等のデバイス構造の付近に追加され得る。また、図６に関して記載されるように、ダミーブロック１０８等のダミーブロック構造が、デバイス構造１００等のデバイス構造の付近に含まれ得る。

レクチル設計に追加されるダミー構造は、任意の好適な寸法を有し得る。例えば、ダミー構造は、約５μｍ〜２０μｍの横方向寸法を有し得る。一例として、ダミーリングは、約５μｍ〜２０μｍの長さの辺を有する正方形の形状に形成され得る。これらのダミー構造は、例えば、ダミー構造が、デバイス構造から１００μｍの距離以内に、デバイス構造から５０μｍの距離以内に、デバイス構造から２０μｍの距離以内に、デバイス構造から１０μｍの距離以内に、またはデバイス構造の任意の他の好適な距離以内に位置することによって、デバイス構造の付近に位置し得る。

ステップ１１６中にデバイス構造の付近に形成されるダミーリング構造は、好ましくは、隣接するデバイス構造よりも静電気放電に対して敏感となるように設計される。これは、確実に、ダミーリング構造が静電気放電事象をデバイス構造から逸らすようにするのに役立つ。ダミーリング構造は、静電気放電による損傷を受ける場合があるが、重要なレクチル構造（すなわち、回路欠陥がない集積回路を製作するために必要とされるデバイス構造）を損傷から免れさせる。図６の実施例は、電気デバイス（他のレクチル層内に）を含む領域９６を包囲する、リング９８等の孤立リング構造を含むデバイス構造１００の使用を伴う。しかしながら、ダミーリング構造１０２が、任意の好適なレクチル構造を損傷から保護するために使用され得る。図６の実施例は、例示に過ぎない。

確実に、各レクチル設計が所望のダミーリング構造を含むようにした後、ステップ１１８で、所望の集積回路を製作するためのレクチルを製造することができる。レクチルは、例えば、溶融シリカ基材等の紫外線透明基材上にクロム層または他の金属層を堆積させ、電子ビームまたは深紫外線フォトリソグラフィ技術を使用して、堆積させた金属をパターン化することによって製造され得る。

ステップ１１８で製作されたダミーリング構造を伴うレクチルは、ステップ１２０で、集積回路を製造するために使用され得る。ステップ１２０の半導体製造プロセス中に、任意の好適なリソグラフィツールが使用され得る。例えば、レクチルは、図１のツール１０等の反復焼き付けリソグラフィツール内に定置され得る。

静電気事象が生じない場合、図２２の線１２２によって図式的に示されるように、処理が継続され得る（例えば、集積回路の異なる層をパターン化するために、異なるレクチルを使用して）。

線１２８によって示されるように、静電気放電事象が、ステップ１２０中に生じる場合がある。例えば、レクチルが図１のツール１０等のリソグラフィツールで使用されている時、静電気放電事象が、製作作業中に起こる場合がある。また、静電気放電事象は、試験作業、洗浄作業、補修作業等の他の半導体製作作業中にも生じる場合がある。レクチルは、レクチルがユーザの衣類もしくは他の物体によって接触される時、またはレクチルが帯電した物体の付近に定置される時、静電荷を捕捉し得る。静電荷は、図６の実例的なレクチル９０内の金属領域等の金属レクチル構造上に蓄積し得る。このように、導電性レクチル構造が静電気的に帯電した状態になる時、無金属開口にわたる電圧が上昇し、電界を作り出す場合がある。電界は、電気デバイス構造１００内のリング９８、およびダミーリング構造１０２内のリング１０６等の間隙に及び得る。

ステップ１１６中、ダミーリング構造１０２は、近隣のデバイス構造よりも静電気放電に対して敏感となるよう設計された（例えば、デバイス構造間隙よりも狭い間隙を伴うダミーリング構造を形成することによって）。結果として、静電気放電事象が起こる時（線１２８）、事象は、デバイス構造１００内というよりはむしろ、ダミーリング構造１０２のうちの１つ内の間隙にわたって起こる。ダミーリング構造１０２は、損傷される場合があるが（ステップ１２４）、損傷がダミーリング構造を形成する金属構造に限定されるため、デバイス構造は影響を受けない。ダミーリング構造が集積回路内の回路を形成するために使用されないため、図３の穴の開いた特徴および融解した特徴等、静電気放電事象により生じるダミーリング構造内の欠陥は、製造されている集積回路の性能に影響しない。

静電気放電事象は、レクチル構造上に蓄積された電荷を放電する傾向がある。これは、レクチル構造を損傷し得る、追加の静電気放電事象を防止するのに役立つ。したがって、図２２の線１２６によって示されるように、上のダミーリング構造に静電気放電事象が起こったレクチルを使用し続けることができる。

（追加の実施形態）
追加の実施形態１：透明基材と、少なくとも１つのダミーリング構造を形成する、該透明基材上の金属パターンと、を備える、フォトリソグラフィレクチル。

追加の実施形態２：該金属パターンは、少なくとも１つのデバイス構造リングおよび該ダミーリング構造における少なくとも１つのダミーリングを形成するよう構成され、該デバイス構造リングは、第１の幅を有し、該ダミーリングは、該第１の幅よりも小さい第２の幅を有する、追加の実施形態１に記載のフォトリソグラフィレクチル。

追加の実施形態３：該ダミーリング構造は、リングによって相互から電気的に分離される、第１および第２の金属領域から形成される、追加の実施形態１に記載のフォトリソグラフィレクチル。

追加の実施形態４：該ダミーリング構造は、多角形のリングによって相互から電気的に分離される、第１および第２の金属領域から形成される、追加の実施形態１に記載のフォトリソグラフィレクチル。

追加の実施形態５：該ダミーリング構造は、長方形のリングによって相互から電気的に分離される、第１および第２の金属領域から形成される、追加の実施形態１に記載のフォトリソグラフィレクチル。

追加の実施形態６：該長方形のリングは、少なくとも第１および第２のセグメントを有し、各セグメントは、関連幅を有し、該第１のセグメントの該幅は、該第２のセグメントの該幅とは異なる、追加の実施形態５に記載のフォトリソグラフィレクチル。

追加の実施形態７：該ダミーリング構造は、三角形のリングによって相互から電気的に分離される、第１および第２の金属領域から形成される、追加の実施形態１に記載のフォトリソグラフィレクチル。

追加の実施形態８：該三角形のリングは、少なくとも第１および第２のセグメントを有し、各セグメントは、関連幅を有し、該第１のセグメントの該幅は、該第２のセグメントの該幅とは異なる、追加の実施形態７に記載のフォトリソグラフィレクチル。

追加の実施形態９：該三角形のリングは、３つの等しい内角を有する、追加の実施形態７に記載のフォトリソグラフィレクチル。

追加の実施形態１０：該三角形のリングは、３つのセグメントを有し、そのうちの少なくとも２つは、不等な長さである、追加の実施形態７に記載のフォトリソグラフィレクチル。

追加の実施形態１１：該ダミーリング構造は、リングによって相互から電気的に分離される、第１および第２の金属領域から形成され、該リングは、少なくとも１つの９０°未満の内角を有する、追加の実施形態１に記載のフォトリソグラフィ。

追加の実施形態１２：該金属パターンは、少なくとも１つのデバイス構造リングおよび該ダミーリング構造における少なくとも１つのダミーリングを形成するよう構成され、該デバイス構造リングは、最小幅を有し、該ダミーリングは、該最小幅よりも小さい幅を伴う、少なくとも１つのセグメントを有し、該ダミーリングは、該デバイスリング構造の１００μｍ以内に位置する、追加の実施形態１に記載のフォトリソグラフィレクチル。

追加の実施形態１３：レクチルレイアウトを生成するように、コンピュータ支援設計ツールを用いて、レイアウト作業を実施するステップと、該コンピュータ支援設計ツールを用いて、該レクチルレイアウトでダミー構造が使用され得る、レクチル位置を識別するステップと、該コンピュータ支援設計ツールを用いて、該識別されたレクチル位置の該レクチルレイアウトにダミー構造を組み込むステップと、を含む、方法。

追加の実施形態１４：該ダミー構造は、該フォトリソグラフィレクチル上の無金属間隙によって包囲される、中央レクチル金属領域を備える、追加の実施形態１３に記載の方法。

追加の実施形態１５：該フォトリソグラフィレクチルは、少なくとも１つのデバイス構造を含み、該ダミー構造は、該デバイス構造よりも静電気放電に対して敏感である、追加の実施形態１３に記載の方法。

追加の実施形態１６：基材と、少なくとも１つの静電気放電保護構造を形成する、該基材上の導電性材料と、を備える、フォトリソグラフィレクチル。

追加の実施形態１７：少なくとも１つの金属デバイス構造をさらに備え、該静電気放電保護構造は、該金属デバイス構造よりも静電気放電に対して敏感である、追加の実施形態１６に記載のフォトリソグラフィレクチル。

追加の実施形態１８：少なくとも１つの金属デバイス構造をさらに備え、該金属デバイス構造は、第１の幅を伴う関連無金属リングを有し、該静電気放電保護構造は、該第１の幅よりも小さい第２の幅を有する無金属リングによって包囲される、中央金属領域を備える、追加の実施形態１６に記載のフォトリソグラフィレクチル。

追加の実施形態１９：集積回路上の電気デバイスに対応する、パターン化した金属領域をさらに備え、該静電気放電保護構造は、該集積回路上の該電気デバイスに対応しない、追加の実施形態１６に記載のフォトリソグラフィレクチル。

追加の実施形態２０：パターン化した金属領域をさらに備え、該金属デバイス構造は、第１の面積を伴う中央金属領域を有し、該静電気放電保護構造は、該第１の面積よりも小さい第２の面積を伴う中央金属領域を有する、追加の実施形態１６に記載のフォトリソグラフィレクチル。

追加の実施形態２１：該静電気放電保護構造は、いかなる集積回路デバイス構造にも対応しない、追加の実施形態１６に記載のフォトリソグラフィレクチル。

追加の実施形態２２：該静電気放電保護構造は、ダミーリングを備える、追加の実施形態１６に記載のフォトリソグラフィレクチル。

上述は、本発明の原理の実例に過ぎず、当業者は、本発明の範囲および趣旨から逸脱することなく、種々の修正を行うことができる。

Claims (17)

1. 透明基材と、
   第１の幅を有する無金属ダミーリングによって包囲された固体金属中央領域を有する静電気放電保護構造を形成する少なくとも１つのダミーリング構造を形成する、該透明基材上の金属パターンであって、該金属パターンは、該第１の幅よりも大きい第２の幅を有する少なくとも１つの無金属デバイス構造リングを形成するようにさらに構成されており、該少なくとも１つの無金属デバイス構造リングは、該固体金属中央領域とは異なる第２の領域を包囲し、該第２の領域は、フォトリソグラフィレクチルによって形成される完成したデバイスにおける電子デバイスを形成するための金属パターンを含み、該少なくとも１つの無金属デバイス構造リングは、該完成したデバイスにおける孤立リングを形成するために用いられ、該完成したデバイスにおける該孤立リングは、該レクチルの該第２の領域によって形成される該完成したデバイスにおける該電子デバイスの周囲に形成され、該孤立リングは、該電子デバイスを電気的に孤立させる、金属パターンと
   を備えている、フォトリソグラフィレクチル。
2. 前記ダミーリング構造の前記金属パターンは、前記無金属ダミーリングを包囲する外側金属領域を含み、該外側金属領域および前記固体金属中央領域は、該無金属ダミーリングによって相互から電気的に分離される、請求項１に記載のフォトリソグラフィレクチル。
3. 前記無金属ダミーリングは、多角形の無金属ダミーリングである、請求項２に記載のフォトリソグラフィレクチル。
4. 前記無金属ダミーリングは、長方形の無金属ダミーリングであって、該長方形の無金属ダミーリングは、少なくとも第１のセグメントおよび第２のセグメントを含み、各セグメントは、関連幅を有し、該第１のセグメントの幅は、該第２のセグメントの幅とは異なる、請求項２に記載のフォトリソグラフィレクチル。
5. 前記無金属ダミーリングは、三角形の無金属ダミーリングである、請求項２に記載のフォトリソグラフィレクチル。
6. 前記三角形の無金属ダミーリングは、少なくとも第１のセグメントおよび第２のセグメントを含み、各セグメントは、関連幅を有し、該第１のセグメントの幅は、該第２のセグメントの幅とは異なる、請求項５に記載のフォトリソグラフィレクチル。
7. 前記三角形の無金属ダミーリングは、３つの等しい内角を有する、請求項５に記載のフォトリソグラフィレクチル。
8. 前記三角形の無金属ダミーリングは、３つのセグメントを有し、該３つのセグメントのうちの少なくとも２つは、不等な長さのセグメントである、請求項５に記載のフォトリソグラフィレクチル。
9. 前記無金属ダミーリングは、少なくとも１つの９０°未満の内角を有する、請求項２に記載のフォトリソグラフィレクチル。
10. 前記無金属デバイス構造リングは、幅を有し、前記無金属ダミーリングは、該無金属デバイス構造リングの幅よりも小さい幅を有する少なくとも１つのセグメントを有し、該無金属ダミーリングは、該無金属デバイス構造リングの１００μｍ以内に位置する、請求項１に記載のフォトリソグラフィレクチル。
11. フォトリソグラフィレクチルを設計するための方法であって、該方法は、
    レクチルレイアウトを生成するために、コンピュータ支援設計ツールを用いてレイアウト作業を実施することと、
    該コンピュータ支援設計ツールを用いて、該レクチルレイアウトにおいて、ダミー構造のレクチル位置を識別することと、
    該コンピュータ支援設計ツールを用いて、該識別されたレクチル位置において、該レクチルレイアウトにダミー構造を組み込むことであって、該ダミー構造は、外側周囲を有する無金属リングによって包囲された固体金属中央領域を含み、該無金属リングの該外側周囲は、該フォトリソグラフィレクチル上のダミー構造に関連付けられていない第２の金属領域によって画定されている、ことと
    を含む、方法。
12. 前記フォトリソグラフィレクチルは、少なくとも１つのデバイス構造を含み、前記ダミー構造は、該少なくとも１つのデバイス構造よりも静電気放電に対して敏感である、請求項１１に記載の方法。
13. 基材と、
    少なくとも１つの静電気放電保護構造を形成する、該基材上に配置される導電性材料であって、該少なくとも１つの静電気放電保護構造は、第１の幅を有する無金属ダミーリングによって包囲された固体中央金属領域を含む、導電性材料と、
    少なくとも１つの金属デバイス構造であって、該少なくとも１つの金属デバイス構造は、該第１の幅よりも大きい第２の幅を有する関連無金属リングを有し、該関連無金属リングは、該固体中央金属領域とは異なる第２の領域を包囲し、該第２の領域は、フォトリソグラフィレクチルによって形成される完成したデバイスにおける電子デバイスを形成するための金属パターンを含み、該関連無金属リングは、該完成したデバイスにおける孤立リングを形成するために用いられ、該完成したデバイスにおける該孤立リングは、該レチクルの該第２の領域によって形成される該完成したデバイスにおける該電子デバイスの周囲に形成され、該孤立リングは、該電子デバイスを電気的に孤立させる、少なくとも１つの金属デバイス構造と
    を備えている、フォトリソグラフィレクチル。
14. 前記静電気放電保護構造は、前記少なくとも１つの金属デバイス構造よりも静電気放電に対して敏感である、請求項１３に記載のフォトリソグラフィレクチル。
15. 集積回路上の電気デバイスに対応するパターン化された金属領域をさらに備え、前記静電気放電保護構造は、該集積回路上の該電気デバイスに対応していない、請求項１３に記載のフォトリソグラフィレクチル。
16. パターン化された金属領域をさらに備え、前記少なくとも１つの金属デバイス構造は、第１の面積を有する中央金属領域を有し、前記静電気放電保護構造は、該第１の面積よりも小さい第２の面積を有する中央金属領域を有する、請求項１３に記載のフォトリソグラフィレクチル。
17. 前記静電気放電保護構造の前記無金属ダミーリングは、前記フォトリソグラフィレクチルに対する単位レクチル面積当りの金属レクチル面積を特定する半導体製作設計ルールを確実に順守することを支援する、請求項１３に記載のフォトリソグラフィレクチル。

Images