JP5817361B2 - Semiconductor element characteristic test apparatus and semiconductor element characteristic test method using the apparatus - Google Patents

Semiconductor element characteristic test apparatus and semiconductor element characteristic test method using the apparatus Download PDF

Info

Publication number
JP5817361B2
JP5817361B2 JP2011195968A JP2011195968A JP5817361B2 JP 5817361 B2 JP5817361 B2 JP 5817361B2 JP 2011195968 A JP2011195968 A JP 2011195968A JP 2011195968 A JP2011195968 A JP 2011195968A JP 5817361 B2 JP5817361 B2 JP 5817361B2
Authority
JP
Japan
Prior art keywords
test
electrode
resin sealing
semiconductor element
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011195968A
Other languages
Japanese (ja)
Other versions
JP2013057589A (en
Inventor
山本 浩
浩 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011195968A priority Critical patent/JP5817361B2/en
Priority to CN201210333291.7A priority patent/CN102998606B/en
Publication of JP2013057589A publication Critical patent/JP2013057589A/en
Application granted granted Critical
Publication of JP5817361B2 publication Critical patent/JP5817361B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

この発明は、TO3Pタイプなどの樹脂封止部を有する半導体素子であって、半導体チップが樹脂封止部に収納された半導体素子の樹脂封止部の絶縁検査を従来の特性試験を行うときに同時に行うことができる半導体素子の特性試験装置およびその装置を用いて行う絶縁耐量試験を含む特性試験方法に関する。   The present invention is a semiconductor element having a resin sealing portion such as a TO3P type, and when conducting a conventional characteristic test for insulation inspection of a resin sealing portion of a semiconductor element in which a semiconductor chip is accommodated in the resin sealing portion. The present invention relates to a semiconductor element characteristic test apparatus that can be performed simultaneously and a characteristic test method including a dielectric strength test performed using the apparatus.

半導体素子の特性試験には、静特性試験である漏れ電流特性試験や耐圧特性試験などがあり、動特性試験であるL負荷試験やスイッチング試験などがある。
図11は、フルモールドタイプのIGBT20の構成図であり、同図(a)はおもて面図、同図(b)は側面図である。このIGBT(絶縁ゲート型バイポーラトランジスタ)は上面、下面および側面のすべての面が樹脂封止されたフルモールドタイプのIGBT20である。例えば、TO−3PFタイプの樹脂モールド品である。
Semiconductor device characteristic tests include a leakage current characteristic test and a withstand voltage characteristic test, which are static characteristic tests, and an L load test and a switching test, which are dynamic characteristic tests.
FIGS. 11A and 11B are configuration diagrams of a full mold type IGBT 20, in which FIG. 11A is a front view and FIG. 11B is a side view. This IGBT (insulated gate bipolar transistor) is a full mold type IGBT 20 in which all of the upper surface, lower surface and side surfaces are sealed with resin. For example, it is a TO-3PF type resin molded product.

金属基板であるダイ部21上にIGBTチップ22の裏面23の図示しないコレクタ電極が半田付けされ、このダイ部21にリードフレームからなるコレクタ端子24aが接続する。IGBTチップ22のエミッタ電極25とゲート電極パッド26はそれぞれリードフレームからなるエミッタ端子24b、ゲート端子24cにボンディングワイヤ27で接続する。ダイ部21、半導体チップ22、ボンディングワイヤ27および各端子24a,24b,24cの根元箇所は樹脂封止され樹脂封止部28となる。各端子24a,24b,24cは樹脂封止部28から露出している。この樹脂封止はダイ部の上面、下面、側面の全ての面で行なわれるのでフルモールドタイプといわれている。このIGBT20は、樹脂封止部28の裏面28aに冷却フィンを取り付けて用いられる。   A collector electrode (not shown) on the back surface 23 of the IGBT chip 22 is soldered on the die portion 21 which is a metal substrate, and a collector terminal 24a made of a lead frame is connected to the die portion 21. The emitter electrode 25 and the gate electrode pad 26 of the IGBT chip 22 are connected to an emitter terminal 24b and a gate terminal 24c made of a lead frame by bonding wires 27, respectively. The base part of the die part 21, the semiconductor chip 22, the bonding wire 27, and the terminals 24a, 24b, and 24c is resin-sealed to form a resin-sealed part 28. Each terminal 24 a, 24 b, 24 c is exposed from the resin sealing portion 28. Since this resin sealing is performed on all the upper, lower and side surfaces of the die portion, it is said to be a full mold type. The IGBT 20 is used with a cooling fin attached to the back surface 28 a of the resin sealing portion 28.

図12は、図11に示すフルモールドタイプのIGBT20の樹脂封止部の絶縁耐量試験を説明する図である。この絶縁耐量試験は、フルモールドタイプのIGBT20のダイ部21の裏面23側の樹脂封止部28に図示しない冷却フィンを設置して使用した場合を想定して、ダイ部21の裏面23側の樹脂封止部28の絶縁耐量を調べるために行なわれる。   FIG. 12 is a diagram for explaining the dielectric strength test of the resin sealing portion of the full mold type IGBT 20 shown in FIG. This insulation withstand test is performed on the assumption that a cooling fin (not shown) is installed and used in the resin sealing portion 28 on the back surface 23 side of the die portion 21 of the full mold type IGBT 20. This is performed in order to check the dielectric strength of the resin sealing portion 28.

この絶縁耐量試験装置500は、交流電圧印加部71とIGBT20の樹脂封止部28に接触する電圧印加治具72(ここでは電極を示す)から構成される。この電圧印加治具72にIGBT20を設置する。IGBT20のコレクタ端子24a、エミッタ端子24b、ゲート端子24cを互いに導電体53で短絡し、コレクタ端子24aと電圧印加治具72の間に交流電圧印加部71から1000Vを超える高電圧(一般には2kV以上の交流電圧)を所定期間(例えば、1分程度)印加し、IGBT20の樹脂封止部28が絶縁破壊するか否かを判定する。   The dielectric strength test apparatus 500 includes an AC voltage application unit 71 and a voltage application jig 72 (here, an electrode is shown) that contacts the resin sealing unit 28 of the IGBT 20. The IGBT 20 is installed on the voltage application jig 72. The collector terminal 24a, the emitter terminal 24b, and the gate terminal 24c of the IGBT 20 are short-circuited to each other by the conductor 53, and a high voltage exceeding the AC voltage application unit 71 between the collector terminal 24a and the voltage application jig 72 (generally 2 kV or more). Is applied for a predetermined period (for example, about 1 minute), and it is determined whether or not the resin sealing portion 28 of the IGBT 20 breaks down.

量産での絶縁耐量試験について説明する。フルモールドのTO−3PFタイプのIGBT20の各端子24a,24b,24を全て同電位になるように導電体53で短絡状態にする(図では各端子24a,24b,24cを直接導電体53で短絡しているが、実際はこれらの端子24a,24b,24に接続する試験プローブを短絡する。
その後、樹脂封止部28を電圧印加治具72に設置し、樹脂封止部28の全ての面を接触させる。その後、電圧印加治具72とコレクタ端子24a間に高電圧を所定の時間印加して漏れ電流を測定する。漏れ電流の異常増大や所定値以上の電流値を検出することで樹脂封止部28の絶縁不良の判定を行う。このように、絶縁耐量試験では1000Vを超える高電圧(一般には2kV以上の交流電圧)を印加するための電源や電圧印加治具(電極)などが必要となるため、絶縁耐圧試験のみを行う専用の試験装置が必要となる。
The dielectric strength test in mass production will be described. Each terminal 24a, 24b, 24 of the full mold TO-3PF type IGBT 20 is short-circuited by the conductor 53 so as to be all at the same potential (in the figure, each terminal 24a, 24b, 24c is directly short-circuited by the conductor 53). However, the test probes connected to these terminals 24a, 24b, and 24 are actually short-circuited.
Then, the resin sealing part 28 is installed in the voltage application jig 72, and all the surfaces of the resin sealing part 28 are contacted. Thereafter, a high voltage is applied between the voltage application jig 72 and the collector terminal 24a for a predetermined time to measure the leakage current. The insulation failure of the resin sealing portion 28 is determined by detecting an abnormal increase in leakage current or a current value greater than a predetermined value. As described above, the dielectric strength test requires a power source and a voltage application jig (electrode) for applying a high voltage exceeding 1000 V (generally an AC voltage of 2 kV or more), and therefore only for performing a dielectric strength test. Test equipment is required.

ところで、IGBT20の樹脂封止部28のおもて面28aから端子24b,24cに接続するボンディングワイヤ27が露出している場合も、絶縁不良と判定される。これは、各端子24a,24b,24cを導電体53で短絡して、コレクタ端子24aとボンディングワイヤ27が同電位となっている状態で、電圧印加治具72とボンディングワイヤ27が接触すると、ボンディングワイヤを介して電圧印加治具72と各端子24a,24b,24cとが短絡するためである。   By the way, also when the bonding wire 27 connected to the terminals 24b and 24c is exposed from the front surface 28a of the resin sealing portion 28 of the IGBT 20, it is determined that the insulation is defective. This is because when the terminals 24a, 24b, and 24c are short-circuited by the conductor 53 and the collector terminal 24a and the bonding wire 27 are at the same potential, the voltage applying jig 72 and the bonding wire 27 come into contact with each other. This is because the voltage application jig 72 and the terminals 24a, 24b, and 24c are short-circuited through the wire.

また、例えば、ボンディングワイヤ27の周りの樹脂封止部28が未充填状態で被覆されていても樹脂封止部28の表面28aとの距離Tが短ければやはり絶縁不良と判定される。   For example, even if the resin sealing portion 28 around the bonding wire 27 is covered in an unfilled state, if the distance T from the surface 28a of the resin sealing portion 28 is short, it is determined that the insulation is defective.

このように、樹脂封止部28のおもて面側についての絶縁耐圧試験を行う場合も、樹脂封止部の形状に合致した電圧印加治具を設ける必要があり、絶縁耐圧試験のみを行う専用の試験装置が用いられる。   As described above, when the dielectric strength test is performed on the front surface side of the resin sealing portion 28, it is necessary to provide a voltage application jig that matches the shape of the resin sealing portion, and only the dielectric strength test is performed. A dedicated test device is used.

次に、図13は、冷却フィンが装着されたセミモールドのTO−3PタイプのIGBTの構成図であり、同図(a)はおもて面図、同図(b)は冷却フィンが挿着される前の各部の側面図、同図(c)はIGBT自体の裏面図である。このセミモールドのTO−3PタイプのIGBT10はダイ部11の裏面11aと、各端子13a、13b、13cとが樹脂封止部15から露出している。   Next, FIG. 13 is a block diagram of a semi-molded TO-3P type IGBT with a cooling fin attached. FIG. 13 (a) is a front view, and FIG. The side view of each part before being performed, and FIG. 8C are back views of the IGBT itself. In the semi-molded TO-3P type IGBT 10, the back surface 11 a of the die portion 11 and the terminals 13 a, 13 b, and 13 c are exposed from the resin sealing portion 15.

図11との違いは、ダイ部11の裏面11aの多くの部分が樹脂封止部15から露出している点である。IGBTチップ12の裏面のコレクタ電極(図示せず)は半田(図示せず)によってダイ部11に接合されている。このため、図13に示すように、通常、このタイプのIGBT10を使用する場合には、ダイ部11の裏面11aに所望の絶縁耐量の絶縁板31を介して冷却フィン32がネジ33とナット34で固定される。そのため、冷却フィン32とダイ部11との絶縁は所望の絶縁耐量を有する絶縁板31で絶縁されている。   The difference from FIG. 11 is that many portions of the back surface 11 a of the die part 11 are exposed from the resin sealing part 15. A collector electrode (not shown) on the back surface of the IGBT chip 12 is joined to the die part 11 by solder (not shown). For this reason, as shown in FIG. 13, normally, when this type of IGBT 10 is used, the cooling fins 32 are connected to the back surface 11a of the die portion 11 with screws 33 and nuts 34 via an insulating plate 31 having a desired dielectric strength. It is fixed with. Therefore, the cooling fin 32 and the die part 11 are insulated from each other by an insulating plate 31 having a desired dielectric strength.

また、IGBT10のダイ部11が樹脂封止部15から露出するため、図12に示す電圧印加治具72を用いて絶縁耐量試験を行なおうとしても、電圧印加治具72がダイ部11と接触し、電圧印加治具72とダイ部11が接続するコレクタ端子13a間は短絡状態となり電圧を印加できず、絶縁耐量試験を行うことができない。   Further, since the die part 11 of the IGBT 10 is exposed from the resin sealing part 15, the voltage application jig 72 is connected to the die part 11 even if the dielectric strength test is performed using the voltage application jig 72 shown in FIG. 12. The collector terminal 13a to which the voltage application jig 72 and the die part 11 are connected is in a short circuit state and voltage cannot be applied, and the dielectric strength test cannot be performed.

また、図13のTO−3Pタイプの樹脂封止部15を有するIGBT10は、ダイ部11の裏面11aに絶縁板31を貼り付け、その絶縁板31を介して冷却フィン32をネジで固定していたため、ボンディングワイヤ14と樹脂封止部15の表面15aとの間の絶縁耐量は必要としていなかった。   Further, in the IGBT 10 having the TO-3P type resin sealing portion 15 of FIG. 13, the insulating plate 31 is attached to the back surface 11 a of the die portion 11, and the cooling fins 32 are fixed with screws through the insulating plate 31. Therefore, the dielectric strength between the bonding wire 14 and the surface 15a of the resin sealing portion 15 is not required.

近年、冷却フィン32のコスト低減とその取り付けを容易にするために、クリップ式冷却フィン41が用いられるようになってきた。
図14は、クリップ式冷却フィン35を挿着したIGBT10の構成図であり、同図(a)は正面図、同図(b)は側面図である。
In recent years, clip-type cooling fins 41 have been used in order to reduce the cost of the cooling fins 32 and to facilitate the mounting thereof.
14A and 14B are configuration diagrams of the IGBT 10 with the clip-type cooling fins 35 inserted therein. FIG. 14A is a front view and FIG. 14B is a side view.

IGBT10の樹脂封止部15のおもて面15aと露出したダイ部11の裏面11aをクリップ式冷却フィン35で挟み込みクリップ式冷却フィン35からIGBTチップ12で発生する熱を放散する。図13の従来の冷却フィン32に比べると、取り付けが簡単で極めて冷却フィン35自体も低コストである。   The front surface 15a of the resin sealing portion 15 of the IGBT 10 and the exposed back surface 11a of the die portion 11 are sandwiched between the clip-type cooling fins 35, and the heat generated in the IGBT chip 12 is dissipated from the clip-type cooling fins 35. Compared with the conventional cooling fin 32 of FIG. 13, the mounting is simple and the cooling fin 35 itself is extremely low cost.

また、特許文献1では、樹脂モールド内の金属線(ワイヤ)に接続されるリードと封止樹脂との間に試験電圧を印加て、漏れ電流を検出して封止状態の良否判定を行うことが開示されている。   In Patent Document 1, a test voltage is applied between a lead connected to a metal wire (wire) in a resin mold and a sealing resin, and leakage current is detected to determine whether the sealing state is good or bad. Is disclosed.

特開2004−271245号公報JP 2004-271245 A

しかし、図14のクリップ式冷却フィン35を付けたTO−3PタイプのIGBT10は、図15に示すようにボンディングワイヤ14と樹脂封止部15の表面15aの間の封止樹脂未充填があり距離Pが短い場合、この間で封止樹脂部15が絶縁破壊を起こすことがある。   However, the TO-3P type IGBT 10 with the clip-type cooling fin 35 shown in FIG. 14 has no sealing resin filling between the bonding wire 14 and the surface 15a of the resin sealing portion 15 as shown in FIG. When P is short, the sealing resin part 15 may cause dielectric breakdown during this period.

IGBT10の樹脂封止部15の絶縁耐量を試験するために、前記の専用の絶縁耐量試験装置500を用いると、コレクタ端子13aと電圧印加治具72が同電位となり、試験電圧を印加することができない。そのため、従来はTO−3Pタイプの樹脂封止部15を有するIGBT10については、絶縁耐量試験を行うことなく出荷していた。   If the dedicated dielectric strength test apparatus 500 is used to test the dielectric strength of the resin sealing portion 15 of the IGBT 10, the collector terminal 13a and the voltage application jig 72 are at the same potential, and a test voltage can be applied. Can not. Therefore, conventionally, the IGBT 10 having the TO-3P type resin sealing portion 15 has been shipped without performing an insulation resistance test.

また、樹脂封止部15から露出したダイ部11の裏側11aを絶縁板で絶縁して専用の絶縁耐量試験装置500を用いて絶縁耐量試験を行なった場合、試験試料であるIGBT10を絶縁耐量試験装置500に設置する時間が必要となり試験コストが増大する。また、この専用の絶縁耐量試験装置500を自動試験ラインに組み込むと自動試験ラインの占有面積が大きくなる。さらに、高価な専用の絶縁耐量試験装置500の入手が必要になる。   In addition, when the dielectric strength test is performed using the dedicated dielectric strength test apparatus 500 after insulating the back side 11a of the die portion 11 exposed from the resin sealing portion 15 with an insulating plate, the dielectric strength test is performed on the IGBT 10 as a test sample. Time required for installation in the apparatus 500 is required, and the test cost increases. In addition, when this dedicated dielectric strength test apparatus 500 is incorporated into an automatic test line, the area occupied by the automatic test line increases. Furthermore, it is necessary to obtain an expensive dedicated dielectric strength test apparatus 500.

また、特許文献1では、リード端子と樹脂封止部との間に通常の特性試験を行うときの試験電圧を印加して、特性試験を行いながら同時に樹脂封止部の絶縁耐量試験も行うことに関しては記載されていない。   Further, in Patent Document 1, a test voltage for performing a normal characteristic test is applied between the lead terminal and the resin sealing portion, and a dielectric strength test of the resin sealing portion is simultaneously performed while performing the characteristic test. Is not described.

この発明の目的は、前記の課題を解決して、樹脂ケース内に半導体チップを収納した半導体素子において、樹脂封止部の絶縁耐量試験とその他の特性試験を同時に行い、試験コストを低減できて、特性試験装置全体の占有面積を減少できる半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法を提供することである。   The object of the present invention is to solve the above-mentioned problems, and in the semiconductor element in which the semiconductor chip is accommodated in the resin case, the dielectric strength test of the resin sealing portion and other characteristic tests can be simultaneously performed to reduce the test cost. Another object of the present invention is to provide a semiconductor element characteristic test apparatus capable of reducing the occupied area of the entire characteristic test apparatus and a semiconductor element characteristic test method using the apparatus.

前記の目的を達成するために、特許請求の範囲の請求項1に記載の発明によれば、半導体チップと、該半導体チップの裏面の高電位電極が接続する導電体と、該導電体に接続する高電位端子と、前記半導体チップの低電位側電極に接続導体で接続する低電位端子と、前記半導体チップの制御電極に接続導体で接続する制御端子と、前記導電体のおもて面と前記半導体チップと前記接続導体を被覆する樹脂封止部と、を有する半導体素子の特性試験装置であって、前記高電位端子,前記低電位端子,前記制御端子の各端子にそれぞれ接触する試験プローブと、前記試験プローブを介して前記高電位端子,前記低電位端子,前記制御端子の各端子に所定の電圧を印加する電圧印加手段と、前記試験プローブを介して前記高電位端子,前記低電位端子,前記制御端子の各端子の電圧と電流の少なくとも一方を検出する検出手段と、前記検出結果から前記半導体素子の特性を評価する評価手段と、前記樹脂封止部のおもて面に接触する試験電極と、該試験電極を前記半導体素子の高電位端子に接続する接続手段と、を備え、前記試験プローブを前記高電位端子,前記低電位端子,前記制御端子の各端子に、前記試験電極を前記樹脂封止部にそれぞれ接触させ、前記電圧印加手段より所定の電圧を印加し、前記評価手段は、前記検出値に基づいて前記半導体素子の静特性または動特性の少なくとも一方を評価するとともに前記樹脂封止部の絶縁耐量を評価する半導体素子の特性試験装置とする。 In order to achieve the above object, according to the invention of claim 1, the semiconductor chip, the conductor to which the high potential electrode on the back surface of the semiconductor chip is connected, and the conductor are connected. A high potential terminal, a low potential terminal connected to the low potential side electrode of the semiconductor chip by a connection conductor, a control terminal connected to the control electrode of the semiconductor chip by a connection conductor, and a front surface of the conductor A semiconductor device characteristic test apparatus having the semiconductor chip and a resin sealing portion covering the connection conductor, wherein the test probe is in contact with each of the high potential terminal, the low potential terminal, and the control terminal. Voltage applying means for applying a predetermined voltage to each of the high potential terminal, the low potential terminal, and the control terminal via the test probe, and the high potential terminal and the low potential via the test probe. end , Detecting means for detecting at least one of voltage and current at each terminal of the control terminal, evaluation means for evaluating the characteristics of the semiconductor element from the detection result, and contacting the front surface of the resin sealing portion a test electrode, a connecting means for connecting the test electrode to a high potential terminal of the semiconductor element, wherein the high-potential terminal of the test probe, the low potential terminal, each terminal of the control terminal, wherein the test electrode is contacted to each of the resin sealing portion, a predetermined voltage is applied from the voltage applying means, said evaluating means evaluates at least one of the static characteristic or dynamic characteristic of said semiconductor device based on the detected value with A semiconductor device characteristic test apparatus for evaluating the dielectric strength of the resin-encapsulated portion .

また、特許請求の範囲の請求項2記載の発明によれば、請求項1に記載の発明において、前記接続手段は、前記試験電極と、前記高電位端子に接触する試験プローブとの間を接続する導線であるとよい。 According to the invention described in claim 2 of the claims, in the invention described in claim 1, the connection means connects the test electrode and the test probe contacting the high potential terminal. It is good that it is a conducting wire.

また、特許請求の範囲の請求項3記載の発明によれば、請求項1に記載の発明において、前記接続手段は、前記試験電極を、前記導電体にも直接接触させるものであるとよい。
また、特許請求の範囲の請求項4記載の発明によれば、請求項1〜請求項3のいずれか一項に記載の発明において、前記試験電極は、弾性体によって支持されているとよい。
According to the invention described in claim 3 of the claims, in the invention described in claim 1, the connection means may be configured to bring the test electrode into direct contact with the conductor.
According to the invention described in claim 4 of the claims, in the invention described in any one of claims 1 to 3, the test electrode may be supported by an elastic body.

また、特許請求の範囲の請求項5に記載の発明によれば、請求項1に記載の発明において、前記半導体素子を樹脂封止部のおもて面側と前記導電体の裏面側から弾性的に挟み込む導電性のクリップ電極を前記半導体素子に装着し、該クリップ電極を前記試験電極ならびに前記接続手段に代替するとよいAccording to the invention described in claim 5 of the claims, in the invention described in claim 1, the semiconductor element is elastic from the front surface side of the resin sealing portion and the back surface side of the conductor. wherein the conductive clip electrodes sandwiching a manner attached to the semiconductor element, the clip electrodes alternate then good to said test electrode and said connecting means.

また、特許請求の範囲の請求項6に記載の発明によれば、請求項1に記載の発明において、前記静特性試験は漏れ電流特性試験,耐圧特性試験のうち少なくとも一方であり、前記動特性試験はL負荷耐量試験であるとよい。   According to the invention described in claim 6 of the claims, in the invention described in claim 1, the static characteristic test is at least one of a leakage current characteristic test and a withstand voltage characteristic test. The test may be an L load tolerance test.

また、特許請求の範囲の請求項7に記載の発明によれば、前記請求項1〜請求項6のいずれか一項に記載の半導体素子の特性試験装置を用いて行われる半導体素子の特性試験方法において、少なくとも前記高電位電極と前記低電位電極間に前記半導体素子の定格電圧以上の電圧を印加して半導体素子の静特性試験または動特性試験の少なくとも一方と同時に樹脂封止部の絶縁耐量試験を行う半導体素子の特性試験方法とする。 According to the seventh aspect of the present invention, the semiconductor element characteristic test performed using the semiconductor element characteristic test apparatus according to any one of the first to sixth aspects. In the method, at least one of a static characteristic test and a dynamic characteristic test of the semiconductor element is applied simultaneously with at least one of the rated voltage of the semiconductor element between the high potential electrode and the low potential side electrode to insulate the resin sealing portion. A semiconductor device characteristic test method for performing a tolerance test.

この発明によれば、漏れ電流試験、耐圧特性試験、L負荷試験などの特性試験装置を用いて樹脂封止部の絶縁耐量試験を行うことができる。
樹脂封止部からダイ部の裏面が露出した半導体素子であっても樹脂封止部の絶縁耐量試験行うことができる。
According to this invention, the dielectric strength test of the resin sealing portion can be performed using a characteristic test apparatus such as a leakage current test, a withstand voltage characteristic test, and an L load test.
Even a semiconductor element in which the back surface of the die portion is exposed from the resin sealing portion can be subjected to the dielectric strength test of the resin sealing portion.

特性試験装置を用いて樹脂封止部の絶縁耐量試験を同時に行えるので、試験コストを低減することができる。   Since the dielectric strength test of the resin sealing portion can be simultaneously performed using the characteristic test apparatus, the test cost can be reduced.

この発明の第1実施例の半導体素子の特性試験装置100の要部構成図であり、(a)は要部側面図、(b)は(a)を矢印Aから見た要部上面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a principal part block diagram of the semiconductor element characteristic test apparatus 100 of 1st Example of this invention, (a) is a principal part side view, (b) is a principal part top view which looked at (a) from the arrow A. is there. この発明の特性試験装置100の要部断面図であり、(a)は試験前の状態図、(b)は試験中の状態図である。It is principal part sectional drawing of the characteristic test apparatus 100 of this invention, (a) is a state figure before a test, (b) is a state figure under a test. この発明の第2実施例の半導体素子の特性試験方法の試験工程図である。It is a test process figure of the characteristic test method of the semiconductor element of 2nd Example of this invention. 図3に続く、この発明の第2実施例の半導体素子の特性試験方法の試験工程図である。FIG. 4 is a test process diagram of the semiconductor device characteristic test method according to the second embodiment of the present invention continued from FIG. 3; 図4に続く、この発明の第2実施例の半導体素子の特性試験方法の試験工程図である。FIG. 5 is a test process diagram of the semiconductor device characteristic test method according to the second embodiment of the present invention continued from FIG. 4; 本発明の漏れ電流特性試験装置100aを用いて漏れ電流特性試験を行うときの印加電圧波形図である。It is an applied voltage waveform figure when performing a leakage current characteristic test using the leakage current characteristic test apparatus 100a of this invention. 本発明の特性試験装置100の一つであるL負荷特性試験装置100bの要部構成図である。It is a principal part block diagram of the L load characteristic test apparatus 100b which is one of the characteristic test apparatuses 100 of this invention. 図7のL負荷特性試験装置100bを構成するL負荷特性試験機60bの回路図と動作波形図であり、(a)は回路図、(b)は動作波形図である。FIG. 8 is a circuit diagram and an operation waveform diagram of an L load characteristic tester 60b constituting the L load property test apparatus 100b of FIG. 7, wherein (a) is a circuit diagram and (b) is an operation waveform diagram. この発明の第3実施例の半導体素子の特性試験装置200の要部断面図である。It is principal part sectional drawing of the semiconductor element characteristic test apparatus 200 of 3rd Example of this invention. この発明の第4実施例の半導体素子の特性試験装置300の要部断面図である。It is principal part sectional drawing of the characteristic testing apparatus 300 of the semiconductor element of 4th Example of this invention. フルモールドタイプのIGBT20の構成図であり、同図(a)はおもて面図、同図(b)は側面図である。It is a block diagram of IGBT20 of a full mold type, The figure (a) is a front view, The figure (b) is a side view. 図11のIGBTの樹脂封止部の絶縁耐量試験を説明する図である。It is a figure explaining the dielectric strength test of the resin sealing part of IGBT of FIG. 冷却フィンが装着されたセミモールドのTO−3PタイプのIGBTの構成図であり、(a)はおもて面図、(b)は冷却フィンが挿着される前の各部の側面図、(c)はIGBT自体の裏面図である。It is a block diagram of a semi-molded TO-3P type IGBT equipped with a cooling fin, (a) is a front view, (b) is a side view of each part before the cooling fin is inserted, (c) ) Is a back view of the IGBT itself. クリップ式冷却フィン35を挿着したIGBT10の構成図であり、(a)は正面図、(b)は側面図である。It is a lineblock diagram of IGBT10 which inserted clip type cooling fin 35, (a) is a front view and (b) is a side view. ボンディングワイヤ14と樹脂封止部15で絶縁破壊を起こすことを説明する図である。It is a figure explaining generating a dielectric breakdown with the bonding wire 14 and the resin sealing part 15. FIG.

実施の形態を以下の実施例で説明する。以下で示す図は模式図である。詳しくは各実施例で詳述するが、IGBT10の各端子(コレクタ端子13a、エミッタ端子13b、ゲート端子13c)には、それぞれ接続する試験プローブ58a,58b,58cが用いられる。試験プローブ58a,58b,58cは、それぞれ複数本(例えば3本)が一組となって構成され、複数本のうちの1本は電流・電圧等の検出用であり、残り(例えば、3本のうち2本(通電電流が小さい場合は1本でもよい)は主回路接続用である。   Embodiments will be described in the following examples. The figures shown below are schematic diagrams. As will be described in detail in each embodiment, test probes 58a, 58b, and 58c to be connected to the terminals (collector terminal 13a, emitter terminal 13b, and gate terminal 13c) of the IGBT 10 are used. Each of the test probes 58a, 58b, and 58c is configured as a set of a plurality (for example, three), and one of the plurality is used for detecting a current / voltage, and the rest (for example, three). Two of them (or one when the energization current is small) are for main circuit connection.

図示が煩雑になるので、以下で説明する各例(各図)ではコレクタ端子13a、エミッタ端子13b、ゲート端子13cに接続する試験プローブ58a,58b,58cはそれぞれ1本で代表させて示した。   Since illustration becomes complicated, in each example (each figure) described below, a single test probe 58a, 58b, 58c connected to the collector terminal 13a, the emitter terminal 13b, and the gate terminal 13c is shown as a representative.

また、以下の実施例では、IGBT10は、図13で説明したセミモールドタイプの例で説明する。図13に示すIGBT10は、半導体チップのおもて面電極(エミッタ電極,ゲート電極とエミッタ端子13b,ゲート端子13cとの間を接続導体としてワイヤ14を用いている。接続導体は、ワイヤのほかに、金属小片からなる接続子を用いるものがある。以下の実施例では、接続導体にワイヤや接続子の何れを用いたものに対しても適用可能である。ただし、ワイヤ14による接続の方が、図13(b)に示すようにワイヤ14が封止樹脂部15の表面に近い箇所に存在するため、絶縁耐量の問題が顕在化しやすい。よって、ワイヤを用いたパッケージに特に有効である。
<実施例1>
図1は、この発明の第1実施例の半導体素子の特性試験装置100の要部構成図であり、同図(a)は要部側面図、同図(b)は同図(a)を矢印Aから見た要部上面図である。この特性試験装置100は、特性試験とともに半導体素子(例えばTO−3PタイプのIGBT10)の樹脂封止部15の絶縁耐量試験も行うものであり、電圧印加治具1を備えている
図1(a)において、600は、特性試験装置100の内部の特性試験部である。自動試験ラインを例に説明する。樹脂封止されたIGBT10は、自動試験ラインの搬送レール51上を、例えば、図1(a)の紙面奥から手前方向へ、図1(b)の紙面上方から下方へ搬送される。搬送機構の詳細は、本発明と直接関係しないので図示を省略している。この搬送レール51の、IGBT10の試験を行う位置には絶縁材52が配置されていている。
In the following embodiments, the IGBT 10 will be described using the semi-mold type example described with reference to FIG. The IGBT 10 shown in FIG. 13 uses a wire 14 as a connecting conductor between the front surface electrodes (emitter electrode, gate electrode and emitter terminal 13b, gate terminal 13c) of the semiconductor chip. In the following embodiments, the present invention can be applied to any one using a wire or a connector as a connection conductor, except that a connection using a wire 14 is used. However, as shown in FIG.13 (b), since the wire 14 exists in the location close | similar to the surface of the sealing resin part 15, the problem of an insulation tolerance tends to become obvious, Therefore It is especially effective for the package using a wire. .
<Example 1>
1A and 1B are main part configuration diagrams of a semiconductor element characteristic test apparatus 100 according to a first embodiment of the present invention. FIG. 1A is a side view of the main part, and FIG. FIG. 4 is a top view of a main part viewed from an arrow A. The characteristic test apparatus 100 performs a dielectric strength test of the resin sealing portion 15 of a semiconductor element (for example, a TO-3P type IGBT 10) together with the characteristic test, and includes a voltage application jig 1. ) 600 is a characteristic test unit inside the characteristic test apparatus 100. An automatic test line will be described as an example. The resin-sealed IGBT 10 is transported on the transport rail 51 of the automatic test line, for example, from the back to the front in FIG. 1A and from the top to the bottom in FIG. 1B. The details of the transport mechanism are not shown because they are not directly related to the present invention. An insulating material 52 is disposed on the transport rail 51 at a position where the IGBT 10 is tested.

特性試験部600は、半導体素子であるIGBT10の各端子(コレクタ端子13a、エミッタ端子13b、ゲート端子13c)に対応する箇所に試験プローブ58a,58b,58c(例えば、コンタクトフィンガーとも称せられる)を備える。さらに、各試験プローブ58を支持するプローブ支持部56(例えば、サポートチューブと称せられる)と、このプローブ支持部56を上下移動させるシリンダ53の筒54と、プローブ支持部56を支える支柱部55と、各端子を位置決めし固定するプローブ固定部57と、印加電圧を出力する電源・主回路部61と、各プローブを介して検出した値(電流・電圧)からIGBT10の諸特性を測定・評価する特性評価部62を備える。電源・主回路部61と特性評価部62によって特性試験ユニット60を構成する。この特性試験ユニット60は、試験プローブ58(58a,58b,58c)を介して、IGBT10の端子13(13a,13b、13c)にそれぞれ接続される。   The characteristic test unit 600 includes test probes 58a, 58b, and 58c (for example, also called contact fingers) at locations corresponding to the respective terminals (collector terminal 13a, emitter terminal 13b, and gate terminal 13c) of the IGBT 10 that is a semiconductor element. . Furthermore, a probe support portion 56 (for example, referred to as a support tube) that supports each test probe 58, a cylinder 54 of a cylinder 53 that moves the probe support portion 56 up and down, and a support column portion 55 that supports the probe support portion 56. The various characteristics of the IGBT 10 are measured and evaluated from the probe fixing portion 57 for positioning and fixing each terminal, the power source / main circuit portion 61 for outputting the applied voltage, and the values (current / voltage) detected through the probes. A characteristic evaluation unit 62 is provided. The power supply / main circuit unit 61 and the characteristic evaluation unit 62 constitute a characteristic test unit 60. The characteristic test unit 60 is connected to the terminal 13 (13a, 13b, 13c) of the IGBT 10 via the test probe 58 (58a, 58b, 58c).

電圧印加治具1は、電極支持部6と、この電極支持部6に固着する電極受け部5と、この電極受け部5に収納される電極3によって構成される。電極3は後述するように、プローブ58aに電気的に接続される。   The voltage application jig 1 includes an electrode support 6, an electrode receiver 5 fixed to the electrode support 6, and an electrode 3 accommodated in the electrode receiver 5. The electrode 3 is electrically connected to the probe 58a as will be described later.

また、電極3はIGBT10の樹脂封止部15に接触するものであるが、IGBT10の樹脂封止部15に確実に接触するとともに、接触した際に樹脂封止部15に接触痕を残さない構成であることが望ましい。例えば、く、樹脂封止部15に面接触すれば接触痕を残さない構成であることが望ましい。例えば、電極3がIGBT10の樹脂封止部15に弾性的に接触するような構成とすればよい。本実施例においては、電極3をバネ4によって電極受け部5に弾性的に支持(吊るして保持)している。   In addition, the electrode 3 is in contact with the resin sealing portion 15 of the IGBT 10, but the electrode 3 reliably contacts the resin sealing portion 15 of the IGBT 10 and does not leave a contact mark in the resin sealing portion 15 when contacted. It is desirable that For example, it is desirable that the contact seal is not left if the resin sealing portion 15 is in surface contact. For example, the electrode 3 may be configured to elastically contact the resin sealing portion 15 of the IGBT 10. In this embodiment, the electrode 3 is elastically supported (suspended and held) on the electrode receiving portion 5 by a spring 4.

また、電極3は、IGBT10の樹脂封止部15の絶縁耐量を試験するためのものであるので、樹脂封止部15に対して均一に接触することが求められる。また、電極3は、導電性で磨耗しにくい材料で構成すればよい。例えば、ブロック状の導電部材(銅ブロックやカーボンブロックなど)を複数のバネで支持してもよい。樹脂封止部15の形状(搬送レール面に対する傾斜など)により追従できるように、ブロック状の金属部材を複数に分割して、それぞれをバネで支持する構成とすればよい(図1(b)参照)。   Moreover, since the electrode 3 is for testing the dielectric strength of the resin sealing part 15 of IGBT10, it is calculated | required that it contacts the resin sealing part 15 uniformly. The electrode 3 may be made of a conductive material that is not easily worn. For example, a block-shaped conductive member (such as a copper block or a carbon block) may be supported by a plurality of springs. What is necessary is just to set it as the structure which divides | segments a block-shaped metal member into several and supports each with a spring so that it can follow by the shape (inclination with respect to a conveyance rail surface, etc.) of the resin sealing part 15 (FIG.1 (b)). reference).

電極支持部6は前記のシリンダ53の筒54に固定され、試験プローブ58と同時に上下に移動する。このため、電極支持部6,受け部5の少なくとも一方を絶縁材料で形成しておくことで、シリンダ53,筒54などに不要な電位の印加を避けることができる。   The electrode support 6 is fixed to the cylinder 54 of the cylinder 53 and moves up and down simultaneously with the test probe 58. For this reason, by forming at least one of the electrode support portion 6 and the receiving portion 5 from an insulating material, it is possible to avoid applying an unnecessary potential to the cylinder 53, the cylinder 54, and the like.

また、電極3を試験プローブ58aに電気的に接続する必要がある。電極3と試験プローブ58aを直接導線で接続してもよいが、電極3を樹脂封止部15の形状に追従性よく支持するため、あるいは、電極3のメンテナス性を良好とするために、電極3に導線を直接接続するのは避ける。本実施例では、電極受け部5とバネ4を導電性の部材で構成し、電極受け部5をワイヤ2(導線)で試験プローブ58aに接続し、この試験プローブ58aは特性測定時にはコレクタ端子13aに接続(接触)する構成とする。   Further, it is necessary to electrically connect the electrode 3 to the test probe 58a. The electrode 3 and the test probe 58a may be directly connected by a conductive wire. However, in order to support the electrode 3 with good conformability to the shape of the resin sealing portion 15 or to improve the maintainability of the electrode 3, Avoid connecting the lead wires directly to 3. In the present embodiment, the electrode receiving portion 5 and the spring 4 are formed of conductive members, and the electrode receiving portion 5 is connected to the test probe 58a by the wire 2 (conductive wire). The test probe 58a is connected to the collector terminal 13a during characteristic measurement. Connected (contacted).

図2は、この発明の特性試験装置100の要部断面図であり、同図(a)は試験前の状態図、同図(b)は試験中の状態図である。図2において、試験プローブ58(例えば、コンタクトフィンガーと称すもの)は特性試験機60(試料測定治具は含まない)へ接続するための電気配線(導線:ワイヤ)が施されている。また半導体素子としてはTO−3Pタイプの樹脂封止部を有するIGBT10を例に挙げた。   2A and 2B are cross-sectional views of the main part of the characteristic test apparatus 100 of the present invention. FIG. 2A is a state diagram before the test, and FIG. 2B is a state diagram during the test. In FIG. 2, a test probe 58 (for example, a contact finger) is provided with electrical wiring (conductive wire: wire) for connection to a characteristic tester 60 (excluding a sample measurement jig). Moreover, IGBT10 which has a TO-3P type resin sealing part was mentioned as an example as a semiconductor element.

同図(a)は、IGBT10が試験される前の状態、すなわち搬送状態や位置決め状態を表している。試験プローブ58は、IGBT10の各端子13a,13b,13cから離れている。また金属製電極3もIGBT10の樹脂封止部15から離れている。これは試験プローブ58を上下させる支持部56がシリンダ53の筒54によって押上られているためである。また、電極支持部6も押上られ電極3も同期して樹脂封止部15から離れている。この状態でIGBT10を傷つけずに搬送が可能となる。   FIG. 4A shows a state before the IGBT 10 is tested, that is, a transport state and a positioning state. The test probe 58 is separated from the terminals 13a, 13b, 13c of the IGBT 10. The metal electrode 3 is also away from the resin sealing portion 15 of the IGBT 10. This is because the support portion 56 that moves the test probe 58 up and down is pushed up by the cylinder 54 of the cylinder 53. Further, the electrode support portion 6 is also pushed up, and the electrode 3 is also separated from the resin sealing portion 15 in synchronization. In this state, the transfer can be performed without damaging the IGBT 10.

端子台59は試験プローブ58がIGBT10の端子13に接触する際に、端子13の接触箇所付近を反対面(裏面)側から支持する。端子13を端子台59で支持することにより、試験プローブを58を端子13に上面(おもて面)に接触させるときの加圧力によって各端子の曲りを防ぐことができる。また、試験プローブ58と端子台59でIGBT10を挟みこむことでIGBT10を固定する。   When the test probe 58 contacts the terminal 13 of the IGBT 10, the terminal block 59 supports the vicinity of the contact portion of the terminal 13 from the opposite surface (back surface) side. By supporting the terminal 13 with the terminal block 59, bending of each terminal can be prevented by the applied pressure when the test probe 58 is brought into contact with the terminal 13 on the upper surface (front surface). Further, the IGBT 10 is fixed by sandwiching the IGBT 10 between the test probe 58 and the terminal block 59.

搬送レール51は金属製であるが、測定箇所では絶縁材52が載置されているので、IGBTチップ12が載置されるダイ部11と搬送レールとは絶縁されている。
同図(b)は、IGBT10が試験される状態を表している。IGBT10が測定位置に移動してくると、シリンダ53の筒54が下降して支持部56が下がり、支持部56で支持された各試験プローブ58a,58b,58cが各端子13a,13b,13cに接触する。
Although the transport rail 51 is made of metal, since the insulating material 52 is placed at the measurement location, the die portion 11 on which the IGBT chip 12 is placed and the transport rail are insulated.
FIG. 2B shows a state in which the IGBT 10 is tested. When the IGBT 10 moves to the measurement position, the cylinder 54 of the cylinder 53 is lowered and the support portion 56 is lowered, and the test probes 58a, 58b and 58c supported by the support portion 56 are connected to the terminals 13a, 13b and 13c. Contact.

また、それに同期して電極支持部6も下がるので樹脂封止部15の絶縁耐量を試験するための電極3も樹脂封止部15へ接触する。
電極3はワイヤ2を介してコレクタ端子13aに接続する試験プローブ58aへ接続される。
In addition, since the electrode support portion 6 is also lowered in synchronization therewith, the electrode 3 for testing the dielectric strength of the resin sealing portion 15 is also in contact with the resin sealing portion 15.
The electrode 3 is connected to the test probe 58a connected to the collector terminal 13a via the wire 2.

本発明の特性試験装置100は、特性試験部600において、漏れ電流特性試験,耐圧特性試験,図7に示すL負荷試験装置などの静特性・動特性試験を行う。
本発明の特性試験装置100は、上記のような特性試験装置に電圧印加治具1(電極3)を設け、この電極3を高電圧が印加されるIGBT10のコレクタ端子13aに接続する試験プローブ58aに接続する構成をしている。そのため、電極3をIGBT10の樹脂封止部15に接触させ、試験プローブ58a,58bを介してIGBT10のコレクタ端子13aとエミッタ端子13b間に高電圧を印加することで、樹脂封止部15の絶縁耐量試験とその他の特性試験を同時に行うことができる。
The characteristic test apparatus 100 of the present invention performs a static characteristic / dynamic characteristic test such as a leakage current characteristic test, a withstand voltage characteristic test, and an L load test apparatus shown in FIG.
The characteristic test apparatus 100 of the present invention is provided with a voltage application jig 1 (electrode 3) in the characteristic test apparatus as described above, and a test probe 58a that connects the electrode 3 to the collector terminal 13a of the IGBT 10 to which a high voltage is applied. It is configured to connect to. Therefore, the electrode 3 is brought into contact with the resin sealing portion 15 of the IGBT 10, and a high voltage is applied between the collector terminal 13 a and the emitter terminal 13 b of the IGBT 10 via the test probes 58 a and 58 b, thereby insulating the resin sealing portion 15. A tolerance test and other characteristic tests can be performed simultaneously.

そのため、絶縁耐量試験のみを行う試験装置を専用に設ける必要がなく、複数ある特性試験装置の占有面積を小さくすることができる。
また、樹脂封止部15の絶縁耐量試験とその他の特性試験を同時に行うため、それぞれ試を分けて行う場合に比べると試験コストを低減できる。
Therefore, it is not necessary to provide a dedicated test apparatus that performs only the dielectric strength test, and the area occupied by a plurality of characteristic test apparatuses can be reduced.
Moreover, since the dielectric strength test of the resin sealing part 15 and other characteristic tests are simultaneously performed, the test cost can be reduced as compared with the case where the tests are performed separately.

また、TO−3Pタイプなど樹脂封止部からダイ部の裏面が露出したIGBTでも本特性試験装置を用いることで樹脂封止部の絶縁耐量試験を安価に行うことができる。
また、特性試験としては、IGBT10の定格電圧(もしくは定格電圧を超える電圧)で試験する特性試験を対象とするため、この特性試験で絶縁耐量について良品判定されれば、定格電圧以下で使用する顧客の使用回路では絶縁不良の発生は起こらない。
Further, even with an IGBT in which the back surface of the die portion is exposed from the resin sealing portion such as a TO-3P type, the dielectric strength test of the resin sealing portion can be performed at low cost by using this characteristic test apparatus.
In addition, since the characteristic test is a characteristic test to be tested at the rated voltage of the IGBT 10 (or a voltage exceeding the rated voltage), if the dielectric strength is determined to be a non-defective product in this characteristic test, the customer who uses it below the rated voltage In the circuit used, insulation failure does not occur.

前記した絶縁耐量試験を実施することで、クリップ式冷却フィンを用いた場合の樹脂封止部15を有するIGBT10などの半導体素子が、実動作中に樹脂封止部15の絶縁不良で破壊することを防止することができる。   By performing the dielectric strength test described above, a semiconductor element such as the IGBT 10 having the resin sealing portion 15 when the clip-type cooling fin is used is broken due to a poor insulation of the resin sealing portion 15 during actual operation. Can be prevented.

また、前記したように、従来のTO−3PタイプのIGBT10の通常の使用方法においては、樹脂封止部のおもて面側に高電圧が印加されることがなかったため、絶縁耐量試験は行なわれていなかった。但し、樹脂封止部15のキズやへこみについては外観検査員が外観不良として、目視で検査していた。   In addition, as described above, in the normal usage method of the conventional TO-3P type IGBT 10, a high voltage was not applied to the front surface side of the resin-encapsulated portion. It wasn't. However, the appearance inspector visually inspected the resin sealing portion 15 for scratches and dents as appearance defects.

しかし、本発明の特性試験装置100を用いることで、樹脂封止部のおもて面側の絶縁不良を電気的に確実に検出することができるため、前記のように外観検査をクリアしたもののクリップ式冷却フィンを取り付けた場合に絶縁不良となるようなIGBTを確実に排除することができる。   However, by using the characteristic test apparatus 100 of the present invention, the insulation failure on the front surface side of the resin-sealed portion can be detected electrically and reliably, so that the appearance inspection is cleared as described above. An IGBT that causes insulation failure when a clip-type cooling fin is attached can be reliably eliminated.

また、本発明の特性試験方法で発見された絶縁不良は前工程にフィードバックされ、製造設備の管理基準の見直し、作業手順の見直しなど製品品質の向上に反映させることができる。   Further, the insulation failure discovered by the characteristic test method of the present invention is fed back to the previous process, and can be reflected in the improvement of product quality such as the review of manufacturing equipment management standards and the review of work procedures.

また、本発明の特性試験装置100においても、一般的な静特性試験(DCテスト)や動特性試験の項目で絶縁破壊があれば当然、絶縁不良として判定される。
また、本発明の特性試験装置100で試験する半導体素子は、TO−3Pタイプのように半導体チップ12が固着するダイ部11が樹脂封止部15から一部露出した場合を例に挙げたが、フルモールドタイプの半導体素子に適用することも出来る。この場合は電圧印加治具1は裏面側の樹脂封止部にも電圧が印加されるような治具とする必要がある。
Also in the characteristic test apparatus 100 of the present invention, if there is a dielectric breakdown in the items of a general static characteristic test (DC test) or dynamic characteristic test, it is naturally determined as an insulation failure.
Moreover, although the semiconductor element tested with the characteristic test apparatus 100 of the present invention has been exemplified by the case where the die part 11 to which the semiconductor chip 12 is fixed is partially exposed from the resin sealing part 15 as in the TO-3P type. It can also be applied to a full mold type semiconductor element. In this case, the voltage application jig 1 needs to be a jig that applies a voltage to the resin sealing portion on the back side.

つぎに、本発明を特性試験の一つである漏れ電流特性試験と絶縁耐量試験と漏れ電流特性試験を同時に行う手順について説明する。
<実施例2>
図3〜図5は、この発明の第2実施例の半導体素子の特性試験方法を工程順に説明した試験工程図である。尚、図中の61aはIGBT10に印加する試験電圧を発生させる電源・主回路部であり、62aはIGBT10の漏れ電流を検出・測定・評価する特性評価部である。
Next, a procedure for performing the leakage current characteristic test, the dielectric strength test, and the leakage current characteristic test, which are one of characteristic tests, according to the present invention will be described.
<Example 2>
3 to 5 are test process diagrams illustrating the semiconductor device characteristic test method according to the second embodiment of the present invention in the order of steps. In the figure, 61a is a power source / main circuit unit for generating a test voltage to be applied to the IGBT 10, and 62a is a characteristic evaluation unit for detecting / measuring / evaluating the leakage current of the IGBT 10.

この半導体素子は、例えばTO−3Pタイプの樹脂封止部を有するIGBTであり、図1の特性試験として漏れ電流特性試験と絶縁耐量試験とを同時に行う特性試験方法である。   This semiconductor element is, for example, an IGBT having a TO-3P type resin sealing portion, and is a characteristic test method for simultaneously performing a leakage current characteristic test and a dielectric strength test as the characteristic test of FIG.

まず、図3において、搬送レール51上に載置された絶縁材52の上に試験試料であるTO−3Pタイプの樹脂封止部15を有するIGBT10を載置する。
漏れ電流特性試験機60aの電源・主回路部61bには、ゲート端子13cに接続する試験プローブ58cとエミッタ端子13bに接続する試験プローブ58bを短絡するスイッチSWが設けられたている。このときスイッチSWは開の状態である。
First, in FIG. 3, the IGBT 10 having the TO-3P type resin sealing portion 15 as a test sample is placed on the insulating material 52 placed on the transport rail 51.
The power source / main circuit portion 61b of the leakage current characteristic tester 60a is provided with a switch SW for short-circuiting the test probe 58c connected to the gate terminal 13c and the test probe 58b connected to the emitter terminal 13b. At this time, the switch SW is in an open state.

つぎに、図4において、スイッチSWを閉じてエミッタ端子13cとゲート端子13bに接続される試験プローブ58c,58bを短絡する。その後でシリンダ53の筒54に固定されている支柱部55および電極支持部6を用いて、各試験プローブ58a,58b,58cと電極3を下げて、それぞれの試験プローブ58a,58b,58cをIGBT10のコレクタ端子13a、エミッタ端子13b、ゲート端子13cに接触させ、同時に電極3をIGBT10の樹脂封止部15に接触させる。   Next, in FIG. 4, the switch SW is closed and the test probes 58c and 58b connected to the emitter terminal 13c and the gate terminal 13b are short-circuited. Thereafter, the test probe 58a, 58b, 58c and the electrode 3 are lowered using the column portion 55 and the electrode support portion 6 fixed to the cylinder 54 of the cylinder 53, and the respective test probes 58a, 58b, 58c are connected to the IGBT 10. The collector terminal 13a, the emitter terminal 13b, and the gate terminal 13c are brought into contact with each other, and at the same time, the electrode 3 is brought into contact with the resin sealing portion 15 of the IGBT 10.

つぎに、図5において、ゲート端子13cとエミッタ端子13b(エミッタ電極)はスイッチSWが閉の状態なので短絡されている。漏れ電流特性試験機60aからコレクタ端子13aとエミッタ端子13b間にIGBT10の高電圧を印加して、特性評価部62aでIGBT10の漏れ電流を検出・測定・評価する。このとき、同時に電極3にも高電圧が印加される。この高電圧は例えば1250Vであり、IGBT10の定格電圧を用いる。この電圧はエミッタ電極12bやゲートパット12cに接続するボンディングワイヤ14と電極3の間にも印加される。つまり封止樹脂部15に対しても電極3を介して上記の高電圧が印加されることになる。   Next, in FIG. 5, the gate terminal 13c and the emitter terminal 13b (emitter electrode) are short-circuited because the switch SW is closed. The leakage current characteristic tester 60a applies a high voltage of the IGBT 10 between the collector terminal 13a and the emitter terminal 13b, and the characteristic evaluation unit 62a detects, measures, and evaluates the leakage current of the IGBT 10. At this time, a high voltage is simultaneously applied to the electrode 3. This high voltage is 1250 V, for example, and the rated voltage of the IGBT 10 is used. This voltage is also applied between the bonding wire 14 connected to the emitter electrode 12b and the gate pad 12c and the electrode 3. That is, the high voltage is applied to the sealing resin portion 15 via the electrode 3.

ここで、ワイヤ14が樹脂封止部15のおもて面側の表面に異常に接近していたり、あるいは樹脂封止部15から露出している場合は、ワイヤ14に対する絶縁耐量が不足もしくは欠落していることになる。ここへ、電極3を介して上記の高電圧が印加されると、電極3とワイヤ14の間に電流が流れることになる。封止樹脂部の絶縁耐量が正常であればこの電流は流れないので、電極3とワイヤ14の間に異常な電流が流れたことを検知すれば、ボンディングワイヤ14を被覆している樹脂封止部15の絶縁不良を検知することができる。つまり、漏れ電流試験と絶縁耐量試験を同時に行うことができる。   Here, if the wire 14 is abnormally close to the surface on the front surface side of the resin sealing portion 15 or is exposed from the resin sealing portion 15, the insulation resistance against the wire 14 is insufficient or missing. Will be. Here, when the high voltage is applied via the electrode 3, a current flows between the electrode 3 and the wire 14. If the insulation resistance of the sealing resin portion is normal, this current does not flow. Therefore, if it is detected that an abnormal current flows between the electrode 3 and the wire 14, the resin sealing covering the bonding wire 14 is performed. The insulation failure of the part 15 can be detected. That is, the leakage current test and the dielectric strength test can be performed simultaneously.

図6は、本発明の漏れ電流特性試験装置100aを用いて漏れ電流特性試験を行うときの印加電圧波形図である。漏れ電流特性試験装置100aを構成する漏れ電流特性試験機を用いて、IGBT10のコレクタ端子13aとエミッタ端13b子間に印加される電圧を例えば階段的に上昇させ、所定の電圧(定格電圧:ここでは1250V)に達した段階(B点)で下降させる。この電圧は樹脂封止部15にも印加される。樹脂封止部15に絶縁不良箇所があると所定の電圧以下(1200V)で漏れ電流が異常に上昇する。その漏れ電流の異常上昇を検出して、印加電圧を降下させ(C点)、IGBT10の樹脂封止部15の絶縁不良と判定する。樹脂封止部15に絶縁不良箇所が無い場合、漏れ電流の異常上昇もしくは規格値を超える値が検出された場合には漏れ電流不良として判定する。尚、前記の印加電圧は階段状に上昇させるのではなく、到達電圧まで一気に上昇させる場合もある。   FIG. 6 is an applied voltage waveform diagram when a leakage current characteristic test is performed using the leakage current characteristic test apparatus 100a of the present invention. Using a leakage current characteristic tester constituting the leakage current characteristic test apparatus 100a, the voltage applied between the collector terminal 13a and the emitter terminal 13b of the IGBT 10 is increased stepwise, for example, to a predetermined voltage (rated voltage: here Then, the voltage is lowered at the stage (point B) that reaches 1250V). This voltage is also applied to the resin sealing portion 15. If there is a poor insulation portion in the resin sealing portion 15, the leakage current abnormally rises below a predetermined voltage (1200V). The abnormal increase of the leakage current is detected, the applied voltage is lowered (C point), and it is determined that the insulation failure of the resin sealing portion 15 of the IGBT 10 is present. When there is no insulation failure location in the resin sealing portion 15, when an abnormal increase in leakage current or a value exceeding the standard value is detected, it is determined as a leakage current failure. In addition, the applied voltage is not increased stepwise but may be increased all at once to the ultimate voltage.

図7は、本発明の特性試験装置100の一つであるL負荷特性試験装置100bの要部構成図である。尚、図中の61bはIGBT10に主電流を流す電源・主回路部でこある。また、図中の62bはIGBT10のコレクタ電圧・コレクタ電流を検出・測定・評価する特性評価部である。   FIG. 7 is a configuration diagram of a main part of an L load characteristic test apparatus 100b which is one of the characteristic test apparatuses 100 of the present invention. In the figure, reference numeral 61b denotes a power source / main circuit section for supplying a main current to the IGBT 10. Reference numeral 62b in the figure denotes a characteristic evaluation unit that detects, measures, and evaluates the collector voltage and collector current of the IGBT 10.

図8は、図7のL負荷特性試験装置100bを構成するL負荷特性試験機60bの主回路図と動作波形図であり、同図(a)は主回路図、同図(b)は動作波形図である。図7では特性評価部62bの回路は示されていない。   FIG. 8 is a main circuit diagram and an operation waveform diagram of the L load characteristic tester 60b constituting the L load characteristic test apparatus 100b of FIG. 7, wherein FIG. 8 (a) is a main circuit diagram, and FIG. It is a waveform diagram. In FIG. 7, the circuit of the characteristic evaluation unit 62b is not shown.

L負荷特性試験機60bの電源・主回路部61bは、負荷であるインダクタンスLと電源E(Eは電源電圧としても用いる)で構成される。なお、この例では、試験対象の素子としてMOSFET10’を組み込んだ回路としている。試験方法は、MOSFET10’のゲートに所定のゲート電圧を印加してMOSFET10’をオンして、電源EからインダクタンスLを通してIGBT10にコレクタ電流Icを流す。この電流でインダクタンスLにエネルギーが蓄積される。つぎに、MOSFET10’をオフして、ドレイン電流Idを遮断する。インダクタンスLに蓄積したエネルギーをMOSFET10で消費させる。   The power source / main circuit unit 61b of the L load characteristic tester 60b is composed of an inductance L as a load and a power source E (E is also used as a power source voltage). In this example, a circuit incorporating a MOSFET 10 'as an element to be tested is used. In the test method, a predetermined gate voltage is applied to the gate of the MOSFET 10 ′ to turn on the MOSFET 10 ′, and a collector current Ic flows from the power source E through the inductance L to the IGBT 10. With this current, energy is accumulated in the inductance L. Next, the MOSFET 10 'is turned off to cut off the drain current Id. The energy accumulated in the inductance L is consumed by the MOSFET 10.

このときMOSFET10’のドレイン電圧Vdはアバランシェ電圧まで跳ね上がる(同図(b)参照)。インダクタンスLに蓄積されたエネルギーが無くなるまでそのアバランシェ電圧は維持される。エネルギーが消費された後、ドレイン電圧Vdは電源電圧Eになる。このアバランシェ電圧が維持できない場合はMOSFET10’は不良と判定される。   At this time, the drain voltage Vd of the MOSFET 10 'jumps up to the avalanche voltage (see FIG. 5B). The avalanche voltage is maintained until there is no energy stored in the inductance L. After the energy is consumed, the drain voltage Vd becomes the power supply voltage E. If this avalanche voltage cannot be maintained, the MOSFET 10 'is determined to be defective.

上記のようなL負荷特性試験を行っているとき、電極3にも電源電圧Eあるいはアバランシェ電圧が印加されることになる。
ここで、ワイヤ14が樹脂封止部15のおもて面側の表面に異常に接近していたり、あるいは樹脂封止部15から露出している場合は、ワイヤ14に対する絶縁耐量が不足もしくは欠落していることになる。ここへ、電極3を介して上記の電源電圧Eあるいはアバランシェ電圧が印加されると、電極3とワイヤ14の間に電流が流れることになる。封止樹脂部の絶縁耐量が正常であればこの電流は流れないので、電極3とワイヤ14の間に異常な電流が流れたことを検知すれば、ボンディングワイヤ14を被覆している樹脂封止部15の絶縁不良を検知することができる。つまり、L負荷特性試験と絶縁耐量試験を同時に行うことができる。
When performing the L load characteristic test as described above, the power supply voltage E or the avalanche voltage is also applied to the electrode 3.
Here, if the wire 14 is abnormally close to the surface on the front surface side of the resin sealing portion 15 or is exposed from the resin sealing portion 15, the insulation resistance against the wire 14 is insufficient or missing. Will be. Here, when the power supply voltage E or the avalanche voltage is applied via the electrode 3, a current flows between the electrode 3 and the wire 14. If the insulation resistance of the sealing resin portion is normal, this current does not flow. Therefore, if it is detected that an abnormal current flows between the electrode 3 and the wire 14, the resin sealing covering the bonding wire 14 is performed. The insulation failure of the part 15 can be detected. That is, the L load characteristic test and the dielectric strength test can be performed simultaneously.

このように、インダクタンス負荷に蓄えられたエネルギーにより、MOSFETがターンオフするときに、ドレイン電圧Vdはアバランシェ電圧まで跳ね上がる。このアバランシェ電圧が樹脂封止部15に印加されるため、樹脂封止部15の絶縁耐量試験も同時に行うことができる。   Thus, when the MOSFET is turned off by the energy stored in the inductance load, the drain voltage Vd jumps to the avalanche voltage. Since this avalanche voltage is applied to the resin sealing portion 15, the dielectric strength test of the resin sealing portion 15 can be performed at the same time.

なお、試験対象の素子にIGBT10を用いた場合は、図8(a)のインダクタンスLと並列にダイオードDを接続する必要がある。ダイオードDはIGBT10をターンオフした際に、インダクタンスLに蓄積したエネルギーを還流させるためのものであり、カソードが電源E側に、アノードをIGBT10側にして接続される。そして、IGBT10がターンオフすると、インダクタンスLに蓄積したエネルギーはダイオードDを還流し、ダイオードDの順方向ドロップで消費される。   When the IGBT 10 is used as an element to be tested, it is necessary to connect a diode D in parallel with the inductance L in FIG. The diode D is for circulating the energy accumulated in the inductance L when the IGBT 10 is turned off, and is connected with the cathode on the power source E side and the anode on the IGBT 10 side. When the IGBT 10 is turned off, the energy accumulated in the inductance L flows back through the diode D and is consumed by the forward drop of the diode D.

このとき、IGBT10のコレクタには、電源電圧Eが印加され、電極3にも電源電圧Eが印加される。ワイヤ14が樹脂封止部15のおもて面側の表面に異常に接近していたり、あるいは樹脂封止部15から露出している場合は、ワイヤ14に対する絶縁耐量が不足もしくは欠落していることになる。ここへ、電極3を介して上記の電源電圧Eが印加されると、電極3とワイヤ14の間に電流が流れることになる。封止樹脂部の絶縁耐量が正常であればこの電流は流れないので、電極3とワイヤ14の間に異常な電流が流れたことを検知すれば、ボンディングワイヤ14を被覆している樹脂封止部15の絶縁不良を検知することができる。つまり、L負荷特性試験と絶縁耐量試験を同時に行うことができる。
<実施例3>
図9は、この発明の第3実施例の半導体素子の特性試験装置200の要部断面図である。図9の特性試験装置200と図1の特性試験装置100との違いは、電圧印加治具1とコレクタ電極13aとの接続を、この電圧印加治具1を構成する電極3の一部をIGBTチップ12が搭載され樹脂封止部15ら露出しているダイ部11にG部で接触するようにした点である。この構成にすることでコレクタ端子13aと電圧印加治具1を接続するワイヤ2が不要となる。この場合も前記と同様の効果が得られる。
<実施例4>
図10は、この発明の第4実施例の半導体素子の特性試験装置300の要部断面図である。図10の特性試験装置300と図9の特性試験装置200との違いは、電圧印加治具1をクリップ式電圧印加治具1aとして、IGBT10の上面の樹脂封止部15と下面のダイ部11の裏面を挟み込むようにした点である。この構成にすることで図1の特性試験装置100で必要となる絶縁製電極支持部6や金属製受け部5が不要となり金属製電極3をクリップ式電圧印加治具1aに代えるだけである。しかし、クリップ式電圧印加治具1aにIGBT10を挟み込む装置と取り外す装置が新規に必要となる。これらの装置が無い場合は人手でクリップ式電圧印加治具1aの脱着を行うとよい。本実施例の場合も前記の実施例と同様の効果が得られる。
At this time, the power supply voltage E is applied to the collector of the IGBT 10, and the power supply voltage E is also applied to the electrode 3. If the wire 14 is abnormally close to the surface on the front surface side of the resin sealing portion 15 or is exposed from the resin sealing portion 15, the insulation resistance to the wire 14 is insufficient or missing. It will be. Here, when the power supply voltage E is applied via the electrode 3, a current flows between the electrode 3 and the wire 14. If the insulation resistance of the sealing resin portion is normal, this current does not flow. Therefore, if it is detected that an abnormal current flows between the electrode 3 and the wire 14, the resin sealing covering the bonding wire 14 is performed. The insulation failure of the part 15 can be detected. That is, the L load characteristic test and the dielectric strength test can be performed simultaneously.
<Example 3>
FIG. 9 is a cross-sectional view of an essential part of a semiconductor element characteristic test apparatus 200 according to the third embodiment of the present invention. 9 is different from the characteristic test apparatus 100 in FIG. 1 in that the voltage application jig 1 and the collector electrode 13a are connected to each other, and a part of the electrode 3 constituting the voltage application jig 1 is connected to the IGBT. The point is that the G portion is brought into contact with the die portion 11 on which the chip 12 is mounted and exposed from the resin sealing portion 15. With this configuration, the wire 2 connecting the collector terminal 13a and the voltage application jig 1 is not necessary. In this case, the same effect as described above can be obtained.
<Example 4>
FIG. 10 is a cross-sectional view of an essential part of a semiconductor element characteristic test apparatus 300 according to the fourth embodiment of the present invention. The characteristic test apparatus 300 in FIG. 10 is different from the characteristic test apparatus 200 in FIG. 9 in that the voltage application jig 1 is a clip-type voltage application jig 1a and the resin sealing portion 15 on the upper surface of the IGBT 10 and the die portion 11 on the lower surface. This is the point where the back side of is inserted. With this configuration, the insulating electrode support portion 6 and the metal receiving portion 5 required in the characteristic test apparatus 100 of FIG. 1 are not required, and the metal electrode 3 is simply replaced with the clip-type voltage application jig 1a. However, a device that sandwiches the IGBT 10 in the clip-type voltage application jig 1a and a device that removes the IGBT 10 are newly required. If these devices are not available, the clip-type voltage application jig 1a may be attached and detached manually. In the case of this embodiment, the same effect as that of the above embodiment can be obtained.

尚、前記の実施例1〜実施例4では半導体素子としてTO−3Pタイプの樹脂封止部15を有するIGBT10を例に上げたが、TO−220Pタイプの樹脂封止部を有するIGBTや、IGBT以外のMOSFETおよびダイオードなどにも本発明は適用できる。   In the first to fourth embodiments, the IGBT 10 having the TO-3P type resin sealing portion 15 is taken as an example of the semiconductor element. However, the IGBT having the TO-220P type resin sealing portion or the IGBT is used. The present invention can be applied to other MOSFETs and diodes.

1,1b,72 電圧印加治具
2 ワイヤ
3 電極
4 バネ
5 電極受け部
6 電極支持部
10 IGBT(TO−3Pタイプ)
11 ダイ部
11a 裏面
12 IGBTチップ
13a コレクタ端子
13b エミッタ端子
13c ゲート端子
14 ボンディングワイヤ
15 樹脂封止部
15a 表面
20 IGBT(TO−3PF)
51 搬送レール
52 絶縁板
53 シリンダ
54 筒
55 支柱部
56 プローブ支持部
57 プローブ固定部
58 試験プローブ(総称)
58a 試験プローブ(コレクタ端子に接続)
58b 試験プローブ(エミッタ端子に接続)
58c 試験プローブ(ゲート端子に接続)
59 端子台
60 特性試験機
60a 漏れ電流特性試験機
60b L負荷特性試験機
61 電源・主回路部
62 特性評価部
71 交流電圧印加部
100,200,300 本発明の半導体素子の特性試験装置
100a 本発明の漏れ電流特性試験装置
100b 本発明のL負荷特性試験装置
500 専用の絶縁耐量試験装置
600 半導体素子の特性試験部
1, 1b, 72 Voltage application jig 2 Wire 3 Electrode 4 Spring 5 Electrode receiving part 6 Electrode support part 10 IGBT (TO-3P type)
11 Die part 11a Back surface 12 IGBT chip 13a Collector terminal 13b Emitter terminal 13c Gate terminal 14 Bonding wire 15 Resin sealing part 15a Surface 20 IGBT (TO-3PF)
51 Conveying rail 52 Insulating plate 53 Cylinder 54 Cylinder 55 Supporting part 56 Probe support part 57 Probe fixing part 58 Test probe (generic name)
58a Test probe (connected to collector terminal)
58b Test probe (connected to emitter terminal)
58c Test probe (connected to gate terminal)
59 Terminal Block 60 Characteristic Tester 60a Leakage Current Characteristic Tester 60b L Load Characteristic Tester 61 Power Supply / Main Circuit Unit 62 Characteristic Evaluation Unit 71 AC Voltage Application Unit 100, 200, 300 Semiconductor Device Characteristic Test Device 100a Leakage current characteristic test apparatus 100b of the present invention L load characteristic test apparatus 500 of the present invention 500 Dedicated dielectric strength test apparatus 600 Semiconductor element characteristic test section

Claims (7)

半導体チップと、該半導体チップの裏面の高電位電極が接続する導電体と、該導電体に接続する高電位端子と、前記半導体チップの低電位側電極に接続導体で接続する低電位端子と、前記半導体チップの制御電極に接続導体で接続する制御端子と、前記導電体のおもて面と前記半導体チップと前記接続導体を被覆する樹脂封止部と、を有する半導体素子の特性試験装置であって、
前記高電位端子,前記低電位端子,前記制御端子の各端子にそれぞれ接触する試験プローブと、前記試験プローブを介して前記高電位端子,前記低電位端子,前記制御端子の各端子に所定の電圧を印加する電圧印加手段と、前記試験プローブを介して前記高電位端子,前記低電位端子,前記制御端子の各端子の電圧と電流の少なくとも一方を検出する検出手段と、前記検出結果から前記半導体素子の特性を評価する評価手段と、前記樹脂封止部のおもて面に接触する試験電極と、該試験電極を前記半導体素子の高電位端子に接続する接続手段と、を備え、
前記試験プローブを前記高電位端子,前記低電位端子,前記制御端子の各端子に、前記試験電極を前記樹脂封止部にそれぞれ接触させ、前記電圧印加手段より所定の電圧を印加し、
前記評価手段は、前記検出値に基づいて前記半導体素子の静特性または動特性の少なくとも一方を評価するとともに前記樹脂封止部の絶縁耐量を評価することを特徴とする半導体素子の特性試験装置。
A semiconductor chip, a conductor to which a high potential electrode on the back surface of the semiconductor chip is connected, a high potential terminal to be connected to the conductor, a low potential terminal to be connected to a low potential side electrode of the semiconductor chip by a connection conductor, A semiconductor device characteristic test apparatus comprising: a control terminal connected to a control electrode of the semiconductor chip by a connection conductor; and a front surface of the conductor, and a resin sealing portion covering the semiconductor chip and the connection conductor. There,
A test probe that contacts each of the high potential terminal, the low potential terminal, and the control terminal, and a predetermined voltage applied to each of the high potential terminal, the low potential terminal, and the control terminal via the test probe. Voltage detecting means for applying voltage, detecting means for detecting at least one of voltage and current of each of the high potential terminal, the low potential terminal, and the control terminal via the test probe, and the semiconductor from the detection result Evaluation means for evaluating the characteristics of the element, a test electrode in contact with the front surface of the resin sealing portion, and a connection means for connecting the test electrode to a high potential terminal of the semiconductor element,
The test probe is brought into contact with the high-potential terminal, the low-potential terminal, and the control terminal, the test electrode is brought into contact with the resin sealing portion , and a predetermined voltage is applied from the voltage application unit,
The evaluation means evaluates at least one of static characteristics or dynamic characteristics of the semiconductor element based on the detected value and evaluates the dielectric strength of the resin sealing portion .
前記接続手段は、
前記試験電極と、前記高電位端子に接触する試験プローブとの間を接続する導線であることを特徴とする請求項1に記載の半導体素子の特性試験装置。
The connecting means includes
2. The semiconductor element characteristic test apparatus according to claim 1, wherein the test element is a lead wire connecting between the test electrode and a test probe in contact with the high potential terminal.
前記接続手段は、前記試験電極を、前記導電体にも直接接触させるものであることを特徴とする請求項1に記載の半導体素子の特性試験装置。 2. The characteristic testing apparatus for a semiconductor element according to claim 1, wherein the connecting means is configured to bring the test electrode into direct contact with the conductor. 前記試験電極は、弾性体によって支持されていることを特徴とする請求項1〜請求項3のいずれか一項に記載の半導体素子の特性試験装置。 The said test electrode is supported by the elastic body, The characteristic test apparatus of the semiconductor element as described in any one of Claims 1-3 characterized by the above-mentioned. 前記半導体素子を樹脂封止部のおもて面側と前記導電体の裏面側から弾性的に挟み込む導電性のクリップ電極を前記半導体素子に装着し、
該クリップ電極を前記試験電極ならびに前記接続手段に代替することを特徴とする請求項1に記載の半導体素子の特性試験装置。
A conductive clip electrode that elastically sandwiches the semiconductor element from the front surface side of the resin sealing portion and the back surface side of the conductor is attached to the semiconductor element,
2. The semiconductor device characteristic testing apparatus according to claim 1, wherein the clip electrode is replaced with the test electrode and the connection means.
前記静特性試験は漏れ電流特性試験,耐圧特性試験のうち少なくとも一方であり、前記動特性試験はL負荷耐量試験であることを特徴とする請求項1に記載の半導体素子の特性試験装置。   2. The characteristic test apparatus for a semiconductor device according to claim 1, wherein the static characteristic test is at least one of a leakage current characteristic test and a withstand voltage characteristic test, and the dynamic characteristic test is an L load withstand test. 前記請求項1〜請求項6のいずれか一項に記載の半導体素子の特性試験装置を用いて行われる半導体素子の特性試験方法において、
少なくとも前記高電位電極と前記低電位電極間に前記半導体素子の定格電圧以上の電圧を印加して半導体素子の静特性試験または動特性試験の少なくとも一方と同時に樹脂封止部の絶縁耐量試験を行うことを特徴とする半導体素子の特性試験方法。
In the semiconductor element characteristic test method performed using the semiconductor element characteristic test apparatus according to any one of claims 1 to 6,
Apply a voltage equal to or higher than the rated voltage of the semiconductor element between at least the high-potential electrode and the low-potential side electrode, and perform a dielectric strength test of the resin sealing portion simultaneously with at least one of the static characteristic test or the dynamic characteristic test of the semiconductor element. A method for testing characteristics of a semiconductor device, characterized in that:
JP2011195968A 2011-09-08 2011-09-08 Semiconductor element characteristic test apparatus and semiconductor element characteristic test method using the apparatus Expired - Fee Related JP5817361B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011195968A JP5817361B2 (en) 2011-09-08 2011-09-08 Semiconductor element characteristic test apparatus and semiconductor element characteristic test method using the apparatus
CN201210333291.7A CN102998606B (en) 2011-09-08 2012-09-10 Device and method for testing characteristics of semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011195968A JP5817361B2 (en) 2011-09-08 2011-09-08 Semiconductor element characteristic test apparatus and semiconductor element characteristic test method using the apparatus

Publications (2)

Publication Number Publication Date
JP2013057589A JP2013057589A (en) 2013-03-28
JP5817361B2 true JP5817361B2 (en) 2015-11-18

Family

ID=47927425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011195968A Expired - Fee Related JP5817361B2 (en) 2011-09-08 2011-09-08 Semiconductor element characteristic test apparatus and semiconductor element characteristic test method using the apparatus

Country Status (2)

Country Link
JP (1) JP5817361B2 (en)
CN (1) CN102998606B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6233066B2 (en) * 2014-02-03 2017-11-22 富士電機株式会社 Inspection apparatus and inspection method for semiconductor device
JP6447497B2 (en) 2014-03-11 2019-01-09 新東工業株式会社 Device under test inspection system and operation method thereof
JP6369151B2 (en) * 2014-06-10 2018-08-08 富士電機株式会社 Semiconductor chip test apparatus, test method, and test circuit
CN105137296A (en) * 2015-07-17 2015-12-09 西安永电电气有限责任公司 Insulation test tool used for IGBT module
JP6877595B2 (en) * 2018-01-26 2021-05-26 三菱電機株式会社 Semiconductor equipment and power conversion equipment
CN109633401A (en) * 2018-12-28 2019-04-16 珠海锦泰电子科技有限公司 A kind of test machine antistatic method
JP2022013347A (en) * 2020-07-03 2022-01-18 富士電機株式会社 Semiconductor chip test device and test method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946868A (en) * 1982-09-10 1984-03-16 Hitachi Ltd Non-destructive inspection of semiconductor device
JPH0455771A (en) * 1990-06-25 1992-02-24 Kawasaki Steel Corp Semiconductor element and aging insulation breakdown testing method thereof
JP4316262B2 (en) * 2003-03-06 2009-08-19 日本インター株式会社 Test method for semiconductor devices
JP2008141111A (en) * 2006-12-05 2008-06-19 Denso Corp Semiconductor device and method of inspecting chip crack of semiconductor device
EP2056117B1 (en) * 2007-10-30 2010-07-07 ISMECA Semiconductor Holding SA A test station for testing leakage current through the insulating package of power electronic components, and a corresponding method
JP4959596B2 (en) * 2008-02-07 2012-06-27 セイコーインスツル株式会社 Insulating film evaluation method and measurement circuit
JP5267053B2 (en) * 2008-10-31 2013-08-21 富士電機株式会社 Semiconductor test equipment

Also Published As

Publication number Publication date
CN102998606B (en) 2015-02-18
CN102998606A (en) 2013-03-27
JP2013057589A (en) 2013-03-28

Similar Documents

Publication Publication Date Title
JP5817361B2 (en) Semiconductor element characteristic test apparatus and semiconductor element characteristic test method using the apparatus
US4441248A (en) On-line inspection method and system for bonds made to electronic components
US20180284181A1 (en) On-line health management device and method for insulated gate bipolar transistor
US8581598B2 (en) Method for inspecting electrostatic chuck, and electrostatic chuck apparatus
JP2020150116A (en) Semiconductor device and manufacturing method thereof
US9741628B2 (en) Method for manufacturing semiconductor module and intermediate assembly unit of the same
JP2014225607A (en) Testing device and testing method for semiconductor chip
Streibel et al. Reliability of SiC MOSFET with danfoss bond buffer technology in automotive traction power modules
JP6432126B2 (en) Semiconductor module inspection method and semiconductor system
JP2019021740A (en) Semiconductor device, semiconductor module, and method of testing semiconductor device
RU2298201C2 (en) Method and device for testing power unit
US11519943B2 (en) Multi wire bonding with current sensing method
JP4983174B2 (en) Diode element and inspection method of diode element
JP2014103228A (en) Method for evaluating semiconductor device
JP7313315B2 (en) Semiconductor device manufacturing method and power control circuit manufacturing method
CN202421228U (en) Kelvin test slide holder
JP5861822B2 (en) Semiconductor device and test method thereof
JP4555187B2 (en) Power module and manufacturing method thereof
JP4316262B2 (en) Test method for semiconductor devices
KR102157504B1 (en) Apparatus for predicting residual life of power semiconductor elements of traction inverter of railway vehicle and method thereof
JP2022013347A (en) Semiconductor chip test device and test method
JP5626567B2 (en) Assembling method of device mounting board
JP2013032965A (en) Test equipment of semiconductor device and test method of semiconductor device
JP4744884B2 (en) Wafer inspection apparatus and wafer inspection method
JP2004311699A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R150 Certificate of patent or registration of utility model

Ref document number: 5817361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees