JP5817127B2 - Semiconductor substrate and manufacturing method thereof - Google Patents

Semiconductor substrate and manufacturing method thereof Download PDF

Info

Publication number
JP5817127B2
JP5817127B2 JP2011010703A JP2011010703A JP5817127B2 JP 5817127 B2 JP5817127 B2 JP 5817127B2 JP 2011010703 A JP2011010703 A JP 2011010703A JP 2011010703 A JP2011010703 A JP 2011010703A JP 5817127 B2 JP5817127 B2 JP 5817127B2
Authority
JP
Japan
Prior art keywords
carbon
single crystal
containing silicon
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011010703A
Other languages
Japanese (ja)
Other versions
JP2012151401A (en
Inventor
足立 尚志
尚志 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2011010703A priority Critical patent/JP5817127B2/en
Publication of JP2012151401A publication Critical patent/JP2012151401A/en
Application granted granted Critical
Publication of JP5817127B2 publication Critical patent/JP5817127B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体基板及びその製造方法に関し、特に、窒化ガリウムが成膜されたシリコン基板及びその製造方法に関するものである。   The present invention relates to a semiconductor substrate and a manufacturing method thereof, and more particularly to a silicon substrate on which gallium nitride is formed and a manufacturing method thereof.

窒化ガリウム等の3族窒化物系化合物半導体は、青色LEDの材料として利用されているが、耐絶縁性、耐環境性、高周波特性等に優れているため、近年、この特長を活かした電子デバイスの開発が盛んに行われている。中でも、窒化ガリウム(GaN)は、バンドギャップが大きく、高耐圧・高周波用パワーデバイス材料として注目されている。   Group III nitride compound semiconductors such as gallium nitride have been used as blue LED materials, but they have excellent insulation resistance, environmental resistance, high frequency characteristics, etc. Is being actively developed. Among these, gallium nitride (GaN) has a large band gap, and has attracted attention as a power device material for high withstand voltage and high frequency.

パワーデバイス用GaN基板の出発基板の材料は、GaNの成長温度下で安定であり、しかもGaNとの格子定数差が小さいことが必要である。現在実用化されている出発基板としては、サファイヤ(Al)基板、6H、4H炭化珪素(SiC)基板等があり、例えば単結晶サファイヤ基板上に有機金属気相成長法(MOVPE法)等でGaNをエピタキシャル成長させる方法が一般的である。 The starting substrate material of the GaN substrate for power devices must be stable at the growth temperature of GaN and have a small lattice constant difference from GaN. Examples of starting substrates that are currently in practical use include sapphire (Al 2 O 3 ) substrates, 6H, 4H silicon carbide (SiC) substrates, and the like. For example, a method of epitaxially growing GaN is generally used.

サファイヤ基板はGaNと格子定数が異なるため、サファイヤ基板上に直接GaNをエピタキシャル成長させても良好な単結晶膜を得ることはできない。そのため、サファイヤ基板上にAlN等のバッファ層を低温で成長させ、このバッファ層で格子の歪みを緩和させてからGaNを成長させる方法が採用されている。   Since the sapphire substrate has a lattice constant different from that of GaN, a good single crystal film cannot be obtained even if GaN is directly epitaxially grown on the sapphire substrate. Therefore, a method is adopted in which a buffer layer of AlN or the like is grown on a sapphire substrate at a low temperature and GaN is grown after the strain of the lattice is relaxed by this buffer layer.

しかしながら、サファイヤ基板等は加工性が悪く且つ高価であり、大口径の基板も得にくいという問題がある。   However, a sapphire substrate or the like has a problem that workability is poor and expensive, and it is difficult to obtain a large-diameter substrate.

この問題を解決する方法として、SOI(Silicon On Insulator)基板を出発基板とし、SOI層中にイオン注入により歪み緩衝層を形成した後、SOI層を炭化熱処理して単結晶SiC層を形成し、このSiC層をGaN膜のバッファ層として使用する方法が提案されている(特許文献1、2参照)。   As a method for solving this problem, an SOI (Silicon On Insulator) substrate is used as a starting substrate, a strain buffer layer is formed by ion implantation in the SOI layer, and then the SOI layer is carbonized and heat-treated to form a single crystal SiC layer. A method of using this SiC layer as a buffer layer of a GaN film has been proposed (see Patent Documents 1 and 2).

特開2010−40737号公報JP 2010-40737 A 特開2007−123675号公報JP 2007-123675 A

しかしながら、バッファ層としての単結晶SiC層を形成する場合、水素ガス雰囲気中にプロパンガス等を導入してシリコン基板の表面を1100℃以下の低温で炭化処理した後、シランガスとプロパンガスを導入して約1200℃の高温で3C-SiC単結晶膜のエピタキシャル成長を行わなければならず、生産性の低下や高温熱処理によるシリコン基板のスリップ転位発生等の問題がある。また、上記方法においては、GaNの成長基板としてSOI基板を使用しており、基板コストが非常に高いという問題がある。   However, when forming a single crystal SiC layer as a buffer layer, propane gas or the like is introduced into a hydrogen gas atmosphere to carbonize the surface of the silicon substrate at a low temperature of 1100 ° C. or lower, and then silane gas and propane gas are introduced. Thus, the 3C—SiC single crystal film must be epitaxially grown at a high temperature of about 1200 ° C., which causes problems such as a decrease in productivity and occurrence of slip dislocation in the silicon substrate due to high-temperature heat treatment. In addition, in the above method, an SOI substrate is used as a growth substrate for GaN, and there is a problem that the substrate cost is very high.

本発明は上記課題を解決するためになされたものであり、本発明の目的は、SOI基板ではなく単純な単結晶シリコン基板を出発基板としてGaN膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することにある。   The present invention has been made to solve the above-described problems, and an object of the present invention is to form a GaN film using a simple single crystal silicon substrate instead of an SOI substrate as a starting substrate, and suppress warpage and cracks. An object of the present invention is to provide a semiconductor substrate and a method of manufacturing the same.

本願発明者らは、上記課題を解決するため鋭意研究を重ねた結果、単結晶SiC層が形成されたSOI基板を必ずしも用いる必要はなく、1200℃以下の低温にて炭化処理したシリコン基板上にAlNやAlGaN等のバッファ層を形成すれば、GaNとの間の格子定数差や熱膨張係数差によるシリコン基板の反りやクラックを抑制できると共に、最終的に転位密度の低いGaN膜を得ることができることを見出した。   As a result of intensive studies to solve the above-mentioned problems, the inventors of the present application do not necessarily use an SOI substrate on which a single crystal SiC layer is formed. On a silicon substrate carbonized at a low temperature of 1200 ° C. or lower. By forming a buffer layer such as AlN or AlGaN, it is possible to suppress warping and cracking of the silicon substrate due to a difference in lattice constant and thermal expansion coefficient from GaN, and finally obtain a GaN film having a low dislocation density. I found out that I can do it.

本発明はこのような技術的知見に基づくものであり、本発明による半導体基板は、単結晶シリコン基板と、前記単結晶シリコン基板の表面に形成された炭素含有シリコン層と、前記炭素含有シリコン層の表面に形成されたバッファ層と、前記バッファ層の表面に形成された窒化ガリウム膜とを備えることを特徴とする。   The present invention is based on such technical knowledge. A semiconductor substrate according to the present invention includes a single crystal silicon substrate, a carbon-containing silicon layer formed on the surface of the single crystal silicon substrate, and the carbon-containing silicon layer. And a gallium nitride film formed on the surface of the buffer layer.

また、本発明による半導体基板の製造方法は、単結晶シリコン基板の表面に炭素含有シリコン層を形成する工程と、前記炭素含有シリコン層の表面にバッファ層を形成する工程と、前記バッファ層の表面に窒化ガリウム膜を形成する工程とを備えることを特徴とする。   The method for manufacturing a semiconductor substrate according to the present invention includes a step of forming a carbon-containing silicon layer on a surface of a single crystal silicon substrate, a step of forming a buffer layer on the surface of the carbon-containing silicon layer, and a surface of the buffer layer. And a step of forming a gallium nitride film.

本発明によれば、SOI基板ではなく単純な単結晶シリコン基板を出発基板としてGaN膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することができる。   According to the present invention, a GaN film can be formed using a simple single crystal silicon substrate instead of an SOI substrate as a starting substrate, and a semiconductor substrate in which warpage and cracks are suppressed and a method for manufacturing the same can be provided.

本発明の好ましい実施の形態による半導体基板の構造を示す略断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor substrate by preferable embodiment of this invention. 本実施形態による半導体基板の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of the semiconductor substrate by this embodiment.

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図1は、本発明の好ましい実施の形態による半導体基板の構造を示す略断面図である。   FIG. 1 is a schematic cross-sectional view showing the structure of a semiconductor substrate according to a preferred embodiment of the present invention.

図1に示すように、本実施形態による半導体基板10は、単結晶シリコン基板11と、単結晶シリコン基板11の表面に形成された炭素含有シリコン層12と、炭素含有シリコン層12の表面に形成されたバッファ層13と、バッファ層13の表面に形成されたGaN膜14とを備えている。   As shown in FIG. 1, the semiconductor substrate 10 according to the present embodiment is formed on a single crystal silicon substrate 11, a carbon-containing silicon layer 12 formed on the surface of the single crystal silicon substrate 11, and a surface of the carbon-containing silicon layer 12. And a GaN film 14 formed on the surface of the buffer layer 13.

シリコン基板11は、チョクラルスキー(CZ)法によって引き上げられたシリコンインゴットから切り出された面方位(111)のCZウェーハである。特に限定されるものではないが、シリコン基板11は、p型不純物としてのボロン(B)やn型不純物としてのリン(P)がドープされたものであり、これらの不純物に基づくシリコン基板11の比抵抗は0.001Ω・cm以上1000Ω・cm以下であることが好ましく、0.1Ω・cm以下であることがさらに好ましい。   The silicon substrate 11 is a CZ wafer having a surface orientation (111) cut out from a silicon ingot pulled up by the Czochralski (CZ) method. Although not particularly limited, the silicon substrate 11 is doped with boron (B) as a p-type impurity or phosphorus (P) as an n-type impurity, and the silicon substrate 11 based on these impurities is used. The specific resistance is preferably 0.001 Ω · cm or more and 1000 Ω · cm or less, and more preferably 0.1 Ω · cm or less.

シリコン基板11の初期酸素濃度は特に限定されず、一般的に製造可能な酸素濃度の範囲であればよく、4×1017atoms/cm以上2.4×1018atoms/cm以下である。シリコン基板11の厚みは、反り対策の観点から厚いものほど良く、シリコン基板の口径にもよるが、好ましくは0.9mm以上2.5mm以下である。 The initial oxygen concentration of the silicon substrate 11 is not particularly limited, and may be in the range of oxygen concentration that can be generally manufactured, and is 4 × 10 17 atoms / cm 3 or more and 2.4 × 10 18 atoms / cm 3 or less. . The thickness of the silicon substrate 11 is preferably thicker from the viewpoint of warping countermeasures, and preferably 0.9 mm or more and 2.5 mm or less, although it depends on the diameter of the silicon substrate.

炭素含有シリコン層12は、シリコン基板11とバッファ層13との格子定数差を小さくする緩和層として機能する。炭素含有シリコン層12の格子定数は、単結晶シリコンよりも小さいため、バッファ層13との界面からの欠陥誘発を抑制することができ、最終的なGaN膜への欠陥伝搬を少なくすることができる。   The carbon-containing silicon layer 12 functions as a relaxation layer that reduces the lattice constant difference between the silicon substrate 11 and the buffer layer 13. Since the lattice constant of the carbon-containing silicon layer 12 is smaller than that of single crystal silicon, the induction of defects from the interface with the buffer layer 13 can be suppressed, and the propagation of defects to the final GaN film can be reduced. .

炭素含有シリコン層12のシリコン基板11の表面への成膜は、例えば1050℃の炉内にトリクロロシラン等のシリコン含有ガスとプロパンガスとを同時に導入することで成膜することが好ましい。あるいは、1000℃以下の炉内にモノメチルシランやトリメチルシランガスを単独で導入してもよい。これらシリコン単結晶膜中の炭素濃度は1E+18〜1E+21atoms/cm であることが好ましい。炭素濃度が低すぎると効果を発揮せず、また高すぎると炭素含有シリコン層に欠陥を誘発するためである。


The carbon-containing silicon layer 12 is preferably formed on the surface of the silicon substrate 11 by simultaneously introducing a silicon-containing gas such as trichlorosilane and propane gas into a furnace at 1050 ° C., for example. Alternatively, monomethylsilane or trimethylsilane gas may be introduced alone into a furnace at 1000 ° C. or lower. The carbon concentration in these silicon single crystal films is preferably 1E + 18 to 1E + 21 atoms / cm 3 . This is because if the carbon concentration is too low, the effect is not exhibited, and if it is too high, defects are induced in the carbon-containing silicon layer.


バッファ層13は、シリコン基板11とGaN膜14との格子定数差を小さくする役割を果たす。バッファ層13の膜厚は2μm程度であればよい。バッファ層13は、AlN層を形成後にAlGaNバッファ層の濃度を変化させた膜を複数回成長させ、最終的にGaN膜を2μm成長させる。   The buffer layer 13 serves to reduce the lattice constant difference between the silicon substrate 11 and the GaN film 14. The thickness of the buffer layer 13 may be about 2 μm. As the buffer layer 13, a film in which the concentration of the AlGaN buffer layer is changed after the formation of the AlN layer is grown a plurality of times, and finally a GaN film is grown by 2 μm.

単結晶シリコン基板11の表面に単結晶SiC膜を成膜する従来の方法として、1100℃以下の温度で水素ガス雰囲気中にプロパンガスなどを導入してシリコン基板の表層のみを炭化(不完全なSiC膜を形成)後、さらに高温でシランガスとプロパンガスを導入して3C-SiC単結晶膜を成長させる方法が知られている。このSiC膜は格子定数差が小さくなるためGaN用基板のバッファ層としても利用されるが、生産性の低下や高温熱処理によるスリップの問題などある。   As a conventional method for forming a single crystal SiC film on the surface of the single crystal silicon substrate 11, propane gas or the like is introduced into a hydrogen gas atmosphere at a temperature of 1100 ° C. or less to carbonize only the surface layer of the silicon substrate (incomplete A method of growing a 3C—SiC single crystal film by introducing a silane gas and a propane gas at a higher temperature after forming a SiC film) is known. Although this SiC film has a small lattice constant difference, it is also used as a buffer layer for a GaN substrate, but there are problems such as a decrease in productivity and slippage due to high-temperature heat treatment.

これに対し、本実施形態による半導体基板10は、シリコン基板11を低温にて炭化処理して炭素含有シリコン層12を形成し、この炭素含有シリコン層12の表面にAlN、AlGaN等のバッファ層13を成長させているので、シリコンとGaNとの間の格子定数差や熱膨張係数差をさらに吸収することができる。したがって、GaN膜の欠陥密度を小さくすることができ、高品質なGaN膜を製造することが可能となる。   On the other hand, the semiconductor substrate 10 according to the present embodiment carbonizes the silicon substrate 11 at a low temperature to form a carbon-containing silicon layer 12, and a buffer layer 13 such as AlN or AlGaN is formed on the surface of the carbon-containing silicon layer 12. Thus, the lattice constant difference and the thermal expansion coefficient difference between silicon and GaN can be further absorbed. Therefore, the defect density of the GaN film can be reduced, and a high-quality GaN film can be manufactured.

次に、半導体基板10の製造方法について説明する。   Next, a method for manufacturing the semiconductor substrate 10 will be described.

上記半導体基板10の製造では、まず単結晶シリコン基板11を用意する。単結晶シリコン基板11は、チョクラルスキー(CZ)法によって引き上げられたシリコンインゴットから切り出された面方位(111)のCZウェーハを用いることができる。上述の通り、シリコン基板11の直径は100mmφ以上、厚みは0.9mm以上2.5mm以下、比抵抗は0.001〜1000Ω・cmであることが好ましい。比抵抗は、CZ法のシリコン融液に添加するボロン量やn型ドーパント量によって調整することができる。   In the manufacture of the semiconductor substrate 10, first, a single crystal silicon substrate 11 is prepared. As the single crystal silicon substrate 11, a CZ wafer having a plane orientation (111) cut out from a silicon ingot pulled up by the Czochralski (CZ) method can be used. As described above, the silicon substrate 11 preferably has a diameter of 100 mmφ or more, a thickness of 0.9 mm to 2.5 mm, and a specific resistance of 0.001 to 1000 Ω · cm. The specific resistance can be adjusted by the amount of boron and the amount of n-type dopant added to the CZ method silicon melt.

次に、単結晶シリコン基板11上に炭素含有シリコン層12を形成する。炭素含有シリコン層12は、1050℃の炉内にトリクロロシランとプロパンとの混合ガスを導入してシリコン基板11上にエピタキシャル成長させるか、或いは、1000℃以下の炉内にモノメチルシランやトリメチルシランガスを導入してエピタキシャル成長させることにより形成することができ、これにより高濃度の炭素を含有するシリコンエピタキシャル層を得ることができる。   Next, a carbon-containing silicon layer 12 is formed on the single crystal silicon substrate 11. The carbon-containing silicon layer 12 is epitaxially grown on the silicon substrate 11 by introducing a mixed gas of trichlorosilane and propane into a furnace at 1050 ° C., or monomethylsilane or trimethylsilane gas is introduced into the furnace at 1000 ° C. or less. Then, it can be formed by epitaxial growth, whereby a silicon epitaxial layer containing a high concentration of carbon can be obtained.

炭素含有シリコン層12は、エピタキシャル成長ではなく炭化熱処理によって形成してもよい。例えば、水素とプロパンガスの混合ガスを導入して1000℃以上1200℃以下で熱処理することにより、炭素含有シリコン層12を形成することが可能である。1200℃を超えるような温度域では単結晶SiCが形成し始めるため、熱処理の温度範囲は1050℃から1150℃以下であることが好ましく、これにより不安定な炭化シリコン層を形成することが可能となる。   The carbon-containing silicon layer 12 may be formed not by epitaxial growth but by carbonization heat treatment. For example, the carbon-containing silicon layer 12 can be formed by introducing a mixed gas of hydrogen and propane gas and performing heat treatment at 1000 ° C. or more and 1200 ° C. or less. Since single crystal SiC begins to form in a temperature range exceeding 1200 ° C., the temperature range of the heat treatment is preferably 1050 ° C. to 1150 ° C. or less, which makes it possible to form an unstable silicon carbide layer. Become.

次に、炭素含有シリコン層12の表面にバッファ層13及びGaN膜14を順次形成する。詳細には、炭素含有シリコン層12が形成されたシリコン基板11をMOCVD炉に投入し、500℃以上1150℃以下の水素含有雰囲気下でクリーニングを行い、AlN膜を形成した後に、Ga濃度を徐々に高濃度に変化させたAlGaN膜を複数回成長させる。その後、最終的なGaN膜を2μm成長させることにより、本実施形態による半導体基板10が完成する。   Next, the buffer layer 13 and the GaN film 14 are sequentially formed on the surface of the carbon-containing silicon layer 12. Specifically, the silicon substrate 11 on which the carbon-containing silicon layer 12 is formed is put into a MOCVD furnace, cleaned in a hydrogen-containing atmosphere at 500 ° C. or higher and 1150 ° C. or lower to form an AlN film, and then the Ga concentration is gradually increased. Then, an AlGaN film changed to a high concentration is grown a plurality of times. Thereafter, the final GaN film is grown by 2 μm, thereby completing the semiconductor substrate 10 according to the present embodiment.

以上説明したように、本実施形態によれば、シリコン基板11とバッファ層13との間に応力緩和層としての炭素含有シリコン層12が設けられていることから、バッファ層13やGaN膜14の成長時においてシリコン基板11の反りやクラックを抑制することができ、転位密度が低い良質なGaN膜14を成膜することができる。   As described above, according to the present embodiment, since the carbon-containing silicon layer 12 as the stress relaxation layer is provided between the silicon substrate 11 and the buffer layer 13, the buffer layer 13 and the GaN film 14 During the growth, warping and cracking of the silicon substrate 11 can be suppressed, and a high-quality GaN film 14 having a low dislocation density can be formed.

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Needless to say, it is included in the range.

例えば、上記実施形態においては、バッファ層13がAlN膜及びAlGaN膜の多層膜であるが、AlN又は他の材料からなる単層膜であってもよい。ただし、バッファ層は、炭素含有シリコン層12とGaN膜14の格子定数の中間値を取ることが必要である。さらに本発明は、通常のシリコンウェーハの他、SOIウェーハに適用することも可能である。   For example, in the above embodiment, the buffer layer 13 is a multilayer film of an AlN film and an AlGaN film, but may be a single layer film made of AlN or another material. However, the buffer layer needs to take an intermediate value of the lattice constants of the carbon-containing silicon layer 12 and the GaN film 14. Furthermore, the present invention can be applied to an SOI wafer in addition to a normal silicon wafer.

[実施例1]
直径150mm、面方位(111)、厚み625μm、初期酸素濃度が1.5×1018atoms/cm、比抵抗が10〜20Ω・cmに調整されたボロンドープのCZウェーハを用意した。次に、エピタキシャル成長装置内で水素ガス60L/分を流しながら1130℃までウェーハの加熱を行った後、プロパンガス(プロパン濃度10%;水素ガスベース)250mL/分を30秒間流してウェーハの炭化処理を行った。
[Example 1]
A boron-doped CZ wafer having a diameter of 150 mm, a plane orientation (111), a thickness of 625 μm, an initial oxygen concentration of 1.5 × 10 18 atoms / cm 3 and a specific resistance of 10 to 20 Ω · cm was prepared. Next, the wafer is heated to 1130 ° C. while flowing hydrogen gas of 60 L / min in the epitaxial growth apparatus, and then propane gas (propane concentration 10%; hydrogen gas base) 250 mL / min is flowed for 30 seconds to carbonize the wafer. Went.

その後、炭化処理されたCZウェーハをMOCVD炉内に搭載し、950℃の温度にてAlN膜を成長させた後、Ga濃度を20%、50%、80%と順次高濃度にしたAlGaN膜を成長させ、これによりバッファ層13を形成した。そして引き続き、1100℃の温度にてGaN膜を2μm成長させて、半導体ウェーハのサンプル#1を得た。   After that, the carbonized CZ wafer was mounted in an MOCVD furnace, an AlN film was grown at a temperature of 950 ° C., and then an AlGaN film with Ga concentrations of 20%, 50%, and 80% were sequentially increased. By growing, the buffer layer 13 was formed. Subsequently, a GaN film was grown by 2 μm at a temperature of 1100 ° C. to obtain a semiconductor wafer sample # 1.

こうして得られたウェーハサンプル#1の表面を光学顕微鏡にて観察し、クラックの測定を行った結果、外周部の全周にクラックが発生していたが、その長さは0.5mm以下であった。また、ウェーハの断面を電子顕微鏡で観察したところ、シリコンウェーハの表面には黒いコントラストを有する膜が観察された。この膜をFT−IRにて測定した結果、赤外吸収スペクトルにSi−Cピーク(800cm−1)が観察され、炭素濃度は1E+18atoms/cmであった。さらに、ウェーハの反りを測定した結果、ウェーハの反りは25μmであった。 As a result of observing the surface of wafer sample # 1 thus obtained with an optical microscope and measuring cracks, cracks were found in the entire outer periphery, but the length was 0.5 mm or less. It was. Moreover, when the cross section of the wafer was observed with an electron microscope, a film having a black contrast was observed on the surface of the silicon wafer. As a result of measuring this film by FT-IR, an Si—C peak (800 cm −1 ) was observed in the infrared absorption spectrum, and the carbon concentration was 1E + 18 atoms / cm 3 . Furthermore, as a result of measuring the warpage of the wafer, the warpage of the wafer was 25 μm.

[実施例2]
実施例1と同一特性を有するCZウェーハを用意し、エピタキシャル成長装置内で水素ガス60L/分を流しながら1130℃までウェーハの加熱を行った後に30秒間保持し、1050℃まで降温させた後に、プロパンガス(プロパン濃度10%;水素ガスベース)250mL/分とトリクロロシランガス15L/分とを30秒間流してウェーハの炭化処理を行った。その後、実施例1と同一条件下でバッファ層13及びGaN膜14を形成し、半導体ウェーハのサンプル#2を得た。その後、得られたサンプル#2に対して、実施例1と同様の評価を行った。
[Example 2]
A CZ wafer having the same characteristics as in Example 1 was prepared, heated to 1130 ° C. while flowing hydrogen gas at 60 L / min in the epitaxial growth apparatus, held for 30 seconds, lowered to 1050 ° C., and then propane The wafer was carbonized by flowing 250 mL / min of gas (propane concentration: 10%; hydrogen gas base) and 15 L / min of trichlorosilane gas for 30 seconds. Thereafter, the buffer layer 13 and the GaN film 14 were formed under the same conditions as in Example 1, and a semiconductor wafer sample # 2 was obtained. Then, evaluation similar to Example 1 was performed with respect to obtained sample # 2.

その結果、サンプル#2の外周部に発生したクラックの長さは0.5mm以下であった。また、このサンプルをFT−IRにて測定した結果、Si−Cピークが観察され、炭素濃度は1E+18atoms/cmであった。さらにウェーハの反りは25μmであった。 As a result, the length of the crack generated in the outer peripheral portion of sample # 2 was 0.5 mm or less. Moreover, as a result of measuring this sample by FT-IR, the Si-C peak was observed and the carbon concentration was 1E + 18 atoms / cm 3 . Further, the warpage of the wafer was 25 μm.

[実施例3]
実施例1と同一特性を有するCZウェーハを用意し、エピタキシャル成長装置内で水素ガス60L/分を流しながら1130℃までウェーハの加熱を行った後に30秒間保持し、900℃まで降温させた後、トリメチルシランガス200mL/分を120秒間流してウェーハの炭化処理を行った。その後、実施例1と同一条件下でバッファ層13及びGaN膜を形成し、半導体基板のサンプル#3を得た。その後、得られたサンプル#3に対して、実施例1と同様の評価を行った。
[Example 3]
A CZ wafer having the same characteristics as in Example 1 was prepared, heated to 1130 ° C. while flowing hydrogen gas at 60 L / min in the epitaxial growth apparatus, held for 30 seconds, lowered to 900 ° C., trimethyl The wafer was carbonized by flowing 200 mL / minute of silane gas for 120 seconds. Thereafter, a buffer layer 13 and a GaN film were formed under the same conditions as in Example 1 to obtain a sample # 3 of a semiconductor substrate. Thereafter, the same evaluation as in Example 1 was performed on the obtained sample # 3.

その結果、サンプル#3の外周部に発生したクラックの長さは0.5mm以下であった。また、このサンプルをFT−IRにて測定した結果、Si−Cピークが観察され、炭素濃度は1E+18atoms/cmであった。さらにウェーハの反りは25μmであった。 As a result, the length of the crack generated in the outer peripheral portion of sample # 3 was 0.5 mm or less. Moreover, as a result of measuring this sample by FT-IR, the Si-C peak was observed and the carbon concentration was 1E + 18 atoms / cm 3 . Further, the warpage of the wafer was 25 μm.

[比較例1]
実施例1と同一特性を有するCZウェーハを用意し、炭化処理、バッファ層及びGaN膜の形成等を行うことなくそのままサンプルとして用いて、ウェーハの断面を電子顕微鏡で観察したところ、シリコンウェーハの表面には黒いコントラストをした膜が観察されなかった。このサンプルをFT−IRにて測定した結果、Si−Cピークが観察されなかった。
[Comparative Example 1]
A CZ wafer having the same characteristics as in Example 1 was prepared and used as a sample without performing carbonization, buffer layer and GaN film formation, etc., and the cross section of the wafer was observed with an electron microscope. No film with black contrast was observed. As a result of measuring this sample with FT-IR, a Si-C peak was not observed.

[比較例2]
実施例1と同一特性を有するCZウェーハを用意し、このウェーハに炭化処理等を行うことなく、バッファ層13及びGaN膜14の成膜のみを行った。すなわち、ウェーハをMOCVD炉内に搭載後、950℃の温度にてAlN膜を形成した後に20%Ga濃度のAlGaN膜を形成し、順次50%、80%と高濃度のAlGaN膜を成長させた。引き続きGaN膜を1100℃にて2μm成長させて、半導体基板のサンプル#5を得た。その後、得られたウェーハサンプル#5に対して、実施例1と同様の評価を行った。
[Comparative Example 2]
A CZ wafer having the same characteristics as in Example 1 was prepared, and only the buffer layer 13 and the GaN film 14 were formed without subjecting this wafer to carbonization. That is, after mounting the wafer in a MOCVD furnace, an AlN film was formed at a temperature of 950 ° C., then an AlGaN film having a 20% Ga concentration was formed, and an AlGaN film having a high concentration of 50% and 80% was successively grown. . Subsequently, a GaN film was grown at 2 μm at 1100 ° C. to obtain a sample # 5 of a semiconductor substrate. Thereafter, the same evaluation as in Example 1 was performed on the obtained wafer sample # 5.

その結果、外周部の全周に長さ1〜2mmのクラックが発生していた。また、ウェーハの断面を電子顕微鏡で観察したところ、シリコンウェーハの表面には黒いコントラストをした膜が観察されなかった。このサンプルをFT−IRにて測定した結果、Si−Cピークが観察された。さらに、ウェーハの反りを測定した結果、ウェーハの反りは45μmであった。   As a result, cracks having a length of 1 to 2 mm were generated on the entire circumference of the outer peripheral portion. Further, when the cross section of the wafer was observed with an electron microscope, a film having a black contrast was not observed on the surface of the silicon wafer. As a result of measuring this sample with FT-IR, a Si-C peak was observed. Furthermore, as a result of measuring the warpage of the wafer, the warpage of the wafer was 45 μm.

10 半導体基板
11 単結晶シリコン基板
12 炭素含有シリコン層
13 バッファ層
14 窒化ガリウム(GaN)膜
DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 11 Single crystal silicon substrate 12 Carbon-containing silicon layer 13 Buffer layer 14 Gallium nitride (GaN) film

Claims (5)

単結晶シリコン基板と、前記単結晶シリコン基板の表面に形成された炭素含有シリコン単結晶層と、前記炭素含有シリコン単結晶層の表面に形成されたバッファ層と、前記バッファ層の表面に形成された窒化ガリウム膜とを備え、
前記炭素含有シリコン単結晶層に含まれる炭素の濃度が1E+18atoms/cm 以上1E+21atoms/cm 以下であることを特徴とする半導体基板。
A single crystal silicon substrate; a carbon-containing silicon single crystal layer formed on a surface of the single crystal silicon substrate; a buffer layer formed on a surface of the carbon-containing silicon single crystal layer; and formed on a surface of the buffer layer. and a gallium nitride film,
A semiconductor substrate, wherein a concentration of carbon contained in the carbon-containing silicon single crystal layer is 1E + 18 atoms / cm 3 or more and 1E + 21 atoms / cm 3 or less .
単結晶シリコン基板の表面に炭素含有シリコン単結晶層を形成する工程と、前記炭素含有シリコン単結晶層の表面にバッファ層を形成する工程と、前記バッファ層の表面に窒化ガリウム膜を形成する工程とを備え、
前記炭素含有シリコン単結晶層に含まれる炭素の濃度が1E+18atoms/cm 以上1E+21atoms/cm 以下であることを特徴とする半導体基板の製造方法。
Forming a carbon-containing silicon single crystal layer on the surface of the single-crystal silicon substrate; forming a buffer layer on the surface of the carbon-containing silicon single crystal layer; and forming a gallium nitride film on the surface of the buffer layer. It equipped with a door,
A method of manufacturing a semiconductor substrate, wherein a concentration of carbon contained in the carbon-containing silicon single crystal layer is 1E + 18 atoms / cm 3 or more and 1E + 21 atoms / cm 3 or less .
前記炭素含有シリコン単結晶層を形成する工程は、前記単結晶シリコン基板をプロパンガス雰囲気下で熱処理する工程を含むことを特徴とする請求項2に記載の半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim 2 , wherein the step of forming the carbon-containing silicon single crystal layer includes a step of heat-treating the single crystal silicon substrate in a propane gas atmosphere. 前記炭素含有シリコン単結晶層を形成する工程は、トリクロロシランとプロパンとの混合ガスを用いて前記炭素含有シリコン単結晶層をエピタキシャル成長させる工程を含むことを特徴とする請求項2に記載の半導体装置の製造方法。 The step of forming the carbon-containing silicon single crystal layer, the semiconductor device according to claim 2, characterized in that it comprises a step of epitaxially growing the carbon-containing silicon single crystal layer by using a mixed gas of trichlorosilane and propane Manufacturing method. 前記炭素含有シリコン単結晶層を形成する工程は、トリメチルシランガスを用いて前記炭素含有シリコン単結晶層をエピタキシャル成長させる工程を含むことを特徴とする請求項2に記載の半導体装置の製造方法。 The step of forming the carbon-containing silicon single crystal layer, a method of manufacturing a semiconductor device according to claim 2, characterized in that it comprises a step of epitaxially growing the carbon-containing silicon single crystal layer by using trimethylsilane gas.
JP2011010703A 2011-01-21 2011-01-21 Semiconductor substrate and manufacturing method thereof Active JP5817127B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011010703A JP5817127B2 (en) 2011-01-21 2011-01-21 Semiconductor substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011010703A JP5817127B2 (en) 2011-01-21 2011-01-21 Semiconductor substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012151401A JP2012151401A (en) 2012-08-09
JP5817127B2 true JP5817127B2 (en) 2015-11-18

Family

ID=46793348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011010703A Active JP5817127B2 (en) 2011-01-21 2011-01-21 Semiconductor substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5817127B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7173082B2 (en) * 2020-04-17 2022-11-16 信越半導体株式会社 Silicon single crystal substrate for vapor phase epitaxy, vapor phase epitaxy substrate, and manufacturing method thereof
US20240112909A1 (en) * 2021-02-22 2024-04-04 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor epitaxial substrate, method for producing same, and nitride semiconductor device
JP7549549B2 (en) 2021-02-26 2024-09-11 信越半導体株式会社 Nitride semiconductor substrate and method for producing same
WO2023063278A1 (en) * 2021-10-15 2023-04-20 信越半導体株式会社 Nitride semiconductor substrate and method for producing same
WO2023063046A1 (en) * 2021-10-15 2023-04-20 信越半導体株式会社 Nitride semiconductor substrate and manufacturing method therefor
JP2023100164A (en) * 2022-01-05 2023-07-18 信越半導体株式会社 Nitride semiconductor substrate and manufacturing method of the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831419B2 (en) * 1990-12-25 1996-03-27 名古屋大学長 Method for producing compound semiconductor single crystal on single crystal silicon substrate
US5465680A (en) * 1993-07-01 1995-11-14 Dow Corning Corporation Method of forming crystalline silicon carbide coatings
US7261919B2 (en) * 2003-11-18 2007-08-28 Flx Micro, Inc. Silicon carbide and other films and method of deposition
JP2005203666A (en) * 2004-01-19 2005-07-28 Kansai Electric Power Co Inc:The Manufacturing method for compound semiconductor device
JP2006222402A (en) * 2005-02-14 2006-08-24 Toshiba Ceramics Co Ltd Gallium nitride system compound semiconductor and method for manufacturing the same
JP4913375B2 (en) * 2005-08-08 2012-04-11 昭和電工株式会社 Manufacturing method of semiconductor device
JP4907476B2 (en) * 2007-03-13 2012-03-28 コバレントマテリアル株式会社 Nitride semiconductor single crystal

Also Published As

Publication number Publication date
JP2012151401A (en) 2012-08-09

Similar Documents

Publication Publication Date Title
JP5817127B2 (en) Semiconductor substrate and manufacturing method thereof
US9957638B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5696543B2 (en) Manufacturing method of semiconductor substrate
KR20130133043A (en) Epitaxial silicon carbide single-crystal substrate and process for producing same
US20180053649A1 (en) Method to grow a semi-conducting sic layer
JP6248532B2 (en) 3C-SiC epitaxial layer manufacturing method, 3C-SiC epitaxial substrate, and semiconductor device
US9882010B2 (en) Silicon carbide substrate and method for producing silicon carbide substrate
JP2010103142A (en) Method for fabricating semiconductor device
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
JP5672021B2 (en) Manufacturing method of semiconductor substrate
JP5378128B2 (en) Epitaxial substrate for electronic device and epitaxial substrate for group III nitride electronic device
JP5463693B2 (en) Manufacturing method of silicon epitaxial wafer
JP2006253617A (en) SiC SEMICONDUCTOR AND ITS MANUFACTURING METHOD
JP5573725B2 (en) Method for manufacturing cubic silicon carbide semiconductor substrate
JP4158607B2 (en) Manufacturing method of semiconductor substrate
JP7342392B2 (en) Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer
JP2012151403A (en) Semiconductor substrate and method for manufacturing the same
WO2015097852A1 (en) METHOD FOR FORMING SINGLE CRYSTAL SiC EPITAXIAL FILM
JP2007261900A (en) Method for manufacturing single crystal silicon carbide substrate
JP2012151402A (en) Semiconductor substrate and method for manufacturing the same
CN114520143B (en) Silicon carbide film epitaxy method for inhibiting bipolar degradation and silicon carbide epitaxial wafer
JP5278094B2 (en) Manufacturing method of semiconductor substrate
JP2004356164A (en) Method of manufacturing strained silicon substrate wafer
JPH09306844A (en) Semiconductor device and manufacture thereof
JP2014237581A (en) Cubic silicon carbide semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R150 Certificate of patent or registration of utility model

Ref document number: 5817127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250