JP5672021B2 - Manufacturing method of semiconductor substrate - Google Patents
Manufacturing method of semiconductor substrate Download PDFInfo
- Publication number
- JP5672021B2 JP5672021B2 JP2011010706A JP2011010706A JP5672021B2 JP 5672021 B2 JP5672021 B2 JP 5672021B2 JP 2011010706 A JP2011010706 A JP 2011010706A JP 2011010706 A JP2011010706 A JP 2011010706A JP 5672021 B2 JP5672021 B2 JP 5672021B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon substrate
- substrate
- dislocation
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 86
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims description 67
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 42
- 229910002601 GaN Inorganic materials 0.000 claims description 38
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- -1 argon ions Chemical class 0.000 claims description 8
- 230000001133 acceleration Effects 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 239000002344 surface layer Substances 0.000 claims description 6
- 239000010703 silicon Substances 0.000 description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 39
- 229910052710 silicon Inorganic materials 0.000 description 39
- 239000013078 crystal Substances 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 9
- 229910010271 silicon carbide Inorganic materials 0.000 description 9
- 229910002704 AlGaN Inorganic materials 0.000 description 8
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000001294 propane Substances 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、半導体基板及びその製造方法に関し、特に、窒化ガリウムが成膜されたシリコン基板及びその製造方法に関するものである。 The present invention relates to a semiconductor substrate and a manufacturing method thereof, and more particularly to a silicon substrate on which gallium nitride is formed and a manufacturing method thereof.
窒化ガリウム等の3族窒化物系化合物半導体は、青色LEDの材料として利用されているが、耐絶縁性、耐環境性、高周波特性等に優れているため、近年、この特長を活かした電子デバイスの開発が盛んに行われている。中でも、窒化ガリウム(GaN)は、バンドギャップが大きく、高耐圧・高周波用パワーデバイス材料として注目されている。 Group III nitride compound semiconductors such as gallium nitride have been used as blue LED materials, but they have excellent insulation resistance, environmental resistance, high frequency characteristics, etc. Is being actively developed. Among these, gallium nitride (GaN) has a large band gap, and has attracted attention as a power device material for high withstand voltage and high frequency.
パワーデバイス用GaN基板の出発基板の材料は、GaNの成長温度下で安定であり、しかもGaNとの格子定数差が小さいことが必要である。現在実用化されている出発基板としては、サファイヤ(Al2O3)基板、6H、4H炭化珪素(SiC)基板等があり、例えば単結晶サファイヤ基板上に有機金属気相成長法(MOVPE法)等でGaNをエピタキシャル成長させる方法が一般的である。 The starting substrate material of the GaN substrate for power devices must be stable at the growth temperature of GaN and have a small lattice constant difference from GaN. Examples of starting substrates that are currently in practical use include sapphire (Al 2 O 3 ) substrates, 6H, 4H silicon carbide (SiC) substrates, and the like. For example, a method of epitaxially growing GaN is generally used.
サファイヤ基板はGaNと格子定数が異なるため、サファイヤ基板上に直接GaNをエピタキシャル成長させても良好な単結晶膜を得ることはできない。そのため、サファイヤ基板上にAlN等のバッファ層を低温で成長させ、このバッファ層で格子の歪みを緩和させてからGaNを成長させる方法が採用されている。 Since the sapphire substrate has a lattice constant different from that of GaN, a good single crystal film cannot be obtained even if GaN is directly epitaxially grown on the sapphire substrate. Therefore, a method is adopted in which a buffer layer of AlN or the like is grown on a sapphire substrate at a low temperature and GaN is grown after the strain of the lattice is relaxed by this buffer layer.
しかしながら、サファイヤ基板等は加工性が悪く且つ高価であり、大口径の基板も得にくいという問題がある。 However, a sapphire substrate or the like has a problem that workability is poor and expensive, and it is difficult to obtain a large-diameter substrate.
この問題を解決する方法として、SOI(Silicon On Insulator)基板を出発基板とし、SOI層中にイオン注入により歪み緩衝層を形成した後、SOI層を炭化熱処理して単結晶SiC層を形成し、このSiC層をGaN膜のバッファ層として使用する方法が提案されている(特許文献1、2参照)。 As a method for solving this problem, an SOI (Silicon On Insulator) substrate is used as a starting substrate, a strain buffer layer is formed by ion implantation in the SOI layer, and then the SOI layer is carbonized and heat-treated to form a single crystal SiC layer. A method of using this SiC layer as a buffer layer of a GaN film has been proposed (see Patent Documents 1 and 2).
しかしながら、バッファ層としての単結晶SiC層を形成する場合、水素ガス雰囲気中にプロパンガス等を導入してシリコン基板の表面を1100℃以下の低温で炭化処理した後、シランガスとプロパンガスを導入して約1200℃の高温で3C-SiC単結晶膜のエピタキシャル成長を行わなければならず、生産性の低下や高温熱処理によるシリコン基板のスリップ転位発生等の問題がある。また、上記方法においては、GaNの成長基板としてSOI基板を使用しており、基板コストが非常に高いという問題がある。 However, when forming a single crystal SiC layer as a buffer layer, propane gas or the like is introduced into a hydrogen gas atmosphere to carbonize the surface of the silicon substrate at a low temperature of 1100 ° C. or lower, and then silane gas and propane gas are introduced. Thus, the 3C—SiC single crystal film must be epitaxially grown at a high temperature of about 1200 ° C., which causes problems such as a decrease in productivity and occurrence of slip dislocation in the silicon substrate due to high-temperature heat treatment. In addition, in the above method, an SOI substrate is used as a growth substrate for GaN, and there is a problem that the substrate cost is very high.
本発明は上記課題を解決するためになされたものであり、本発明の目的は、SOI基板ではなく単純な単結晶シリコン基板を出発基板として窒化ガリウム膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することにある。 The present invention has been made to solve the above-described problems, and the object of the present invention is to form a gallium nitride film using a simple single crystal silicon substrate instead of an SOI substrate as a starting substrate, and warping and cracks are prevented. An object of the present invention is to provide a suppressed semiconductor substrate and a manufacturing method thereof.
本願発明者らは、上記課題を解決するため鋭意研究を重ねた結果、単結晶SiC層が形成されたSOI基板を必ずしも用いる必要はなく、イオン注入によってシリコン基板の最表面を除く表層領域に転位層を形成し、このシリコン基板上にAlNやAlGaN等のバッファ層を形成すれば、GaNとの間の格子定数差や熱膨張係数差によるシリコン基板の反りやクラックを抑制できると共に、最終的に転位密度の低いGaN膜を得ることができることを見出した。 As a result of intensive studies to solve the above problems, the inventors of the present application do not necessarily use an SOI substrate on which a single-crystal SiC layer is formed, and dislocations are transferred to a surface layer region excluding the outermost surface of the silicon substrate by ion implantation. If a layer is formed and a buffer layer such as AlN or AlGaN is formed on this silicon substrate, warpage and cracking of the silicon substrate due to a difference in lattice constant and thermal expansion coefficient from GaN can be suppressed, and finally It has been found that a GaN film having a low dislocation density can be obtained.
本発明はこのような技術的知見に基づくものであり、本発明による半導体基板は、単結晶シリコン基板と、前記単結晶シリコン基板の最表面を除く表層領域に形成された転位層と、前記単結晶シリコン基板の前記最表面に形成されたバッファ層と、前記バッファ層の表面に形成された窒化ガリウム膜とを備えることを特徴とする。 The present invention is based on such technical knowledge. A semiconductor substrate according to the present invention includes a single crystal silicon substrate, a dislocation layer formed in a surface layer region excluding the outermost surface of the single crystal silicon substrate, and the single substrate. A buffer layer formed on the outermost surface of the crystalline silicon substrate, and a gallium nitride film formed on the surface of the buffer layer.
また、本発明による半導体基板の製造方法は、単結晶シリコン基板の最表面を除く表層領域に転位層を形成する工程と、前記転位層が形成された前記単結晶シリコン基板の前記最表面にバッファ層を形成する工程と、前記バッファ層の表面に窒化ガリウム膜を形成する工程とを備えることを特徴とする。 The method for manufacturing a semiconductor substrate according to the present invention includes a step of forming a dislocation layer in a surface layer region excluding the outermost surface of the single crystal silicon substrate, and a buffer on the outermost surface of the single crystal silicon substrate on which the dislocation layer is formed. A step of forming a layer; and a step of forming a gallium nitride film on the surface of the buffer layer.
本発明によれば、SOI基板ではなく単純な単結晶シリコン基板を出発基板としてGaN膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供することができる。 According to the present invention, a GaN film can be formed using a simple single crystal silicon substrate instead of an SOI substrate as a starting substrate, and a semiconductor substrate in which warpage and cracks are suppressed and a method for manufacturing the same can be provided.
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図1は、本発明の好ましい実施の形態による半導体基板の構造を示す略断面図である。 FIG. 1 is a schematic cross-sectional view showing the structure of a semiconductor substrate according to a preferred embodiment of the present invention.
図1に示すように、本実施形態による半導体基板1は、単結晶シリコン基板11と、単結晶シリコン基板11の最表面11sを除く表層領域に形成された転位層12と、転位層12の表面に形成されたバッファ層13と、バッファ層12の表面に形成されたGaN膜14とを備えている。
As shown in FIG. 1, the semiconductor substrate 1 according to the present embodiment includes a single
シリコン基板11は、チョクラルスキー(CZ)法によって引き上げられたシリコンインゴットから切り出された面方位(111)のCZウェーハである。特に限定されるものではないが、シリコン基板11は、p型不純物としてのボロン(B)やn型不純物としてのリン(P)がドープされたものであり、これらの不純物に基づくシリコン基板11の比抵抗は0.001Ω・cm以上1000Ω・cm以下であることが好ましく、0.1Ω・cm以下であることがさらに好ましい。
The
シリコン基板11の初期酸素濃度は特に限定されず、一般的に製造可能な酸素濃度の範囲であればよく、4×1017atoms/cm3以上2.4×1018atoms/cm3以下である。シリコン基板11の厚みは、反り対策の観点から厚いものほど良く、シリコン基板の口径にもよるが、好ましくは0.9mm以上2.5mm以下である。
The initial oxygen concentration of the
転位層12は、シリコン基板11の最表面11sよりも深い位置に形成された不完全なシリコン結晶構造であり、空孔が高濃度に含まれているため、バッファ層13及びGaN膜14の成長時の応力緩和層として機能する。転位層12はシリコン基板の最表面11sから深さ0.5μm以下の領域に形成されていることが好ましい。転位層12は、アルゴンイオン等のイオン注入により形成することができるが、そのイオン注入条件としては、GaN膜14内の転位密度を低減するため、シリコン基板の表面に単結晶構造が残るような加速エネルギーに設定する必要がある。シリコン表面までアモルファス化される加速エネルギーでは、シリコン基板11の表面に高密度の転位が存在することになり、最終的にはGaN膜14の転位密度を増加させることになるからである。
The
イオン注入後のシリコン基板11の表層は単結晶構造が乱されており、MOCVD炉内でバッファ層13及びGaN膜14を成長させる熱処理中に結晶回復していくが、転位を有する不完全な結晶構造となるため、バッファ層13やGaN膜14の成長時の応力緩和層として有効に作用する。さらに、上記イオン注入条件によれば、バッファ層13の成長時の熱処理でイオン注入に起因する転位が基板表面まで達していないため、転位がバッファ層内に伝播することを防止することができ、最終的にはGaN膜の低転位化が可能となる。
The surface layer of the
バッファ層13は、シリコン基板11とGaN膜14との格子定数差を小さくする役割を果たす。バッファ層13の膜厚は2μm程度であればよい。バッファ層13は、AlN層を形成後にAlGaNバッファ層の濃度を変化させた膜を複数回成長させ、最終的にGaN膜を2μm成長させる。
The
単結晶シリコン基板11の表面に単結晶SiC膜を成膜する従来の方法として、1100℃以下の温度で水素ガス雰囲気中にプロパンガスなどを導入してシリコン基板の表層のみを炭化(不完全なSiC膜を形成)後、さらに高温でシランガスとプロパンガスを導入して3C-SiC単結晶膜を成長させる方法が知られている。このSiC膜は格子定数差が小さくなるためGaN用基板のバッファ層としても利用されるが、生産性の低下や高温熱処理によるスリップの問題などある。
As a conventional method for forming a single crystal SiC film on the surface of the single
これに対し、本実施形態による半導体基板10は、シリコン基板11にアルゴン等をイオン注入して転位層12を形成し、このシリコン基板11の表面にAlN、AlGaN等のバッファ層13を成長させているので、シリコンとGaNとの間の格子定数差や熱膨張係数差をさらに吸収することができる。したがって、GaNの欠陥密度を小さくすることができ、高品質なGaN膜14を製造することが可能となる。
In contrast, in the
次に、半導体基板10の製造方法について説明する。
Next, a method for manufacturing the
図2は、半導体基板10の製造工程を示す模式図である。
FIG. 2 is a schematic diagram illustrating a manufacturing process of the
上記半導体基板10の製造では、まず図2(a)に示すように、単結晶シリコン基板11を用意する。単結晶シリコン基板11は、チョクラルスキー(CZ)法によって引き上げられたシリコンインゴットから切り出された面方位(111)のCZウェーハを用いることができる。上述の通り、シリコン基板11の直径は100mmφ以上、厚みは0.9mm以上2.5mm以下、比抵抗は0.001〜1000Ω・cmであることが好ましい。比抵抗は、CZ法のシリコン融液に添加するボロン量やn型ドーパント量によって調整することができる。
In the manufacture of the
次に、図2(b)に示すように、単結晶シリコン基板11上に転位層12を形成する。転位層12は、イオン注入装置にてシリコン基板を加熱させた状態で加速度エネルギー150KeV、ドーズ量1E+15/cm2のアルゴンイオンを基板表面側から注入することにより潜在的に形成される。その後のMOCVD炉内での熱処理工程により、転位層12が顕在化する。イオン注入後のウェーハは、バッファ層13の形成前に予め熱処理を行ってもよいが、コスト面からは事前に熱処理を施さず、MOCVD炉内での熱処理工程を利用して転位層12を顕在化させることが好ましい。
Next, as shown in FIG. 2B, a
次に、図2(c)及び(d)に示すように、転位層12が形成されたシリコン基板11の最表面11sにバッファ層13及びGaN膜14を順次形成する。詳細には、転位層12が形成されたシリコン基板11をMOCVD炉に投入し、500℃以上1150℃以下の水素含有雰囲気下でクリーニングを行い、AlN膜を形成した後に、Ga濃度を徐々に高濃度に変化させたAlGaN膜を複数回成長させる。その後、最終的なGaN膜を2μm成長させることにより、本実施形態による半導体基板10が完成する。
Next, as shown in FIGS. 2C and 2D, a
以上説明したように、本実施形態によれば、シリコン基板11とバッファ層13との間に応力緩和層としての転位層12が設けられていることから、バッファ層13やGaN膜14の成長時においてシリコン基板11の反りやクラックを抑制することができ、転位密度が低い良質なGaN膜14を成膜することができる。
As described above, according to the present embodiment, since the
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。 The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Needless to say, it is included in the range.
例えば、上記実施形態においては、バッファ層13がAlN膜及びAlGaN膜の多層膜であるが、AlN又は他の材料からなる単層膜であってもよい。また本発明は、通常のシリコン基板の他、SOI基板に適用することも可能である。
For example, in the above embodiment, the
[実施例1]
直径150mm、面方位(111)、厚み625μm、初期酸素濃度が1.5×1018atoms/cm3、比抵抗が10〜20Ω・cmに調整されたボロンドープのCZウェーハを用意した。
[Example 1]
A boron-doped CZ wafer having a diameter of 150 mm, a plane orientation (111), a thickness of 625 μm, an initial oxygen concentration of 1.5 × 10 18 atoms / cm 3 and a specific resistance of 10 to 20 Ω · cm was prepared.
次に、イオンドーピング装置を用いてウェーハの表面に加速エネルギー150KeV、ドーズ量1E+15/cm2のアルゴンイオンを注入した。 Next, argon ions having an acceleration energy of 150 KeV and a dose of 1E + 15 / cm 2 were implanted into the surface of the wafer using an ion doping apparatus.
その後、イオン注入されたCZウェーハを1000℃で1時間の熱処理を行った。この熱処理中にアモルファス層が単結晶化すると共に転位が形成され、転位はシリコンウェーハの内部にのみ存在しており、表面にまで突き抜けていないことが分かった。このときのシリコンウェーハ表面の転位密度は0/cm2であることがわかった。 Thereafter, the ion-implanted CZ wafer was heat-treated at 1000 ° C. for 1 hour. During the heat treatment, the amorphous layer was crystallized and dislocations were formed. It was found that the dislocations existed only inside the silicon wafer and did not penetrate to the surface. It was found that the dislocation density on the silicon wafer surface at this time was 0 / cm 2 .
[実施例2]
実施例1と同条件でイオン注入されたCZウェーハをMOCVD炉内に搭載し、950℃の温度にてAlN膜を成長させた後、Ga濃度を20%、50%、80%と順次高濃度にしたAlGaN膜を成長させ、これによりバッファ層13を形成した。そして引き続き、1100℃の温度にてGaN膜を2μm成長させて、半導体ウェーハのサンプル#1を得た。こうして得られたウェーハサンプル#1の表面を光学顕微鏡にて観察し、クラックの測定を行った結果、外周部の全周にクラックが発生していたが、その長さは0.5mm以下であった。また、ウェーハの反りを測定した結果、ウェーハの反りは25μm以下であった。さらに、ウェーハ表面の転位密度を測定したところ、転位密度は約1E+9/cm2であることが分かった。
[Example 2]
A CZ wafer ion-implanted under the same conditions as in Example 1 was mounted in a MOCVD furnace, an AlN film was grown at a temperature of 950 ° C., and Ga concentrations were successively increased to 20%, 50%, and 80%. The AlGaN film thus formed was grown, whereby the
[実施例3]
実施例1と同一特性を有するCZウェーハを用意し、加速エネルギー75KeV、ドーズ量1E+15/cm2のボロンイオンを注入した。その後、実施例2と同一条件下でバッファ層13及びGaN膜14を形成し、半導体ウェーハのサンプル#2を得た。その後、得られたウェーハサンプル#2に対して、実施例2と同様の評価を行った。その結果、サンプル#2の外周部に発生したクラックの長さは0.5mm以下であった。また、ウェーハの反りは25μm以下であった。
[Example 3]
A CZ wafer having the same characteristics as in Example 1 was prepared, and boron ions having an acceleration energy of 75 KeV and a dose of 1E + 15 / cm 2 were implanted. Thereafter, a
さらに、ウェーハ表面の転位密度を測定したところ、転位密度は約8E+8/cm2であり、実施例2のサンプル#1よりも転位密度がさらに低減していることが分かった。これは、ボロンがシリコン格子位置に入ることによりバッファ層との格子定数差が小さくなったためであると推察される。 Furthermore, when the dislocation density on the wafer surface was measured, the dislocation density was about 8E + 8 / cm 2 , and it was found that the dislocation density was further reduced as compared with Sample # 1 of Example 2. This is presumably because the difference in lattice constant from the buffer layer was reduced by the entry of boron into the silicon lattice position.
[比較例1]
実施例1と同一特性を有するCZウェーハを用意し、このウェーハにアルゴンイオンを注入することなく、バッファ層13及びGaN膜14の成膜のみを行った。すなわち、ウェーハをMOCVD炉内に搭載後、950℃の温度にてAlN膜を形成した後に20%Ga濃度のAlGaN膜を形成し、順次50%、80%と高濃度のAlGaN膜を成長させた。引き続きGaN膜を1100℃にて2μm成長させて、半導体ウェーハのサンプル#3を得た。その後、得られたウェーハサンプル#3に対して、実施例2と同様の評価を行った。その結果、外周部の全周に長さ1〜2mmのクラックが発生していた。また、ウェーハの反りを測定した結果、ウェーハの反りは45μmであった。このときのシリコンウェーハ表面の転位密度は約5E+9/cm2であった。
[Comparative Example 1]
A CZ wafer having the same characteristics as in Example 1 was prepared, and only the
[比較例2]
実施例1と同一特性を有するCZウェーハを用意し、加速エネルギー50KeV、ドーズ量1E+15/cm2のアルゴンイオンを注入した。その後、実施例1と同一条件下でバッファ層13及びGaN膜14を形成し、半導体ウェーハのサンプル#4を得た。その後、得られたウェーハサンプル#4に対して、実施例2と同様の評価を行った。その結果、サンプル#4の外周部に発生したクラックの長さは0.5mm以下であった。また、ウェーハの反りは25μm以下であった。このときのシリコンウェーハ表面の転位密度はサンプル#3と同じく約5E+9/cm2であった。
[Comparative Example 2]
A CZ wafer having the same characteristics as in Example 1 was prepared, and argon ions having an acceleration energy of 50 KeV and a dose of 1E + 15 / cm 2 were implanted. Thereafter, the
10 半導体基板
11 単結晶シリコン基板
11s 単結晶シリコン基板の最表面
12 転位層
13 バッファ層
14 窒化ガリウム(GaN)膜
DESCRIPTION OF
Claims (1)
前記転位層を形成する工程は、前記単結晶シリコン基板の前記最表面に転位が発生しないように、ドーズ量が5E+14atoms/cm 2 以上5E+17atoms/cm 2 以下のアルゴンイオンを150KeVの加速度エネルギーでイオン注入する工程を含むことを特徴とする半導体基板の製造方法。 Forming a dislocation layer in a surface layer region excluding an outermost surface of the single crystal silicon substrate; forming a buffer layer on the outermost surface of the single crystal silicon substrate on which the dislocation layer is formed; and a surface of the buffer layer And a step of forming a gallium nitride film .
In the step of forming the dislocation layer, argon ions having a dose of 5E + 14 atoms / cm 2 or more and 5E + 17 atoms / cm 2 or less are ion-implanted with an acceleration energy of 150 KeV so that dislocation does not occur on the outermost surface of the single crystal silicon substrate. The manufacturing method of the semiconductor substrate characterized by including the process to do.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011010706A JP5672021B2 (en) | 2011-01-21 | 2011-01-21 | Manufacturing method of semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011010706A JP5672021B2 (en) | 2011-01-21 | 2011-01-21 | Manufacturing method of semiconductor substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012148944A JP2012148944A (en) | 2012-08-09 |
JP5672021B2 true JP5672021B2 (en) | 2015-02-18 |
Family
ID=46791607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011010706A Active JP5672021B2 (en) | 2011-01-21 | 2011-01-21 | Manufacturing method of semiconductor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5672021B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2699606C1 (en) * | 2016-11-28 | 2019-09-06 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" | Method for ion-beam synthesis of gallium nitride in silicon |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6484489B2 (en) * | 2015-04-09 | 2019-03-13 | シャープ株式会社 | Nitride semiconductor epitaxial wafer and manufacturing method thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4127463B2 (en) * | 2001-02-14 | 2008-07-30 | 豊田合成株式会社 | Method for crystal growth of group III nitride compound semiconductor and method for manufacturing group III nitride compound semiconductor light emitting device |
DE102006004870A1 (en) * | 2006-02-02 | 2007-08-16 | Siltronic Ag | Semiconductor layer structure and method for producing a semiconductor layer structure |
JP2007273649A (en) * | 2006-03-30 | 2007-10-18 | Eudyna Devices Inc | Semiconductor device, substrate for manufacturing same, and its manufacturing method |
JP2010040737A (en) * | 2008-08-05 | 2010-02-18 | Shin Etsu Handotai Co Ltd | Semiconductor substrate and method of manufacturing the same |
JP2010037139A (en) * | 2008-08-05 | 2010-02-18 | Shin Etsu Handotai Co Ltd | Method for manufacturing semiconductor substrate |
JP2010192712A (en) * | 2009-02-18 | 2010-09-02 | Sumco Corp | Method of manufacturing simox wafer |
-
2011
- 2011-01-21 JP JP2011010706A patent/JP5672021B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2699606C1 (en) * | 2016-11-28 | 2019-09-06 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" | Method for ion-beam synthesis of gallium nitride in silicon |
Also Published As
Publication number | Publication date |
---|---|
JP2012148944A (en) | 2012-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9691607B2 (en) | Process for producing epitaxial silicon carbide single crystal substrate and epitaxial silicon carbide single crystal substrate obtained by the same | |
KR101729474B1 (en) | Method for producing bonded soi wafer and bonded soi wafer | |
JP5817127B2 (en) | Semiconductor substrate and manufacturing method thereof | |
JP2012195493A (en) | Semiconductor substrate and semiconductor substrate manufacturing method | |
US20180053649A1 (en) | Method to grow a semi-conducting sic layer | |
JP2007266125A (en) | Silicon epitaxial wafer and manufacturing method therefor | |
US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
JP5672021B2 (en) | Manufacturing method of semiconductor substrate | |
JP5246065B2 (en) | Epitaxial silicon wafer and manufacturing method thereof | |
JP5463693B2 (en) | Manufacturing method of silicon epitaxial wafer | |
JP5533869B2 (en) | Epitaxial silicon wafer and manufacturing method thereof | |
US8729676B2 (en) | Silicon epitaxial wafer and method for manufacturing the same | |
JP2012151403A (en) | Semiconductor substrate and method for manufacturing the same | |
JP5830215B2 (en) | Epitaxial wafer and method for manufacturing the same | |
KR100977631B1 (en) | Silicon single crystal having high resistivity, producing method and wafer thereof | |
CN115135818B (en) | Method for manufacturing semiconductor silicon wafer | |
JP7342392B2 (en) | Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer | |
KR20130078984A (en) | Method for fabricating gallium nitride substrate | |
JP2010062219A (en) | Production process of silicon carbide | |
JP4550870B2 (en) | Manufacturing method of semiconductor device | |
JP2012151402A (en) | Semiconductor substrate and method for manufacturing the same | |
JP2004356164A (en) | Method of manufacturing strained silicon substrate wafer | |
JP2011134983A (en) | Method of manufacturing silicon semiconductor substrate | |
JP2021130577A (en) | Method for manufacturing semiconductor silicon wafer | |
CN116072515A (en) | Silicon wafer and epitaxial silicon wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5672021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |