JP2010037139A - Method for manufacturing semiconductor substrate - Google Patents
Method for manufacturing semiconductor substrate Download PDFInfo
- Publication number
- JP2010037139A JP2010037139A JP2008201642A JP2008201642A JP2010037139A JP 2010037139 A JP2010037139 A JP 2010037139A JP 2008201642 A JP2008201642 A JP 2008201642A JP 2008201642 A JP2008201642 A JP 2008201642A JP 2010037139 A JP2010037139 A JP 2010037139A
- Authority
- JP
- Japan
- Prior art keywords
- gallium nitride
- nitride layer
- silicon substrate
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
本発明は、窒化ガリウムが形成された半導体基板の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor substrate on which gallium nitride is formed.
ＩＩＩ族窒化物系化合物半導体（窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＧａＡｌＮ）等）は、近年、青色、紫外発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）の材料として重要な役目を果たし始めている。また、窒化物半導体は、光素子以外にも耐熱性や耐環境性がよいため、或いは、高周波特性が良いため、この特長をいかした電子デバイスの開発が盛んに行われている。
そして、窒化ガリウムは、バンドギャップが大きく、高耐圧、高周波用パワー素子材料として注目されている。
Group III nitride compound semiconductors (gallium nitride (GaN), indium gallium nitride (InGaN), gallium aluminum nitride (GaAlN), etc.) have recently been used as blue, ultraviolet light emitting diode (LED) and laser diode (LD) materials. Has begun to play an important role. In addition to the optical elements, nitride semiconductors have good heat resistance and environmental resistance, or good high-frequency characteristics. Therefore, electronic devices that take advantage of this feature are being actively developed.
Gallium nitride has a large band gap, and has attracted attention as a high-voltage, high-frequency power element material.
パワー素子用窒化ガリウム基板の出発基板としては、窒化ガリウムの成長温度に安定で、かつ、窒化ガリウム材料との格子定数差の小さい材料が必要である。現在広く実用化されている窒化ガリウムの出発基板としては、サファイア（Ａｌ２Ｏ３）基板や、６Ｈ、４Ｈ炭化珪素基板であり、例えば単結晶サファイア基板の上に有機金属気相成長法（ＭＯＶＰＥ法）等でＧａＮをエピタキシャル成長させる方法が一般に用いられている。 As a starting substrate for a gallium nitride substrate for power elements, a material that is stable at the growth temperature of gallium nitride and has a small lattice constant difference from the gallium nitride material is required. The starting substrates of gallium nitride that are currently in wide use are sapphire (Al 2 O 3 ) substrates and 6H, 4H silicon carbide substrates. For example, metal organic vapor phase epitaxy (MOVPE) is formed on a single crystal sapphire substrate. In general, a method of epitaxially growing GaN is used.
この場合、サファイア基板は、ＧａＮと格子定数が異なるため、サファイア基板上に直接ＧａＮをエピタキシャル成長させるのでは良好な単結晶膜を成長させることができない。このため、サファイア基板上に一旦低温でＡｌＮ等のバッファ層を成長させ、この低温成長バッファ層で格子の歪みを緩和させてから、そのバッファ層の上にＧａＮを成長させる方法がある。 In this case, since the sapphire substrate has a lattice constant different from that of GaN, a good single crystal film cannot be grown by directly epitaxially growing GaN on the sapphire substrate. For this reason, there is a method in which a buffer layer such as AlN is once grown on a sapphire substrate at a low temperature, and lattice distortion is relaxed with this low-temperature growth buffer layer, and then GaN is grown on the buffer layer.
しかし、サファイア基板等は、素子形成において、基板加工性が悪くかつ高価であり、また大口径基板も得にくいと言う問題がある。
一方、これらの問題を解決する方法として、ＳＯＩ基板を出発材料として、ＳＯＩ層をＳｉＣに炭化熱処理し、このＳｉＣ層を窒化ガリウム層のバッファ層として使用する方法が提案されている（特許文献１参照）。
However, the sapphire substrate and the like have problems that the substrate processability is poor and expensive in element formation, and that a large-diameter substrate is difficult to obtain.
On the other hand, as a method for solving these problems, a method has been proposed in which an SOI substrate is used as a starting material, an SOI layer is carbonized and heat-treated to SiC, and this SiC layer is used as a buffer layer of a gallium nitride layer (Patent Document 1). reference).
しかし、上記いずれの方法においても、窒化ガリウム層を厚くすると、格子定数差や熱膨張係数の違いによる応力によって、基板が大きく反り、かつ基板にクラックが生じる問題があった。 However, in any of the above methods, when the gallium nitride layer is thickened, there is a problem that the substrate is greatly warped and cracks are generated due to the stress due to the difference in lattice constant or the coefficient of thermal expansion.
そこで本発明は、上記問題点に鑑みてなされたものであって、反りやクラックの抑制された窒化ガリウム層を有する半導体基板を、低コスト、高効率で製造することができる半導体基板の製造方法を提供することを目的とする。 Accordingly, the present invention has been made in view of the above-described problems, and a method for manufacturing a semiconductor substrate capable of manufacturing a semiconductor substrate having a gallium nitride layer in which warpage and cracks are suppressed at low cost and high efficiency. The purpose is to provide.
上記目的を達成するために、本発明は、窒化ガリウム層が形成された半導体基板を製造する方法において、少なくとも、面方位が（１１１）のシリコン基板を準備する工程と、前記シリコン基板の両面に窒化ガリウム層をエピタキシャル成長させる工程と、該窒化ガリウム層がエピタキシャル成長されたシリコン基板を、エピタキシャル成長面と平行にスライスして２分割するスライス工程とを含み、１枚のシリコン基板から２枚の窒化ガリウム層が形成された半導体基板を製造することを特徴とする半導体基板の製造方法を提供する（請求項１）。 In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor substrate on which a gallium nitride layer is formed, at least a step of preparing a silicon substrate having a (111) plane orientation, Including a step of epitaxially growing a gallium nitride layer and a slicing step of slicing the silicon substrate on which the gallium nitride layer has been epitaxially grown in parallel with the epitaxial growth surface into two gallium nitride layers from one silicon substrate A method of manufacturing a semiconductor substrate is provided, characterized in that a semiconductor substrate on which is formed is manufactured.
このように、シリコン基板の両面に窒化ガリウム層を形成することで、格子定数や熱膨張係数の違いによって界面に歪みが生じたとしても、両面に同様の応力がかかるため、応力が相殺されて反りやクラックがほとんど生じない。そして、反りによる界面の歪み緩和が抑制されているため、バッファ層や熱処理等による界面での歪みの緩和が効果的に促進される。その歪みが緩和された窒化ガリウム層を有するシリコン基板をスライス工程で２分割にスライスすることにより、反りやクラックのほとんど無い高品質の窒化ガリウム層を有する半導体基板を２枚同時に生産性良く製造することができる。
また、このような窒化ガリウム層を有する半導体基板を製造する際に、出発基板としてシリコン基板を用いることができるため、低コストで製造でき、また、スライスの際の切り代等の加工代により生じるコストも低減される。
Thus, by forming gallium nitride layers on both sides of the silicon substrate, even if the interface is distorted due to differences in lattice constants and thermal expansion coefficients, the same stress is applied to both sides, so the stress is offset. Almost no warping or cracking. And since the relaxation of the strain at the interface due to warping is suppressed, the relaxation of the strain at the interface due to the buffer layer, heat treatment or the like is effectively promoted. By slicing a silicon substrate having a gallium nitride layer whose strain is relaxed into two parts in a slicing process, two semiconductor substrates having a high-quality gallium nitride layer having almost no warpage or cracks are simultaneously manufactured with high productivity. be able to.
Further, when a semiconductor substrate having such a gallium nitride layer is manufactured, a silicon substrate can be used as a starting substrate, so that it can be manufactured at a low cost and is generated due to a processing allowance such as a cutting allowance at the time of slicing. Cost is also reduced.
このとき、前記窒化ガリウム層をエピタキシャル成長させる工程より後、前記スライス工程より前に、異種層同士の界面を緩和するための熱処理工程を有することが好ましい（請求項２）。
このように、スライス工程の前に緩和熱処理を行うことにより、歪みの緩和をより促進することができるため、スライス後の半導体基板の反りをより効果的に防止することができる。
At this time, it is preferable to have a heat treatment step for relaxing the interface between different layers after the step of epitaxially growing the gallium nitride layer and before the slicing step.
Thus, by performing relaxation heat treatment before the slicing step, strain relaxation can be further promoted, and thus warpage of the semiconductor substrate after slicing can be more effectively prevented.
このとき、前記窒化ガリウム層をエピタキシャル成長させる工程より前に、水素、アルゴン、窒素、炭素、ヘリウムのいずれか一以上のイオンを、前記シリコン基板の少なくとも一方の面にイオン注入することが好ましい（請求項３）。
このように、イオン注入により歪み緩衝層をシリコン基板中に形成しておくことで、窒化ガリウム層形成後の界面での歪みをより効果的に緩和することができる。
At this time, it is preferable to implant one or more ions of hydrogen, argon, nitrogen, carbon, and helium into at least one surface of the silicon substrate before the step of epitaxially growing the gallium nitride layer. Item 3).
Thus, by forming the strain buffer layer in the silicon substrate by ion implantation, the strain at the interface after forming the gallium nitride layer can be more effectively reduced.
このとき、前記窒化ガリウム層をエピタキシャル成長させる工程において、前記シリコン基板の片面ずつ、又は、両面同時に窒化ガリウム層をエピタキシャル成長させることができる（請求項４）。
このように、本発明の製造方法では、後の工程で２分割するため、比較的厚いシリコン基板を用いることができ、片面ずつ窒化ガリウム層を成長させた場合でも反りは少ない。このため、窒化ガリウム層を片面ずつ、又は、両面同時にエピタキシャル成長させるかは、用いる装置等の条件によって、適宜選択することができる。
At this time, in the step of epitaxially growing the gallium nitride layer, the gallium nitride layer can be epitaxially grown on each side of the silicon substrate or simultaneously on both sides.
Thus, in the manufacturing method of the present invention, since it is divided into two in a later step, a relatively thick silicon substrate can be used, and even when a gallium nitride layer is grown on each side, there is little warpage. For this reason, whether the gallium nitride layer is epitaxially grown on one side or on both sides can be appropriately selected depending on the conditions of the apparatus used.
このとき、前記窒化ガリウム層をエピタキシャル成長させる工程の前に、前記シリコン基板の表面にバッファ層を形成することが好ましい（請求項５）。
このように、バッファ層を形成することで、より効果的に窒化ガリウム層との界面の歪みを緩和することができる。
At this time, it is preferable to form a buffer layer on the surface of the silicon substrate before the step of epitaxially growing the gallium nitride layer.
In this manner, by forming the buffer layer, it is possible to more effectively relieve strain at the interface with the gallium nitride layer.
このとき、前記バッファ層を、ＳｉＣのバッファ層とすることが好ましい（請求項６）。
このように、ＳｉＣのバッファ層であれば、シリコン基板に容易に形成することができ、さらには臨界せん断応力が高いため、スリップが生じにくく、より良好な窒化ガリウム層を形成することができる。
At this time, the buffer layer is preferably a SiC buffer layer.
Thus, if it is a buffer layer of SiC, it can be easily formed on a silicon substrate, and furthermore, since the critical shear stress is high, slip is unlikely to occur and a better gallium nitride layer can be formed.
このとき、前記シリコン基板を準備する工程において、準備するシリコン基板の厚さを、製造しようとする窒化ガリウム層が形成された半導体基板のシリコン基板２枚分の厚さと、加工代を足した値以上の厚さとすることが好ましい（請求項７）。
製造しようとする半導体基板２枚両方のシリコン基板部分の厚さを、基板の直径等により定まる規格の厚さにする場合等には、上記のように、予めそのシリコン基板２枚分の厚さと、研磨等による加工代を足した値以上の厚さのシリコン基板を準備することで、２分割スライス後の厚さ調整のための研磨代等を少なくすることができるため、より生産性良く製造することができる。
At this time, in the step of preparing the silicon substrate, the thickness of the silicon substrate to be prepared is a value obtained by adding the thickness of two silicon substrates of the semiconductor substrate on which the gallium nitride layer to be manufactured and the processing allowance are added. It is preferable to set it as the above thickness (Claim 7).
When the thickness of the silicon substrate portions of both of the two semiconductor substrates to be manufactured is set to a standard thickness determined by the diameter of the substrate, etc., the thickness of the two silicon substrates is previously set as described above. By preparing a silicon substrate with a thickness that is equal to or greater than the processing allowance for polishing, etc., it is possible to reduce the polishing allowance for adjusting the thickness after splitting into two slices, making it more productive can do.
このとき、前記シリコン基板を準備する工程において、厚さ１０００μｍ以上のシリコン基板を準備することが好ましい（請求項８）。
このように、厚さが１０００μｍ以上のシリコン基板であれば、片面ずつ窒化ガリウム層を形成した場合等でも、基板が十分な強度を有するため界面の歪みによる反りは非常に少なく、２分割スライスをするにも十分な厚さを有するため、より良好な窒化ガリウム層を有する半導体基板を製造することができる。
At this time, in the step of preparing the silicon substrate, it is preferable to prepare a silicon substrate having a thickness of 1000 μm or more.
As described above, if the silicon substrate has a thickness of 1000 μm or more, even when a gallium nitride layer is formed on each side, the substrate has sufficient strength, so warpage due to interface distortion is very small, and a two-divided slice is formed. In addition, since it has a sufficient thickness, a semiconductor substrate having a better gallium nitride layer can be manufactured.
このとき、前記シリコン基板を準備する工程において、両面研磨されたシリコン基板を準備することが好ましい（請求項９）。
このように、両面研磨されたシリコン基板であれば、基板両面に平坦度の高い窒化ガリウム層を形成でき、より良好な半導体基板を製造することができる。
At this time, in the step of preparing the silicon substrate, it is preferable to prepare a double-side polished silicon substrate.
Thus, if the silicon substrate is polished on both sides, a gallium nitride layer with high flatness can be formed on both sides of the substrate, and a more favorable semiconductor substrate can be manufactured.
以上のように、本発明の半導体基板の製造方法によれば、安価なシリコン基板を出発基板として用いて、界面での歪みが十分に緩和され、反りやクラックのほとんど無い窒化ガリウム層を有する半導体基板を２枚同時に低コストで生産性良く製造することができる。 As described above, according to the method for manufacturing a semiconductor substrate of the present invention, an inexpensive silicon substrate is used as a starting substrate, and a semiconductor having a gallium nitride layer in which distortion at the interface is sufficiently relaxed and warpage and cracks are hardly caused. Two substrates can be manufactured simultaneously at low cost with high productivity.
以下、本発明の半導体基板の製造方法について、実施態様の一例として、図１を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図１は本発明の半導体基板の製造方法の実施態様の一例としてのフロー図である。
Hereinafter, although the manufacturing method of the semiconductor substrate of this invention is demonstrated in detail, referring to FIG. 1 as an example of an embodiment, this invention is not limited to this.
FIG. 1 is a flow chart as an example of an embodiment of a method for manufacturing a semiconductor substrate of the present invention.
図１（ａ）に示すように、本発明の製造方法では、まず面方位が（１１１）のシリコン基板１０を準備する。
このとき用意されるシリコン単結晶基板としては、例えば、チョクラルスキー法によってシリコン単結晶棒を育成し、育成したシリコン単結晶棒を内周刃スライサあるいはワイヤーソー等の切断装置によってスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経て作製された面方位が（１１１）のシリコン単結晶基板を準備する。
As shown in FIG. 1A, in the manufacturing method of the present invention, first, a
As the silicon single crystal substrate prepared at this time, for example, after growing a silicon single crystal rod by the Czochralski method, and slicing the grown silicon single crystal rod with a cutting device such as an inner peripheral slicer or a wire saw, A silicon single crystal substrate having a plane orientation of (111) prepared through processes such as chamfering, lapping, etching, and polishing is prepared.
本発明の製造方法では、窒化ガリウム層を形成するために、出発基板として安価なシリコン基板を用いることができるため、コストが大幅に低減される。また、面方位が（１１１）のシリコン基板であれば、窒化ガリウムと格子定数が近いため、界面に生じる歪みが少ない。 In the manufacturing method of the present invention, an inexpensive silicon substrate can be used as a starting substrate for forming the gallium nitride layer, so that the cost is greatly reduced. Further, if the silicon substrate has a plane orientation of (111), the lattice constant is close to that of gallium nitride, so there is little distortion generated at the interface.
このとき、シリコン基板１０としては、両面研磨されたシリコン基板を準備することが好ましい。
本発明の製造方法では、両面に窒化ガリウム層をエピタキシャル成長させるため、両面研磨された基板であれば、両面に平坦度の高い窒化ガリウム層を品質良く形成することができる。
At this time, it is preferable to prepare a silicon substrate that has been polished on both sides as the
In the manufacturing method of the present invention, since the gallium nitride layer is epitaxially grown on both sides, a gallium nitride layer having high flatness can be formed on both sides with high quality if the substrate is polished on both sides.
また、準備するシリコン基板１０の厚さとしては、特に限定されないが、例えば、製造しようとする窒化ガリウム層が形成された半導体基板のシリコン基板２枚分の厚さと、加工代を足した値以上の厚さとすることが好ましい。
製造しようとする半導体基板２枚両方のシリコン基板部分の厚さを、基板の直径等により定まる規格の厚さにする場合等には、上記のように、予めそのシリコン基板２枚分の厚さと、スライスや研磨等による加工代を足した値以上の厚さのシリコン基板を準備することで、２分割スライス後の厚さ調整のための研磨代等を少なくすることができるため、より生産性良く製造することができる。また、これにより同じ厚さ規格に合った半導体基板を２枚同時に製造することができる。
ここで、加工代としては、２分割にスライスする際の切り代や、スライス面のラッピング、エッチング、研磨代等を考慮する。
Further, the thickness of the
When the thickness of the silicon substrate portions of both of the two semiconductor substrates to be manufactured is set to a standard thickness determined by the diameter of the substrate, etc., the thickness of the two silicon substrates is previously set as described above. By preparing a silicon substrate with a thickness that exceeds the processing allowance for slicing, polishing, etc., the polishing allowance for adjusting the thickness after splitting into two slices can be reduced, thus increasing productivity. Can be manufactured well. In addition, it is possible to simultaneously manufacture two semiconductor substrates that meet the same thickness standard.
Here, as the machining allowance, the cutting allowance when slicing into two parts, wrapping of the slice surface, etching, polishing allowance, and the like are considered.
また、準備するシリコン基板１０としては、厚さ１０００μｍ以上のシリコン基板を準備することが好ましい。
シリコン基板の厚さが１０００μｍ以上であれば、歪みによる応力に対する強度は十分であり、窒化ガリウム層を片面ずつ形成した場合でも、片面のみに形成されているときの半導体基板の反りは大幅に少ない。従って、この時点で基板内にクラックが入ってしまう等の問題が生じない。
Moreover, it is preferable to prepare a silicon substrate having a thickness of 1000 μm or more as the
If the thickness of the silicon substrate is 1000 μm or more, the strength against the stress due to strain is sufficient, and even when the gallium nitride layer is formed on each side, the warp of the semiconductor substrate when formed on only one side is significantly less . Therefore, problems such as cracks in the substrate do not occur at this point.
ここで、図２に、直径１２５ｍｍのシリコン基板の厚さが７００μｍと１０００μｍのものの片面のみに形成される窒化ガリウム層を、厚くしていった場合に生じる反りの大きさ（Ｗａｒｐａｇｅ）を示す。
図２に示すように、厚さ７００μｍのシリコン基板に比べ、厚さ１０００μｍのシリコン基板の反りは半分以下と大幅に小さい。
これらから、物性から求められる好ましい値（１０００μｍ以上）と、規格から求められる好ましい値（（規格の厚さ×２＋加工代）の値以上）との両方の要件を満たす厚さが、品質と生産性の両面でより好ましい。
Here, FIG. 2 shows the warpage that occurs when a gallium nitride layer formed only on one side of a silicon substrate having a diameter of 125 mm and a thickness of 700 μm is 1000 μm.
As shown in FIG. 2, the warpage of the silicon substrate having a thickness of 1000 μm is significantly smaller than half that of the silicon substrate having a thickness of 700 μm.
From these, the thickness that satisfies the requirements of both the preferred value obtained from the physical properties (1000 μm or more) and the preferred value obtained from the standard (more than the value of (standard thickness × 2 + processing allowance)), quality and production More preferable in terms of both properties.
次に、図１（ｂ）に示すように、シリコン基板１０の表面にバッファ層１１を形成することが好ましい。
このように、バッファ層を形成することで、後工程で形成される窒化ガリウム層との界面の歪みを、より効果的に緩和することができる。
Next, as shown in FIG. 1B, it is preferable to form a
In this manner, by forming the buffer layer, distortion at the interface with the gallium nitride layer formed in a later step can be more effectively reduced.
このとき形成するバッファ層としては、特に限定されず、単層でも複層でもよく、種類としては、一般的に用いられるＡｌＮ、ＡｌＧａＮ、サファイア等とすることができるが、ＳｉＣのバッファ層とすることが好ましい。
ＳｉＣのバッファ層であれば、本発明における出発基板であるシリコン基板に容易に形成することができ、臨界せん断応力が大きく、転位の導入を低く抑えることができ、後の工程で良好な窒化ガリウム層を形成することができる。
また、バッファ層を形成する際に、両面同時でもよく、又は、片面ずつ形成してもよい。
The buffer layer formed at this time is not particularly limited, and may be a single layer or a plurality of layers. The types may be commonly used AlN, AlGaN, sapphire, etc., but the SiC buffer layer is used. It is preferable.
The SiC buffer layer can be easily formed on the silicon substrate which is the starting substrate in the present invention, has a large critical shear stress, can suppress the introduction of dislocations, and is excellent in gallium nitride in a later process. A layer can be formed.
Moreover, when forming a buffer layer, you may form both sides simultaneously, or may form one side at a time.
また、次工程の窒化ガリウム層をエピタキシャル成長させる工程より前に、水素、アルゴン、窒素、炭素、ヘリウムのいずれか一以上のイオンを、前記シリコン基板の少なくとも一方の面にイオン注入することが好ましい。
上記いずれかのイオンを注入することにより、シリコン基板中に歪緩衝層を形成することができ、窒化ガリウム層を形成した際の界面での歪み緩和を効果的に行うことができるため、スライス後の半導体基板の反りやクラックをより抑制することができる。
Moreover, it is preferable to implant one or more ions of hydrogen, argon, nitrogen, carbon, and helium into at least one surface of the silicon substrate before the step of epitaxially growing the gallium nitride layer in the next step.
By implanting any of the above ions, a strain buffer layer can be formed in the silicon substrate, and strain relaxation at the interface when the gallium nitride layer is formed can be effectively performed. The warpage and cracks of the semiconductor substrate can be further suppressed.
このとき、注入するイオンのドーズ量としては、特に限定されないが、後工程の窒化ガリウム層形成時の温度で剥離しない程度のドーズ量にするとよい。歪みを十分に緩和できるドーズ量としては、例えば１×１０１４／ｃｍ２以上が好ましい。また、例えばアルゴン、窒素、炭素は剥離が生じないが、一方、水素やヘリウムは多すぎると剥離してしまう可能性があるため、５×１０１６／ｃｍ２未満のドーズ量でイオン注入することが好ましい。
また、イオン注入するタイミングとしては、バッファ層形成前でも後でもよく、窒化ガリウム層の形成工程より前であれば特に限定されず、また、イオン注入する面としては、両面でも片面のみでもよいが、両面の方が歪みの緩和をより効果的に行うことができる。
At this time, the dose amount of ions to be implanted is not particularly limited, but it may be set to a dose amount that does not separate at a temperature at the time of forming a gallium nitride layer in a later step. The dose that can sufficiently relax the strain is preferably, for example, 1 × 10 14 / cm 2 or more. In addition, for example, argon, nitrogen, and carbon do not peel, but if too much hydrogen or helium is peeled off, ion implantation may be performed with a dose of less than 5 × 10 16 / cm 2. Is preferred.
Further, the timing of ion implantation may be before or after the buffer layer formation, and is not particularly limited as long as it is before the gallium nitride layer formation step. The surface to be ion-implanted may be both surfaces or only one surface. Further, both sides can more effectively alleviate the distortion.
次に、図１（ｃ）に示すように、本発明の製造方法では、窒化ガリウム層１２をシリコン基板１０の両面に形成する。
このように、シリコン基板の両面に窒化ガリウム層を形成することで、格子定数や熱膨張係数の違いにより異種層同士の界面に生じる歪みによる応力が、基板両面で同様にかかるため、応力が相殺されて反りやクラックがほとんど生じない。これにより、反りやクラックによる歪み緩和が行われないため、熱処理やバッファ層による歪み緩和が効果的に促進される。
Next, as shown in FIG. 1C, the
In this way, by forming a gallium nitride layer on both sides of a silicon substrate, the stress caused by strain generated at the interface between different layers due to the difference in lattice constant and thermal expansion coefficient is similarly applied to both sides of the substrate, so the stress is offset. As a result, almost no warping or cracking occurs. As a result, strain relaxation due to warping or cracking is not performed, and therefore strain relaxation due to heat treatment and buffer layer is effectively promoted.
このとき、シリコン基板１０の片面ずつ、又は、両面同時に窒化ガリウム層１２をエピタキシャル成長させることができる。
本発明の製造方法では、後の工程で２分割するため、比較的厚い十分な強度のシリコン基板を用いることができ、片面ずつ窒化ガリウム層を成長させた場合でも反りは少ない。このため、エピタキシャル成長を片面ずつ、又は、両面同時に行うかは、用いる装置等の条件によって、適宜選択することができる。
例えば、両面に同時にエピタキシャル成長させる場合には、基板のエッジ部を支持して水平に保持した状態で成長させたり、縦置きにした状態で成長させることができ、両面同時であれば、一方の面への負担が少なく、反りがより抑制された良好な窒化ガリウム層を形成することができる。
At this time, the
In the manufacturing method of the present invention, since it is divided into two in a later step, a relatively thick silicon substrate having sufficient strength can be used, and even when a gallium nitride layer is grown on each side, warpage is small. For this reason, whether epitaxial growth is performed on one side or on both sides can be appropriately selected depending on the conditions of the apparatus used.
For example, when epitaxially growing on both sides simultaneously, it can be grown in a state where the edge portion of the substrate is supported and held horizontally, or in a vertically placed state. Therefore, it is possible to form a good gallium nitride layer in which warpage is reduced and warping is further suppressed.
また、窒化ガリウム層１２を形成する工程より後、後工程のスライス工程より前に、異種層同士の界面を緩和するための熱処理を行うことが好ましい。
スライス工程の前に緩和熱処理を行い、歪みの緩和を十分に行うことで、２分割スライスされて、片面のみに窒化ガリウム層が形成された半導体基板になった時に発生する反りを防止することができる。
この緩和熱処理としては、窒化ガリウム層から窒素が抜けないように、窒化ガリウム層形成時の温度より低い温度、例えば９００℃程度の温度の窒素雰囲気下で行うことで、歪みの緩和を十分に行うことができる。
In addition, it is preferable to perform a heat treatment for relaxing the interface between different layers after the step of forming the
By performing relaxation heat treatment before the slicing step and sufficiently relaxing the strain, it is possible to prevent warping that occurs when the semiconductor substrate is divided into two parts and a gallium nitride layer is formed only on one side. it can.
This relaxation heat treatment is performed in a nitrogen atmosphere at a temperature lower than the temperature at which the gallium nitride layer is formed, for example, at a temperature of about 900 ° C. so that nitrogen does not escape from the gallium nitride layer, thereby sufficiently relaxing the strain. be able to.
次に、図１（ｄ）に示すように、本発明の製造方法では、窒化ガリウム層がエピタキシャル成長されたシリコン基板を、エピタキシャル成長面と平行にスライスして２分割する。
本発明の製造方法では、窒化ガリウム層を形成するための出発基板を、安価なシリコン基板とすることができるため、スライス工程における切り代や研磨代等の加工代による材料損失のコストも大幅に低減される。
２分割スライスの方法としては、内周刃ブレードによりスライスする方法や、基板を複数枚スタックしていわゆるマルチワイヤーソーにより複数枚同時にスライスする方法がある。
Next, as shown in FIG. 1D, in the manufacturing method of the present invention, the silicon substrate on which the gallium nitride layer is epitaxially grown is sliced in parallel with the epitaxial growth surface and divided into two.
In the manufacturing method of the present invention, since the starting substrate for forming the gallium nitride layer can be an inexpensive silicon substrate, the cost of material loss due to processing allowances such as cutting allowance and polishing allowance in the slicing process is greatly increased. Reduced.
As a method of two-division slicing, there are a method of slicing with an inner peripheral blade, and a method of stacking a plurality of substrates and simultaneously slicing a plurality of substrates with a so-called multi-wire saw.
ここで、図５に示すような、ダイヤモンドが電着されたワイヤーソー２０のワイヤー２５を用いて基板２４を１枚ずつスライスする方法について説明する。
まず、基板２４をウエーハステージ２１にワックス等で接着（吸着）し、当て板２２をオリエンテーションフラット側に取り付ける。そして、ワイヤーソー２０のワイヤー２５に切削クーラント供給手段２３から切削クーラントを供給しながら基板２４を２分割スライスする。
この方法によれば、一般にワイヤー２５は内周刃の厚さより細いのでスライスによる切り代を少なくすることができ、材料の損失を低減することができる。
Here, a method of slicing the
First, the
According to this method, since the
そして、このスライス工程により、図１（ｅ）に示すように、窒化ガリウム層１２を有する半導体基板１３が２枚製造される。
このように、本発明の製造方法であれば、窒化ガリウム層を有する半導体基板を２枚同時に製造することができるため高効率であり、さらに、スライス前に歪が緩和されて、スライス後には反りやクラックはほとんど生じないため高品質の半導体基板を製造できる。
Then, by this slicing step, two
As described above, according to the manufacturing method of the present invention, two semiconductor substrates having a gallium nitride layer can be manufactured at the same time, which is highly efficient. Further, distortion is relaxed before slicing and warping after slicing. Since almost no cracks are generated, a high-quality semiconductor substrate can be manufactured.
このようにして製造された半導体基板１３のスライス面には、ラッピング、エッチング、研磨等を適宜適用することができる。
Lapping, etching, polishing, or the like can be applied as appropriate to the slice surface of the
また、本発明の実施態様の他の一例として、基板片面ずつバッファ層、窒化ガリウム層を形成する場合の工程の一例を図３に示す。
図３に示すように、この工程では、基板１０を準備（図３（ａ））した後、基板１０の片面にバッファ層１１、窒化ガリウム層１２を形成し（図３（ｂ））、その後反対面にバッファ層１１、窒化ガリウム層１２を形成してから（図３（ｃ））、その基板を２分割スライス（図３（ｄ））する。このとき、基板１０の両面に窒化ガリウム層１２を形成した（図３（ｃ））後、２分割スライスする（図３（ｄ））前に緩和熱処理を行うことが好ましい。
As another example of the embodiment of the present invention, FIG. 3 shows an example of a process for forming a buffer layer and a gallium nitride layer on each side of a substrate.
As shown in FIG. 3, in this step, after preparing the substrate 10 (FIG. 3A), the
この工程では、片面のみにバッファ層、窒化ガリウム層が形成されたときにも、本発明では厚いシリコン基板を用いることができるため、反りはほとんど無く、生じたとしてもわずかである。その後反対面にバッファ層、窒化ガリウム層を形成することで、わずかな反りももとに戻り、歪みの緩和が促進される。さらに、緩和熱処理をスライス前に行うことで、より確実に高品質の半導体基板を製造することができる。 In this step, even when the buffer layer and the gallium nitride layer are formed only on one side, since a thick silicon substrate can be used in the present invention, there is almost no warp and little if any. After that, by forming a buffer layer and a gallium nitride layer on the opposite surface, the slight warpage is restored and the relaxation of strain is promoted. Furthermore, a high-quality semiconductor substrate can be more reliably manufactured by performing relaxation heat treatment before slicing.
また、本発明の実施態様の他の一例として、イオン注入による歪み緩衝層を形成する場合の工程の一例を図４に示す。
図４に示すように、この工程では、基板１０を準備（図４（ａ））した後、両面に水素イオン注入して基板１０中に歪み緩衝層１４を形成し（図４（ｂ））、５００℃以下で熱処理することによりマイクロキャビティ（微小空洞）を形成してから（図４（ｃ））、バッファ層１１、窒化ガリウム層１２を形成して（図４（ｄ））、その基板１０を２分割スライス（図４（ｅ））する。
この工程では、マイクロキャビティが界面の歪みを緩和する役割を果たす。また、バッファ層や窒化ガリウム層をより高品質にするためには、図４の工程のように予め熱処理によりマイクロキャビティを形成することが好ましい。
Further, as another example of the embodiment of the present invention, an example of a process in the case of forming a strain buffer layer by ion implantation is shown in FIG.
As shown in FIG. 4, in this step, after preparing the substrate 10 (FIG. 4A), hydrogen ions are implanted into both surfaces to form a
In this process, the microcavity plays a role of relaxing the interface distortion. In order to make the buffer layer and the gallium nitride layer of higher quality, it is preferable to form a microcavity by heat treatment in advance as in the step of FIG.
以下、本発明を実施例によりさらに具体的に説明するが、本発明はこれに限定されない。 EXAMPLES Hereinafter, although an Example demonstrates this invention further more concretely, this invention is not limited to this.
（実施例１）
まず、面方位（１１１）で厚さ１５００μｍのシリコン基板を準備した。
次に、この基板の両面に炭化処理（プロパン／水素：５０ｓｃｃｍ／１０ｓｌｍ、温度１２００℃）によりＳｉＣバッファ層を形成した。
次に、ＭＯＶＰＥ法により、１１００℃でＡｌＮバッファ層（厚さ０．１μｍ）、窒化ガリウム層（厚さ５μｍ）の順に、基板両面に両面同時にエピタキシャル成長させた。
次に、ワイヤーソーで２分割して、窒化ガリウム層を有する半導体基板を２枚得た。
Example 1
First, a silicon substrate having a surface orientation (111) and a thickness of 1500 μm was prepared.
Next, SiC buffer layers were formed on both surfaces of the substrate by carbonization (propane / hydrogen: 50 sccm / 10 slm,
Next, both sides of the substrate were epitaxially grown at the same time in the order of an AlN buffer layer (thickness 0.1 μm) and a gallium nitride layer (thickness 5 μm) at 1100 ° C. by the MOVPE method.
Next, it was divided into two with a wire saw to obtain two semiconductor substrates having a gallium nitride layer.
（実施例２）
まず、面方位（１１１）で厚さ１５００μｍのシリコン基板を準備した。
次に、この基板の両面に炭化処理（プロパン／水素：５０ｓｃｃｍ／１０ｓｌｍ、温度１２００℃）によりＳｉＣバッファ層を形成した。
次に、ＭＯＶＰＥ法により、１１００℃でＡｌＮバッファ層（厚さ０．１μｍ）、窒化ガリウム層（厚さ５μｍ）の順に、基板両面に片面ずつエピタキシャル成長させた。
次に、９００℃、３０分、窒素雰囲気下で緩和熱処理を行った。
次に、ワイヤーソーで２分割して、窒化ガリウム層を有する半導体基板を２枚得た。
(Example 2)
First, a silicon substrate having a surface orientation (111) and a thickness of 1500 μm was prepared.
Next, SiC buffer layers were formed on both surfaces of the substrate by carbonization (propane / hydrogen: 50 sccm / 10 slm,
Next, by MOVPE method, an AlN buffer layer (thickness of 0.1 μm) and a gallium nitride layer (thickness of 5 μm) were epitaxially grown on both sides of the substrate at 1100 ° C. in this order.
Next, relaxation heat treatment was performed in a nitrogen atmosphere at 900 ° C. for 30 minutes.
Next, it was divided into two with a wire saw to obtain two semiconductor substrates having a gallium nitride layer.
（実施例３）
まず、面方位（１１１）で厚さ１５００μｍのシリコン基板を準備した。
次に、この基板の両面に炭化処理（プロパン／水素：５０ｓｃｃｍ／１０ｓｌｍ、温度１２００℃）によりＳｉＣバッファ層を形成した。
次に、ＭＯＶＰＥ法により、１１００℃でＡｌＮバッファ層（厚さ０．１μｍ）、窒化ガリウム層（厚さ５μｍ）の順に、基板両面に片面ずつエピタキシャル成長させた。
次に、ワイヤーソーで２分割して、窒化ガリウム層を有する半導体基板を２枚得た。
(Example 3)
First, a silicon substrate having a surface orientation (111) and a thickness of 1500 μm was prepared.
Next, SiC buffer layers were formed on both surfaces of the substrate by carbonization (propane / hydrogen: 50 sccm / 10 slm,
Next, by MOVPE method, an AlN buffer layer (thickness of 0.1 μm) and a gallium nitride layer (thickness of 5 μm) were epitaxially grown on both sides of the substrate at 1100 ° C. in this order.
Next, it was divided into two with a wire saw to obtain two semiconductor substrates having a gallium nitride layer.
（実施例４）
まず、面方位（１１１）で厚さ１５００μｍのシリコン基板を準備した。
次に、基板両面に水素イオンをドーズ量３×１０１６／ｃｍ２、注入エネルギー２０ｋｅＶで注入した。
次に、５００℃、７分で熱処理を行い、マイクロキャビティを形成した。
次に、この基板の両面に炭化処理（プロパン／水素：５０ｓｃｃｍ／１０ｓｌｍ、温度１２００℃）によりＳｉＣバッファ層を形成した。
次に、ＭＯＶＰＥ法により、１１００℃でＡｌＮバッファ層（厚さ０．１μｍ）、窒化ガリウム層（厚さ５μｍ）の順に、基板両面に両面同時にエピタキシャル成長させた。
次に、ワイヤーソーで２分割して、窒化ガリウム層を有する半導体基板を２枚得た。
Example 4
First, a silicon substrate having a surface orientation (111) and a thickness of 1500 μm was prepared.
Next, hydrogen ions were implanted into both surfaces of the substrate at a dose of 3 × 10 16 / cm 2 and an implantation energy of 20 keV.
Next, heat treatment was performed at 500 ° C. for 7 minutes to form a microcavity.
Next, SiC buffer layers were formed on both surfaces of the substrate by carbonization (propane / hydrogen: 50 sccm / 10 slm,
Next, both sides of the substrate were epitaxially grown at the same time in the order of an AlN buffer layer (thickness 0.1 μm) and a gallium nitride layer (thickness 5 μm) at 1100 ° C. by the MOVPE method.
Next, it was divided into two with a wire saw to obtain two semiconductor substrates having a gallium nitride layer.
以上のように製造した半導体基板は、いずれも良好な窒化ガリウム層が形成され、反りやクラックは発生しなかった。 All of the semiconductor substrates manufactured as described above had a good gallium nitride layer formed, and no warping or cracking occurred.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
１０…シリコン基板、 １１…バッファ層、 １２…窒化ガリウム層、
１３…半導体基板、 １４…歪み緩衝層、 ２０…ワイヤーソー、
２１…ウエーハステージ、 ２２…当て板、
２３…切削クーラント供給手段、 ２４…基板、 ２５…ワイヤー。
10 ... Silicon substrate, 11 ... Buffer layer, 12 ... Gallium nitride layer,
13 ... Semiconductor substrate, 14 ... Strain buffer layer, 20 ... Wire saw,
21 ... Wafer stage, 22 ... Watting plate,
23 ... Cutting coolant supply means, 24 ... Substrate, 25 ... Wire.
Claims (9)
少なくとも、面方位が（１１１）のシリコン基板を準備する工程と、前記シリコン基板の両面に窒化ガリウム層をエピタキシャル成長させる工程と、該窒化ガリウム層がエピタキシャル成長されたシリコン基板を、エピタキシャル成長面と平行にスライスして２分割するスライス工程とを含み、１枚のシリコン基板から２枚の窒化ガリウム層が形成された半導体基板を製造することを特徴とする半導体基板の製造方法。 In a method of manufacturing a semiconductor substrate on which a gallium nitride layer is formed,
At least a step of preparing a silicon substrate having a plane orientation of (111), a step of epitaxially growing a gallium nitride layer on both sides of the silicon substrate, and slicing a silicon substrate on which the gallium nitride layer has been epitaxially grown parallel to the epitaxial growth surface And a slicing step that divides the semiconductor substrate into two, and manufacturing a semiconductor substrate in which two gallium nitride layers are formed from one silicon substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008201642A JP2010037139A (en) | 2008-08-05 | 2008-08-05 | Method for manufacturing semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008201642A JP2010037139A (en) | 2008-08-05 | 2008-08-05 | Method for manufacturing semiconductor substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010037139A true JP2010037139A (en) | 2010-02-18 |
Family
ID=42010060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008201642A Pending JP2010037139A (en) | 2008-08-05 | 2008-08-05 | Method for manufacturing semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010037139A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012148944A (en) * | 2011-01-21 | 2012-08-09 | Sumco Corp | Semiconductor substrate, and method for manufacturing the same |
| KR101178399B1 (en) * | 2010-12-31 | 2012-08-30 | 삼성코닝정밀소재 주식회사 | GaN SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME |
| CN104294354B (en) * | 2013-07-19 | 2016-10-19 | 上海华虹宏力半导体制造有限公司 | A kind of GaN epitaxy technique method |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06267848A (en) * | 1993-03-10 | 1994-09-22 | Shin Etsu Handotai Co Ltd | Epitaxial wafer and its manufacture |
| JPH09181355A (en) * | 1995-12-25 | 1997-07-11 | Matsushita Electric Ind Co Ltd | Crystal growth method and semiconductor light emitting device |
| JPH09312245A (en) * | 1996-05-21 | 1997-12-02 | Hoya Corp | Thin-film-deposited substrate and manufacture thereof |
| JP2001253794A (en) * | 2000-03-10 | 2001-09-18 | Mitsubishi Chemicals Corp | Method for producing semiconductor bulk single crystal |
| JP2002124473A (en) * | 2000-10-13 | 2002-04-26 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device and semiconductor substrate |
| JP2002299277A (en) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | Manufacturing method for thin-film structural unit |
| JP2004502298A (en) * | 2000-06-28 | 2004-01-22 | アドバンスド．テクノロジー．マテリアルス．インコーポレイテッド | Method for improving epitaxy quality (surface irregularities and defect density) of aluminum nitride, indium, gallium ((Al, In, Ga) N) freestanding substrates for optoelectronic devices and electronic devices |
| JP2004039766A (en) * | 2002-07-02 | 2004-02-05 | Toshiba Ceramics Co Ltd | 3C-SiC SEMICONDUCTOR OR GaN SEMICONDUCTOR AND ITS MANUFACTURING METHOD |
| JP2005317909A (en) * | 2004-04-28 | 2005-11-10 | Samsung Electro Mech Co Ltd | Method for growing nitride single crystal on silicon substrate , nitride semiconductor light emitting element using it, and its manufacturing method |
| JP2007208268A (en) * | 2006-02-02 | 2007-08-16 | Siltronic Ag | Semiconductor lamination structure and method of manufacturing same |
| JP2008056499A (en) * | 2006-08-29 | 2008-03-13 | Nagaoka Univ Of Technology | METHOD FOR MANUFACTURING Si SUBSTRATE HAVING NITRIDE SEMICONDUCTOR THIN FILM |
-
2008
- 2008-08-05 JP JP2008201642A patent/JP2010037139A/en active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06267848A (en) * | 1993-03-10 | 1994-09-22 | Shin Etsu Handotai Co Ltd | Epitaxial wafer and its manufacture |
| JPH09181355A (en) * | 1995-12-25 | 1997-07-11 | Matsushita Electric Ind Co Ltd | Crystal growth method and semiconductor light emitting device |
| JPH09312245A (en) * | 1996-05-21 | 1997-12-02 | Hoya Corp | Thin-film-deposited substrate and manufacture thereof |
| JP2001253794A (en) * | 2000-03-10 | 2001-09-18 | Mitsubishi Chemicals Corp | Method for producing semiconductor bulk single crystal |
| JP2004502298A (en) * | 2000-06-28 | 2004-01-22 | アドバンスド．テクノロジー．マテリアルス．インコーポレイテッド | Method for improving epitaxy quality (surface irregularities and defect density) of aluminum nitride, indium, gallium ((Al, In, Ga) N) freestanding substrates for optoelectronic devices and electronic devices |
| JP2002124473A (en) * | 2000-10-13 | 2002-04-26 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device and semiconductor substrate |
| JP2002299277A (en) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | Manufacturing method for thin-film structural unit |
| JP2004039766A (en) * | 2002-07-02 | 2004-02-05 | Toshiba Ceramics Co Ltd | 3C-SiC SEMICONDUCTOR OR GaN SEMICONDUCTOR AND ITS MANUFACTURING METHOD |
| JP2005317909A (en) * | 2004-04-28 | 2005-11-10 | Samsung Electro Mech Co Ltd | Method for growing nitride single crystal on silicon substrate , nitride semiconductor light emitting element using it, and its manufacturing method |
| JP2007208268A (en) * | 2006-02-02 | 2007-08-16 | Siltronic Ag | Semiconductor lamination structure and method of manufacturing same |
| JP2008056499A (en) * | 2006-08-29 | 2008-03-13 | Nagaoka Univ Of Technology | METHOD FOR MANUFACTURING Si SUBSTRATE HAVING NITRIDE SEMICONDUCTOR THIN FILM |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101178399B1 (en) * | 2010-12-31 | 2012-08-30 | 삼성코닝정밀소재 주식회사 | GaN SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME |
| JP2012148944A (en) * | 2011-01-21 | 2012-08-09 | Sumco Corp | Semiconductor substrate, and method for manufacturing the same |
| CN104294354B (en) * | 2013-07-19 | 2016-10-19 | 上海华虹宏力半导体制造有限公司 | A kind of GaN epitaxy technique method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4849296B2 (en) | GaN substrate | |
| JP4529846B2 (en) | III-V nitride semiconductor substrate and method for manufacturing the same | |
| JP4597259B2 (en) | Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor device, group III nitride semiconductor free-standing substrate, and methods of manufacturing the same | |
| JP5377212B2 (en) | Method for producing single crystal diamond substrate | |
| TWI437637B (en) | Method for manufacturing gallium nitride single crystalline substrate using self-split | |
| JP2005047792A (en) | Microstructure, especially heteroepitaxial microstructure, and method therefor | |
| JP2009231816A (en) | Method for preparing substrate having monocrystalline thin film | |
| CN113994032A (en) | Substrate for electronic device and method for manufacturing the same | |
| JP2019206467A (en) | Method of manufacturing gallium nitride substrate using multiple ion implantation processes | |
| JP2007053251A (en) | Formation method of group iii nitride crystal, lamination, and epitaxial substrate | |
| JP2013247362A (en) | Method for manufacturing thin film bonded substrate for semiconductor element | |
| JP2008258561A (en) | Nitride semiconductor single crystal | |
| JP2010037139A (en) | Method for manufacturing semiconductor substrate | |
| JP2006062931A (en) | Sapphire substrate and its heat treatment method, and method of crystal growth | |
| JP2010040737A (en) | Semiconductor substrate and method of manufacturing the same | |
| JP5430467B2 (en) | Group III nitride semiconductor growth substrate, group III nitride semiconductor free-standing substrate, group III nitride semiconductor device, and methods of manufacturing the same | |
| KR20120008141A (en) | Substrate for producing semiconductor device and method for producing semiconductor device | |
| JP5254263B2 (en) | Group III nitride crystal forming method, laminate, and epitaxial substrate | |
| JP2005104742A (en) | Substrate for growing single crystal and semiconductor device | |
| JP2019052057A (en) | Composite substrate, composite substrate with group iii nitride crystal, and production method of group iii nitride crystal | |
| JP2005005723A (en) | Method for manufacturing nitride semiconductor epitaxial wafer and nitride semiconductor epitaxial wafer | |
| EP3405970A1 (en) | Fabrication of a device on a carrier substrate | |
| JP2013051388A (en) | Nitride compound semiconductor crystal, manufacturing method of the same and group iii nitride semiconductor device substrate | |
| WO2024057698A1 (en) | Single crystal silicon substrate equipped with nitride semiconductor layer, and method for manufacturing single crystal silicon substrate equipped with nitride semiconductor layer | |
| JP2010278470A (en) | Substrate for growing group-iii nitride semiconductor, epitaxial substrate for group-iii nitride semiconductor, group-iii nitride semiconductor element, stand-alone substrate for group-iii nitride semiconductor, and methods for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20110309 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120626 |