JP5791318B2 - 撮像装置 - Google Patents

Description

本発明は、複数の固体撮像素子を有する撮像装置における効果的な構成に関する。

監視用、産業用、放送用等の撮像装置において、複数の固体撮像素子を組み合わせて撮影する撮像装置が存在する。
例えば、明るい場所ではカラー映像、暗い場所ではモノクロ映像を撮影できる様にした、いわゆるデイ／ナイトカメラと呼ばれる撮像装置においては、次の様な構成が考えられる。
第１には、ハーフミラー等を用いて分光し、一方の光軸には光学フィルタにＩＲ（Infrared：赤外線）カットフィルタと画素毎のカラーフィルタを用いた固体撮像素子を、もう一方の光軸にはイメージインテンシファイア（光電子倍増管）を介した固体撮像素子を配置して撮影する。
第２には、ＩＲ領域にダイクロイック特性を持つ分光プリズムを用いて、可視光領域は光学フィルタにＩＲカットフィルタと画素毎のカラーフィルタを用いた固体撮像素子を、ＩＲ以上の領域にもう一方の固体撮像素子を配置して撮影する。

また、例えば、可視光をＲＧＢ（Red,Green,Blue）の３原色に分光して結像させて合成することでカラー映像を撮影できる様にした、いわゆる３板カメラと呼ばれる撮像装置においては、次の様な構成が考えられる。
光学フィルタにＩＲカットフィルタを用いて、ＢとＧＲの領域およびＢＧとＲの領域にダイクロイック特性を有する２つのダイクロイック面を持つプリズムを介して分光されるＢ、Ｇ、Ｒそれぞれの面に固体撮像素子を配置して撮影する。なお、特許文献１には、３つの固体撮像素子を用いてＲＧＢそれぞれの画像を取得し、それらを合成して出力する３板カメラについて記載されている。

これらの構成においては、画素数と画素の読み出し方法が共通である固体撮像素子を組み合わせる事が多い。なお、デイ／ナイトカメラの場合の中間の明るさを得た時の画像の合成や、３板カメラの場合のＲＧＢの合成には、ハーフミラーやプリズムで分光された入力光と複数の固体撮像素子の撮像面が正確に合う様に製造される必要がある。

特開２０１０−０９８３６５号公報

この様な撮像装置の場合、複数の撮像素子からの画像信号ごとになされる水平画素サンプリング位相調整や内部干渉を考慮した回路構成とする必要がある。

この様な課題を鑑み、本発明は、複数の固体撮像素子を組み合わせて撮影する撮像装置において、個々に異なる水平画素サンプリングを調整し、内部干渉の少ない構成を実現することを目的とする。

本発明の撮像装置は、画像信号を出力する複数の固体撮像素子と、前記複数の固体撮像素子の水平転送のタイミング信号を発生する水平転送タイミング発生部と、前記画像信号の低周波ノイズ成分を除去する相関二重サンプリング部を少なくとも含む複数のアナログフロントエンド部と、前記相関二重サンプリング部を駆動するタイミング信号を発生する少なくとも１つのサンプリングタイミング発生部と、を備え、前記サンプリングタイミング発生部は前記アナログフロントエンド部に含まれることを特徴とする。

さらに、本発明の撮像装置は、前記サンプリングタイミング発生部は複数であり、前記複数の相関二重サンプリング部に対して１対１で構成されることを特徴とする。

また、本発明の撮像装置は、前記水平転送タイミング発生部は複数であり、前記複数の固体撮像素子に対して１対１で構成されることを特徴とする。

さらに、本発明の撮像装置は、前記複数の水平転送タイミング発生部は、１チップで構成されることを特徴とする。

また、本発明の撮像装置は、画像信号を出力する固体撮像素子と、前記固体撮像素子の水平転送のタイミング信号を発生する水平転送タイミング発生部と、前記画像信号の低周波ノイズ成分を除去する相関二重サンプリング部と前記相関二重サンプリング部を駆動するタイミング信号を発生するサンプリングタイミング発生部とを少なくとも含むアナログフロントエンド部と、を備えることを特徴とする。

本発明によれば、複数の固体撮像素子を組み合わせて撮影する撮像装置において、個々に異なる水平画素サンプリングを調整し、内部干渉の少ない構成を、少ない回路構成規模で実現することができる。

本発明の一実施例であるデイ／ナイトカメラの内部ブロック図である。 本発明の一実施例である３板カメラの内部ブロック図である。

以下、図面を参照して本発明の実施形態について詳細に説明する。

図１は、本発明の一実施例であるデイ／ナイトカメラの内部ブロック図である。
１０１はレンズ、１０２は光を半分反射し半分透過するハーフミラー、１０３は光を全反射するミラー、１０４は入射光を増倍して出力するイメージインテンシファイア、１０５ａはイメージインテンシファイア１０４から出力された光を光電変換して画像信号を出力する固体撮像素子、１０５ｂはハーフミラー１０２を透過した光を光電変換して画像信号を出力する固体撮像素子、１０６ａは固体撮像素子１０５ａから入力される画像信号を相関二重サンプリングするタイミングを与えるサンプリングクロックパルスを出力する位相調整可能なサンプリングクロックジェネレータ（以下、ＳＣＧ）、１０６ｂは固体撮像素子１０５ｂから入力される画像信号を相関二重サンプリングするタイミングを与えるサンプリングクロックパルスを出力する位相調整可能なＳＣＧ、１０７ａは固体撮像素子１０５ａから入力される画像信号の低周波ノイズ成分を除去するＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路、１０７ｂは固体撮像素子１０５ｂから入力される画像信号の低周波ノイズ成分を除去するＣＤＳ回路、１０８ａはＣＤＳ１０７ａからのアナログ画像信号をデジタル画像信号に変換するアナログ／デジタルコンバータ（以下、ＡＤＣ）、１０８ｂはＣＤＳ１０７ｂからのアナログ画像信号をデジタル画像信号に変換するＡＤＣ、１０９ａはＳＣＧ１０６ａとＣＤＳ回路１０７ａとＡＤＣ１０８ａとを備えたアナログフロントエンド（以下、ＡＦＥ）、１０９ｂはＳＣＧ１０６ｂとＣＤＳ回路１０７ｂとＡＤＣ１０８ｂとを備えたＡＦＥ、１１０は固体撮像素子１０５ａおよび固体撮像素子１０５ｂの水平転送タイミングを制御する水平転送クロックパルスを出力する水平転送タイミングジェネレータ（以下、ＨＴＧ）、１１１はＡＦＥから出力されるデジタル画像信号に種々の画像処理を施し、またＳＣＧ１０８ａ、１０８ｂおよびＨＴＧ１１０に対してシステムクロックを出力するデジタル信号処理回路（以下、ＤＳＰ）である。なお、ＤＳＰ１１１は、固体撮像素子の垂直転送タイミングを制御する垂直転送クロックパルスを出力する図示しない垂直タイミングジェネレータ（以下、ＶＴＧ）を含んでいても良い。

本実施例は、ＨＴＧを複数の固体撮像素子に共通に用いて、ＡＦＥとは別チップで構成した点、位相調整可能なＳＣＧを複数の固体撮像素子ごとに備える構成とした点が特徴である。ここでは、各ＡＦＥにはＨＴＧを備える構成としないが、これは、水平転送クロックパルス動作時のＩＣ内部でのショックにより画像信号サンプリングに干渉を起こさない様にするためである。

撮像対象領域からレンズ１０１を通して光が入射し、ハーフミラー１０２において透過光と反射光に分光される。反射光はミラー１０３で反転修正されて反射し、イメージインテンシファイア１０４の受光面に焦点結像され、電子倍増され、発光面で焦点結像され、固体撮像素子１０５ａで光電変換され、画像信号を出力する。一方、透過光は固体撮像素子１０５ｂで光電変換され、画像信号を出力する。

このとき、固体撮像素子１０５ａ，１０５ｂは、図示しない垂直転送クロックパルスと、ＤＳＰ１１１からのシステムクロックに基づく、ＨＴＧ１１０から出力される水平転送クロックパルスにより制御されて画像信号を出力する。

固体撮像素子１０５ａから出力された画像信号はＡＦＥ１０９ａ内のＣＤＳ回路１０７ａに入力される。ＣＤＳ回路１０７ａでは、画像信号は、ＤＳＰ１１１からのシステムクロックに基づく、ＳＣＧ１０６ａから受けたサンプリングクロックパルスによりサンプリングされ、ノイズ除去が施されてＡＤＣ１０８ａへ出力される。
一方、固体撮像素子１０５ｂから出力された画像信号はＡＦＥ１０９ｂ内のＣＤＳ回路１０７ｂに入力される。ＣＤＳ回路１０７ｂでは、画像信号は、ＤＳＰ１１１からのシステムクロックに基づく、ＳＣＧ１０６ｂから受けたサンプリングクロックパルスによりサンプリングされ、ノイズ除去が施されてＡＤＣ１０８ｂへ出力される。

ＡＤＣ１０８ａ，１０８ｂによりそれぞれデジタル信号に変換された画像信号は、ＤＳＰ１１１に入力され、種々の画像処理が施されて出力される。このとき、イメージインテンシファイアを介した高感度の白黒画像と、カラーフィルタを介したカラー画像とを混合して出力することも可能である。

ここで、ＨＴＧ１１０から水平転送クロックパルスが出力されても、その伝送路の距離差（網掛け）により固体撮像素子１０５ａと固体撮像素子１０５ｂに到達するタイミングが異なり、固体撮像素子１０５ａには水平転送クロックパルスが遅延して到達することになる。
また、固体撮像素子１０５ａ，１０５ｂから画像信号が出力されても、その伝送路の距離差（網掛け）によりＣＤＳ回路１０７とＣＤＳ回路１０７ｂに到達するタイミングが異なり、ＣＤＳ回路１０７ａには画像信号が遅延して到達することになる。
これらは、理想的には、画像信号は同じ伝送路の長さと伝搬特性でＣＤＳ回路に伝送されることが望ましいが、物理的制約等から差を生ずることがある。

ＨＴＧ−固体撮像素子間における伝送遅延と、固体撮像素子−ＣＤＳ回路間における伝送遅延による位相のずれは、ＳＣＧにより調整されることで解消される。ここで、ＳＣＧの位相調整パラメータは、一般的に、電源起動時や設定変更時にＣＰＵからパラメータ変更され、変更された値を各回路内のレジスタ等に保持させて、任意の位相がパルス出力に用いられる。なお、ＰＬＬ逓倍と基底クロックに対する位相選択の組合せ等によることで、クロック位相を任意の値に設定できる。

また、ＣＤＳ回路１０７ａとＳＣＧ１０６ａの周囲には、対応する位相の信号である固体撮像素子１０５ａの出力しか存在せず、ＣＤＳ回路１０７ｂとＳＣＧ１０６ｂの周囲には、対応する位相の信号である固体撮像素子１０５ｂの出力しか存在しないため、複数の固体撮像素子出力との相対位相が異なる水平転送クロックパルスが近くになく、パルスの内部干渉（クロストーク）が削減できる。

また、ＡＤＣまたはＤＳＰには、システムクロックに対する画素入出力のデータ変化点の位相が調整できるものを用いることが好ましい。しかし、仮に、位相調整できないものを用いたとしても、水平転送クロックパルスとサンプリングクロックパルスを、任意の値に設定したクロックパルスの相対位相を変えずに、システムクロックに対しての相対位相を変えることにより、複数の固体撮像素子からの出力を画素入出力のデータの変化点の位相から外し、安定した動作でデジタル値とすることができる。

以上の様に、ＨＴＧを複数の固体撮像素子に共通にＡＦＥとは別回路で備え、位相調整可能なＳＣＧを複数の固体撮像素子ごとに備える構成とすることで、個々に異なる水平画素サンプリングの位相を調整し、内部干渉の少ない構成を、少ない回路構成規模で実現することができる。

なお、本実施例においては、単一のＨＴＧで複数の固体撮像素子に対して共通に水平転送クロックパルスを出力しているが、後述する実施例２の様に、ＨＴＧを複数の固体撮像装置ごとに用意してそれぞれ水平転送クロックパルスを出力する様にしても良い。また、本実施例においては、ＳＣＧを複数の固体撮像素子ごとに用意してそれぞれサンプリングクロックパルスを出力しているが、後述する実施例２の様に、単一のＳＣＧで複数の固体撮像素子に対して共通にサンプリングクロックパルスを出力する様にしても良い。

図２は、本発明の一実施例である３板カメラの内部ブロック図である。
２０１はレンズ、２０２は赤外線を遮断し赤外線より長い波長の光（主に可視光）を透過するＩＲカットフィルタ、２０３は透過光をＲＧＢに分光させるプリズム、２０４ａはプリズムにより分光された緑色光を光電変換して画像信号を出力する固体撮像素子、２０４ｂはプリズムにより分光された赤色光を光電変換して画像信号を出力する固体撮像素子、２０４ｃはプリズムにより分光された青色光を光電変換して画像信号を出力する固体撮像素子、２０５は固体撮像素子２０４ａ，２０４ｂ、２０４ｃから入力される画像信号を相関二重サンプリングするタイミングを与えるサンプリングクロックパルスを出力するサンプリングクロックジェネレータ（以下、ＳＣＧ）、２０６ａは相関二重サンプリング処理により、固体撮像素子２０４ａから入力される画像信号Ｇの低周波ノイズ成分を除去するＣＤＳ回路、２０６ｂは相関二重サンプリング処理により、固体撮像素子２０４ｂから入力される画像信号Ｒの低周波ノイズ成分を除去するＣＤＳ回路、２０６ｃは相関二重サンプリング処理により、固体撮像素子２０４ｃから入力される画像信号Ｂの低周波ノイズ成分を除去するＣＤＳ回路、２０７ａはＣＤＳ２０６ａからのアナログ画像信号をデジタル画像信号に変換するアナログ／デジタルコンバータ（以下、ＡＤＣ）、２０７ｂはＣＤＳ２０６ｂからのアナログ画像信号をデジタル画像信号に変換するＡＤＣ、２０７ｃはＣＤＳ２０６ｃからのアナログ画像信号をデジタル画像信号に変換するＡＤＣ、２０８ａはＳＣＧ２０５とＣＤＳ回路２０６ａとＡＤＣ２０７ａとを備えたアナログフロントエンド（以下、ＡＦＥ）、２０８ｂはＣＤＳ回路２０６ｂとＡＤＣ２０７ｂとを備えたＡＦＥ、２０８ｃはＣＤＳ回路２０６ｃとＡＤＣ２０７ｃとを備えたＡＦＥ、２０９ａは固体撮像素子２０４ａの水平転送タイミングを制御する水平転送クロックパルスを出力する位相調整可能な水平転送タイミングジェネレータ（以下、ＨＴＧ）、２０９ｂは固体撮像素子２０４ｂの水平転送タイミングを制御する水平転送クロックパルスを出力する位相調整可能なＨＴＧ、２０９ｃは固体撮像素子２０４ｃの水平転送タイミングを制御する水平転送クロックパルスを出力する位相調整可能なＨＴＧ、２１１はＡＦＥから出力されるデジタル画像信号に種々の画像処理を施し、またＳＣＧ２０５、ＡＤＣ２０７ｂ，２０７ｃおよびＨＴＧ２０９ａ，２０９ｂ，２０９ｃに対してシステムクロックを出力するデジタル信号処理回路（以下、ＤＳＰ）である。なお、ＤＳＰ１１１は、固体撮像素子の垂直転送タイミングを制御する垂直転送クロックパルスを出力する図示しない垂直タイミングジェネレータ（以下、ＶＴＧ）を含んでいても良い。なお、ＨＴＧの回路は、ＨＴＧ２０９ａ，２０９ｂおよび２０９ｃを備えた１チップの水平転送タイミング調整用ＩＣ２１０としても良い。

本実施例は、位相調整可能なＨＴＧを複数の固体撮像素子ごとにＡＦＥとは別チップで備える構成とした点、ＳＣＧを複数の固体撮像素子に共通に用いる構成とした点が特徴である。ここでは、各ＡＦＥにはＨＴＧを備える構成としないが、これは、水平転送クロックパルス動作時のＩＣ内部でのショックにより画像信号サンプリングに干渉を起こさない様にするためである。

撮像対象領域からレンズ２０１を通して光が入射し、ＩＲカットフィルタ２０２で入射光の赤外線成分が遮断されて可視光が透過し、プリズム２０３で透過光が３原色ＲＧＢに分光され、それぞれの固体撮像素子に入射する。緑色光は固体撮像素子２０４ａで光電変換され、赤色光は固体撮像素子２０４ｂで光電変換され、青色光は固体撮像素子２０４ｃで光電変換され、それぞれ画像信号として出力される。

このとき、固体撮像素子２０４ａ，２０４ｂおよび２０４ｃは、図示しない垂直転送クロックパルスと、ＨＴＧ２０９ａ，２０９ｂおよび２０９ｃからそれぞれ出力される水平転送クロックパルスにより制御されて画像信号を出力する。

固体撮像素子２０４ａから出力された画像信号ＧはＡＦＥ２０８ａ内のＣＤＳ回路２０６ａに入力される。ＣＤＳ回路２０６ａでは、画像信号Ｇは、ＤＳＰ２１１からのシステムクロックに基づく、ＳＣＧ２０５から受けたサンプリングクロックパルスにより低周波ノイズ成分が除去されてＡＤＣ２０７ａへ出力される。
固体撮像素子２０４ｂから出力された画像信号ＲはＡＦＥ２０８ｂ内のＣＤＳ回路２０６ｂに入力される。ＣＤＳ回路２０６ｂでは、画像信号Ｒは、ＤＳＰ２１１からのシステムクロックに基づく、ＳＣＧ２０５から受けたサンプリングクロックパルスにより低周波ノイズ成分が除去されてＡＤＣ２０８ｂへ出力される。
固体撮像素子２０４ｃから出力された画像信号ＢはＡＦＥ２０８ｃ内のＣＤＳ回路２０６ｃに入力される。ＣＤＳ回路２０６ａでは、画像信号Ｂは、ＤＳＰ２１１からのシステムクロックに基づく、ＳＣＧ２０５から受けたサンプリングクロックパルスにより低周波ノイズ成分が除去されてＡＤＣ２０８ｃへ出力される。
なお、ＳＣＧが画像信号Ｒ，Ｇ，Ｂのサンプリングに共通なため、ＡＤＣやＤＳＰにおける画素変化点の管理がしやすいという利点がある。

ＡＤＣ２０８ａ，２０８ｂおよび２０８ｃによりそれぞれデジタル信号に変換された画像信号Ｒ，Ｇ，Ｂは、ＤＳＰ２１１に入力され、合成されることで１枚のカラー画像となり、種々の画像処理が施されて出力される。

ここで、ＨＴＧ２０９ａ，２０９ｂおよび２０９ｃから水平転送クロックパルスがそれぞれ出力されても、その伝送路の距離差（網掛け）により固体撮像素子２０４ａ，２０４ｂおよび固体撮像素子２０４ｃに到達するタイミングがそれぞれ異なり、固体撮像素子２０４ｂおよび固体撮像素子２０４ｃには、固体撮像素子２０４ａに比べて、水平転送クロックパルスが遅延して到達することになる。
また、固体撮像素子２０４ａ，２０４ｂおよび２０４ｃからそれぞれ画像信号が出力されても、その伝送路の距離差（網掛け）によりＣＤＳ回路２０６ａ、２０６ｂおよび２０６ｃに到達するタイミングがそれぞれ異なり、ＣＤＳ回路２０６ａに比べて、ＣＤＳ回路２０６ｂおよび２０６ｃには画像信号が遅延して到達することになる。
これらは、理想的には、画像信号は同じ伝送路の長さと伝搬特性でＣＤＳ回路に伝送されることが望ましいが、物理的制約等から差を生ずることがある。

ＨＴＧ−固体撮像素子間における伝送遅延と、固体撮像素子−ＣＤＳ回路間における伝送遅延、および、ＳＣＧ−ＣＤＳ監の伝送遅延による位相のずれは、ＨＴＧにより調整されることで解消される。ここで、ＨＴＧの位相調整パラメータは、一般的に、電源起動時や設定変更時にＣＰＵからパラメータ変更され、変更された値を各回路内のレジスタ等に保持させて、任意の位相がパルス出力に用いられる。なお、ＰＬＬ逓倍と基底クロックに対する位相選択の組合せ等によることで、クロック位相を任意の値に設定できる。

また、ＣＤＳ回路２０６ａとＳＣＧ２０５の周囲には、対応する位相の信号である固体撮像素子２０４ａの出力しか存在せず、ＣＤＳ回路２０６ｂの周囲には、対応する位相の信号である固体撮像素子２０４ｂの出力しか存在せず、ＣＤＳ回路２０６ｃの周囲には、対応する位相の信号である固体撮像素子２０４ｃの出力しか存在しないため、複数の固体撮像素子出力との相対位相が異なる水平転送クロックパルスが近くになく、パルスの内部干渉（クロストーク）が削減できる。

また、ＡＤＣまたはＤＳＰには、システムクロックに対する画素入出力のデータ変化点の位相を調整できるものを用いることが好ましい。しかし、仮に、位相調整できないものを用いたとしても、水平転送クロックパルスとサンプリングクロックパルスを、任意の値に設定したクロックパルスの相対位相を変えずに、システムクロックに対しての相対位相を変えることにより、複数の固体撮像素子からの出力を画素入出力のデータの変化点の位相から外し、安定した動作でデジタル値とすることができる。

以上の様に、複数の固体撮像素子ごとまたは１チップでＨＴＧをＡＦＥとは別回路で備え、ＳＣＧを複数の固体撮像素子共通に備える構成とすることで、個々に異なる水平画素サンプリングの位相を調整しやすく、内部干渉の少ない構成を、少ない回路構成規模で実現することができる。

なお、本実施例においては、ＨＴＧを複数の固体撮像素子ごとに用意しているが、実施例１の様に、単一のＨＴＧで水平転送クロックパルスを出力し、位相調整可能なＳＣＧによって位相を合わせて動作させる様にしても良い。また、本実施例においては、１つのＳＣＧで複数の固体撮像素子すべてのサンプリングクロックパルスを出力しているが、実施例１の様に、複数の固体撮像素子ごとにＳＣＧを用意し、それぞれ位相調整しながら動作させる様にしても良い。

以上の説明では、ＤＳＰからシステムクロックをＡＦＥ等に供給しているが、システムクロックは独立した発振回路から供給される様な構成にしても良い。

本発明においては、複数の固体撮像素子に対して、回路を一部共通として位相調整して部品点数あるいは回路構成を減らすこと、各個体撮像素子からの伝送遅延は位相調整能力を持つ回路で吸収すること、サンプリング回路周辺から位相の異なるパルス信号を減らすことにより、複数の固体撮像素子を組み合わせた撮像装置の構成において、部品点数を少なく、かつ良好な内部位相を与えることができる。

要するに本発明は、上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、本実施例では複数の固体撮像素子を用いた構成で説明したが、単一の固体撮像素子を用いた撮像装置においてもＨＴＧをＡＦＥとは別回路で設ける構成を実現できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、各実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

１０１，２０１：レンズ、１０２：ハーフミラー、１０３：ミラー、１０４：イメージインテンシファイア、１０５ａ，ｂ，２０４ａ，ｂ，ｃ：固体撮像素子、１０６ａ，ｂ，２０５：サンプリングクロックジェネレータ、１０７ａ，ｂ，２０６ａ，ｂ，ｃ：ＣＤＳ回路、１０８ａ，ｂ，２０７ａ，ｂ，ｃ：アナログ／デジタルコンバータ、１０９ａ，ｂ，２０８ａ，ｂ，ｃ：アナログフロントエンド、１１０，２０９ａ，ｂ，ｃ：水平転送タイミングジェネレータ、１１１，２１１：デジタルシグナルプロセッサ、２０２：ＩＲカットフィルタ、２０３：プリズム、２１０：水平転送タイミング調整用ＩＣ。

Claims (4)

1. 画像信号を出力する複数の固体撮像素子と、
   前記複数の固体撮像素子の水平転送のタイミング信号を発生する水平転送タイミング発生部と、
   前記画像信号の低周波ノイズ成分を除去する相関二重サンプリング部を少なくとも含む複数のアナログフロントエンド部と、
   前記相関二重サンプリング部を駆動するタイミング信号を発生する少なくとも１つのサンプリングタイミング発生部と、を備え、
   該サンプリングタイミング発生部は、前記複数の相関二重サンプリング部のサンプリング位相を任意の位相に調整することで、前記複数の固体撮像素子からの伝送遅延による位相のずれを解消するものであって、
   前記サンプリングタイミング発生部は前記アナログフロントエンド部に含まれ、且つ、前記水平転送タイミング発生部とは別回路として備えることで、パルスの内部干渉（クロストーク）を削減することを特徴とする撮像装置。
2. 画像信号を出力する複数の固体撮像素子と、
   前記複数の固体撮像素子の水平転送のタイミング信号を発生する水平転送タイミング発生部と、
   前記画像信号の低周波ノイズ成分を除去する相関二重サンプリング部を少なくとも含む複数のアナログフロントエンド部と、
   前記相関二重サンプリング部を駆動するタイミング信号を発生する少なくとも１つのサンプリングタイミング発生部と、を備え、
   前記水平転送タイミング発生部は少なくとも１つを備え、前記複数の固体撮像素子への水平転送タイミング信号を任意の位相に調整することで、伝送遅延による位相のずれを解消するものであって、
   前記サンプリングタイミング発生部は前記アナログフロントエンド部に含まれ、且つ、前記水平転送タイミング発生部とは別回路として備えることで、パルスの内部干渉（クロストーク）を削減することを特徴とする撮像装置。
3. 画像信号を出力する複数の固体撮像素子と、
   前記複数の固体撮像素子の水平転送のタイミング信号を発生する水平転送タイミング発生部と、
   前記画像信号の低周波ノイズ成分を除去する相関二重サンプリング部を少なくとも含む複数のアナログフロントエンド部と、
   前記相関二重サンプリング部を駆動するタイミング信号を発生する少なくとも１つのサンプリングタイミング発生部と、を備え、
   該サンプリングタイミング発生部は、前記複数の相関二重サンプリング部のサンプリング位相を任意の位相に調整し、及び、前記水平転送タイミング発生部は少なくとも１つを備え、前記複数の固体撮像素子への水平転送タイミング信号を任意の位相に調整することで、
   前記複数の固体撮像素子からの伝送遅延による位相のずれを解消するものであって、
   前記サンプリングタイミング発生部は前記アナログフロントエンド部に含まれ、且つ、前記水平転送タイミング発生部とは別回路として備えることで、パルスの内部干渉（クロストーク）を削減することを特徴とする撮像装置。
4. 前記水平転送タイミング発生部が複数備えられる場合、該複数の水平転送タイミング発生部は１チップで構成される回路とすることを特徴とする請求項２または３に記載の撮像装置。