WO2012124401A1 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
WO2012124401A1
WO2012124401A1 PCT/JP2012/052364 JP2012052364W WO2012124401A1 WO 2012124401 A1 WO2012124401 A1 WO 2012124401A1 JP 2012052364 W JP2012052364 W JP 2012052364W WO 2012124401 A1 WO2012124401 A1 WO 2012124401A1
Authority
WO
WIPO (PCT)
Prior art keywords
solid
state imaging
horizontal transfer
sampling
image signal
Prior art date
Application number
PCT/JP2012/052364
Other languages
English (en)
French (fr)
Inventor
大樹 小坂
純 並木
中村　和彦
Original Assignee
株式会社日立国際電気
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立国際電気 filed Critical 株式会社日立国際電気
Publication of WO2012124401A1 publication Critical patent/WO2012124401A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/45—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from two or more image sensors being of different type or operating in different modes, e.g. with a CMOS sensor for moving images in combination with a charge-coupled device [CCD] for still images
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/665—Control of cameras or camera modules involving internal camera communication with the image sensor, e.g. synchronising or multiplexing SSIS control signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/90—Arrangement of cameras or camera modules, e.g. multiple cameras in TV studios or sports stadiums
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2209/00—Details of colour television systems
    • H04N2209/04—Picture signal generators
    • H04N2209/041—Picture signal generators using solid-state devices
    • H04N2209/048—Picture signal generators using solid-state devices having several pick-up sensors
    • H04N2209/049—Picture signal generators using solid-state devices having several pick-up sensors having three pick-up sensors

Definitions

  • the present invention relates to an effective configuration in an imaging apparatus having a plurality of solid-state imaging elements.
  • an imaging apparatus that shoot a combination of a plurality of solid-state imaging elements in monitoring, industrial, and broadcast imaging apparatuses.
  • an imaging apparatus called a so-called day / night camera that can capture a color image in a bright place and a monochrome image in a dark place may have the following configuration.
  • the light is dispersed using a half mirror or the like, a solid-state image sensor using an IR (Infrared) cut filter and a color filter for each pixel as an optical filter on one optical axis, and the other optical axis.
  • an image intensifier photomultiplier tube
  • a solid-state image pickup device is arranged for photographing.
  • a solid-state imaging device using a spectral prism having a dichroic characteristic in the IR region, an optical filter for the visible light region using an IR cut filter and a color filter for each pixel, and the other region above the IR region.
  • a solid-state image sensor is placed for shooting.
  • an imaging device called a so-called three-plate camera that can shoot a color image by splitting visible light into three primary colors of RGB (Red, Green, Blue) and forming an image by combining them.
  • RGB Red, Green, Blue
  • the following configuration is conceivable.
  • solid-state imaging is performed on each of the B, G, and R surfaces that are split through a prism having two dichroic surfaces having dichroic characteristics in the B and GR regions and the BG and R regions. Arrange the elements and shoot.
  • Patent Document 1 describes a three-plate camera that acquires RGB images using three solid-state imaging devices, synthesizes them, and outputs them.
  • a solid-state imaging device having a common number of pixels and pixel readout method is often combined. It should be noted that for image synthesis when intermediate brightness is obtained for a day / night camera and RGB synthesis for a three-plate camera, input light that has been split by a half mirror or prism and multiple solid-state imaging It needs to be manufactured so that the imaging surface of the element fits precisely.
  • an object of the present invention is to realize a configuration with less internal interference by individually adjusting different horizontal pixel sampling in an imaging apparatus that shoots by combining a plurality of solid-state imaging elements.
  • An imaging apparatus includes a plurality of solid-state imaging devices that output image signals, a horizontal transfer timing generation unit that generates horizontal transfer timing signals of the plurality of solid-state imaging devices, and a low-frequency noise component of the image signals.
  • a plurality of analog front end units including at least a correlated double sampling unit to be removed, and at least one sampling timing generating unit for generating a timing signal for driving the correlated double sampling unit, wherein the sampling timing generating unit includes: It is included in the analog front end unit.
  • the imaging apparatus is characterized in that the sampling timing generation section is plural, and the plurality of correlated double sampling sections are configured on a one-to-one basis.
  • the imaging apparatus of the present invention is characterized in that there are a plurality of the horizontal transfer timing generation units, and each of the plurality of solid-state imaging elements is configured on a one-to-one basis.
  • the imaging apparatus of the present invention is characterized in that the plurality of horizontal transfer timing generation units are configured by one chip.
  • the image pickup apparatus of the present invention removes a low-frequency noise component of the image signal, a solid-state image pickup device that outputs an image signal, a horizontal transfer timing generation unit that generates a horizontal transfer timing signal of the solid-state image pickup device. And an analog front end unit including at least a correlated double sampling unit and a sampling timing generating unit for generating a timing signal for driving the correlated double sampling unit.
  • FIG. 1 is an internal block diagram of a day / night camera according to an embodiment of the present invention.
  • 101 is a lens
  • 102 is a half mirror that half-reflects and transmits light
  • 103 is a mirror that totally reflects light
  • 104 is an image intensifier that multiplies incident light, and is output
  • 105 a is from the image intensifier 104.
  • 105b is a solid-state image sensor that photoelectrically converts light transmitted through the half mirror 102 and outputs an image signal
  • 106a is input from the solid-state image sensor 105a.
  • a sampling clock generator (hereinafter referred to as SCG) that can output a sampling clock pulse that gives a timing for performing correlated double sampling of the image signal to be correlated, and 106b is a timing for performing correlated double sampling of the image signal input from the solid-state imaging device 105b.
  • a sampling clock pulse that gives The phase-adjustable SCG 107a is a CDS (Correlated Double Sampling) circuit that removes low-frequency noise components of the image signal input from the solid-state image sensor 105a, and 107b is input from the solid-state image sensor 105b.
  • a CDS circuit for removing low-frequency noise components of an image signal 108a is an analog / digital converter (hereinafter referred to as ADC) that converts an analog image signal from the CDS 107a into a digital image signal, and 108b is an analog image signal from the CDS 107b.
  • 109a is an analog front end (hereinafter referred to as AFE) including an SCG 106a, a CDS circuit 107a, and an ADC 108a
  • 109b is an AFE including an SCG 106b, a CDS circuit 107b, and an ADC 108b
  • 110 is a solid-state imaging device 1.
  • the DSP 111 may include a vertical timing generator (hereinafter, VTG) (not shown) that outputs a vertical transfer clock pulse for controlling the vertical transfer timing of the solid-state imaging device.
  • VTG vertical timing generator
  • the present embodiment is characterized in that HTG is commonly used for a plurality of solid-state image sensors, and is configured as a separate chip from AFE, and a phase-adjustable SCG is provided for each of the plurality of solid-state image sensors.
  • each AFE is not configured to have an HTG, but this is to prevent interference in image signal sampling due to a shock inside the IC during the horizontal transfer clock pulse operation.
  • the light enters from the imaging target region through the lens 101 and is split into transmitted light and reflected light by the half mirror 102.
  • the reflected light is inverted and corrected by the mirror 103, reflected, focused on the light receiving surface of the image intensifier 104, doubled by electrons, focused on the light emitting surface, photoelectrically converted by the solid-state imaging device 105a, and image signal. Is output.
  • the transmitted light is photoelectrically converted by the solid-state imaging device 105b and outputs an image signal.
  • the solid-state imaging devices 105a and 105b are controlled by a horizontal transfer clock pulse output from the HTG 110 based on a vertical transfer clock pulse (not shown) and a system clock from the DSP 111, and output an image signal.
  • the image signal output from the solid-state image sensor 105a is input to the CDS circuit 107a in the AFE 109a.
  • the image signal is sampled by the sampling clock pulse received from the SCG 106a based on the system clock from the DSP 111, subjected to noise removal, and output to the ADC 108a.
  • the image signal output from the solid-state image sensor 105b is input to the CDS circuit 107b in the AFE 109b.
  • the image signal is sampled by the sampling clock pulse received from the SCG 106b based on the system clock from the DSP 111, subjected to noise removal, and output to the ADC 108b.
  • the image signals converted into digital signals by the ADCs 108a and 108b are input to the DSP 111, subjected to various image processing, and output. At this time, it is also possible to mix and output a high-sensitivity black and white image via an image intensifier and a color image via a color filter.
  • the timing of reaching the solid-state image sensor 105a and the solid-state image sensor 105b differs depending on the distance difference (shading) of the transmission path, and horizontal transfer is performed to the solid-state image sensor 105a.
  • the clock pulse arrives with a delay.
  • image signals are output from the solid-state imaging devices 105a and 105b
  • the timings of reaching the CDS circuit 107a and the CDS circuit 107b differ depending on the distance difference (shading) of the transmission path, and the image signal is transmitted to the CDS circuit 107a. It will arrive with a delay.
  • the phase shift due to the transmission delay between the HTG and the solid-state imaging device and the transmission delay between the solid-state imaging device and the CDS circuit is eliminated by adjusting with the SCG.
  • the SCG phase adjustment parameter is generally changed by the CPU when the power is turned on or when the setting is changed, and the changed value is held in a register or the like in each circuit so that an arbitrary phase becomes a pulse output. Used.
  • the clock phase can be set to an arbitrary value by a combination of PLL multiplication and phase selection with respect to the base clock.
  • the solid-state imaging device 105a that is a signal of a corresponding phase exists around the CDS circuit 107a and the SCG 106a
  • the solid-state imaging device that is a signal of a corresponding phase exists around the CDS circuit 107b and the SCG 106b. Since only the output of 105b exists, there are no horizontal transfer clock pulses having different relative phases from the outputs of the plurality of solid-state imaging devices, and internal interference (crosstalk) of the pulses can be reduced.
  • an ADC or DSP that can adjust the phase of the pixel input / output data change point with respect to the system clock.
  • the relative phase with respect to the system clock is changed without changing the relative phase of the clock pulse set to an arbitrary value for the horizontal transfer clock pulse and the sampling clock pulse.
  • the output from the plurality of solid-state imaging devices can be removed from the phase of the change point of the pixel input / output data, and converted into a digital value with stable operation.
  • the HTG is provided in a circuit separate from the AFE in common with a plurality of solid-state image sensors, and the SCG capable of phase adjustment is provided for each of the plurality of solid-state image sensors.
  • the phase By adjusting the phase, a configuration with little internal interference can be realized with a small circuit configuration scale.
  • a single HTG outputs a horizontal transfer clock pulse in common to a plurality of solid-state image sensors.
  • the HTG is a plurality of solid-state image pickup devices. It is also possible to prepare each and output a horizontal transfer clock pulse.
  • the SCG is prepared for each of the plurality of solid-state imaging devices and the sampling clock pulse is output.
  • a plurality of solid-state imaging devices are used with a single SCG.
  • a sampling clock pulse may be output in common.
  • FIG. 2 is an internal block diagram of a three-panel camera which is an embodiment of the present invention.
  • 201 is a lens
  • 202 is an IR cut filter that blocks infrared rays and transmits light having a longer wavelength than infrared rays (mainly visible light)
  • 203 is a prism that splits the transmitted light into RGB
  • 204a is green light that is split by the prism.
  • 204b is a solid-state imaging device that photoelectrically converts red light dispersed by the prism and outputs an image signal
  • 204c is a photoelectric converter that converts blue light dispersed by the prism.
  • a solid-state imaging device that outputs an image signal, 205 is a sampling clock generator (hereinafter referred to as SCG) that outputs a sampling clock pulse that gives a timing for performing correlated double sampling of the image signals input from the solid-state imaging devices 204a, 204b, and 204c, 206a Is obtained by a correlated double sampling process.
  • SCG sampling clock generator
  • the CDS circuit 206b removes the low-frequency noise component of the image signal G input from the CDS circuit 206b.
  • the CDS circuit 206c removes the low-frequency noise component of the image signal R input from the solid-state imaging device 204b by correlated double sampling processing.
  • 207a is an analog / digital converter that converts the analog image signal from the CDS 206a into a digital image signal ( ADC)
  • 207b is an ADC that converts an analog image signal from the CDS 206b into a digital image signal
  • 207c is an ADC that converts an analog image signal from the CDS 206c into a digital image signal
  • 208a is an SCG 205, a CDS circuit 206a, and an ADC 207a.
  • An analog front end (hereinafter referred to as AFE) 208b is an AFE including a CDS circuit 206b and an ADC 207b
  • 208c is an AFE including a CDS circuit 206c and an ADC 207c
  • 209a is a horizontal control unit that controls horizontal transfer timing of the solid-state imaging device 204a.
  • 209b is a phase-adjustable HTG that outputs a horizontal transfer clock pulse that controls the horizontal transfer timing of the solid-state imaging device 204b
  • 209c is a solid-state image pickup.
  • a phase-adjustable HTG 211 that outputs a horizontal transfer clock pulse for controlling the horizontal transfer timing of the element 204c performs various image processing on the digital image signal output from the AFE, and also performs SCG 205, ADC 207b, 207c and H A digital signal processing circuit (hereinafter referred to as a DSP) that outputs a system clock to the TGs 209a, 209b, and 209c.
  • the DSP 111 may include a vertical timing generator (hereinafter, VTG) (not shown) that outputs a vertical transfer clock pulse for controlling the vertical transfer timing of the solid-state imaging device.
  • VTG vertical timing generator
  • the HTG circuit may be a one-chip horizontal transfer timing adjustment IC 210 having HTGs 209a, 209b, and 209c.
  • phase-adjustable HTG is provided in a separate chip from the AFE for each of the plurality of solid-state image sensors, and the SCG is used in common for the plurality of solid-state image sensors.
  • each AFE is not configured to have an HTG, but this is to prevent interference in image signal sampling due to a shock inside the IC during the horizontal transfer clock pulse operation.
  • the infrared component of the incident light is blocked by the IR cut filter 202, visible light is transmitted, and the transmitted light is split into the three primary colors RGB by the prism 203. Is incident on.
  • the green light is photoelectrically converted by the solid-state imaging device 204a
  • the red light is photoelectrically converted by the solid-state imaging device 204b
  • the blue light is photoelectrically converted by the solid-state imaging device 204c, and each is output as an image signal.
  • the solid-state imaging devices 204a, 204b, and 204c output image signals under the control of a vertical transfer clock pulse (not shown) and horizontal transfer clock pulses output from the HTGs 209a, 209b, and 209c, respectively.
  • the image signal G output from the solid-state image sensor 204a is input to the CDS circuit 206a in the AFE 208a.
  • the low frequency noise component is removed from the image signal G by the sampling clock pulse received from the SCG 205 based on the system clock from the DSP 211, and the image signal G is output to the ADC 207a.
  • the image signal R output from the solid-state imaging device 204b is input to the CDS circuit 206b in the AFE 208b.
  • the low frequency noise component is removed from the image signal R by the sampling clock pulse received from the SCG 205 based on the system clock from the DSP 211, and the image signal R is output to the ADC 208b.
  • the image signal B output from the solid-state image sensor 204c is input to the CDS circuit 206c in the AFE 208c.
  • the low frequency noise component is removed from the image signal B by the sampling clock pulse received from the SCG 205 based on the system clock from the DSP 211, and the image signal B is output to the ADC 208c. Since SCG is common to the sampling of the image signals R, G, and B, there is an advantage that it is easy to manage pixel change points in the ADC and DSP.
  • the image signals R, G, and B converted into digital signals by the ADCs 208a, 208b, and 208c, respectively, are input to the DSP 211 to be combined into a single color image that is subjected to various image processing and output. .
  • the timing of reaching the solid-state imaging devices 204a, 204b and the solid-state imaging device 204c is different depending on the distance difference (shading) of the transmission paths.
  • the horizontal transfer clock pulse arrives at the solid-state image sensor 204b and the solid-state image sensor 204c with a delay compared to the solid-state image sensor 204a.
  • the timing of reaching the CDS circuits 206a, 206b, and 206c differs depending on the transmission path distance difference (shading).
  • the image signals arrive at the CDS circuits 206b and 206c with a delay.
  • the transmission delay between the HTG and the solid-state imaging device, the transmission delay between the solid-state imaging device and the CDS circuit, and the phase shift due to the transmission delay of the SCG-CDS monitor are eliminated by adjusting the HTG.
  • the HTG phase adjustment parameter is generally changed by the CPU when the power is turned on or when the setting is changed, and the changed value is held in a register or the like in each circuit so that an arbitrary phase can be changed to a pulse output. Used.
  • the clock phase can be set to an arbitrary value by a combination of PLL multiplication and phase selection with respect to the base clock.
  • the solid-state imaging device 204a that is a signal of the corresponding phase exists around the CDS circuit 206a and the SCG 205
  • the solid-state imaging device 204b that is a signal of the corresponding phase exists around the CDS circuit 206b. Since only the output exists and only the output of the solid-state imaging device 204c corresponding to the signal of the corresponding phase exists around the CDS circuit 206c, horizontal transfer clock pulses having different relative phases from the outputs of the plurality of solid-state imaging devices are close. In addition, internal pulse interference (crosstalk) can be reduced.
  • an ADC or DSP that can adjust the phase of the pixel input / output data change point with respect to the system clock.
  • the relative phase with respect to the system clock is changed without changing the relative phase of the clock pulse set to an arbitrary value for the horizontal transfer clock pulse and the sampling clock pulse.
  • the output from the plurality of solid-state imaging devices can be removed from the phase of the change point of the pixel input / output data and converted into a digital value with stable operation.
  • each of the plurality of solid-state imaging devices or one chip includes an HTG in a separate circuit from the AFE and an SCG in common with the plurality of solid-state imaging devices, so that different horizontal pixel sampling phases can be obtained.
  • a configuration that is easy to adjust and has little internal interference can be realized with a small circuit configuration scale.
  • an HTG is prepared for each of a plurality of solid-state imaging devices.
  • a horizontal transfer clock pulse is output by a single HTG, and the phase is adjusted by an SCG capable of phase adjustment. May be operated together.
  • sampling clock pulses of all the plurality of solid-state image sensors are output by one SCG.
  • SCGs are prepared for each of the plurality of solid-state image sensors, and each phase is set. You may make it operate
  • system clock is supplied from the DSP to the AFE or the like, but the system clock may be supplied from an independent oscillation circuit.
  • the circuit is partially shared to adjust the phase to reduce the number of parts or the circuit configuration, and the transmission delay from each individual image sensor is absorbed by the circuit having the phase adjustment capability.
  • the number of pulse signals having different phases from the periphery of the sampling circuit, the number of components can be reduced and a favorable internal phase can be provided in the configuration of the imaging device in which a plurality of solid-state imaging devices are combined.
  • the present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying the components without departing from the scope of the invention in the implementation stage.
  • a configuration using a plurality of solid-state imaging elements has been described in the present embodiment, a configuration in which an HTG is provided in a separate circuit from the AFE can be realized even in an imaging apparatus using a single solid-state imaging element.
  • various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiments. For example, some components may be deleted from all the components shown in each embodiment. Furthermore, you may combine suitably the component covering different embodiment.
  • the imaging apparatus according to the present invention can be applied regardless of differences in fields such as digital cameras for general consumers and medical use, in addition to monitoring, industrial use, and broadcast use.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Studio Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Image Input (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

課題：複数の撮像素子からの画像信号ごとになされる水平画素サンプリング位相調整や内部干渉を考慮した回路構成とする必要がある。 解決手段：複数の固体撮像素子に対して、回路を一部共通として位相調整して部品点数あるいは回路構成を減らすこと、各個体撮像素子からの伝送遅延は位相調整能力を持つ回路で吸収すること、サンプリング回路周辺から位相の異なるパルス信号を減らすことにより、複数の固体撮像素子を組み合わせた撮像装置の構成において、部品点数を少なく、かつ良好な内部位相を与えることができる。

Description

撮像装置
　本発明は、複数の固体撮像素子を有する撮像装置における効果的な構成に関する。
　監視用、産業用、放送用等の撮像装置において、複数の固体撮像素子を組み合わせて撮影する撮像装置が存在する。
　例えば、明るい場所ではカラー映像、暗い場所ではモノクロ映像を撮影できる様にした、いわゆるデイ／ナイトカメラと呼ばれる撮像装置においては、次の様な構成が考えられる。
　第１には、ハーフミラー等を用いて分光し、一方の光軸には光学フィルタにＩＲ（Infrared：赤外線）カットフィルタと画素毎のカラーフィルタを用いた固体撮像素子を、もう一方の光軸にはイメージインテンシファイア（光電子倍増管）を介した固体撮像素子を配置して撮影する。
　第２には、ＩＲ領域にダイクロイック特性を持つ分光プリズムを用いて、可視光領域は光学フィルタにＩＲカットフィルタと画素毎のカラーフィルタを用いた固体撮像素子を、ＩＲ以上の領域にもう一方の固体撮像素子を配置して撮影する。
　また、例えば、可視光をＲＧＢ（Red,Green,Blue）の３原色に分光して結像させて合成することでカラー映像を撮影できる様にした、いわゆる３板カメラと呼ばれる撮像装置においては、次の様な構成が考えられる。
　光学フィルタにＩＲカットフィルタを用いて、ＢとＧＲの領域およびＢＧとＲの領域にダイクロイック特性を有する２つのダイクロイック面を持つプリズムを介して分光されるＢ、Ｇ、Ｒそれぞれの面に固体撮像素子を配置して撮影する。なお、特許文献１には、３つの固体撮像素子を用いてＲＧＢそれぞれの画像を取得し、それらを合成して出力する３板カメラについて記載されている。
　これらの構成においては、画素数と画素の読み出し方法が共通である固体撮像素子を組み合わせる事が多い。なお、デイ／ナイトカメラの場合の中間の明るさを得た時の画像の合成や、３板カメラの場合のＲＧＢの合成には、ハーフミラーやプリズムで分光された入力光と複数の固体撮像素子の撮像面が正確に合う様に製造される必要がある。
特開２０１０－０９８３６５号公報
　この様な撮像装置の場合、複数の撮像素子からの画像信号ごとになされる水平画素サンプリング位相調整や内部干渉を考慮した回路構成とする必要がある。
　この様な課題を鑑み、本発明は、複数の固体撮像素子を組み合わせて撮影する撮像装置において、個々に異なる水平画素サンプリングを調整し、内部干渉の少ない構成を実現することを目的とする。
　本発明の撮像装置は、画像信号を出力する複数の固体撮像素子と、前記複数の固体撮像素子の水平転送のタイミング信号を発生する水平転送タイミング発生部と、前記画像信号の低周波ノイズ成分を除去する相関二重サンプリング部を少なくとも含む複数のアナログフロントエンド部と、前記相関二重サンプリング部を駆動するタイミング信号を発生する少なくとも１つのサンプリングタイミング発生部と、を備え、前記サンプリングタイミング発生部は前記アナログフロントエンド部に含まれることを特徴とする。
　さらに、本発明の撮像装置は、前記サンプリングタイミング発生部は複数であり、前記複数の相関二重サンプリング部に対して１対１で構成されることを特徴とする。
　また、本発明の撮像装置は、前記水平転送タイミング発生部は複数であり、前記複数の固体撮像素子に対して１対１で構成されることを特徴とする。
　さらに、本発明の撮像装置は、前記複数の水平転送タイミング発生部は、１チップで構成されることを特徴とする。
　また、本発明の撮像装置は、画像信号を出力する固体撮像素子と、前記固体撮像素子の水平転送のタイミング信号を発生する水平転送タイミング発生部と、前記画像信号の低周波ノイズ成分を除去する相関二重サンプリング部と前記相関二重サンプリング部を駆動するタイミング信号を発生するサンプリングタイミング発生部とを少なくとも含むアナログフロントエンド部と、を備えることを特徴とする。
　本発明によれば、複数の固体撮像素子を組み合わせて撮影する撮像装置において、個々に異なる水平画素サンプリングを調整し、内部干渉の少ない構成を、少ない回路構成規模で実現することができる。
本発明の一実施例であるデイ／ナイトカメラの内部ブロック図である。 本発明の一実施例である３板カメラの内部ブロック図である。
　以下、図面を参照して本発明の実施形態について詳細に説明する。
　図１は、本発明の一実施例であるデイ／ナイトカメラの内部ブロック図である。
　１０１はレンズ、１０２は光を半分反射し半分透過するハーフミラー、１０３は光を全反射するミラー、１０４は入射光を増倍して出力するイメージインテンシファイア、１０５ａはイメージインテンシファイア１０４から出力された光を光電変換して画像信号を出力する固体撮像素子、１０５ｂはハーフミラー１０２を透過した光を光電変換して画像信号を出力する固体撮像素子、１０６ａは固体撮像素子１０５ａから入力される画像信号を相関二重サンプリングするタイミングを与えるサンプリングクロックパルスを出力する位相調整可能なサンプリングクロックジェネレータ（以下、ＳＣＧ）、１０６ｂは固体撮像素子１０５ｂから入力される画像信号を相関二重サンプリングするタイミングを与えるサンプリングクロックパルスを出力する位相調整可能なＳＣＧ、１０７ａは固体撮像素子１０５ａから入力される画像信号の低周波ノイズ成分を除去するＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路、１０７ｂは固体撮像素子１０５ｂから入力される画像信号の低周波ノイズ成分を除去するＣＤＳ回路、１０８ａはＣＤＳ１０７ａからのアナログ画像信号をデジタル画像信号に変換するアナログ／デジタルコンバータ（以下、ＡＤＣ）、１０８ｂはＣＤＳ１０７ｂからのアナログ画像信号をデジタル画像信号に変換するＡＤＣ、１０９ａはＳＣＧ１０６ａとＣＤＳ回路１０７ａとＡＤＣ１０８ａとを備えたアナログフロントエンド（以下、ＡＦＥ）、１０９ｂはＳＣＧ１０６ｂとＣＤＳ回路１０７ｂとＡＤＣ１０８ｂとを備えたＡＦＥ、１１０は固体撮像素子１０５ａおよび固体撮像素子１０５ｂの水平転送タイミングを制御する水平転送クロックパルスを出力する水平転送タイミングジェネレータ（以下、ＨＴＧ）、１１１はＡＦＥから出力されるデジタル画像信号に種々の画像処理を施し、またＳＣＧ１０８ａ、１０８ｂおよびＨＴＧ１１０に対してシステムクロックを出力するデジタル信号処理回路（以下、ＤＳＰ）である。なお、ＤＳＰ１１１は、固体撮像素子の垂直転送タイミングを制御する垂直転送クロックパルスを出力する図示しない垂直タイミングジェネレータ（以下、ＶＴＧ）を含んでいても良い。
　本実施例は、ＨＴＧを複数の固体撮像素子に共通に用いて、ＡＦＥとは別チップで構成した点、位相調整可能なＳＣＧを複数の固体撮像素子ごとに備える構成とした点が特徴である。ここでは、各ＡＦＥにはＨＴＧを備える構成としないが、これは、水平転送クロックパルス動作時のＩＣ内部でのショックにより画像信号サンプリングに干渉を起こさない様にするためである。
　撮像対象領域からレンズ１０１を通して光が入射し、ハーフミラー１０２において透過光と反射光に分光される。反射光はミラー１０３で反転修正されて反射し、イメージインテンシファイア１０４の受光面に焦点結像され、電子倍増され、発光面で焦点結像され、固体撮像素子１０５ａで光電変換され、画像信号を出力する。一方、透過光は固体撮像素子１０５ｂで光電変換され、画像信号を出力する。
　このとき、固体撮像素子１０５ａ，１０５ｂは、図示しない垂直転送クロックパルスと、ＤＳＰ１１１からのシステムクロックに基づく、ＨＴＧ１１０から出力される水平転送クロックパルスにより制御されて画像信号を出力する。
　固体撮像素子１０５ａから出力された画像信号はＡＦＥ１０９ａ内のＣＤＳ回路１０７ａに入力される。ＣＤＳ回路１０７ａでは、画像信号は、ＤＳＰ１１１からのシステムクロックに基づく、ＳＣＧ１０６ａから受けたサンプリングクロックパルスによりサンプリングされ、ノイズ除去が施されてＡＤＣ１０８ａへ出力される。
　一方、固体撮像素子１０５ｂから出力された画像信号はＡＦＥ１０９ｂ内のＣＤＳ回路１０７ｂに入力される。ＣＤＳ回路１０７ｂでは、画像信号は、ＤＳＰ１１１からのシステムクロックに基づく、ＳＣＧ１０６ｂから受けたサンプリングクロックパルスによりサンプリングされ、ノイズ除去が施されてＡＤＣ１０８ｂへ出力される。
　ＡＤＣ１０８ａ，１０８ｂによりそれぞれデジタル信号に変換された画像信号は、ＤＳＰ１１１に入力され、種々の画像処理が施されて出力される。このとき、イメージインテンシファイアを介した高感度の白黒画像と、カラーフィルタを介したカラー画像とを混合して出力することも可能である。
　ここで、ＨＴＧ１１０から水平転送クロックパルスが出力されても、その伝送路の距離差（網掛け）により固体撮像素子１０５ａと固体撮像素子１０５ｂに到達するタイミングが異なり、固体撮像素子１０５ａには水平転送クロックパルスが遅延して到達することになる。
　また、固体撮像素子１０５ａ，１０５ｂから画像信号が出力されても、その伝送路の距離差（網掛け）によりＣＤＳ回路１０７ａとＣＤＳ回路１０７ｂに到達するタイミングが異なり、ＣＤＳ回路１０７ａには画像信号が遅延して到達することになる。
　これらは、理想的には、画像信号は同じ伝送路の長さと伝搬特性でＣＤＳ回路に伝送されることが望ましいが、物理的制約等から差を生ずることがある。
　ＨＴＧ－固体撮像素子間における伝送遅延と、固体撮像素子－ＣＤＳ回路間における伝送遅延による位相のずれは、ＳＣＧにより調整されることで解消される。ここで、ＳＣＧの位相調整パラメータは、一般的に、電源起動時や設定変更時にＣＰＵからパラメータ変更され、変更された値を各回路内のレジスタ等に保持させて、任意の位相がパルス出力に用いられる。なお、ＰＬＬ逓倍と基底クロックに対する位相選択の組合せ等によることで、クロック位相を任意の値に設定できる。
　また、ＣＤＳ回路１０７ａとＳＣＧ１０６ａの周囲には、対応する位相の信号である固体撮像素子１０５ａの出力しか存在せず、ＣＤＳ回路１０７ｂとＳＣＧ１０６ｂの周囲には、対応する位相の信号である固体撮像素子１０５ｂの出力しか存在しないため、複数の固体撮像素子出力との相対位相が異なる水平転送クロックパルスが近くになく、パルスの内部干渉（クロストーク）が削減できる。
　また、ＡＤＣまたはＤＳＰには、システムクロックに対する画素入出力のデータ変化点の位相が調整できるものを用いることが好ましい。しかし、仮に、位相調整できないものを用いたとしても、水平転送クロックパルスとサンプリングクロックパルスを、任意の値に設定したクロックパルスの相対位相を変えずに、システムクロックに対しての相対位相を変えることにより、複数の固体撮像素子からの出力を画素入出力のデータの変化点の位相から外し、安定した動作でデジタル値とすることができる。
　以上の様に、ＨＴＧを複数の固体撮像素子に共通にＡＦＥとは別回路で備え、位相調整可能なＳＣＧを複数の固体撮像素子ごとに備える構成とすることで、個々に異なる水平画素サンプリングの位相を調整し、内部干渉の少ない構成を、少ない回路構成規模で実現することができる。
　なお、本実施例においては、単一のＨＴＧで複数の固体撮像素子に対して共通に水平転送クロックパルスを出力しているが、後述する実施例２の様に、ＨＴＧを複数の固体撮像装置ごとに用意してそれぞれ水平転送クロックパルスを出力する様にしても良い。また、本実施例においては、ＳＣＧを複数の固体撮像素子ごとに用意してそれぞれサンプリングクロックパルスを出力しているが、後述する実施例２の様に、単一のＳＣＧで複数の固体撮像素子に対して共通にサンプリングクロックパルスを出力する様にしても良い。
　図２は、本発明の一実施例である３板カメラの内部ブロック図である。
　２０１はレンズ、２０２は赤外線を遮断し赤外線より長い波長の光（主に可視光）を透過するＩＲカットフィルタ、２０３は透過光をＲＧＢに分光させるプリズム、２０４ａはプリズムにより分光された緑色光を光電変換して画像信号を出力する固体撮像素子、２０４ｂはプリズムにより分光された赤色光を光電変換して画像信号を出力する固体撮像素子、２０４ｃはプリズムにより分光された青色光を光電変換して画像信号を出力する固体撮像素子、２０５は固体撮像素子２０４ａ，２０４ｂ、２０４ｃから入力される画像信号を相関二重サンプリングするタイミングを与えるサンプリングクロックパルスを出力するサンプリングクロックジェネレータ（以下、ＳＣＧ）、２０６ａは相関二重サンプリング処理により、固体撮像素子２０４ａから入力される画像信号Ｇの低周波ノイズ成分を除去するＣＤＳ回路、２０６ｂは相関二重サンプリング処理により、固体撮像素子２０４ｂから入力される画像信号Ｒの低周波ノイズ成分を除去するＣＤＳ回路、２０６ｃは相関二重サンプリング処理により、固体撮像素子２０４ｃから入力される画像信号Ｂの低周波ノイズ成分を除去するＣＤＳ回路、２０７ａはＣＤＳ２０６ａからのアナログ画像信号をデジタル画像信号に変換するアナログ／デジタルコンバータ（以下、ＡＤＣ）、２０７ｂはＣＤＳ２０６ｂからのアナログ画像信号をデジタル画像信号に変換するＡＤＣ、２０７ｃはＣＤＳ２０６ｃからのアナログ画像信号をデジタル画像信号に変換するＡＤＣ、２０８ａはＳＣＧ２０５とＣＤＳ回路２０６ａとＡＤＣ２０７ａとを備えたアナログフロントエンド（以下、ＡＦＥ）、２０８ｂはＣＤＳ回路２０６ｂとＡＤＣ２０７ｂとを備えたＡＦＥ、２０８ｃはＣＤＳ回路２０６ｃとＡＤＣ２０７ｃとを備えたＡＦＥ、２０９ａは固体撮像素子２０４ａの水平転送タイミングを制御する水平転送クロックパルスを出力する位相調整可能な水平転送タイミングジェネレータ（以下、ＨＴＧ）、２０９ｂは固体撮像素子２０４ｂの水平転送タイミングを制御する水平転送クロックパルスを出力する位相調整可能なＨＴＧ、２０９ｃは固体撮像素子２０４ｃの水平転送タイミングを制御する水平転送クロックパルスを出力する位相調整可能なＨＴＧ、２１１はＡＦＥから出力されるデジタル画像信号に種々の画像処理を施し、またＳＣＧ２０５、ＡＤＣ２０７ｂ，２０７ｃおよびＨＴＧ２０９ａ，２０９ｂ，２０９ｃに対してシステムクロックを出力するデジタル信号処理回路（以下、ＤＳＰ）である。なお、ＤＳＰ１１１は、固体撮像素子の垂直転送タイミングを制御する垂直転送クロックパルスを出力する図示しない垂直タイミングジェネレータ（以下、ＶＴＧ）を含んでいても良い。なお、ＨＴＧの回路は、ＨＴＧ２０９ａ，２０９ｂおよび２０９ｃを備えた１チップの水平転送タイミング調整用ＩＣ２１０としても良い。
　本実施例は、位相調整可能なＨＴＧを複数の固体撮像素子ごとにＡＦＥとは別チップで備える構成とした点、ＳＣＧを複数の固体撮像素子に共通に用いる構成とした点が特徴である。ここでは、各ＡＦＥにはＨＴＧを備える構成としないが、これは、水平転送クロックパルス動作時のＩＣ内部でのショックにより画像信号サンプリングに干渉を起こさない様にするためである。
　撮像対象領域からレンズ２０１を通して光が入射し、ＩＲカットフィルタ２０２で入射光の赤外線成分が遮断されて可視光が透過し、プリズム２０３で透過光が３原色ＲＧＢに分光され、それぞれの固体撮像素子に入射する。緑色光は固体撮像素子２０４ａで光電変換され、赤色光は固体撮像素子２０４ｂで光電変換され、青色光は固体撮像素子２０４ｃで光電変換され、それぞれ画像信号として出力される。
　このとき、固体撮像素子２０４ａ，２０４ｂおよび２０４ｃは、図示しない垂直転送クロックパルスと、ＨＴＧ２０９ａ，２０９ｂおよび２０９ｃからそれぞれ出力される水平転送クロックパルスにより制御されて画像信号を出力する。
　固体撮像素子２０４ａから出力された画像信号ＧはＡＦＥ２０８ａ内のＣＤＳ回路２０６ａに入力される。ＣＤＳ回路２０６ａでは、画像信号Ｇは、ＤＳＰ２１１からのシステムクロックに基づく、ＳＣＧ２０５から受けたサンプリングクロックパルスにより低周波ノイズ成分が除去されてＡＤＣ２０７ａへ出力される。
　固体撮像素子２０４ｂから出力された画像信号ＲはＡＦＥ２０８ｂ内のＣＤＳ回路２０６ｂに入力される。ＣＤＳ回路２０６ｂでは、画像信号Ｒは、ＤＳＰ２１１からのシステムクロックに基づく、ＳＣＧ２０５から受けたサンプリングクロックパルスにより低周波ノイズ成分が除去されてＡＤＣ２０８ｂへ出力される。
　固体撮像素子２０４ｃから出力された画像信号ＢはＡＦＥ２０８ｃ内のＣＤＳ回路２０６ｃに入力される。ＣＤＳ回路２０６ａでは、画像信号Ｂは、ＤＳＰ２１１からのシステムクロックに基づく、ＳＣＧ２０５から受けたサンプリングクロックパルスにより低周波ノイズ成分が除去されてＡＤＣ２０８ｃへ出力される。
　なお、ＳＣＧが画像信号Ｒ，Ｇ，Ｂのサンプリングに共通なため、ＡＤＣやＤＳＰにおける画素変化点の管理がしやすいという利点がある。
　ＡＤＣ２０８ａ，２０８ｂおよび２０８ｃによりそれぞれデジタル信号に変換された画像信号Ｒ，Ｇ，Ｂは、ＤＳＰ２１１に入力され、合成されることで１枚のカラー画像となり、種々の画像処理が施されて出力される。
　ここで、ＨＴＧ２０９ａ，２０９ｂおよび２０９ｃから水平転送クロックパルスがそれぞれ出力されても、その伝送路の距離差（網掛け）により固体撮像素子２０４ａ，２０４ｂおよび固体撮像素子２０４ｃに到達するタイミングがそれぞれ異なり、固体撮像素子２０４ｂおよび固体撮像素子２０４ｃには、固体撮像素子２０４ａに比べて、水平転送クロックパルスが遅延して到達することになる。
　また、固体撮像素子２０４ａ，２０４ｂおよび２０４ｃからそれぞれ画像信号が出力されても、その伝送路の距離差（網掛け）によりＣＤＳ回路２０６ａ、２０６ｂおよび２０６ｃに到達するタイミングがそれぞれ異なり、ＣＤＳ回路２０６ａに比べて、ＣＤＳ回路２０６ｂおよび２０６ｃには画像信号が遅延して到達することになる。
　これらは、理想的には、画像信号は同じ伝送路の長さと伝搬特性でＣＤＳ回路に伝送されることが望ましいが、物理的制約等から差を生ずることがある。
　ＨＴＧ－固体撮像素子間における伝送遅延と、固体撮像素子－ＣＤＳ回路間における伝送遅延、および、ＳＣＧ－ＣＤＳ監の伝送遅延による位相のずれは、ＨＴＧにより調整されることで解消される。ここで、ＨＴＧの位相調整パラメータは、一般的に、電源起動時や設定変更時にＣＰＵからパラメータ変更され、変更された値を各回路内のレジスタ等に保持させて、任意の位相がパルス出力に用いられる。なお、ＰＬＬ逓倍と基底クロックに対する位相選択の組合せ等によることで、クロック位相を任意の値に設定できる。
　また、ＣＤＳ回路２０６ａとＳＣＧ２０５の周囲には、対応する位相の信号である固体撮像素子２０４ａの出力しか存在せず、ＣＤＳ回路２０６ｂの周囲には、対応する位相の信号である固体撮像素子２０４ｂの出力しか存在せず、ＣＤＳ回路２０６ｃの周囲には、対応する位相の信号である固体撮像素子２０４ｃの出力しか存在しないため、複数の固体撮像素子出力との相対位相が異なる水平転送クロックパルスが近くになく、パルスの内部干渉（クロストーク）が削減できる。
　また、ＡＤＣまたはＤＳＰには、システムクロックに対する画素入出力のデータ変化点の位相を調整できるものを用いることが好ましい。しかし、仮に、位相調整できないものを用いたとしても、水平転送クロックパルスとサンプリングクロックパルスを、任意の値に設定したクロックパルスの相対位相を変えずに、システムクロックに対しての相対位相を変えることにより、複数の固体撮像素子からの出力を画素入出力のデータの変化点の位相から外し、安定した動作でデジタル値とすることができる。
　以上の様に、複数の固体撮像素子ごとまたは１チップでＨＴＧをＡＦＥとは別回路で備え、ＳＣＧを複数の固体撮像素子共通に備える構成とすることで、個々に異なる水平画素サンプリングの位相を調整しやすく、内部干渉の少ない構成を、少ない回路構成規模で実現することができる。
　なお、本実施例においては、ＨＴＧを複数の固体撮像素子ごとに用意しているが、実施例１の様に、単一のＨＴＧで水平転送クロックパルスを出力し、位相調整可能なＳＣＧによって位相を合わせて動作させる様にしても良い。また、本実施例においては、１つのＳＣＧで複数の固体撮像素子すべてのサンプリングクロックパルスを出力しているが、実施例１の様に、複数の固体撮像素子ごとにＳＣＧを用意し、それぞれ位相調整しながら動作させる様にしても良い。
　以上の説明では、ＤＳＰからシステムクロックをＡＦＥ等に供給しているが、システムクロックは独立した発振回路から供給される様な構成にしても良い。
　本発明においては、複数の固体撮像素子に対して、回路を一部共通として位相調整して部品点数あるいは回路構成を減らすこと、各個体撮像素子からの伝送遅延は位相調整能力を持つ回路で吸収すること、サンプリング回路周辺から位相の異なるパルス信号を減らすことにより、複数の固体撮像素子を組み合わせた撮像装置の構成において、部品点数を少なく、かつ良好な内部位相を与えることができる。
　要するに本発明は、上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、本実施例では複数の固体撮像素子を用いた構成で説明したが、単一の固体撮像素子を用いた撮像装置においてもＨＴＧをＡＦＥとは別回路で設ける構成を実現できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、各実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
　本発明に係る撮像装置は、監視用、産業用、放送用の他にも、一般消費者向けのデジタルカメラや医療用など、分野の違いに関わりなく適用することが可能である。
１０１，２０１：レンズ、１０２：ハーフミラー、１０３：ミラー、１０４：イメージインテンシファイア、１０５ａ，ｂ，２０４ａ，ｂ，ｃ：固体撮像素子、１０６ａ，ｂ，２０５：サンプリングクロックジェネレータ、１０７ａ，ｂ，２０６ａ，ｂ，ｃ：ＣＤＳ回路、１０８ａ，ｂ，２０７ａ，ｂ，ｃ：アナログ／デジタルコンバータ、１０９ａ，ｂ，２０８ａ，ｂ，ｃ：アナログフロントエンド、１１０，２０９ａ，ｂ，ｃ：水平転送タイミングジェネレータ、１１１，２１１：デジタルシグナルプロセッサ、２０２：ＩＲカットフィルタ、２０３：プリズム、２１０：水平転送タイミング調整用ＩＣ。

Claims (5)

  1. 画像信号を出力する複数の固体撮像素子と、
    前記複数の固体撮像素子の水平転送のタイミング信号を発生する水平転送タイミング発生部と、
    前記画像信号の低周波ノイズ成分を除去する相関二重サンプリング部を少なくとも含む複数のアナログフロントエンド部と、
    前記相関二重サンプリング部を駆動するタイミング信号を発生する少なくとも１つのサンプリングタイミング発生部と、を備え、
    前記サンプリングタイミング発生部は前記アナログフロントエンド部に含まれることを特徴とする撮像装置。
  2. 前記サンプリングタイミング発生部は複数であり、前記複数の相関二重サンプリング部に対して１対１で構成されることを特徴とする請求項１に記載の撮像装置。
  3. 前記水平転送タイミング発生部は複数であり、前記複数の固体撮像素子に対して１対１で構成されることを特徴とする請求項１に記載の撮像装置。
  4. 前記複数の水平転送タイミング発生部は、１チップで構成されることを特徴とする請求項３に記載の撮像装置。
  5. 画像信号を出力する固体撮像素子と、
    前記固体撮像素子の水平転送のタイミング信号を発生する水平転送タイミング発生部と、
    前記画像信号の低周波ノイズ成分を除去する相関二重サンプリング部と前記相関二重サンプリング部を駆動するタイミング信号を発生するサンプリングタイミング発生部とを少なくとも含むアナログフロントエンド部と、
    を備えることを特徴とする撮像装置。
PCT/JP2012/052364 2011-03-16 2012-02-02 撮像装置 WO2012124401A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011057920A JP5791318B2 (ja) 2011-03-16 2011-03-16 撮像装置
JP2011-057920 2011-03-16

Publications (1)

Publication Number Publication Date
WO2012124401A1 true WO2012124401A1 (ja) 2012-09-20

Family

ID=46830480

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/052364 WO2012124401A1 (ja) 2011-03-16 2012-02-02 撮像装置

Country Status (3)

Country Link
JP (1) JP5791318B2 (ja)
CN (1) CN202488556U (ja)
WO (1) WO2012124401A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004248003A (ja) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 撮像装置
JP2008187511A (ja) * 2007-01-30 2008-08-14 Sony Corp 撮像装置及び映像信号発生装置
JP2008236648A (ja) * 2007-03-23 2008-10-02 Canon Inc 撮像装置及びその駆動方法
JP2010021745A (ja) * 2008-07-10 2010-01-28 Panasonic Corp 固体撮像装置、固体撮像装置の駆動方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4546182B2 (ja) * 2004-07-30 2010-09-15 キヤノン株式会社 撮像装置、タイミング信号の制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004248003A (ja) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 撮像装置
JP2008187511A (ja) * 2007-01-30 2008-08-14 Sony Corp 撮像装置及び映像信号発生装置
JP2008236648A (ja) * 2007-03-23 2008-10-02 Canon Inc 撮像装置及びその駆動方法
JP2010021745A (ja) * 2008-07-10 2010-01-28 Panasonic Corp 固体撮像装置、固体撮像装置の駆動方法

Also Published As

Publication number Publication date
JP5791318B2 (ja) 2015-10-07
JP2012195753A (ja) 2012-10-11
CN202488556U (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
US20210361152A1 (en) Continuous video in a light deficient environment
US7948551B2 (en) Field sequential color camera system
WO2016075908A1 (ja) 撮像装置及び撮像方法
WO2015178012A1 (ja) 撮像装置、撮像システム、及び撮像方法
WO2015118911A1 (ja) 撮像装置及び撮像装置の制御方法、並びに、撮像システム及び撮像システムの制御方法
US8913122B2 (en) Image-acquisition device for microscope and microscope observation method
US8810678B2 (en) Imaging apparatus and method of driving solid-state imaging device
WO2017110481A1 (ja) 撮像素子及びその駆動方法、並びに撮像装置
JP5103913B2 (ja) 撮像装置及び映像信号発生装置
JP2009284959A (ja) 内視鏡装置
JP2000059798A (ja) 近赤外光／可視光共用撮像装置
JP2006033808A (ja) 二重スペクトル帯ネットワークカメラ
JP2007318630A (ja) 画像入力装置、撮像モジュール、及び固体撮像装置
JP5791318B2 (ja) 撮像装置
WO2019053764A1 (ja) 撮像装置
JP2009284931A (ja) 内視鏡装置
JP7237164B2 (ja) 撮像装置、撮像方法、および映像処理プログラム
JP2007082023A (ja) 撮像装置、及び撮像方法
JP3127504B2 (ja) テレビジョンカメラ装置
JP6090217B2 (ja) 撮像システム及び撮像システムの制御方法
JP6090191B2 (ja) 撮像装置及び撮像装置の制御方法
JPS6120192B2 (ja)
JP2003018609A (ja) 画像入力装置
JPS59158691A (ja) 撮像装置
JP2003087805A (ja) 撮像装置及び撮像方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12757347

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12757347

Country of ref document: EP

Kind code of ref document: A1