JP5789989B2

JP5789989B2 - 画像読取装置、及び画像読取制御方法

Info

Publication number: JP5789989B2
Application number: JP2011006030A
Authority: JP
Inventors: 源生吉沢
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2011-01-14
Filing date: 2011-01-14
Publication date: 2015-10-07
Anticipated expiration: 2031-01-14
Also published as: JP2012147383A

Description

本発明は、画像読取技術に関する。

スキャナー、コピー機、複合機等の、ラインセンサーを備える画像読取装置では、ラインセンサーの制御信号として、主に主走査方向の読み取りを制御するための基準のクロック（以下、「基準クロック」とも呼ぶ。）と、主に副走査方向のライン毎の処理の駆動を制御するためのクロック（以下、「駆動クロック」とも呼ぶ。）が使用される。

ラインセンサーは、例えば、駆動クロックを検出した場合に、各ラインの読み取りデータの出力を開始する。また、ラインセンサーは、例えば、基準クロックごとに、画素を順次出力する。

特許文献１には、ＣＣＤラインセンサーによる原稿の読み取りタイミングを制御するための読取クロック信号、ＣＣＤラインセンサーによる副走査位置を制御するための駆動クロック信号を用いた画像読取装置が記載されている。

特開２００５−２２９４０７号公報

ところで、理想的には、設定されたとおりの波形パターンの制御信号がラインセンサーに入力されるのがよい。そうすれば、ラインセンサーは、制御信号を精度よく検出することができ、想定どおりに動作することができる。

しかしながら、実際には、画像処理装置に対する外部からの電気的な影響、画像処理装置の個体の電気的な特性などにより、制御信号は、設定されたとおりの波形パターンとはならない。以下、具体例を用いて説明する。

図６は、従来の一例に係る、基準クロックと駆動クロックの波形パターンとその出力後の波形を説明する図である。

なお、この例では、基準クロックは、ＭＣＫ（マスタークロック）信号と対応し、駆動クロックは、ＴＲ（トリガー）信号と対応する。また、この例では、ラインセンサーは、所定間隔（所定期間）ｔごとに出力されるＭＣＫの立ち上がりのタイミングで、ＴＲの信号状態（Ｌ（ロウ）、Ｈ（ハイ））をラッチし、所定の信号状態の順序パターンＬＨＬを検出（認識）した場合に、ライン毎の制御タイミングを示すＴＲ信号を検出する。

図６（Ａ）に示すような波形パターンがほとんど変化することなくラインセンサーに入力される場合、ラインセンサーは、ＭＣＫの２、３、４クロック目で、それぞれ、ＴＲのＬ、Ｈ、Ｌを検出することができる。この場合、ラインセンサーは、想定されるタイミングからずれることなくＴＲを検出することができる。

しかしながら、実際には、図６（Ａ）の波形パターンは、ラインセンサーに入力される際には、例えば、図６（Ｂ）に示すような波形に変化している場合がある。図６（Ｂ）のＴＲの波形は、図６（Ａ）の波形パターンよりも立ち下がりの角度が緩くなっている。そのため、ＭＣＫの４クロック目でラッチされることが想定されている信号状態Ｌが、状態Ｈでラッチされる可能性もある。そのような場合、パターンは、ＬＨＨＬとなり、ＴＲ信号が検出されない。

ＴＲの検出がされなかった場合は、例えば、ライン抜けが発生し、画像データに異常が生じる。

なお、上記の問題に対しては、例えば、フィルタリング回路などを設けて、制御信号の波形を修正する方法がある。しかし、この方法は、回路の複雑化など、製造コストの増加を招く。また、ＭＣＫの周波数が上がるほど対処が困難となる。

そこで、本発明は、より簡単な方法で、画像処理装置における精度のよい信号検出を行うことを目的とする。

上記の課題を解決するための本発明の第一の態様は、ラインセンサーを備える画像読取装置であって、基準クロックを所定間隔で出力する基準クロック出力手段と、ライン毎の制御タイミングを示す駆動クロックを出力する駆動クロック出力手段と、前記基準クロック毎に、前記駆動クロックの信号状態を検出し、所定の信号状態の順序を検出した場合に、前記ラインセンサーにラインの制御タイミングを示す信号を出力する検出手段と、を備え、前記基準クロック出力手段は、前記駆動クロックの信号状態が検出されるタイミングのうち、信号状態が不定となり得る所定のタイミングの前後の基準クロックの出力間隔を前記所定間隔より長く空けて出力する、ことを特徴とする。

ここで、前記基準クロック出力手段は、前記駆動クロックの信号状態が不定となり得る所定のタイミングに対応する基準クロックを停止することにより、前記出力間隔を前記所定間隔より長く空ける、ことを特徴としていてもよい。

また、前記基準クロック出力手段は、前記駆動クロックの信号状態が不定となり得る所定のタイミングに対応する基準クロックの直前の基準クロックを、前記所定間隔よりも長い期間出力することにより、前記出力間隔を前記所定間隔より長く空ける、ことを特徴としていてもよい。

また、前記所定の信号状態の順序は、ロウ、ハイ、ロウであり、前記駆動クロックの信号状態が不定となり得る所定のタイミングは、ハイ状態の後の少なくとも一以上のタイミングである、ことを特徴としていてもよい。

また、前記駆動クロックの信号状態が不定となり得る所定のタイミングは、さらに、ハイ状態の前の少なくとも一以上のタイミングである、ことを特徴としていてもよい。

上記の課題を解決するための本発明の第二の態様は、ラインセンサーを備える画像読取装置であって、基準クロックを所定間隔で出力する基準クロック出力手段と、ライン毎の制御タイミングを示す駆動クロックを出力する駆動クロック出力手段と、前記基準クロック毎に、前記駆動クロックの信号状態を検出し、所定の信号状態の順序を検出した場合に、前記ラインセンサーにラインの制御タイミングを示す信号を出力する検出手段と、を備え、前記基準クロック出力手段は、前記駆動クロックの信号状態が検出されるタイミングのうち、信号状態が不定となり得る所定のタイミングに対応する基準クロックを停止する、ことを特徴とする。

上記の課題を解決するための本発明の第三の態様は、ラインセンサーを備える画像読取装置であって、基準クロックを所定間隔で出力する基準クロック出力手段と、ライン毎の制御タイミングを示す駆動クロックを出力する駆動クロック出力手段と、前記基準クロック毎に、前記駆動クロックの信号状態を検出し、所定の信号状態の順序を検出した場合に、前記ラインセンサーにラインの制御タイミングを示す信号を出力する検出手段と、を備え、前記基準クロック出力手段は、前記駆動クロックの信号状態が検出されるタイミングのうち、信号状態が不定となり得る所定のタイミングに対応する基準クロックの直前の基準クロックを、前記所定間隔よりも長い期間出力する、ことを特徴とする。

上記の課題を解決するための本発明の第四の態様は、ラインセンサーを備える画像読取装置における画像読取制御方法であって、基準クロックを所定間隔で出力する基準クロック出力ステップと、ライン毎の制御タイミングを示す駆動クロックを出力する駆動クロック出力ステップと、前記基準クロック毎に、前記駆動クロックの信号状態を検出し、所定の信号状態の順序を検出した場合に、前記ラインセンサーにラインの制御タイミングを示す信号を出力する検出ステップと、を含み、前記基準クロック出力ステップでは、前記駆動クロックの信号状態が検出されるタイミングのうち、信号状態が不定となり得る所定のタイミングの前後の基準クロックの出力間隔を前記所定間隔より長く空けて出力する、ことを特徴とする。

本発明の第一実施形態の一例に係る、画像読取装置１の概略構成を示すブロック図。本発明の第一実施形態の一例に係る、基準クロックと駆動クロックの波形パターン１とその出力後の波形を説明する図。本発明の第一実施形態の一例に係る、基準クロックと駆動クロックの波形パターン２とその出力後の波形を説明する図。本発明の第一実施形態の一例に係る、基準クロックと駆動クロックの波形パターン３とその出力後の波形を説明する図。本発明の第一実施形態の一例に係る、基準クロックと駆動クロックの波形パターン４とその出力後の波形を説明する図。従来の一例に係る、基準クロックと駆動クロックの波形パターンとその出力後の波形を説明する図。

以下、本発明の第一実施形態の一例について図面を参照して説明する。

図１は、本発明の第一実施形態の一例に係る、画像読取装置１の概略構成を示すブロック図である。

画像読取装置１は、例えば、筐体の上面に原稿台（不図示）を備えた、いわゆるフラットベッド型画像読取装置である。画像読取装置１は、センサー制御基板３０が搭載されたキャリッジ（不図示）を移動させながら、ラインセンサー３１０により透明板の原稿台に載置された原稿の画像を読み取る。画像読取装置１は、スキャナーに限られず、スキャン機能を有するファクシミリ、コピー機、複合機等であってもよい。

画像読取装置１は、メイン制御基板１０と、ＦＦＣ（Flexible Flat Cable）２０と、センサー制御基板３０とを有する。メイン制御基板１０とセンサー制御基板３０は、ＦＦＣ２０により接続されている。

センサー制御基板３０は、トリガー検出部３００およびラインセンサー３１０を備える。なお、本実施形態では、トリガー検出部３００およびセンサー制御基板３０はラインセンサー３１０と一体となっているが、別体となっていてもよい。

なお、キャリッジ（不図示）は、センサー制御基板３０に加え、ＬＥＤなどの光源ランプを備える。また、キャリッジは、原稿台の盤面に対し平行なガイド用のシャフト等にスライド自在に取り付けられており、モーターにより回転するベルトにより副走査方向（もしくはその逆方向）に牽引される。

トリガー検出部３００は、メイン制御基板１０から出力される基準クロック（ＭＣＫ）とトリガー信号（ＴＲ）を、ＦＦＣ２０を介して受信する。

また、トリガー検出部３００は、基準クロックに基づいて、例えば、基準クロック毎に、トリガー信号の信号状態（Ｌ又はＨ）をラッチし、所定の信号状態の順序パターン（例えば、Ｌ、Ｈ、Ｌ）を検出した場合に、トリガー信号を検出する。また、トリガー検出部３００は、基準クロックをラインセンサー３１０に出力するとともに、トリガー信号を検出したタイミングで、ラインセンサー３１０のライン単位の制御を駆動するクロックを出力する。

なお、トリガー検出部３００は、例えば、ハードウェア回路により構成される。また、本実施形態では、トリガー検出部３００は、ラインセンサー３１０と別体となっているが、一体となっていてもよい。

ラインセンサー３１０は、例えば、主走査方向に並んだ複数のセンサーチップからなる。各センサーチップは、例えば、通常のＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーと同様の構成を備えている。

ラインセンサー３１０は、例えば、原稿に反射した光の受光量に応じて蓄積した１ライン分の電荷を、トリガー検出部３００から入力された駆動クロックのタイミングで、ＦＦＣ２００を介してメイン制御基板１０に出力する。各画素の電荷は、トリガー検出部３００から入力された基準クロックに同期した電気信号（アナログ出力信号）として送る。

メイン制御基板１０は、画像読取装置１の全体を制御し、原稿の画像データを読み取るための種々の処理を行う。そのため、メイン制御基板１０は、ＳｏＣ（System on Chip）１００と、ＡＦＥ（Analog Front End）１４０とを備える。

ＳｏＣ１００は、ＡＦＥ１４０から出力される画素データ（デジタル信号）を順次受信し、各種画像処理（例えば、シェーディング補正など）を施し、所定の大きさ（たとえば、１ページ）の原稿の画像データを生成する。なお、ＳｏＣ１１０は、キャリッジの光源ランプの発光、キャリッジを移動するためのモーター等の制御も行う。

また、ＳｏＣ１００は、信号出力部１１０と、波形設定部１２０と、波形パターン記憶部１３０とを有する。

信号出力部１１０は、波形設定部１２０により設定された波形パターンで、基準クロック及びトリガー信号を、ＦＦＣ２０を介してセンサー制御基板３０のトリガー検出部３００に出力する。

出力する波形パターンの詳細については後述するが、信号出力部１１０は、トリガー検出部３００によりトリガー信号の信号状態が検出されるタイミングのうち、信号状態が不定となり得る所定のタイミングの前後の基準クロックの出力間隔を所定間隔（所定期間）ｔより長く空けて出力する。なお、信号状態が不定となり得る所定のタイミングは、例えば、画像処理装置の製造工程において決定される。

波形設定部１２０は、波形パターン記憶部１３０に予め記憶された一以上の波形パターンの中から、いずれか一つを選択し、信号出力部１１０に出力させる波形パターンとして設定する。設定する波形パターンの詳細については、後述する。

波形パターン記憶部１３０は、信号出力部１１０に出力される波形パターンを一以上記憶する。波形パターン記憶部１３０には、例えば、画像読取装置１の製造工程で決定された波形パターンが記録される。記憶する波形パターンの詳細については、後述する。

上記のＳｏＣ１００は、例えば、主制御装置であるＣＰＵと、プログラム等が記録されたＲＯＭと、メインメモリーとしてデータ等を一時的に格納するＲＡＭと、ホスト等との入出力を制御するインターフェイスと、所定の画像処理を行う回路と、各構成要素間の通信経路となるバスとを備えた、ＡＳＩＣ（Application Specific Integrated Circuit）で構成することができる。

なお、信号出力部１１０は、例えば、クロックを発生、出力するための専用回路で実現することができる。波形設定部１２０は、例えば、ＣＰＵが所定のプログラムを実行することにより実現することができる。波形パターン記憶部１３０は、例えば、ＲＯＭにより実現することができる。

ＡＦＥ１４０は、ラインセンサー３１０から出力された出力信号（アナログ信号）を、デジタル信号に変換して、ＳｏＣ１００に出力する。ＡＦＥ１２０は、例えば、ＣＤＳ回路、ゲイン回路、Ａ／Ｄ変換回路などを有する。ＡＦＥ１４０は、ＳｏＣ１００から供給されるＣＤＳ信号に基づいて、ラインセンサー３１０の基準クロックに同期したアナログ出力信号について、ＣＤＳ回路によるサンプリングを行い、デジタル信号としてＳｏＣ１００に出力する。

本実施形態の一例に係る画像読取装置１は、以上のように構成される。ただし、この構成は、本願発明の特徴を説明するにあたって主要構成を説明したのであって、上記の構成に限られない。また、一般的な画像読取装置が備える他の構成を排除するものではない。

また、上記した各構成要素は、画像読取装置１の構成を理解容易にするために、主な処理内容に応じて分類したものである。構成要素の分類の仕方や名称によって、本願発明が制限されることはない。画像読取装置１の構成は、処理内容に応じて、さらに多くの構成要素に分類することもできる。また、１つの構成要素がさらに多くの処理を実行するように分類することもできる。また、各構成要素の処理は、１つのハードウェアで実行されてもよいし、複数のハードウェアで実行されてもよい。

次に、上記の画像読取装置１により出力される制御信号の波形パターンについて説明する。

なお、以下では、トリガー検出部３００は、基準クロック（ＭＣＫ）の各クロックの立ち上がりのタイミングで、トリガー信号（ＴＲ）の信号状態（Ｌ（ロウ）、Ｈ（ハイ））をラッチし、所定の信号状態の順序パターンＬＨＬを検出した場合に、ＴＲ信号を検出するものとする。また、以下では、基準クロックは、ＭＣＫ信号と対応し、駆動クロックは、ＴＲ信号と対応する。

図２は、本発明の第一実施形態の一例に係る、基準クロックと駆動クロックの波形パターン１とその出力後の波形を説明する図である。もちろん、図中の各クロックの周期、間隔、波形などは、一例であり、これに限定されるものではない。

信号出力部１１０は、図２（Ａ）に示す波形パターン１を出力するように、波形設定部１２０により設定される。すなわち、波形パターン記憶部１３０には、波形パターン１が記憶されており、この波形パターン１を波形設定部１２０が信号出力部１１０に設定する。設定のタイミングは、例えば、画像処理装置１の電源がオンされた場合である。

信号出力部１１０は、所定間隔ｔで、ＭＣＫ０〜３を出力し、ＭＣＫ３から所定間隔ｔ後の１クロック（ＴＲ信号のＨ状態の直後の信号状態をラッチするためのクロック）を停止し、その後、ＭＣＫ４〜７を出力する。すなわち、ＭＣＫ３から２ｔ経過後に、ＭＣＫ４を出力する。

ＭＣＫ２は、ＴＲ信号のＨ状態の前の信号状態Ｌをラッチするためのクロックである。ＭＣＫ３は、ＴＲ信号のＨ状態をラッチするためのクロックである。ＭＣＫ４は、ＴＲ信号のＨ状態の後の信号状態Ｌをラッチするためのクロックである。

上述の波形パターン１は、トリガー検出部３００に入力される際には、例えば、図２（Ｂ）のような波形に変化する。ＴＲ信号の信号状態は、ＭＣＫ３の直後（１クロック停止されているタイミング）では、不定となっている。しかし、ＴＲの信号状態は、ＭＣＫ４の立ち上がりのタイミングでラッチされるため、Ｌ状態を検出することができる。

上記の波形パターン１が信号出力部１１０により出力されることにより、トリガー検出部３００は、トリガー信号を不定の状態でラッチする可能性が低下し、所定の信号状態の順序パターンＬＨＬを精度よく認識することができる。また、想定されるタイミング（波形パターン１と同じタイミング）からずれることなくＴＲを検出することができる。

一般的に、クロックの立ち下がりの角度は緩やかになり易く、信号状態が不定となり易い。従って、波形パターン１のように、ＴＲ信号の立ち下がりのタイミングのＭＣＫを停止して、その後ＭＣＫを出力することで、ＴＲの信号状態Ｌを精度よくラッチすることができる。

もちろん、波形パターン１は、上記に限られない。例えば、波形パターン１において、ＭＣＫ３から所定間隔ｔ後の２クロック以上を停止するようにしてもよい。すなわち、ＭＣＫ３から３ｔ以上経過後に、ＭＣＫ４を出力するようにしてもよい。

また、図３〜５のような波形パターンを出力するようにしてもよい。

図３は、本発明の第一実施形態の一例に係る、基準クロックと駆動クロックの波形パターン２とその出力後の波形を説明する図である。もちろん、図中の各クロックの周期、間隔、波形などは、一例であり、これに限定されるものではない。

信号出力部１１０は、図３（Ａ）に示す波形パターン２を出力するように、波形設定部１２０により設定される。すなわち、波形パターン記憶部１３０には、波形パターン２が記憶されており、この波形パターン２を波形設定部１２０が信号出力部１１０に設定する。設定のタイミングは、例えば、画像処理装置１の電源がオンされた場合である。

なお、図３（Ａ）に示すように、波形パターン２は、上述の波形パターン１と異なり、ＴＲの出力時間が長く設定されている。すなわち、信号出力部１１０は、ＭＣＫ１から所定間隔ｔが経過してからＴＲを出力する。

信号出力部１１０は、所定間隔ｔで、ＭＣＫ０〜１を出力し、ＭＣＫ１から所定間隔ｔ後の１クロック（ＴＲ信号のＨ状態の直前の信号状態をラッチするためのクロック）を停止し、その後、ＭＣＫ２を出力する。すなわち、ＭＣＫ１から２ｔ経過後に、ＭＣＫ２を出力する。また、信号出力部１１０は、ＭＣＫ２から所定間隔ｔ後の１クロック（ＴＲ信号のＨ状態の直後の信号状態をラッチするためのクロック）を停止し、その後、ＭＣＫ３〜６を出力する。すなわち、ＭＣＫ２から２ｔ経過後に、ＭＣＫ３を出力する。

ＭＣＫ１は、ＴＲ信号のＨ状態の前の信号状態Ｌをラッチするためのクロックである。ＭＣＫ２は、ＴＲ信号のＨ状態をラッチするためのクロックである。ＭＣＫ３は、ＴＲ信号のＨ状態の後の信号状態Ｌをラッチするためのクロックである。

上述の波形パターン２は、トリガー検出部３００に入力される際には、例えば、図３（Ｂ）のような波形に変化する。ＴＲ信号の信号状態は、ＭＣＫ２の直前（１クロック停止されているタイミング）と、ＭＣＫ２の直後（１クロック停止されているタイミング）では、不定となっている。しかし、ＴＲの信号状態は、ＭＣＫ１とＭＣＫ３の立ち上がりのタイミングでラッチされるため、Ｌ状態を検出することができる。

上記の波形パターン２が信号出力部１１０により出力されることにより、トリガー検出部３００は、トリガー信号を不定の状態でラッチする可能性が低下し、所定の信号状態の順序パターンＬＨＬを精度よく認識することができる。また、想定されるタイミング（波形パターン２と同じタイミング）からずれることなくＴＲを検出することができる。なお、波形パターン２では、ＴＲ信号の立ち上がりの角度が緩やかになり、信号状態が不定となった場合でも、ＴＲの信号状態Ｌを精度よくラッチすることができる。

もちろん、波形パターン２は、上記に限られない。例えば、波形パターン２において、ＭＣＫ２の前の２クロック以上を停止するようにしてもよい。また、ＭＣＫ２の後の２クロック以上を停止するようにしてもよい。

図４は、本発明の第一実施形態の一例に係る、基準クロックと駆動クロックの波形パターン３とその出力後の波形を説明する図である。もちろん、図中の各クロックの周期、間隔、波形などは、一例であり、これに限定されるものではない。

図４（Ａ）に示すように、波形パターン３は、上述の波形パターン１、２と異なり、所定のＭＣＫが停止されるのではなく、所定のＭＣＫの出力時間が長く設定されている。すなわち、信号出力部１１０は、所定間隔ｔで、ＭＣＫ０〜３を出力する。ここで、ＭＣＫ３については、２クロック分の時間出力する。ＭＣＫ３から２ｔ経過後、ＭＣＫ４〜７を出力する。

上述の波形パターン３は、トリガー検出部３００に入力される際には、例えば、図４（Ｂ）のような波形に変化する。ＴＲ信号の信号状態は、ＭＣＫ３の立ち上がりでは、Ｈ状態となっているが、ＭＣＫ３の立ち上がり終了後から、ＭＣＫ４の立ち上がり開始までの間では、不定の期間がある。しかし、ＴＲの信号状態は、ＭＣＫ４の立ち上がりのタイミングでラッチされるため、Ｌ状態を検出することができる。

上記の波形パターン３が信号出力部１１０により出力されても、トリガー検出部３００は、トリガー信号を不定の状態でラッチする可能性が低下し、所定の信号状態の順序パターンＬＨＬを精度よく認識することができる。また、想定されるタイミング（波形パターン３と同じタイミング）からずれることなくＴＲを検出することができる。

もちろん、波形パターン３は、上記に限られない。例えば、波形パターン３において、ＭＣＫ３を３クロック以上の長さとしてもよい。また、ＭＣＫ３の直前の複数クロック（例えば、ＭＣＫ１とＭＣＫ２）を１つのクロックとしてもよい。

図５は、本発明の第一実施形態の一例に係る、基準クロックと駆動クロックの波形パターン４とその出力後の波形を説明する図である。もちろん、図中の各クロックの周期、間隔、波形などは、一例であり、これに限定されるものではない。

なお、図５（Ａ）に示すように、波形パターン４は、上述の波形パターン３と異なり、ＴＲの出力時間が長く設定されている。すなわち、信号出力部１１０は、ＭＣＫ１から所定間隔ｔが経過してからＴＲを出力する。

図５（Ａ）に示すように、波形パターン４は、上述の波形パターン３と一部が異なる。すなわち、信号出力部１１０は、所定間隔ｔで、ＭＣＫ０〜１を出力する。ここで、ＭＣＫ１については、２クロック分の時間出力する。ＭＣＫ１から２ｔ経過後、ＭＣＫ２を出力する。ＭＣＫ２についても、２クロック分の時間出力する。ＭＣＫ２から２ｔ経過後、ＭＣＫ３〜６を出力する。

上述の波形パターン４は、トリガー検出部３００に入力される際には、例えば、図５（Ｂ）のような波形に変化する。ＴＲ信号の信号状態は、ＭＣＫ１の立ち上がりでは、Ｌ状態となっているが、ＭＣＫ１の立ち上がり終了後から、ＭＣＫ２の立ち上がり開始までの間では、不定の期間がある。しかし、ＴＲの信号状態は、ＭＣＫ１の立ち上がりのタイミングでラッチされるため、Ｌ状態を検出することができる。また、ＴＲ信号の信号状態は、ＭＣＫ２の立ち上がりでは、Ｈ状態となっているが、ＭＣＫ２の立ち上がり終了後から、ＭＣＫ３の立ち上がり開始までの間では、不定の期間がある。しかし、ＴＲの信号状態は、ＭＣＫ３の立ち上がりのタイミングでラッチされるため、Ｌ状態を検出することができる。

上記の波形パターン４が信号出力部１１０により出力されても、トリガー検出部３００は、トリガー信号を不定の状態でラッチする可能性が低下し、所定の信号状態の順序パターンＬＨＬを精度よく認識することができる。また、想定されるタイミング（波形パターン４と同じタイミング）からずれることなくＴＲを検出することができる。

もちろん、波形パターン４は、上記に限られない。例えば、波形パターン４において、ＭＣＫ１を３クロック以上の長さとしてもよい。また、ＭＣＫ２を３クロック以上の長さとしてもよい。

以上、本発明の第一実施形態について説明した。本実施形態によれば、より簡単な方法で、画像処理装置における精度のよい信号検出を行うことができる。

すなわち、本実施形態では、基準クロックの間隔を広める（クロックを停止する）ことで、駆動クロックの信号状態をラッチするタイミングを前又は後にずらし、駆動クロックの信号状態の検出の精度を上げている。このような構成により、信号状態の検出の精度を上げるために波形（１クロックごとの波形）を調整する作業が少なくなる又は必要なくなり、製造コストを低減することができる。また、フィルタリング回路の追加などの回路の複雑化も招かないため、製造コストを低減することができる。

また、一般的に、画像処理装置などの電子機器では、ＥＭＩ（電磁波妨害）を発生させないように設計、調整をすることが求められる。ここで、通常は、ＥＭＩを低減した波形（１クロックごとの波形）は、滑らかになり易い。これに対して、信号検出の精度を上げるためには、波形（１クロックごとの波形）は滑らかでない方が好ましい。従って、ＥＭＩ対策及び信号検出精度の両方を満たす波形のチューニングには、製造コストを要する。

しかし、本願発明によれば、ＥＭＩ対策を施した波形パターンであっても、クロックの間隔を広める（クロックを停止する）ことで信号検出の精度を上げることができるため、チューニングの作業負担が低減される。

なお、上記の本発明の実施形態は、本発明の要旨と範囲を例示することを意図し、限定するものではない。多くの代替物、修正および変形例が当業者にとって明らかである。

例えば、基準クロックを停止する期間は、クロック単位ではなく、クロック単位よりも小さな時間単位で調整してもよい。

また、例えば、上記の実施形態は、基準クロックの立ち上がりで信号状態をラッチするシステムに限らず、基準クロックの立ち下がりで信号状態をラッチするシステムにも適用できる。

また、上記の実施形態では、検出対象の信号状態の順序パターンが「Ｌ、Ｈ、Ｌ」である場合を例に挙げているが、もちろん、他のパターンにも適用できる。例えば、パターン「Ｌ、Ｈ」である。また、例えば、パターン「Ｌ、所定の複数のＨ、Ｌ」にも適用できる。このパターンでは、例えば、Ｈ状態を検出するための基準クロックとその後のＬ状態を検出するための基準クロックの間隔を広めればよい。なお、このパターンでは、例えば、ラインセンサーは、Ｌの後に検出されるＨの数に応じて解像度等の動作モードを変更する制御を行う。

なお、上記の実施形態、各種修正、変形例は、適宜組み合わせてもよい。

１：画像読取装置、１０：メイン制御基板、２０：ＦＦＣ、３０：センサー制御基板、１００：ＳｏＣ、１１０：信号出力部、１２０：波形設定部、１３０：波形パターン記憶部、１４０：ＡＦＥ、３００：トリガー検出部、３１０：ラインセンサー

Claims

ラインセンサーを備える画像読取装置であって、
基準クロックを所定間隔で出力する基準クロック出力手段と、
ライン毎の制御タイミングを示す駆動クロックを出力する駆動クロック出力手段と、
前記基準クロック毎に、前記駆動クロックの信号状態を検出し、所定の信号状態の順序を検出した場合に、前記ラインセンサーにラインの制御タイミングを示す信号を出力する検出手段と、を備え、
前記基準クロック出力手段は、前記検出手段が前記駆動クロックの信号状態を検出する動作時において、前記駆動クロックの信号状態が検出されるタイミングのうち、信号状態が不定となり得る所定のタイミングの前後の基準クロックの出力間隔を前記所定間隔より長く空けて出力する、
ことを特徴とする画像読取装置。
請求項１に記載の画像読取装置であって、
前記基準クロック出力手段は、前記駆動クロックの信号状態が不定となり得る所定のタイミングに対応する基準クロックを停止することにより、前記出力間隔を前記所定間隔より長く空ける、
ことを特徴とする画像読取装置。
請求項１に記載の画像読取装置であって、
前記基準クロック出力手段は、前記駆動クロックの信号状態が不定となり得る所定のタイミングに対応する基準クロックの直前の基準クロックを、前記所定間隔よりも長い期間出力することにより、前記出力間隔を前記所定間隔より長く空ける、
ことを特徴とする画像読取装置。
請求項１〜３いずれか一項に記載の画像読取装置であって、
前記所定の信号状態の順序は、ロウ、ハイ、ロウであり、
前記駆動クロックの信号状態が不定となり得る所定のタイミングは、ハイ状態の後の少なくとも一以上のタイミングである、
ことを特徴とする画像読取装置。
請求項４に記載の画像読取装置であって、
前記駆動クロックの信号状態が不定となり得る所定のタイミングは、さらに、ハイ状態の前の少なくとも一以上のタイミングである、
ことを特徴とする画像読取装置。
請求項１に記載の画像読取装置であって、
前記基準クロック出力手段は、前記駆動クロックの信号状態が不定となり得る所定のタイミングの前後の基準クロックの出力間隔を前記所定間隔より長く空けて出力するとともに、１つの前記駆動クロックに対し、少なくとも２以上の基準クロックを出力する、
ことを特徴とする画像読取装置。
ラインセンサーを備える画像読取装置であって、
基準クロックを所定間隔で出力する基準クロック出力手段と、
ライン毎の制御タイミングを示す駆動クロックを出力する駆動クロック出力手段と、
前記基準クロック毎に、前記駆動クロックの信号状態を検出し、所定の信号状態の順序を検出した場合に、前記ラインセンサーにラインの制御タイミングを示す信号を出力する検出手段と、を備え、
前記基準クロック出力手段は、前記検出手段が前記駆動クロックの信号状態を検出する動作時において、前記駆動クロックの信号状態が検出されるタイミングのうち、信号状態が不定となり得る所定のタイミングに対応する基準クロックを停止する、
ことを特徴とする画像読取装置。
ラインセンサーを備える画像読取装置であって、
基準クロックを所定間隔で出力する基準クロック出力手段と、
ライン毎の制御タイミングを示す駆動クロックを出力する駆動クロック出力手段と、
前記基準クロック毎に、前記駆動クロックの信号状態を検出し、所定の信号状態の順序を検出した場合に、前記ラインセンサーにラインの制御タイミングを示す信号を出力する検出手段と、を備え、
前記基準クロック出力手段は、前記検出手段が前記駆動クロックの信号状態を検出する動作時において、前記駆動クロックの信号状態が検出されるタイミングのうち、信号状態が不定となり得る所定のタイミングに対応する基準クロックの直前の基準クロックを、前記所定間隔よりも長い期間出力する、
ことを特徴とする画像読取装置。
ラインセンサーを備える画像読取装置における画像読取制御方法であって、
基準クロックを所定間隔で出力する基準クロック出力ステップと、
ライン毎の制御タイミングを示す駆動クロックを出力する駆動クロック出力ステップと、
前記基準クロック毎に、前記駆動クロックの信号状態を検出し、所定の信号状態の順序を検出した場合に、前記ラインセンサーにラインの制御タイミングを示す信号を出力する検出ステップと、を含み、
前記基準クロック出力ステップでは、前記検出ステップが前記駆動クロックの信号状態を検出する動作時において、前記駆動クロックの信号状態が検出されるタイミングのうち、信号状態が不定となり得る所定のタイミングの前後の基準クロックの出力間隔を前記所定間隔より長く空けて出力する、
ことを特徴とする画像読取制御方法。