JP2019153826A - 画像読取装置 - Google Patents

Abstract

【課題】原稿の両面読み取りに関する処理を高速化する。【解決手段】画像読取装置は、原稿の第１面を読み取る第１センサーと、前記第１センサーからの出力に対して画像処理を行う第１制御回路と、前記原稿の前記第１面の逆側の面である第２面を読み取る第２センサーと、前記第１制御回路とは別の回路であって前記第２センサーからの出力に対して画像処理を行う第２制御回路と、を備え、前記第１制御回路は、第１クロック信号を生成可能な第１クロック回路を備え、前記第２制御回路は、第２クロック信号を生成可能な第２クロック回路を備え、前記第１クロック信号を前記第１制御回路から前記第２制御回路へ送信するクロック信号線を更に備え、前記第１制御回路は、前記第１クロック信号に同期して前記第１センサーによる読み取りを制御し、前記第２制御回路は、前記第１制御回路から送信された第１クロック信号に同期して前記第２センサーによる読み取りを制御する。【選択図】図１

Description

本発明は、画像読取装置に関する。

原稿の両面を読み取る画像処理装置であって、表面用スキャナーおよび裏面用スキャナーから送られる表面画像データと裏面画像データについての格納や転送を一つの両面読み取り制御部で処理する画像処理装置が開示されている（特許文献１参照）。

特開２０１１‐１７６５１５号公報

原稿の両面読み取りを行う装置においては、処理の更なる高速化のための工夫が求められていた。

画像読取装置は、原稿の第１面を読み取る第１センサーと、前記第１センサーからの出力に対して画像処理を行う第１制御回路と、前記原稿の前記第１面の逆側の面である第２面を読み取る第２センサーと、前記第１制御回路とは別の回路であって前記第２センサーからの出力に対して画像処理を行う第２制御回路と、を備え、前記第１制御回路は、第１クロック信号を生成可能な第１クロック回路を備え、前記第２制御回路は、第２クロック信号を生成可能な第２クロック回路を備え、前記第１クロック信号を前記第１制御回路から前記第２制御回路へ送信するクロック信号線を更に備え、前記第１制御回路は、前記第１クロック信号に同期して前記第１センサーによる読み取りを制御し、前記第２制御回路は、前記第１制御回路から送信された第１クロック信号に同期して前記第２センサーによる読み取りを制御する。

画像読取装置は、原稿の第１面を照射する第１光源と、前記第１面を読み取る第１センサーと、前記第１光源の点灯と消灯とを制御する第１制御回路と、前記原稿の前記第１面の逆側の面である第２面を照射する第２光源と、前記第２面を読み取る第２センサーと、前記第１制御回路とは別の回路であって前記第２光源の点灯と消灯とを制御する第２制御回路と、を備え、前記第１制御回路は、第１クロック信号を生成可能な第１クロック回路を備え、前記第２制御回路は、第２クロック信号を生成可能な第２クロック回路を備え、前記第１クロック信号を前記第１制御回路から前記第２制御回路へ送信するクロック信号線を更に備え、前記第１制御回路は、前記第１クロック信号に同期して前記第１光源を制御し、前記第２制御回路は、前記第１制御回路から送信された第１クロック信号に同期して前記第２光源を制御する。

第１実施形態にかかる画像読取装置の構成を簡易的に示す図。 第１実施形態にかかる第１制御回路および第２制御回路がそれぞれ発生させる信号の関係を示すタイミングチャート。 第２実施形態にかかる画像読取装置の構成を簡易的に示す図。 第２実施形態において第１制御回路および第２制御回路がそれぞれ発生させる信号の関係の一例を示すタイミングチャート。 第２実施形態において第１制御回路および第２制御回路がそれぞれ発生させる信号の関係の他の例を示すタイミングチャート。 搬送部や搬送経路を含む画像読取装置の構成を簡易的に示す図。

以下、各図を参照しながら本発明の実施形態を説明する。各図は、本実施形態を説明するための例示に過ぎない。また、各図は例示であるため、互いに整合していないこともある。

１．第１実施形態：
図１は、本実施形態にかかる画像読取装置１の構成の一部分を簡易的に示している。
また、図６は、後述の搬送部や搬送経路を含む画像読取装置１の構成を簡易的に示している。図６は、第１実施形態および後述の第２実施形態に共通の構成である。画像読取装置１は、原稿の両面を同時に読み取り可能な装置である。原稿の両面を同時に読み取るとは、原稿の一方の面を読み取る期間と原稿の他方の面を読み取る期間とが一致している場合だけでなく、原稿の一方の面を読み取る期間と原稿の他方の面を読み取る期間との一部が重なる場合を含む意味である。原稿の一方の面を第１面とも呼び、原稿の他方の面を第２面とも呼ぶ。

画像読取装置１は、搬送部３０を備える。搬送部３０は、図６に示すように原稿７０を所定の搬送方向ＦＤに沿って搬送するための機構である。搬送部３０は、例えば、原稿を搬送するためのローラー３２やベルト、ローラー３２やベルトを回転させるためのモーター３１等を適宜含んでいる。搬送部３０によって搬送中の原稿が静止している第１センサー１５および第２センサー２５によって読み取られる。従って、画像読取装置１は、シートフィードスキャナーに該当する。

画像読取装置１は、原稿の第１面を読み取るための第１センサー１５と、原稿の第１面を照射する第１光源１７とを備える。第１センサー１５は、例えば、複数の撮像素子が搬送方向ＦＤと直交する方向に並んだラインセンサーである。本明細書において、直交とは、厳密な直交だけでなく、実際の部品取り付け精度等に起因して生じる程度の誤差を含む意味である。第１センサー１５は、第１光源１７が照射する原稿の第１面からの反射光を受光して光電変換した信号を出力する。第１センサー１５は、各撮像素子による一度の読み取り動作で、原稿の第１面上の搬送方向と直交する一ラインを読み取る。

画像読取装置１は、原稿の第２面を読み取るための第２センサー２５と、原稿の第２面を照射する第２光源２７とを備える。第２センサー２５は、第１センサー１５と同様の構成であり、例えばラインセンサーである。第１センサー１５と第２センサー２５とは、搬送方向ＦＤに沿って搬送される原稿が通過する搬送経路６０を挟んで相対する位置に設けられている。第２センサー２５は、第２光源２７が照射する原稿の第２面からの反射光を受光して光電変換した信号を出力する。第２センサー２５は、各撮像素子による一度の読み取り動作で、原稿の第２面上の搬送方向と直交する一ラインを読み取る。第１光源１７および第２光源２７は、それぞれ、例えばＬＥＤである。

画像読取装置１は、第１センサー１５による読み取りと、第１光源１７の点灯、消灯とを制御する第１制御回路１０を備える。第１制御回路１０は、ＣＰＵや、ＲＯＭや、ＲＡＭを有する一つ以上のＩＣや、その他の各種回路素子を含んで構成された電子回路である。第１制御回路１０は、ＳｏＣ（System on Chip）化された半導体チップであってもよい。第１制御回路１０では、第１制御回路１０を構成するハードウェアが、あるいはハードウェアがプログラムと協働することにより、第１クロック生成部１１、第１管理部１２、第１画像処理部１３、搬送制御部１８といった各機能を実現する。

第１クロック生成部１１は、クロック信号を生成可能な第１クロック回路に該当する。第１クロック生成部１１が生成するクロック信号を、第１クロック信号とも呼ぶ。ただし、第１クロック生成部１１が生成するクロック信号そのものだけでなく、第１クロック生成部１１が生成するクロック信号に基づいて派生したクロック信号も第１クロック信号の概念に含める。第１管理部１２は、第１アナログフロントエンド（ＡＦＥ）１４を介して第１センサー１５と接続している。第１ＡＦＥ１４は、第１センサー１５とデジタル回路としての第１制御回路１０とを結ぶアナログ回路であり、アンプ、各種フィルター、アナログ／デジタルコンバーター等を含む。また、第１管理部１２は、第１光源駆動回路１６を介して第１光源１７と接続している。第１光源駆動回路１６は、第１制御回路１０からの信号に応じて第１光源１７を駆動させるための回路である。

第１画像処理部１３は、第１センサー１５から出力される読取結果としての信号を、第１ＡＦＥ１４を介して入力する。第１画像処理部１３は、第１センサー１５から出力された信号に対する補正処理（例えば、シェーディング補正）や、メモリーへの保存処理や、変換処理や、第１制御回路１０外の制御回路８０（図６参照）への転送処理等の、各種画像処理を実行する。搬送制御部１８は、搬送部３０を構成するモーター３１等の駆動を制御することにより、搬送部３０に原稿の搬送を実現させる。

画像読取装置１は、第２センサー２５による読み取りと、第２光源２７の点灯、消灯とを制御する第２制御回路２０を備える。第２制御回路２０は、ＣＰＵや、ＲＯＭや、ＲＡＭを有する一つ以上のＩＣや、その他の各種回路素子を含んで構成されており、第１制御回路１０とは別の電子回路である。第１制御回路１０と同様に、第２制御回路２０はＳｏＣ化された半導体チップであってもよい。第２制御回路２０では、第２制御回路２０を構成するハードウェアが、あるいはハードウェアがプログラムと協働することにより、第２クロック生成部２１、第２管理部２２、第２画像処理部２３といった各機能を実現する。望ましくは、第１制御回路１０と第２制御回路２０とは、同型のＳｏＣチップとする。これによって製造コストを低下させることができる。

第２クロック生成部２１は、クロック信号を生成可能な第２クロック回路に該当する。第２クロック生成部２１が生成するクロック信号を、第２クロック信号とも呼ぶ。ただし本実施形態では、第２クロック生成部２１は、第２クロック信号を生成する必要はない。

第２管理部２２は、第２ＡＦＥ２４を介して第２センサー２５と接続している。第２ＡＦＥ２４についての説明は、第１ＡＦＥ１４についての前記説明を準用する。また、第２管理部２２は、第２光源駆動回路２６を介して第２光源２７と接続している。第２光源駆動回路２６は、第２制御回路２０からの信号に応じて第２光源２７を駆動させるための回路である。第２画像処理部２３は、第２センサー２５から出力される読取結果としての信号を、第２ＡＦＥ２４を介して入力する。第１画像処理部１３と同様に、第２画像処理部２３は、第２センサー２５から出力された信号に対する各種画像処理を実行する。

図１の例では、第１ＡＦＥ１４および第１光源駆動回路１６を、第１制御回路１０の外部の構成として図示し、同様に、第２ＡＦＥ２４および第２光源駆動回路２６を、第２制御回路２０の外部の構成として図示している。しかし、第１制御回路１０は、第１ＡＦＥ１４や第１光源駆動回路１６を含む構成であってもよいし、同様に、第２制御回路２０は、第２ＡＦＥ２４や第２光源駆動回路２６を含む構成であってもよい。図６では、第１ＡＦＥ１４や第１光源駆動回路１６は、第１制御回路１０に含まれており、同様に、第２ＡＦＥ２４や第２光源駆動回路２６は、第２制御回路２０に含まれているとする。

画像読取装置１は、スキャナーとして一般的な構成を適宜含む。図１では示していないが、画像読取装置１は、原稿の第１面、第２面それぞれからの反射光を第１センサー１５、第２センサー２５へ導くための光学系を当然有する。また、画像読取装置１は、ユーザーによる操作を受け付けるための操作受付部や、ユーザーに対して各種情報を視認可能に提示するための表示部等を備えるとしてもよい。また、画像読取装置１は、スキャナーとしての機能に加え、印刷機能やファクシミリ通信機能等の複数の機能を兼ね備えた複合機であってもよい。図６に示した制御回路８０は、このような印刷機能やファクシミリ通信機能等を司る制御回路であってもよい。

図２は、第１制御回路１０および第２制御回路２０がそれぞれ発生させる信号の関係を示すタイミングチャートである。
クロック信号ＣＫ‐１は、第１制御回路１０の第１クロック生成部１１が生成して第１管理部１２の端子１２ｄに向けて出力するパルス信号である。第１クロック生成部１１は、搬送部３０が搬送する原稿の先端が、搬送経路６０における所定位置を通過したことを契機として、クロック信号ＣＫ‐１の生成および出力を開始する。具体的には、搬送部３０は、搬送経路６０における第１センサー１５および第２センサー２５が配設された位置よりも搬送方向上流側の所定位置に、原稿を検知する原稿検知センサー３３を備えている。搬送制御部１８は、原稿検知センサー３３からの出力の変化により、搬送部３０が搬送している原稿の先端が前記所定位置を通過したことを把握し、原稿の先端が前記所定位置を通過したことを第１クロック生成部１１へ通知する。第１クロック生成部１１は、搬送制御部１８からの前記通知に応じて、クロック信号ＣＫ‐１の生成および出力を開始する。パルスの立ち上がりと立ち下がりを定期的に繰り返すクロック信号ＣＫ‐１におけるパルスの立ち上がりの周期は、第１センサー１５によるライン単位の読み取りの周期にほぼ相当する。

端子１２ｄからクロック信号ＣＫ‐１を入力する第１管理部１２は、クロック信号ＣＫ‐１のパルスの立ち上がりを検知し、クロック信号ＣＫ‐１のパルスの立ち上がりのタイミングで、クロック検知信号ＣＫ‐Ｒ１を発生させる。図２では、クロック検知信号ＣＫ‐Ｒ１の発生タイミングを、上向きの矢印で示している。クロック検知信号ＣＫ‐Ｒ１は、クロック信号ＣＫ‐１のパルスの立ち上がりのタイミングを抽出した信号であるため、クロック信号ＣＫ‐１とクロック検知信号ＣＫ‐Ｒ１とは、実質的に同一の信号と解釈してもよい。

第１管理部１２は、クロック検知信号ＣＫ‐Ｒ１の発生を基準にして、センサー制御信号ＳＴ‐１、発光制御信号ＬＴ‐１、クロック信号ＣＫ‐１２を夫々発生させる。センサー制御信号ＳＴ‐１は、ライン単位の読み取りにおけるライン毎の先頭の読み取りタイミングを第１センサー１５へ指示する信号である。ライン毎の先頭の読み取りタイミングとは、ラインセンサーとしての第１センサー１５が備える複数の撮像素子のうちラインセンサーの最も一端側に在る撮像素子に読み取りを開始させるタイミングである。第１管理部１２は、センサー制御信号ＳＴ‐１を、端子１２ａから第１ＡＦＥ１４に向けて出力する。センサー制御信号ＳＴ‐１は、第１ＡＦＥ１４を介して第１センサー１５に通知されるため、第１センサー１５は、ライン毎の先頭の読み取りタイミングを、センサー制御信号ＳＴ‐１のパルスの立ち上がり合わせて、一ライン毎の読み取りを繰り返し実行することができる。

発光制御信号ＬＴ‐１は、第１センサー１５によるライン単位の読み取りに合わせた発光を第１光源１７に実行させるための信号である。第１管理部１２は、発光制御信号ＬＴ‐１を、端子１２ｂから第１光源駆動回路１６に向けて出力する。第１光源１７および第２光源２７がＬＥＤである場合、第１光源１７および第２光源２７はそれぞれ、ＰＷＭ（Pulse Width Modulation）により点灯と消灯との比率が制御されることにより所定の明るさで発光する。発光制御信号ＬＴ‐１は、このように第１光源１７の明るさを調整するためのＰＷＭ信号を含んでいるため、実際には図２に示した形状よりも複雑な形状であるが、図２では発光制御信号ＬＴ‐１を簡易な形状で示している。第１光源駆動回路１６が発光制御信号ＬＴ‐１に従って第１光源１７を駆動させることで、第１センサー１５によるライン単位の読み取りの期間に対応した期間に、第１光源１７が所定の明るさで発光する。

このように第１制御回路１０の第１管理部１２は、第１クロック生成部１１が生成したクロック信号ＣＫ‐１に同期したセンサー制御信号ＳＴ‐１に基づいて第１センサー１５による読み取りを制御し、且つ、クロック信号ＣＫ‐１に同期した発光制御信号ＬＴ‐１に基づいて第１光源１７を制御する。

クロック信号ＣＫ‐１２は、第１制御回路１０から第２制御回路２０へ送信されるクロック信号である。第１管理部１２は、クロック信号ＣＫ‐１２を、端子１２ｃから第２管理部２２に向けて出力する。第１管理部１２の端子１２ｃと第２管理部２２の端子２２ｄとは、クロック信号線４０により接続されている。これにより、第２管理部２２は、第２クロック生成部２１からではなく、第１制御部１０から制御タイミングの基準となるクロック信号ＣＫ‐１２を入力する。なお、図６では、クロック信号線４０の記載を省略している。

端子２２ｄからクロック信号ＣＫ‐１２を入力する第２管理部２２は、クロック信号ＣＫ‐１２のパルスの立ち上がりを検知し、クロック信号ＣＫ‐１２のパルスの立ち上がりのタイミングで、クロック検知信号ＣＫ‐Ｒ２を発生させる。図２では、クロック検知信号ＣＫ‐Ｒ２の発生タイミングを、上向きの矢印で示している。クロック検知信号ＣＫ‐Ｒ２は、クロック信号ＣＫ‐１２のパルスの立ち上がりのタイミングを抽出した信号であるため、クロック信号ＣＫ‐１２とクロック検知信号ＣＫ‐Ｒ２とは実質的に同一の信号と解釈してもよい。また、クロック信号ＣＫ‐１２は、クロック信号線４０を通じて第１管理部１２から第２管理部２２へ送信される分、第２管理部２２に入力された時点で、クロック検知信号ＣＫ‐Ｒ１に対して若干遅延しているが、第１管理部１２によりクロック検知信号ＣＫ‐Ｒ１に同期して生成された信号である。従って、クロック信号線４０を通じて第１管理部１２から第２管理部２２へクロック信号ＣＫ‐１２が送信されたことをもって、第１制御回路１０の第１クロック生成部１１が生成した第１クロック信号（クロック信号ＣＫ‐１）が、第２制御回路２０へ送信されたと言える。

第２管理部２２は、クロック検知信号ＣＫ‐Ｒ２の発生を基準にして、センサー制御信号ＳＴ‐２、発光制御信号ＬＴ‐２を夫々発生させる。センサー制御信号ＳＴ‐２および発光制御信号ＬＴ‐２の説明は、センサー制御信号ＳＴ‐１および発光制御信号ＬＴ‐１の説明を準用する。つまり、センサー制御信号ＳＴ‐２は、ライン単位の読み取りにおけるライン毎の先頭の読み取りタイミングを第２センサー２５へ指示する信号である。第２管理部２２は、センサー制御信号ＳＴ‐２を、端子２２ａから第２ＡＦＥ２４に向けて出力する。センサー制御信号ＳＴ‐２は、第２ＡＦＥ２４を介して第２センサー２５に通知され、第２センサー２５は、ライン毎の先頭の読み取りタイミングを、センサー制御信号ＳＴ‐２のパルスの立ち上がり合わせて、一ライン毎の読み取りを繰り返し実行する。

発光制御信号ＬＴ‐２は、第２センサー２５によるライン単位の読み取りに合わせた発光を第２光源２７に実行させるための信号である。第２管理部２２は、発光制御信号ＬＴ‐２を、端子２２ｂから第２光源駆動回路２６に向けて出力する。第２光源駆動回路２６が発光制御信号ＬＴ‐２に従って第２光源２７を駆動させることで、第２センサー２５によるライン単位の読み取りの期間に対応した期間に、第２光源２７が所定の明るさで発光する。

このように第２制御回路２０の第２管理部２２は、第１制御回路１０の第１クロック生成部１１が生成したクロック信号ＣＫ‐１に同期したセンサー制御信号ＳＴ‐２に基づいて第２センサー２５による読み取りを制御し、且つ、クロック信号ＣＫ‐１に同期した発光制御信号ＬＴ‐２に基づいて第２光源２７を制御する。
図１から理解できるように、第１制御回路１０と第２制御回路２０とは、ほぼ同じハードウェア構成を有しており、第２管理部２２は、第１管理部１２の端子１２ｃに相当する端子２２ｃを有しているが、本実施形態では、第２管理部２２の端子２２ｃは特には使用されない。

第１制御部１０は、クロック信号線４０を通じてクロック信号ＣＫ‐１２を第２制御部２０へ送信する構成に替えて、第１クロック生成部１１が生成したクロック信号ＣＫ‐１そのものを、クロック信号線４０を通じて第２制御部２０へ送信するとしてもよい。その場合、第２制御部２０の第２管理部２２は、クロック信号線４０を通じて入力したクロック信号ＣＫ‐１に基づいて、クロック検知信号ＣＫ‐Ｒ２を発生させる。

このように本実施形態によれば、画像読取装置１は、原稿の第１面を読み取る第１センサー１５と、第１センサー１５からの出力に対して画像処理を行う第１制御回路１０と、原稿の第１面の逆側の面である第２面を読み取る第２センサー２５と、第１制御回路１０とは別の回路であって第２センサー２５からの出力に対して画像処理を行う第２制御回路２０と、を備える。第１制御回路１０は、第１クロック信号を生成可能な第１クロック回路（第１クロック生成部１１）を備え、第２制御回路２０は、第２クロック信号を生成可能な第２クロック回路（第２クロック生成部２１）を備える。さらに、画像読取装置１は、第１クロック信号を第１制御回路１０から第２制御回路２０へ送信するクロック信号線４０を備える。そして、第１制御回路１０は、第１クロック信号に同期して第１センサー１５による読み取りを制御し、第２制御回路２０は、第１制御回路１０から送信された第１クロック信号に同期して第２センサー２５による読み取りを制御する。

また、本実施形態によれば、画像読取装置１は、原稿の第１面を照射する第１光源１７と、第１面を読み取る第１センサー１５と、第１光源１７の点灯と消灯とを制御する第１制御回路１０と、原稿の第１面の逆側の面である第２面を照射する第２光源２７と、第２面を読み取る第２センサー２５と、第１制御回路１０とは別の回路であって第２光源２７の点灯と消灯とを制御する第２制御回路２０と、を備える。第１制御回路１０は、第１クロック信号を生成可能な第１クロック回路（第１クロック生成部１１）を備え、第２制御回路２０は、第２クロック信号を生成可能な第２クロック回路（第２クロック生成部２１）を備える。さらに、画像読取装置１は、第１クロック信号を第１制御回路１０から第２制御回路２０へ送信するクロック信号線４０を備える。そして、第１制御回路１０は、第１クロック信号に同期して第１光源１７を制御し、第２制御回路２０は、第１制御回路１０から送信された第１クロック信号に同期して第２光源２７を制御する。

すなわち、原稿の両面（第１面および第２面）を読み取る画像読取装置において、第１面の読み取りに必要なセンサーや光源や第１面の読取結果に対する画像処理を制御するＳｏＣ等の制御回路（第１制御回路１０）と、第２面の読み取りに必要なセンサーや光源や第２面の読取結果に対する画像処理を制御するＳｏＣ等の制御回路（第２制御回路２０）とを、別々に設けた。これにより、前記文献１のように原稿の両面読み取りを一つの両面読み取り制御部で処理する構成と比較して、原稿の両面読み取りに関する処理を高速化することができる。

また、第１制御回路１０と第２制御回路２０とを別々に設けただけでは、第１制御回路１０と第２制御回路２０とが夫々独自のタイミングで処理を実行し、第１制御回路１０による処理と、第２制御回路２０による処理とが同期しないという課題が残る。このような課題に対して本実施形態では、第１制御回路１０は、自身が有する第１クロック生成部１１が生成した第１クロック信号を基準にして第１センサー１５による読み取りのタイミングや、第１光源１７による発光（点灯、消灯の繰り返しによる発光）のタイミングを制御する。一方、第２制御回路２０は、第１制御回路１０の第１クロック生成部１１が生成した第１クロック信号を基準にして第２センサー２５による読み取りのタイミングや、第２光源２７による発光（点灯、消灯の繰り返しによる発光）のタイミングを制御する。これにより、第１面の照射や読み取りや読取結果に対する画像処理と、第２面の照射や読み取りや読取結果に対する画像処理との高い同期性が確保され、より一層の前記高速化が実現される。

また、本実施形態のように、第１制御回路１０による処理と、第２制御回路２０による処理との同期性が確保されることで、第１面、第２面それぞれに対する読取結果の画質も安定する。仮に、前記同期性が確保されていない場合、第１センサー１５が第１面の一ラインを読み取るために第１光源１７が発光する期間と、第２センサー２５が第２面の一ラインを読み取るために第２光源２７が発光する期間とが互いにずれて発生する。その場合、第１センサー１５が第１面の一ラインを読み取るときの明るさと、第２センサー２５が第２面の一ラインを読み取るときの明るさとがばらつき、第１面、第２面それぞれのライン毎の読取結果の画質（明るさ等）がばらついてしまう。一方、本実施形態によれば、前記同期性が確保されることで、第１センサー１５が第１面の一ラインを読み取るために第１光源１７が発光する期間と、第２センサー２５が第２面の一ラインを読み取るために第２光源２７が発光する期間とがほぼ一致する。そのため、第１センサー１５が第１面の一ラインを読み取るときの明るさ、および、第２センサー２５が第２面の一ラインを読み取るときの明るさはいずれのラインでも同程度となり、第１面、第２面それぞれのライン毎の読取結果の画質が安定する。

２．第２実施形態：
次に、第２実施形態について説明する。第２実施形態は、これまでに説明した実施形態（第１実施形態）を前提としている。
図３は、第２実施形態にかかる画像読取装置１の構成の一部分を簡易的に示している。図３を図１と比較すると、図３の例では、第１制御回路１０は、第１設定制御部１９を含んでおり、第２制御回路２０は、第２設定制御部２９を含んでいる。図３では、紙面の都合上、搬送部３０の記載を省略しているが、第１実施形態と同様に、第２実施形態においても画像読取装置１は搬送部３０を備えている。

第１設定制御部１９は、原稿の第１面のライン毎の読み取りに関する各種設定を実行するモジュールであり、同様に、第２設定制御部２９は、原稿の第２面のライン毎の読み取りに関する各種設定を実行するモジュールである。例えば、第１光源１７および第２光源２７は、原稿の読み取り対象のラインの切り替えに合わせて、発光色を、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の順で切り替えて原稿を照射する。つまり、原稿の三ライン分の読み取りで、光源の発光色がＲ、Ｇ、Ｂと切り替わり、このような切り替わりが繰り返される。

第１設定制御部１９は、第１面のライン毎の読み取りに応じて第１光源１７が切り替える発光色ＲＧＢそれぞれの発光度合に関する調光パラメーターを設定し、当該設定を第１管理部１２へ指示する。この結果、第１管理部１２から第１光源１７に対する前記ＰＷＭ信号に第１設定制御部１９による設定が反映され、第１光源１７による発光色ＲＧＢそれぞれの発光度合が適正化される。同様に、第２設定制御部２９は、第２面のライン毎の読み取りに応じて第２光源２７が切り替える発光色ＲＧＢそれぞれの発光度合に関する調光パラメーターを設定し、当該設定を第２管理部２２へ指示する。この結果、第２管理部２２から第２光源２７に対する前記ＰＷＭ信号に第２設定制御部２９による設定が反映され、第２光源２７による発光色ＲＧＢそれぞれの発光度合が適正化される。

第２実施形態では、第１管理部１２から、第１設定制御部１９および第２設定制御部２９に向けて、第１設定制御部１９および第２設定制御部２９の上述の機能を有効化させる所定のタイミング信号ＴＩ‐１を出力する。具体的には、第１管理部１２は、搬送部３０による搬送中の原稿が上述の原稿検知センサー３３によって検知されている期間に、端子１２ｅから所定のハイレベル信号としてのタイミング信号ＴＩ‐１を出力する。搬送制御部１８は、原稿検知センサー３３からの出力に基づいて、原稿検知センサー３３が原稿を現在検知しているか否かを把握しているため、原稿検知センサー３３が原稿を検知している（原稿が前記搬送方向上流側の所定位置を通過中である）旨を第１管理部１２へ通知する。従って、第１管理部１２は、原稿検知センサー３３によって原稿が検知されている期間に、端子１２ｅからタイミング信号ＴＩ‐１を出力することができる。

第１管理部１２は、タイミング信号ＴＩ‐１を、端子１２ｅから第１制御回路１０の外部へ出力する。図３に示すように、端子１２ｅから第１制御回路１０の外部へ延出した信号線は、途中に回路５０を介在させた上で、第１設定制御部１９の端子１９ａに接続する信号線と第２設定制御部２９の端子２９ａに接続する信号線とが分岐する分岐点に接続している。なお、この分岐点から端子１９ａまでの配線距離と分岐点から端子２９ａまでの配線距離とは同一とする。これらの配線距離が同一とは、これらの配線距離の差が、第１クロック信号の１クロックで信号が伝わる距離よりも短いことを意味する。

従って、第１管理部１２の端子１２ｅから出力されたタイミング信号ＴＩ‐１は、一旦、第１制御回路１０の外部かつ第２制御回路２０の外部へ出力され、回路５０を通過した上で前記分岐点で第１制御回路１０側および第２制御回路２０側それぞれに伝送される。前記分岐点を通過して第１制御回路１０内へ入ったタイミング信号ＴＩ‐１は、端子１９ａから第１設定制御部１９へ入力する。一方、前記分岐点を通過して第２制御回路２０内へ入ったタイミング信号ＴＩ‐１は、端子２９ａから第２設定制御部２９へ入力する。

回路５０は、第１制御回路１０の外部かつ第２制御回路２０の外部において、端子１２ｅと前記分岐点との間に介在しており、抵抗ＲおよびコンデンサーＣを含む遅延回路である。回路５０に含まれる抵抗ＲおよびコンデンサーＣは、第１管理部１２から第２設定制御部２９へタイミング信号ＴＩ‐１を送信するための信号線において設計上、意図的に搭載された素子であってもよいし、第１管理部１２から第２設定制御部２９へタイミング信号ＴＩ‐１を送信するための信号線に潜在的に存在する抵抗（配線抵抗）や寄生容量と捉えてもよい。

いずれにしても、第１管理部１２から第２設定制御部２９へタイミング信号ＴＩ‐１を送信するには、第１制御回路１０の外部へ出る信号線を用いる必要がある。そして、第１管理部１２から出力されたタイミング信号ＴＩ‐１は、第１制御回路１０の外部へ出る信号線を通過する過程で、回路５０（抵抗Ｒ、コンデンサーＣ）の影響により第２設定制御部２９への到達が幾らか遅延する。一方、第１管理部１２から第１設定制御部１９へタイミング信号ＴＩ‐１を送信する場合は、第１制御回路１０内でタイミング信号ＴＩ‐１の送信を完結することが可能であり、第１制御回路１０の外部へ出る信号線を用いる必要は無い。ただし、第１管理部１２から第２設定制御部２９へ到達するタイミング信号ＴＩ‐１が、第１管理部１２から第１設定制御部１９へ到達するタイミング信号ＴＩ‐１に対して遅延すると、第１設定制御部１９を含む第１制御回路１０の動きと、第２設定制御部２９を含む第２制御回路２０の動きとの同期性が保たれない。

そこで第２実施形態では、第１制御回路１０は、タイミング信号ＴＩ‐１を第１制御回路１０外へ出力する第１出力端子（端子１２ｅ）と、第１制御回路１０外からタイミング信号ＴＩ‐１を入力する第１入力端子（端子１９ａ）とを備え、第２制御回路２０は、タイミング信号ＴＩ‐１を入力する第２入力端子（端子２９ａ）を備え、第１出力端子（端子１２ｅ）は、第１入力端子（端子１９ａ）と第２入力端子（端子２９ａ）とに分岐して接続される構成としている。そして、第１制御回路１０は、第１入力端子（端子１９ａ）から入力されたタイミング信号ＴＩ‐１に応じて上述の制御を行い、第２制御回路２０は、第２入力端子（端子２９ａ）から入力されたタイミング信号ＴＩ‐１に応じて上述の制御を行う。このような構成により、第１制御回路１０が出力し、第１制御回路１０および第２制御回路２０がそれぞれ入力するタイミング信号ＴＩ‐１は、同じように遅延するため、結果として、タイミング信号ＴＩ‐１に応じた第１制御回路１０による処理とタイミング信号ＴＩ‐１に応じた第２制御回路２０による処理との同期性が確保される。

第１管理部１２の端子１２ｅと、第１設定制御部１９の端子１９ａおよび第２設定制御部２９の端子２９ａとの間の信号線（回路５０を含む信号線）を、便宜上、第２信号線とも呼ぶ。なお、第２管理部２２は、第１管理部１２の端子１２ｅに相当する端子２２ｅを構成上有しているが、本実施形態では、第２管理部２２の端子２２ｅは特には使用されない。図６では、第２信号線の記載を省略している。

図４および図５を用いて第２実施形態を更に説明する。
図４および図５は、第２実施形態において第１制御回路１０および第２制御回路２０がそれぞれ発生させる信号の関係を示すタイミングチャートである。図４と図５とは、大部分で共通している。

図４，５に示すクロック検知信号ＣＫ‐Ｒ１およびクロック検知信号ＣＫ‐Ｒ２は、第１実施形態で説明した通りである。また、図４，５では、図３に示した構成において第１設定制御部１９および第２設定制御部２９が第２信号線を通じて同時に入力するタイミング信号ＴＩ‐１として、タイミング信号ＴＩ‐１（Ｄ）、タイミング信号ＴＩ‐１（ＮＤ）を示している。タイミング信号ＴＩ‐１に付した（Ｄ）は、第２管理部２２が発生させるクロック検知信号ＣＫ‐Ｒ２と比較して相対的に遅延が大きいタイミング信号ＴＩ‐１を意味し、（ＮＤ）は、（Ｄ）の場合よりも遅延が少ないタイミング信号ＴＩ‐１を意味している。

第２管理部２２が発生させるクロック検知信号ＣＫ‐Ｒ２は、上述したように、第１制御回路１０から第１制御回路１０外部のクロック信号線４０を通じて第２制御回路２０へ送信されるクロック信号ＣＫ‐１２に基づく信号である。クロック信号線４０を通過する以上、クロック信号ＣＫ‐１２も第２制御回路２０へ到達するまでに幾らか遅延する。クロック信号線４０を通るクロック信号ＣＫ‐１２、第１管理部１２の端子１２ｅから第２信号線を通じて第２制御回路２０に入力されるタイミング信号ＴＩ‐１、の各々がどの程度遅延するかは、クロック信号線４０、第２信号線それぞれの配線抵抗等の特性に起因する。そのため、タイミング信号ＴＩ‐１（Ｄ）が示すように、第１設定制御部１９および第２設定制御部２９がタイミング信号ＴＩ‐１（所定のハイレベル信号としてのタイミング信号ＴＩ‐１）を入力するタイミングが、第２管理部２２が発生させた所定回数目のクロック検知信号ＣＫ‐Ｒ２（図４，５の例では、左から２番目のクロック検知信号ＣＫ‐Ｒ２）より遅い場合もあれば、タイミング信号ＴＩ‐１（ＮＤ）が示すように、第１設定制御部１９および第２設定制御部２９がタイミング信号ＴＩ‐１を入力するタイミングが、前記所定回数目のクロック検知信号ＣＫ‐Ｒ２より早い場合もある。

第１設定制御部１９および第２設定制御部２９がタイミング信号ＴＩ‐１を入力するタイミングが、タイミング信号ＴＩ‐１（Ｄ）のようになるか、タイミング信号ＴＩ‐１（ＮＤ）のようになるかは、画像読取装置１の設計上、第２信号線における回路５０の設定（抵抗ＲやコンデンサーＣの設定）を調整することで事前に決めることが出来る。従って、図４は、第１設定制御部１９および第２設定制御部２９がタイミング信号ＴＩ‐１を入力するタイミングが、実線のタイミング信号ＴＩ‐１（Ｄ）が示す態様となる場合のチャートである。一方、図５は、第１設定制御部１９および第２設定制御部２９がタイミング信号ＴＩ‐１を入力するタイミングが、実線のタイミング信号ＴＩ‐１（ＮＤ）が示す態様となる場合のチャートである。図４においては、タイミング信号ＴＩ‐１（Ｄ）との比較のためにタイミング信号ＴＩ‐１（ＮＤ）を破線で示しており、逆に図５においては、タイミング信号ＴＩ‐１（ＮＤ）との比較のためにタイミング信号ＴＩ‐１（Ｄ）を破線で示している。

図４に基づいて、第１管理部１２による処理を説明する。第１管理部１２は、クロック検知信号ＣＫ‐Ｒ１を発生させて以降、クロック検知信号ＣＫ‐Ｒ１の発生のタイミング毎に、第１設定制御部１９がタイミング信号ＴＩ‐１を入力した状態であるか否かを判定し、第１設定制御部１９がタイミング信号ＴＩ‐１を入力した状態である場合に、所定のハイレベル信号としてのイネーブル調整信号ＳＹＮＣ‐１を発生させる。図４の例によれば、第１管理部１２は、左から３番目のクロック検知信号ＣＫ‐Ｒ１のタイミングで、第１設定制御部１９がタイミング信号ＴＩ‐１を入力した状態であると判定できるため（破線の矢印Ａ１参照）、当該判定に応じてイネーブル調整信号ＳＹＮＣ‐１を発生させる（破線の矢印Ａ２参照）。

第１管理部１２は、イネーブル調整信号ＳＹＮＣ‐１を発生させた後のＮ個目のクロック検知信号ＣＫ‐Ｒ１の発生のタイミングで、所定のハイレベル信号としてのイネーブル信号ＥＮＡ‐１を発生させる（破線の矢印Ａ３参照）。Ｎは、予め設定された数であり、一例としてＮ＝１とする。Ｎを、第１クロック数とも呼ぶ。第１管理部１２は、イネーブル信号ＥＮＡ‐１を発生させた後も、クロック検知信号ＣＫ‐Ｒ１の発生のタイミング毎に、第１設定制御部１９がタイミング信号ＴＩ‐１を入力した状態であるか否かを判定し、第１設定制御部１９がタイミング信号ＴＩ‐１を入力していない状態である場合に、イネーブル調整信号ＳＹＮＣ‐１の発生を停止する。図４の例によれば、第１管理部１２は、左から９番目のクロック検知信号ＣＫ‐Ｒ１のタイミングで、第１設定制御部１９がタイミング信号ＴＩ‐１を入力していないと判定できるため（破線の矢印Ａ４参照）、当該判定に応じてイネーブル調整信号ＳＹＮＣ‐１を停止する（破線の矢印Ａ５参照）。そして、第１管理部１２は、イネーブル調整信号ＳＹＮＣ‐１を停止させた後のＮ個目（Ｎ＝１）のクロック検知信号ＣＫ‐Ｒ１の発生のタイミングで、イネーブル信号ＥＮＡ‐１の発生を停止する（破線の矢印Ａ６参照）。

イネーブル信号ＥＮＡ‐１は、第１管理部１２が第１センサー１５による読み取りおよび第１光源１７の発光を許可する期間を示している。つまり、第１管理部１２内では、第１センサー１５に向けたセンサー制御信号ＳＴ‐１を生成し端子１２ａから出力するモジュールや、第１光源１７に向けた発光制御信号ＬＴ‐１を生成し端子１２ｂから出力するモジュールに対して、イネーブル信号ＥＮＡ‐１が通知され、これらモジュールは、イネーブル信号ＥＮＡ‐１が発生する期間に限って、図２で示したようにセンサー制御信号ＳＴ‐１や発光制御信号ＬＴ‐１を出力する。これにより、イネーブル信号ＥＮＡ‐１が発生する期間に限って、第１光源１７の発光および第１センサー１５による読み取りが、ライン単位で繰り返し実行される。

イネーブル信号ＥＮＡ‐１が発生する期間は、搬送部３０による搬送中の原稿が搬送経路６０における第１センサー１５の配設位置を通過する期間にほぼ相当する必要がある。第１制御回路１０では、第１クロック数Ｎを予め設定しておくことで、イネーブル信号ＥＮＡ‐１の発生期間が、原稿が第１センサー１５の配設位置を通過する期間を含むようにしている。上述したように、第１管理部１２は、搬送部３０による搬送中の原稿が原稿検知センサー３３によって検知されている期間に、端子１２ｅから第１設定制御部１９および第２設定制御部２９に向けてタイミング信号ＴＩ‐１を出力する。原稿検知センサー３３は、第１センサー１５および第２センサー２５よりも搬送方向上流側に位置するため、原稿が原稿検知センサー３３によって検知される期間と、原稿が第１センサー１５および第２センサー２５の配設位置を通過する期間とには時間差が生じる。この時間差は、搬送経路６０における原稿検知センサー３３と第１センサー１５および第２センサー２５との距離や、搬送部３０による原稿の搬送速度等に起因して決まる。そこで、第１制御回路１０においては、前記時間差や、第１設定制御部１９および第２設定制御部２９が入力するタイミング信号ＴＩ‐１の遅延の程度（例えば、タイミング信号ＴＩ‐１（Ｄ）、タイミング信号ＴＩ‐１（ＮＤ）のいずれであるか）、に基づいて第１クロック数Ｎを適切な値に予め設定しておくことで、結果的にイネーブル信号ＥＮＡ‐１の発生期間が、原稿が第１センサー１５の配設位置を通過する期間を含むようにしている。この結果、第１管理部１２は、イネーブル信号ＥＮＡ‐１が発生する期間に限って、第１光源１７の発光および第１センサー１５による読み取りを制御することにより、原稿の第１面の読取結果を取得することができる。

図４に基づいて、第２管理部２２による処理を説明する。第２管理部２２は、クロック検知信号ＣＫ‐Ｒ２を発生させて以降、クロック検知信号ＣＫ‐Ｒ２の発生のタイミング毎に、第２設定制御部２９がタイミング信号ＴＩ‐１を入力した状態であるか否かを判定し、第２設定制御部２９がタイミング信号ＴＩ‐１を入力した状態である場合に、所定のハイレベル信号としてのイネーブル調整信号ＳＹＮＣ‐２を発生させる。図４の例によれば、第２管理部２２は、左から３番目のクロック検知信号ＣＫ‐Ｒ２のタイミングで、第２設定制御部２９がタイミング信号ＴＩ‐１を入力した状態であると判定できるため（破線の矢印Ａ７参照）、当該判定に応じてイネーブル調整信号ＳＹＮＣ‐２を発生させる（破線の矢印Ａ８参照）。

第２管理部２２は、イネーブル調整信号ＳＹＮＣ‐２を発生させた後のＭ個目のクロック検知信号ＣＫ‐Ｒ２の発生のタイミングで、所定のハイレベル信号としてのイネーブル信号ＥＮＡ‐２を発生させる（破線の矢印Ａ９参照）。Ｍは、予め設定された数であり、図４の例ではＭ＝１とする。Ｍを、便宜上、第２クロック数とも呼ぶ。第２管理部２２は、イネーブル信号ＥＮＡ‐２を発生させた後も、クロック検知信号ＣＫ‐Ｒ２の発生のタイミング毎に、第２設定制御部２９がタイミング信号ＴＩ‐１を入力した状態であるか否かを判定し、第２設定制御部２９がタイミング信号ＴＩ‐１を入力していない状態である場合に、イネーブル調整信号ＳＹＮＣ‐２の発生を停止する。図４の例によれば、第２管理部２２は、左から９番目のクロック検知信号ＣＫ‐Ｒ２のタイミングで、第２設定制御部２９がタイミング信号ＴＩ‐１を入力していないと判定できるため（破線の矢印Ａ１０参照）、当該判定に応じてイネーブル調整信号ＳＹＮＣ‐２を停止する（破線の矢印Ａ１１参照）。そして、第２管理部２２は、イネーブル調整信号ＳＹＮＣ‐２を停止させた後のＭ個目（Ｍ＝１）のクロック検知信号ＣＫ‐Ｒ２の発生のタイミングで、イネーブル信号ＥＮＡ‐２の発生を停止する（破線の矢印Ａ１２参照）。

イネーブル信号ＥＮＡ‐２は、第２管理部２２が第２センサー２５による読み取りおよび第２光源２７の発光を許可する期間を示している。第２管理部２２内では、第２センサー２５に向けたセンサー制御信号ＳＴ‐２を生成し端子２２ａから出力するモジュールや、第２光源２７に向けた発光制御信号ＬＴ‐２を生成し端子２２ｂから出力するモジュールに対して、イネーブル信号ＥＮＡ‐２が通知され、これらモジュールは、イネーブル信号ＥＮＡ‐２が発生する期間に限って、図２で示したようにセンサー制御信号ＳＴ‐２や発光制御信号ＬＴ‐２を出力する。これにより、イネーブル信号ＥＮＡ‐２が発生する期間に限って、第２光源２７の発光および第２センサー２５による読み取りが、ライン単位で繰り返し実行される。

イネーブル信号ＥＮＡ‐１に関する説明から判るように、イネーブル信号ＥＮＡ‐２が発生する期間は、搬送部３０による搬送中の原稿が搬送経路６０における第２センサー２５の配設位置を通過する期間にほぼ相当する必要がある。第２制御回路２０では、第２クロック数Ｍを予め設定しておくことで、イネーブル信号ＥＮＡ‐２の発生期間が、原稿が第２センサー２５の配設位置を通過する期間を含むようにしている。つまり、第２制御回路２０においては、原稿が原稿検知センサー３３によって検知される期間と原稿が第１センサー１５および第２センサー２５の配設位置を通過する期間との前記時間差、第１設定制御部１９および第２設定制御部２９が入力するタイミング信号ＴＩ‐１の遅延の程度（例えば、タイミング信号ＴＩ‐１（Ｄ）、タイミング信号ＴＩ‐１（ＮＤ）のいずれであるか）、さらにはイネーブル信号ＥＮＡ‐１の発生期間に基づいて、第２クロック数Ｍを適切な値に予め設定しておく。これにより、結果的にイネーブル信号ＥＮＡ‐２の発生期間が、原稿が第２センサー２５の配設位置を通過する期間を含み、かつイネーブル信号ＥＮＡ‐１の発生期間と極力ずれないようにしている。この結果、第２管理部２２は、イネーブル信号ＥＮＡ‐２が発生する期間に限って、第２光源２７の発光および第２センサー２５による読み取りを制御することにより、原稿の第２面の読取結果を、第１面の読取結果の取得と同期して取得することができる。

図５に関する説明は、基本的には図４に関する説明を準用する。
図５に基づく第１管理部１２による処理の説明は、上述の矢印Ａ１を矢印１３と読み替え、上述の矢印Ａ２を矢印１４と読み替え、上述の矢印Ａ３を矢印１５と読み替え、上述の矢印Ａ４を矢印１６と読み替え、上述の矢印Ａ５を矢印１７と読み替え、上述の矢印Ａ６を矢印１８と読み替えればよい。

図５に基づいて、第２管理部２２による処理を説明する。図５の例によれば、第２管理部２２は、左から２番目のクロック検知信号ＣＫ‐Ｒ２のタイミングで、第２設定制御部２９がタイミング信号ＴＩ‐１を入力した状態であると判定し（破線の矢印Ａ１９参照）、当該判定に応じてイネーブル調整信号ＳＹＮＣ‐２を発生させる（破線の矢印Ａ２０参照）。第２管理部２２は、イネーブル調整信号ＳＹＮＣ‐２を発生させた後のＭ個目のクロック検知信号ＣＫ‐Ｒ２の発生のタイミングでイネーブル信号ＥＮＡ‐２を発生させる（破線の矢印Ａ２１参照）。図５の例では、第２クロック数Ｍ＝２としている。また図５の例によれば、第２管理部２２は、左から８番目のクロック検知信号ＣＫ‐Ｒ２のタイミングで、第２設定制御部２９がタイミング信号ＴＩ‐１を入力していないと判定し（破線の矢印Ａ２２参照）、当該判定に応じてイネーブル調整信号ＳＹＮＣ‐２を停止する（破線の矢印Ａ２３参照）。そして、第２管理部２２は、イネーブル調整信号ＳＹＮＣ‐２を停止させた後のＭ個目（Ｍ＝２）のクロック検知信号ＣＫ‐Ｒ２の発生のタイミングで、イネーブル信号ＥＮＡ‐２の発生を停止する（破線の矢印Ａ２４参照）。

なお、図４，５に示すイネーブル信号ＥＮＡ‐１の発生期間内のクロック検知信号ＣＫ‐Ｒ１の数、イネーブル信号ＥＮＡ‐２の発生期間内のクロック検知信号ＣＫ‐Ｒ２の数はそれぞれ、原稿の第１面において第１センサー１５に読み取られるラインの数、原稿の第２面において第２センサー２５に読み取られるラインの数、に該当する。図４，５では、このようなイネーブル信号ＥＮＡ‐１，ＥＮＡ‐２の発生期間内のクロック検知信号ＣＫ‐Ｒ１，ＣＫ‐Ｒ２の数は、紙面の都合上、７本程度で非常に少ないが、実際には数百、数千といった大きな数となる。

図５の例と図４の例とを比較すると、第２設定制御部２９がタイミング信号ＴＩ‐１を入力するタイミングは図５の例の方が早く、第２管理部２２が、第２設定制御部２９がタイミング信号ＴＩ‐１を入力したと判定するタイミングも、図５の例の方が、クロック検知信号ＣＫ‐Ｒ２一つ分だけ早い。そのため、仮に、図５の例において、図４の例と同様に第２クロック数Ｍ＝１と設定した場合は、イネーブル信号ＥＮＡ‐２の発生期間が図５に示したイネーブル信号ＥＮＡ‐２の発生期間よりも、クロック検知信号ＣＫ‐Ｒ２一つ分早まり、イネーブル信号ＥＮＡ‐１の発生期間とイネーブル信号ＥＮＡ‐２の発生期間とのずれが大きくなってしまう。すると、第１制御回路１０による第１面に関する処理（第１光源１７の発光、第１センサー１５による読み取り、第１センサー１５による読取結果に対する画像処理）と、第２制御回路２０による第２面に関する処理（第２光源２７の発光、第２センサー２５による読み取り、第２センサー２５による読取結果に対する画像処理）との同期性が低下する。

第２実施形態では、このような同期性の低下を回避するために、上述したように、第１設定制御部１９および第２設定制御部２９が入力するタイミング信号ＴＩ‐１の遅延の程度に応じて、第２クロック数Ｍを設定し、設定した第２クロック数Ｍに応じてイネーブル信号ＥＮＡ‐２の発生期間の始まりと終わりを制御している。すなわち、第２制御回路２０は、第１制御回路１０から送信された第１クロック信号と、第２入力端子（端子２９ａ）から入力されたタイミング信号ＴＩ‐１とのずれ（クロック検知信号ＣＫ‐Ｒ２に対するタイミング信号ＴＩ‐１のずれ）に応じて予め設定されたタイミングで第２センサー２５や第２光源２７の制御を開始する。かかる構成によれば、第１制御回路１０による第１面に対する処理と第２制御回路２０による第２面に対する処理との同期性を確保し易い。

これまでの説明から理解できるように、第１制御回路１０は、第１設定制御部１９がタイミング信号ＴＩ‐１を入力したことに応じてイネーブル信号ＥＮＡ‐１を発生させ、第２制御回路２０は、第２設定制御部２９がタイミング信号ＴＩ‐１を入力したことに応じてイネーブル信号ＥＮＡ‐２を発生させる。そのため、第１制御回路１０は、第１入力端子（端子１９ａ）から入力されたタイミング信号ＴＩ‐１に応じて第１センサー１５や第１光源１７の制御を行い、第２制御回路２０は、第２入力端子（端子２９ａ）から入力されたタイミング信号ＴＩ‐１に応じて第２センサー２５や第２光源２７の制御を行う、と言える。

なお、図４，５の例では、第１クロック数Ｎの設定は同じ値（Ｎ＝１）である。ただし、第１制御回路１０においても、第１設定制御部１９が入力するタイミング信号ＴＩ‐１の遅延の程度に応じて、設定される第１クロック数Ｎの値は異なり得る。例えば、第１設定制御部１９が入力するタイミング信号ＴＩ‐１の遅延の程度に応じて、第１管理部１２が、第１設定制御部１９がタイミング信号ＴＩ‐１を入力したと判定するタイミングがクロック検知信号ＣＫ‐Ｒ１単位でずれる場合には、第１制御回路１０においては、第１設定制御部１９が入力するタイミング信号ＴＩ‐１の遅延の程度に応じて、設定される第１クロック数Ｎの値が異なる。

図４，５において、イネーブル調整信号ＳＹＮＣ‐１，ＳＹＮＣ‐２を省いた構成を採用してもよい。つまり、第１管理部１２は、クロック検知信号ＣＫ‐Ｒ１を発生させて以降、クロック検知信号ＣＫ‐Ｒ１の発生のタイミング毎に、第１設定制御部１９がタイミング信号ＴＩ‐１を入力した状態であるか否かを判定し、第１設定制御部１９がタイミング信号ＴＩ‐１を入力した状態であると判定した場合に、その後のＮ個目のクロック検知信号ＣＫ‐Ｒ１の発生のタイミングでイネーブル信号ＥＮＡ‐１を発生させる、としてもよい。そして、第１管理部１２は、イネーブル信号ＥＮＡ‐１を発生させた後、クロック検知信号ＣＫ‐Ｒ１の発生のタイミング毎に、第１設定制御部１９がタイミング信号ＴＩ‐１を入力した状態であるか否かを判定し、第１設定制御部１９がタイミング信号ＴＩ‐１を入力していない状態であると判定した場合に、その後のＮ個目のクロック検知信号ＣＫ‐Ｒ１の発生のタイミングでイネーブル信号ＥＮＡ‐１の発生を停止する、としてもよい。

同様に、第２管理部２２は、クロック検知信号ＣＫ‐Ｒ２を発生させて以降、クロック検知信号ＣＫ‐Ｒ２の発生のタイミング毎に、第２設定制御部２９がタイミング信号ＴＩ‐１を入力した状態であるか否かを判定し、第２設定制御部２９がタイミング信号ＴＩ‐１を入力した状態であると判定した場合に、その後のＭ個目のクロック検知信号ＣＫ‐Ｒ２の発生のタイミングでイネーブル信号ＥＮＡ‐２を発生させる、としてもよい。そして、第２管理部２２は、イネーブル信号ＥＮＡ‐２を発生させた後、クロック検知信号ＣＫ‐Ｒ２の発生のタイミング毎に、第２設定制御部２９がタイミング信号ＴＩ‐１を入力した状態であるか否かを判定し、第２設定制御部２９がタイミング信号ＴＩ‐１を入力していない状態であると判定した場合に、その後のＭ個目のクロック検知信号ＣＫ‐Ｒ２の発生のタイミングでイネーブル信号ＥＮＡ‐２の発生を停止する、としてもよい。

上述の実施形態は、画像読取装置１の構成を開示するとともに、画像読取装置１の第１制御回路１０や第２制御回路２０等が実行する各工程（方法）や、画像読取装置１の第１制御回路１０や第２制御回路２０等に前記各工程を実行させるプログラムを開示しているとも言える。

１…画像読取装置、１０…第１制御回路、１１…第１クロック生成部、１２…第１管理部、１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ…端子、１３…第１画像処理部、１４…第１ＡＦＥ、１５…第１センサー、１６…第１光源駆動回路、１７…第１光源、１８…搬送制御部、１９…第１設定制御部、１９ａ…端子、２０…第２制御回路、２１…第２クロック生成部、２２…第２管理部、２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ…端子、２３…第２画像処理部、２４…第２ＡＦＥ、２５…第２センサー、２６…第２光源駆動回路、２７…第２光源、２９…第２設定制御部、２９ａ…端子、３０…搬送部、３１…モーター、３２…ローラー、３３…原稿検知センサー、４０…クロック信号線、５０…回路、６０…搬送経路、７０…原稿

Claims (5)

1. 原稿の第１面を読み取る第１センサーと、
   前記第１センサーからの出力に対して画像処理を行う第１制御回路と、
   前記原稿の前記第１面の逆側の面である第２面を読み取る第２センサーと、
   前記第１制御回路とは別の回路であって前記第２センサーからの出力に対して画像処理を行う第２制御回路と、を備え、
   前記第１制御回路は、第１クロック信号を生成可能な第１クロック回路を備え、
   前記第２制御回路は、第２クロック信号を生成可能な第２クロック回路を備え、
   前記第１クロック信号を前記第１制御回路から前記第２制御回路へ送信するクロック信号線を更に備え、
   前記第１制御回路は、前記第１クロック信号に同期して前記第１センサーによる読み取りを制御し、
   前記第２制御回路は、前記第１制御回路から送信された第１クロック信号に同期して前記第２センサーによる読み取りを制御する、ことを特徴とする画像読取装置。
2. 原稿の第１面を照射する第１光源と、
   前記第１面を読み取る第１センサーと、
   前記第１光源の点灯と消灯とを制御する第１制御回路と、
   前記原稿の前記第１面の逆側の面である第２面を照射する第２光源と、
   前記第２面を読み取る第２センサーと、
   前記第１制御回路とは別の回路であって前記第２光源の点灯と消灯とを制御する第２制御回路と、を備え、
   前記第１制御回路は、第１クロック信号を生成可能な第１クロック回路を備え、
   前記第２制御回路は、第２クロック信号を生成可能な第２クロック回路を備え、
   前記第１クロック信号を前記第１制御回路から前記第２制御回路へ送信するクロック信号線を更に備え、
   前記第１制御回路は、前記第１クロック信号に同期して前記第１光源を制御し、
   前記第２制御回路は、前記第１制御回路から送信された第１クロック信号に同期して前記第２光源を制御する、ことを特徴とする画像読取装置。
3. 前記第１制御回路は、所定のタイミング信号を前記第１制御回路外へ出力する第１出力端子と、前記第１制御回路外から前記タイミング信号を入力する第１入力端子と、を備え、
   前記第２制御回路は、前記タイミング信号を入力する第２入力端子を備え、
   前記第１出力端子は、前記第１入力端子と前記第２入力端子とに分岐して接続され、
   前記第１制御回路は、前記第１入力端子から入力された前記タイミング信号に応じて前記制御を行い、
   前記第２制御回路は、前記第２入力端子から入力された前記タイミング信号に応じて前記制御を行う、ことを特徴とする請求項１または請求項２に記載の画像読取装置。
4. 前記第１出力端子と、前記第１入力端子と前記第２入力端子との分岐点と、の間に介在し抵抗およびコンデンサーを含む遅延回路、を備えることを特徴とする請求項３に記載の画像読取装置。
5. 前記第２制御回路は、前記第１制御回路から送信された第１クロック信号と、前記第２入力端子から入力された前記タイミング信号とのずれに応じて予め設定されたタイミングで前記制御を開始することを特徴とする請求項３または請求項４に記載の画像読取装置。

Images