JP5789767B2 - 半導体記録装置及び半導体記録装置の制御方法 - Google Patents
半導体記録装置及び半導体記録装置の制御方法 Download PDFInfo
- Publication number
- JP5789767B2 JP5789767B2 JP2010258307A JP2010258307A JP5789767B2 JP 5789767 B2 JP5789767 B2 JP 5789767B2 JP 2010258307 A JP2010258307 A JP 2010258307A JP 2010258307 A JP2010258307 A JP 2010258307A JP 5789767 B2 JP5789767 B2 JP 5789767B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- data
- ecc
- ecc code
- pages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 117
- 238000000034 method Methods 0.000 title claims description 28
- 230000015654 memory Effects 0.000 claims description 184
- 238000012937 correction Methods 0.000 claims description 46
- 230000014759 maintenance of location Effects 0.000 description 49
- 238000012986 modification Methods 0.000 description 28
- 230000004048 modification Effects 0.000 description 28
- 238000013500 data storage Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 238000003860 storage Methods 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000013479 data entry Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
まず、実施の形態1に係る半導体記録装置及び半導体記録装置の制御方法について、図面を参照しながら説明する。
図3は、実施の形態1に係る半導体記録装置の構成を示すブロック図である。
次に、実施の形態1に係る半導体記録装置100の制御方法について、図面を参照しながら以下説明する。
まず、本実施の形態に係る半導体記録装置100にデータを書き込みする際の書き込み動作について、図3を参照しながら、図4及び図5を用いて説明する。
次に、実施の形態1に係る半導体記録装置100からデータを読み出す際の読み出し動作について、図3及び図4を参照しながら説明する。
ページデシャフリング部9によって、エラーフラグが「1」であったセクタと第1のECC符号を構成している他の4個のセクタとが記録されたページの位置、すなわち物理ブロックのページ番号を計算する。
PB2のページ番号=(PB0X+2)%8
PB3のページ番号=(PB0X+3)%8
PB4のページ番号=(PB0X+4)%8
Step1で求めたページのデータをデータ読み出し部7a〜7eによってリードし、第2のECC訂正部8a〜8eによってエラー訂正を行う。
第2のECC訂正部8a〜8eにおいて、エラーフラグ「1」が1個以上存在すれば、ホスト機器に訂正不可の割り込みを返す。エラーが無ければStep4に進む。
エラーフラグが「0」であった4ページのデータを第1のECC訂正部10に入力し、エラーが検出されたページのデータを訂正する。
エラー訂正されたデータは、外部インターフェイス部1を介して出力される。
次に、実施の形態1の変形例1に係る半導体記録装置について、図6を用いて説明する。図6は、実施の形態1の変形例1に係る半導体記録装置において、物理ブロックのページと第1のECC符号(ユーザデータ及びパリティ)との関係を示す図である。なお。図6では、8バイトのユーザデータに2バイトのパリティを付加して生成した10バイトのECC符号を、5個の物理ブロックにライトした場合のページと各ECC符号との関係を示している。
次に、実施の形態1の変形例2に係る半導体記録装置について、図7を用いて説明する。図7は、実施の形態1の変形例2に係る半導体記録装置において、物理ブロックのページと第1のECC符号(ユーザデータ及びパリティ)との関係を示す図である。
次に、実施の形態2に係る半導体記録装置について、図8を用いて説明する。図8は、実施の形態2に係る半導体記録装置において、物理ブロックのページと第1のECC符号(ユーザデータ及びパリティ)との関係を示す図である。なお、図8では、第1のECC符号を構成するデータを分散する範囲(第1のECC符号のシンボルを割り当てる範囲)を物理ブロックの半分(4ページ間)にした場合を示している。
次に、実施の形態2の変形例1に係る半導体記録装置について、図10を用いて説明する。図10は、実施の形態2の変形例1に係る半導体記録装置において、物理ブロックのページと第1のECC符号(ユーザデータ及びパリティ)との関係を示す図である。
2 ページシャフリング部
3 第1のECC生成部
4a〜4e 第2のECC生成部
5a〜5e データ書き込み部
6a〜6e フラッシュメモリ
7a〜7e データ読み出し部
8a〜8e 第2のECC訂正部
9 ページデシャフリング部
10 第1のECC訂正部
Claims (11)
- 複数のページによって構成される物理ブロックを複数有する少なくとも一つのNAND型フラッシュメモリと、
前記NAND型フラッシュメモリに記録するデータを受け付けるインターフェイス部と、
前記データにパリティデータを付加し、ECC符号を生成するECC生成部と、
前記NAND型フラッシュメモリのページに前記ECC符号に基づくデータを記録する記録部と、
前記ページに対する前記ECC符号のシンボルの割り当てを制御する制御部と、を備え、
複数の前記物理ブロックは、共通のグループとして関連付けられており、
前記制御部は、前記ECC符号のシンボルが前記グループを構成する物理ブロックにおける同一ページ番号に割り当てられることなく少なくとも2つのページ番号を有するページに割り当てられるように、前記ECC符号のシンボルの割り当てを制御する
半導体記録装置。 - 前記制御部は、
ページ番号に従い前記グループを少なくとも二つの区間に分割し、前記ECC符号のシンボルが一つの前記区間内のページに割り当てられるように、前記ECC符号のシンボルの割り当てを制御する
請求項1に記載の半導体記録装置。 - 前記制御部は、
ページ番号に従い前記グループを少なくとも二つの区間に分割し、前記ECC符号を構成するユーザデータとパリティデータとが異なる区間のページに記録されるように、前記ECC符号のシンボルの割り当てを制御する
請求項1に記載の半導体記録装置。 - さらに、前記NAND型フラッシュメモリを構成する複数のメモリセルの選択又は非選択を行うための複数のワード線を備え、
前記複数のワード線のそれぞれは、複数の前記ページに接続されており、
前記制御部は、
前記グループの同一ワード線番号を有するページに割り当てられる前記ECC符号のシンボルが同一ワード線番号に割り当てられないように、前記ECC符号のシンボルの割り当てを制御する
請求項1に記載の半導体記録装置。 - さらに、前記NAND型フラッシュメモリを構成する複数のメモリセルの選択又は非選択を行うための複数のワード線を備え、
前記複数のワード線のそれぞれは、複数の前記ページに接続されており、
前記制御部は、
前記グループの最終ワード線番号を有するページに割り当てられる前記ECC符号のシンボル数が、前記ECC符号を構成するパリティデータの数以下となるように、前記ECC符号のシンボルの割り当てを制御する
請求項1に記載の半導体記録装置。 - さらに、前記NAND型フラッシュメモリを構成する複数のメモリセルの選択又は非選択を行うための複数のワード線を備え、
前記複数のワード線のそれぞれは、複数の前記ページに接続されており、
前記制御部は、
ワード線番号に従い前記グループを少なくとも二つの区間に分割し、前記ECC符号のシンボルが一つの前記区間内のページに割り当てられるように、前記ECC符号のシンボルの割り当てを制御する
請求項1に記載の半導体記録装置。 - さらに、前記NAND型フラッシュメモリを構成する複数のメモリセルの選択又は非選択を行うための複数のワード線を備え、
前記複数のワード線のそれぞれは、複数の前記ページに接続されており、
前記制御部は、
ワード線番号に従い前記グループを少なくとも二つの区間に分割し、前記ECC符号を構成するユーザデータとパリティデータとが異なる区間のページに記録されるように、前記ECC符号のシンボルの割り当てを制御する
請求項1に記載の半導体記録装置。 - 前記ECC符号を構成するユーザデータ及びパリティデータに第2のECCパリティデータを付加し、第2のECC符号を生成する第2のECC生成部と、
前記NAND型フラッシュメモリに記録された前記第2のECC符号を読み出す読み出し部と、
前記読み出し部で読み出した前記第2のECC符号を基にエラー訂正を行う第2のECC訂正部と、
前記第2のECC訂正部でエラー訂正できなかった位置に従い、前記ECC符号を基にエラー訂正を行う第1のECC訂正部と、
を備える
請求項1から6の何れか1項に記載の半導体記録装置。 - 1つが複数のページによって構成されるとともにお互いが共通のグループとして関連付けられた物理ブロックを複数含む少なくとも一つのNAND型フラッシュメモリを有する半導体記録装置の制御方法であって、
前記NAND型フラッシュメモリに記録するデータを受け付けるデータ受け付けステップと、
前記データにパリティデータを付加し、ECC符号を生成するECC符号生成ステップと、
前記NAND型フラッシュメモリのページに前記ECC符号に基づくデータを記録する記録ステップと、
前記ページに対する前記ECC符号のシンボルの割り当てを制御する制御ステップと、を含み、
前記ECC符号のシンボルが前記グループを構成する物理ブロックにおける同一ページ番号に割り当てられることなく少なくとも2つのページ番号を有するページに割り当てられるように、前記ページに対する前記ECC符号のシンボルの割り当てを制御する制御ステップと、を含む
半導体記録装置の制御方法。 - 1つが複数のページによって構成されるとともにお互いが共通のグループとして関連付けられた物理ブロックを複数含む少なくとも一つのNAND型フラッシュメモリを有する半導体記録装置を制御するためのプログラムであって、
前記NAND型フラッシュメモリに記録するデータを受け付けるデータ受け付けステップと、
前記データにパリティデータを付加し、ECC符号を生成するECC符号生成ステップと、
前記NAND型フラッシュメモリのページに前記ECC符号に基づくデータを記録する記録ステップと、
前記ECC符号のシンボルが前記グループを構成する物理ブロックにおける少なくとも同一ページ番号に割り当てられることなく2つのページ番号を有するページに割り当てられるように、前記ページに対する前記ECC符号のシンボルの割り当てを制御する制御ステップと
をコンピュータによって実行させるプログラム。 - 請求項10記載のプログラムが記録されたコンピュータに読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010258307A JP5789767B2 (ja) | 2009-11-25 | 2010-11-18 | 半導体記録装置及び半導体記録装置の制御方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009267113 | 2009-11-25 | ||
JP2009267113 | 2009-11-25 | ||
JP2010258307A JP5789767B2 (ja) | 2009-11-25 | 2010-11-18 | 半導体記録装置及び半導体記録装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011134307A JP2011134307A (ja) | 2011-07-07 |
JP5789767B2 true JP5789767B2 (ja) | 2015-10-07 |
Family
ID=44346911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010258307A Active JP5789767B2 (ja) | 2009-11-25 | 2010-11-18 | 半導体記録装置及び半導体記録装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8397127B2 (ja) |
JP (1) | JP5789767B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11977775B2 (en) | 2021-09-15 | 2024-05-07 | Kioxia Corporation | Memory system |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8417877B2 (en) * | 2010-08-31 | 2013-04-09 | Micron Technology, Inc | Stripe-based non-volatile multilevel memory operation |
JP5426711B2 (ja) * | 2011-06-08 | 2014-02-26 | パナソニック株式会社 | メモリコントローラ及び不揮発性記憶装置 |
US8954825B2 (en) | 2012-03-06 | 2015-02-10 | Micron Technology, Inc. | Apparatuses and methods including error correction code organization |
KR102072449B1 (ko) | 2012-06-01 | 2020-02-04 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 리페어 방법 |
JP6052294B2 (ja) * | 2012-10-19 | 2016-12-27 | 富士通株式会社 | 記録再生装置、誤り訂正方法および制御装置 |
US8656255B1 (en) * | 2013-03-15 | 2014-02-18 | Avalanche Technology, Inc. | Method for reducing effective raw bit error rate in multi-level cell NAND flash memory |
US9252810B2 (en) | 2014-02-20 | 2016-02-02 | Kabushiki Kaisha Toshiba | Memory system and method of controlling memory system |
US10116336B2 (en) * | 2014-06-13 | 2018-10-30 | Sandisk Technologies Llc | Error correcting code adjustment for a data storage device |
TWI556254B (zh) * | 2014-10-14 | 2016-11-01 | 慧榮科技股份有限公司 | 資料儲存裝置及其資料存取方法 |
TWI560718B (en) * | 2015-03-27 | 2016-12-01 | Silicon Motion Inc | Data storage device and encoding method thereof |
KR102585871B1 (ko) * | 2016-02-26 | 2023-10-10 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
TWI591643B (zh) * | 2016-03-22 | 2017-07-11 | 群聯電子股份有限公司 | 資料保護方法、記憶體控制電路單元與記憶體儲存裝置 |
US10628436B2 (en) * | 2017-02-02 | 2020-04-21 | Cvs Pharmacy, Inc. | Data analysis reporting tool |
KR20190139082A (ko) | 2018-06-07 | 2019-12-17 | 삼성전자주식회사 | 메모리 장치의 비트 에러율 균등화 방법 |
TWI725386B (zh) * | 2019-02-25 | 2021-04-21 | 群聯電子股份有限公司 | 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置 |
CN112486416B (zh) * | 2020-11-30 | 2024-04-16 | 北京泽石科技有限公司 | 数据处理方法、装置、存储介质及处理器 |
KR20230026016A (ko) * | 2021-08-17 | 2023-02-24 | 삼성전자주식회사 | 스토리지 장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10293658A (ja) * | 1997-04-21 | 1998-11-04 | Hitachi Ltd | ディスクアレイサブシステム |
JP2000278142A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Video Products Japan Kk | デジタルデータ記録再生装置 |
JP2006018373A (ja) | 2004-06-30 | 2006-01-19 | Tdk Corp | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
US20070300130A1 (en) * | 2006-05-17 | 2007-12-27 | Sandisk Corporation | Method of Error Correction Coding for Multiple-Sector Pages in Flash Memory Devices |
JP2008097053A (ja) * | 2006-10-05 | 2008-04-24 | Hitachi Global Storage Technologies Netherlands Bv | ネットワークを介して接続された複数のデータ記憶装置を含むシステム及びそれに使用されるデータ記憶装置 |
JP2009104420A (ja) * | 2007-10-23 | 2009-05-14 | Hitachi Ltd | 記憶制御装置及び記憶装置の障害検出方法 |
JP5335779B2 (ja) * | 2008-05-12 | 2013-11-06 | パナソニック株式会社 | 半導体記録装置 |
US8589766B2 (en) * | 2010-02-24 | 2013-11-19 | Apple Inc. | Codeword remapping schemes for non-volatile memories |
US8489979B2 (en) * | 2010-05-28 | 2013-07-16 | Seagate Technology Llc | Methods and devices to reduce outer code failure rate variability |
-
2010
- 2010-11-18 JP JP2010258307A patent/JP5789767B2/ja active Active
- 2010-11-23 US US12/952,634 patent/US8397127B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11977775B2 (en) | 2021-09-15 | 2024-05-07 | Kioxia Corporation | Memory system |
Also Published As
Publication number | Publication date |
---|---|
US8397127B2 (en) | 2013-03-12 |
US20110214034A1 (en) | 2011-09-01 |
JP2011134307A (ja) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5789767B2 (ja) | 半導体記録装置及び半導体記録装置の制御方法 | |
US20190252035A1 (en) | Decoding method, memory storage device and memory control circuit unit | |
US9703698B2 (en) | Data writing method, memory controller and memory storage apparatus | |
TWI527037B (zh) | 資料儲存方法、記憶體控制電路單元與記憶體儲存裝置 | |
JP5686516B2 (ja) | Nandメモリのためのプログラミング管理データ | |
US10424391B2 (en) | Decoding method, memory controlling circuit unit and memory storage device | |
US20110035539A1 (en) | Storage device, and memory controller | |
US9268688B2 (en) | Data management method, memory controller and memory storage apparatus | |
TWI591643B (zh) | 資料保護方法、記憶體控制電路單元與記憶體儲存裝置 | |
JP2010079485A (ja) | 半導体記録装置 | |
JP2010079486A (ja) | 半導体記録装置 | |
US9778862B2 (en) | Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus | |
US8775902B2 (en) | Memory controller and storage device | |
US10409674B2 (en) | Decoding method, memory control circuit unit and memory storage apparatus | |
US8533549B2 (en) | Memory system and computer system | |
US20140089566A1 (en) | Data storing method, and memory controller and memory storage apparatus using the same | |
US9679652B2 (en) | Threshold based multi-level cell programming for reliability improvement | |
US20200066366A1 (en) | Memory testing method and memory testing system | |
JP2012068765A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2011134031A (ja) | 半導体記録装置および半導体記録システム | |
CN107239224B (zh) | 数据保护方法、存储器控制电路单元与存储器存储装置 | |
CN108428464B (zh) | 解码方法、存储器储存装置及存储器控制电路单元 | |
KR20100028782A (ko) | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 관리 방법 | |
US9436547B2 (en) | Data storing method, memory control circuit unit and memory storage device | |
US11531582B2 (en) | Data storage device dynamically relocating data sectors based on map-out value |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140515 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150113 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150306 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5789767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |