JP5784130B2 - ライン・カードのための光電子アセンブリ - Google Patents

ライン・カードのための光電子アセンブリ Download PDF

Info

Publication number
JP5784130B2
JP5784130B2 JP2013532839A JP2013532839A JP5784130B2 JP 5784130 B2 JP5784130 B2 JP 5784130B2 JP 2013532839 A JP2013532839 A JP 2013532839A JP 2013532839 A JP2013532839 A JP 2013532839A JP 5784130 B2 JP5784130 B2 JP 5784130B2
Authority
JP
Japan
Prior art keywords
optical
flat
flat substrate
substrate
photodetector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013532839A
Other languages
English (en)
Other versions
JP2013541047A (ja
JP2013541047A5 (ja
Inventor
ピー． アーンショー，マーク
ピー． アーンショー，マーク
Original Assignee
アルカテル−ルーセント
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/944,875 external-priority patent/US8787775B2/en
Application filed by アルカテル−ルーセント filed Critical アルカテル−ルーセント
Publication of JP2013541047A publication Critical patent/JP2013541047A/ja
Publication of JP2013541047A5 publication Critical patent/JP2013541047A5/ja
Application granted granted Critical
Publication of JP5784130B2 publication Critical patent/JP5784130B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G02B6/12009—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides
    • G02B6/12026—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides characterised by means for reducing the temperature dependence
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Description

関連出願の相互参照
本出願は、参照によりその全体が本明細書に組み込まれている２０１０年１０月７日に出願された米国仮特許出願第６１／３９０，８３７号により優先権を主張するものである。
Ｄａｖｉｄ Ｎｅｉｌｓｏｎ、Ｎａｇｅｓｈ ＢａｓａｖａｎｈａｌｌｙおよびＭａｒｋ Ｅａｒｎｓｈａｗによる米国特許出願「ＯＰＴＩＣＡＬ ＡＳＳＥＭＢＬＹ ＦＯＲ Ａ ＷＤＭ ＲＥＣＥＩＶＥＲ ＯＲ ＴＲＡＮＳＭＩＴＴＥＲ」（整理番号８０７９３４−ＵＳ−ＮＰ）、Ｐｉｅｔｒｏ ＢｅｒｎａｓｃｏｎｉおよびＤａｖｉｄ Ｎｅｉｌｓｏｎによる米国特許出願「ＤＩＲＥＣＴ ＬＡＳＥＲ ＭＯＤＵＬＡＴＩＯＮ」（整理番号８０７９３２−ＵＳ−ＮＰ）、Ｍａｒｋ ＥａｒｎｓｈａｗおよびＦｌａｖｉｏ Ｐａｒｄｏによる米国特許出願「ＯＰＴＩＣＡＬ ＴＲＡＮＳＭＩＴＴＥＲ ＷＩＴＨ ＦＬＩＰ−ＣＨＩＰ ＭＯＵＮＴＥＤ ＬＡＳＥＲ ＯＲ ＩＮＴＥＧＲＡＴＥＤ ＡＲＲＡＹＥＤ ＷＡＶＥＧＵＩＤＥ ＧＲＡＴＩＮＧ ＷＡＶＥＬＥＮＴＨ ＤＩＶＩＳＩＯＮ ＭＵＬＴＩＰＬＥＸＥＲ」（整理番号８０７９３１−ＵＳ−ＮＰ）、Ｍａｈｍｏｕｄ Ｒａｓｒａｓによる米国特許出願「ＴＨＥＲＭＡＬＬＹ ＣＯＮＴＲＯＬＬＥＤ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＯＰＴＩＣＡＬ ＷＡＶＥＧＵＩＤＥ」（整理番号８０８５５３−ＵＳ−ＮＰ）およびＤｏｕｇｌａｓ Ｇｉｌｌによる米国特許出願「ＷＡＶＥＬＥＮＧＴＨ ＡＬＩＧＮＩＮＧ ＭＵＬＴＩ−ＣＨＡＮＮＥＬ ＯＰＴＩＣＡＬ ＴＲＡＮＳＭＩＴＴＥＲＳ」（整理番号８０８５５５−ＵＳ−ＮＰ）はすべて、参照によりその全体が本明細書に組み込まれている。なお、上述の出願はすべて、本出願と同一の日に出願された。上述の出願の中の１つまたは複数には、光受信機構造、光送信機構造、光受信機および／または光送信機構造を製造する方法、ならびに／あるいは、本明細書に記載される実施形態を作成する、かつ／または使用するのに適切であり得る光受信機および／または光送信機の構成要素を用いる方法が記載されている。
本発明は、光通信装置に関し、より詳細には、限定するものではないが、ライン・カードに関する。
この項では、本発明のよりよい理解を促進するのに役立つことができる態様を紹介する。従って、この項の記述は、この観点から読まれるべきであり、従来技術の中に何が存在し何が存在しないかに関する承認として理解されるべきではない。
光ライン・カードは、例えば光信号を加入者間で搬送する光通信回線を遠隔通信アクセス・ネットワークの残りにインターフェースするために用いられる。典型的な光ライン・カードは、プリント回路板に組み立てられたモジュール型の光電子回路である。その代表的なモジュールには、光送信機、光受信機、光アド／ドロップ・マルチプレクサ、デジタル信号プロセッサ、コントローラ、電源管理ユニット、性能モニタ、様々な光および電気インターフェースなどが含まれ得る。
光ライン・カードの異なるモジュールは、モノリシックな集積を用いて実装可能である。モノリシック集積回路は、例えば、（ｉ）ドーパントを基板の中に注入し、（ｉｉ）追加的な材料の層を堆積およびパターニングし、（ｉｉｉ）結果的に得られるチップを金属化およびパッケージ化することによって、半導体基板の単一ピースに製造されるのが通常である。
ハイブリッドな集積回路は、複数のモノリシック集積回路から成る複数の構成要素の回路である。例えば、一方の回路が半導体および光デバイスを含み、他方の回路が１つまたは複数の受動構成要素を含んでいて、その両方のモノリシック回路が同一の機械的サブマウントの上に配置されていることがある。従来技術では、モノリシックな集積でもハイブリッドな集積でも、光送信機または光受信機の受動光素子と電子光学素子との両方を簡単に製造することは可能ではない。
本明細書に開示されているのは、ライン・カードの光受信機において用いることができる光電子アセンブリの様々な実施形態である。一実施形態では、この光電子アセンブリは、トランスインピーダンス増幅器（ＴＩＡ）の対応するアレイに電気的に結合されたアバランシェ・フォトダイオード（ＡＰＤ）のアレイを有するハイブリッド集積回路であり、ＡＰＤとＴＩＡが共に共通のセラミック基板に実装されている。この光電子アセンブリは、アレイ状の導波路回折格子（ＡＷＧ）とターニングミラーのアレイとを備えた光サブアセンブリをさらに有し、アレイ状の導波路回折格子（ＡＷＧ）とターニングミラーのアレイは共に、横並びの配列で温度制御ユニットに取り付けられ、ＡＰＤの上の基板にフリップチップ実装されている。光電子アセンブリは、ＡＰＤとＴＩＡとの間の高差を調整するために、ＡＰＤと基板との間に挿入されたシリコン・ベースのサブマウントを用いる。このサブマウントは、有利には、基板に対するＡＰＤの傾斜とオフセット距離とを適切に制御しながら、ＡＰＤをターニングミラーに比較的近接近して配置することを可能にする。温度制御ユニットは、ＡＷＧとターニングミラーのアレイとの独立した温度制御を可能にし、これは、ターニングミラーのサイズが比較的小さな場合でも、ＡＷＧとＡＰＤとの間の適切な光結合効率の達成に役立つ。
別の実施形態によれば、平坦な表面を有する支持構造体と、平坦な表面からオフセット距離の位置にあり第１の光デバイスを有する第１の平坦な基板であって、第１の光デバイスが第１の平坦な基板のエッジに沿って第１の光ポートのアレイを有する、第１の平坦な基板と、平坦な表面からオフセット距離の位置にあり１つまたは複数の第２の光デバイスを有する第２の平坦な基板であって、１つまたは複数の第２の光デバイスが、第２の平坦な基板の第２のエッジに沿って第２の光ポートを有し、第２のエッジは第１のエッジに面している、第２の平坦な基板と、第１の平坦な基板に熱的に結合された第１のヒータと、第２の平坦な基板に熱的に結合された第２のヒータとを備えた装置が提供される。第１の平坦な基板は、第２の平坦な基板とは実質的に異なる熱膨張率を有する。第１のヒータと第２のヒータは、別個に制御可能であるように構成されている。
さらに別の実施形態によれば、支持板と、支持板に実装されている複数の光検出器と、支持板に実装され、受け取った光に応答して光検出器によって生成された電気信号を受け取るように電気的に接続されている複数の増幅器と、支持板に実装されている光サブアセンブリとを有する装置が提供される。光検出器は、光サブアセンブリと支持板との間に位置決めされている。光サブアセンブリは、光を光検出器に向けるように構成されている。
本発明の様々な実施形態の他の態様、特徴および利益は、例として、以下の詳細な説明と添付の図面とから、より完全に明らかになるはずである。
本発明の一実施形態による光受信機を示すブロック図である。 本発明の一実施形態による図１の光受信機において用いることができる光電子アセンブリの部分的な断面側面図である。 本発明の一実施形態による図２の光電子アセンブリにおいて用いることができる光サブアセンブリの断面側面図である。
図１は、本発明の一実施形態による光ライン・カードにおいて使用可能な光受信機１００のブロック図を示している。受信機１００は、光／電気（Ｏ／Ｅ）変換器１１０と信号プロセッサ１５０を含む。Ｏ／Ｅ変換器１１０は、例えば外部の光通信リンクから、Ｎ成分の波長分割多重化（ＷＤＭ）信号１０２を受け取り、それをＮ個の電気アナログ信号１４２１〜１４２Ｎに変換してそれぞれの信号１４２が信号１０２の対応するＷＤＭ成分を表すようにする。なお、ここでＮは１よりも大きい整数である。プロセッサ１５０は、当技術分野で知られているように、信号１０２のＮ個の個別的に変調されたＷＤＭ成分によって搬送されたデータを回復して、この回復されたデータをデジタル出力信号１５２１〜１５２Ｎを介して出力するように、対応する電気回線１４２１〜１４２Ｎにおいて受け取った信号を処理する。信号プロセッサ１５０において実施される信号処理はアナログ／デジタル変換を含み、クロック回復、電子分散補償（ＥＤＣ）および前方誤り訂正（ＦＥＣ）の中の１つまたは複数をオプションで含み得る。代表的な実施形態ではＮ＝１０であるが、他の実施形態では、特定の適用例に必要に応じてより小さくまたはより大きくなり得る。
Ｏ／Ｅ変換器１１０は、例えば図２を参照して以下でさらに説明されるように実装可能なハイブリッド集積回路である。Ｏ／Ｅ変換器１１０は、ＷＤＭ信号１０２をλ１〜λＮとラベリングされるそのＮ個の構成成分であるＷＤＭ成分に分解する光デマルチプレクサ１２０を有する。それぞれのＷＤＭ成分λｉは、光検出器（ＰＤ）１３０１〜１３０Ｎの中のそれぞれの光検出器に与えられる。それぞれのＰＤ１３０は、受け取ったＷＤＭ成分を、ライン１３２１〜１３２Ｎにおいて電気信号の中の対応する信号に変換する。次いで、それぞれの電気信号１３２は、増幅器１４０１〜１４０Ｎの中の対応する増幅器において増幅されて、電気アナログ信号の中の対応する信号が電気回線１４２１〜１４２Ｎにおいて生じる。
代表的な実施形態では、光デマルチプレクサ１２０はモノリシックな光集積回路であり、ＰＤ１３０１〜１３０Ｎと増幅器１４０１〜１４０Ｎはそれぞれが個別の半導体デバイスである。ＰＤ１３０１〜１３０Ｎは、任意の所望の様態で、例えば図１に示されているような直線状の横方向のアレイで、空間的に配置することができる。デマルチプレクサ１２０、ＰＤデバイス１３０１〜１３０Ｎおよび増幅器デバイス１４０１〜１４０Ｎは、例えばセラミック、複合またはポリマの材料で作られた（共通の）支持板１０４の平坦な表面に接して、またはそのような平坦な表面の上に実装される。支持板１０４は、Ｏ／Ｅ変換器１１０を、直接かまたは追加的な構造的要素を介してかのいずれかで、対応する光ライン・カードのプリント回路板に取り付けるために用いることができる。
図２は、本発明の一実施形態によるＯ／Ｅ変換器１１０において用いることができる光電子アセンブリ２００の部分的な断面側面図を示している。光電子アセンブリ２００は、例えば、そのアセンブリの他の構成要素に対する構造上の支持を提供するセラミック基板（支持板）２０４を有する。基板２０４は、支持板１０４の可能な実装形態の１つであり得る。基板２０４に直接に実装されるのは、直線状に横方向のアレイで配列される複数のトランスインピーダンス増幅器（ＴＩＡ）２４０１〜２４０Ｎである。この直線状の横方向のアレイでの配列により、図２の図面では、ＴＩＡ２４０１〜２４０Ｎの中の１つだけ、すなわちＴＩＡ２４０ｉだけが見えるようになっている。ＴＩＡ２４０ｉは、アバランシェ・フォトダイオード（ＡＰＤ）２３０ｉからの信号を、ワイヤ・リード２３８ｉを介して受け取るように、電気的に接続されている。ＴＩＡ２４０ｉと同様に、ＡＰＤ２３０ｉは、直線状の横方向アレイとして配列されている複数のＡＰＤ２３０１〜２３０Ｎの一部であり、そのため、図２ではＡＰＤ２３０ｉだけを見ることになる。
ＡＰＤ２３０１〜２３０Ｎは、基板２０４に取り付けられたサブマウント２２２に実装されている。サブマウント２２２は、少なくとも２つの異なる機能を果たし、例えば、ベース層２２４、絶縁層２２６および導電層２２８を備え得る。
いくつかの実施形態では、サブマウント２２２の第１の機能は、ＡＰＤ２３０１〜２３０ＮとＴＩＡ２４０１〜２４０Ｎとの間の高差を調整することによって、光学的な損失を減少させることである。本明細書において、高さという用語は、（図２に示されている）Ｚ軸に沿った対応するピースまたは構成要素の厚さを意味する。典型的には、（ＡＰＤ２３０ｉなどの）ＡＰＤは、（ＴＩＡ２４０ｉなどの）ＴＩＡよりも小さな高さを有する。ＡＰＤ２３０ｉが基板２０４に直接実装される場合には、ＡＰＤの感光性領域２３４は、（光を感光性領域の上に射影する）光サブアセンブリ２９０から比較的大きな距離のところに配置されるのであるが、その理由は、ＴＩＡ２４０ｉとワイヤ・リード２３８ｉのために、光サブアセンブリが、ＴＩＡおよび／またはワイヤ・リードの最高点よりもＡＰＤにより近づいて位置決めされることが全くできないからである。都合の悪いことに、この比較的大きな距離のために比較的高い光学的損失が生じ、あるいはレンズなど１つまたは複数の追加的な光学素子を組み込むことが必要となる可能性もある。サブマウント２２２は、感光性領域２３４と光サブアセンブリ２９０との間の距離の著しい短縮を可能にすることにより、この問題に対処することができる。その理由で、いくつの実施形態では、追加的な光学素子をアセンブリ２００の中に組み込むことなく、光学的損失を受け入れ可能な低い水準に維持することができる。
いくつかの実施形態では、サブマウント２２２の第２の機能は、ＡＰＤ２３０１〜２３０Ｎのアレイ全体にわたる、高さおよび傾斜の適切な制御を可能にすることである。例えば、基板２０４がセラミック・キャリアである場合には、比較的大きな（例えば、Ｎ＞５）直線状のＡＰＤアレイであると、セラミック・キャリアが、例えば１ｃｍＸ１ｍｍという比較的大きなサイズおよび／または大きなアスペクト比を有していることが要求されることがある。このような大きなアスペクト比は、セラミックの脆弱性により、製造上の歩留まりを低下させる可能性がある。また、セラミック材料が製造の間に受ける熱処理のため、多くの場合にこの材料に比較的大きな収縮が生じ、それにより、結果的に得られるセラミック・キャリアの表面がいくぶん「波形」になってしまう。都合の悪いことに、このタイプの実装用表面は、ＡＰＤアレイのＡＰＤ同士間に、受け入れられない高さおよび傾斜の変動を生じさせることもある。アセンブリ２００では、この問題は、非セラミック材料をサブマウント２２２のために用いることによって対処可能であり、それにより、サブマウントの表面を、ＡＰＤ２３０１〜２３０Ｎの位置決めにおける高さの一様性および傾斜に関する比較的厳格な仕様を満足するのに十分なほどに平坦にすることが可能になる。
一実施形態では、サブマウント２２２のベース層２２４はシリコンで作られており、サブマウントの絶縁層２２６はシリコン酸化物またはシリコン窒化物で作られている。シリコン処理技術は成熟し十分に発達しているので、サブマウント２２２の外部表面の平坦性は、例えば±２μｍの範囲内など、多くの場合に適切に制御することが可能であり、それによって、ＡＰＤ２３０１〜２３０Ｎの位置決めにおける高さの一様性および傾斜に関する仕様に従うことは容易である。絶縁層２２６は、ＡＰＤ２３０ｉとシリコン製のベース層２２４との間の非導電性のスペーサとして機能し、ＡＰＤが変調された光信号を受け取り対応する電気ＲＦ信号をＴＩＡ２４０ｉのために生成するときに、シリコン製のベース層において無線周波数（ＲＦ）の誘導された寄生電流が生じることを防止することが可能であるのに十分な厚さとすることができる。絶縁層２２６の典型的な厚さは、約１０μｍから約３０μｍの間である。絶縁層２２６は、また、ＡＰＤ２３０と対応するワイヤ・リード２３８との間に適切な電気的接続を提供するために導電層２２８の都合のよい堆積、パターニングおよびはんだ付けを可能にすることができる。
光サブアセンブリ２９０は、この光サブアセンブリの２つの（Ｙ軸の）端部に位置決めされた２つのスペーサ２３６を用いて基板２０４上に実装されてΠの形状の構造を形成する。ここで、スペーサはΠの２つの脚部であり、光サブアセンブリはΠの上部の水平方向のバーである。図２に示されている図では、２つのスペーサ２３６の一方だけ、すなわち、光サブアセンブリ２９０の遠位端に接続されているスペーサだけを見ることができる。様々な実施形態において、スペーサ２３６は、基板２０４またはサブマウント２２２に直接取付け可能である。スペーサ２３６の高さとサブマウント２２２の厚さとは、ＡＰＤ２３０とワイヤ・リード２３８のために適切な公差を維持しながら十分な間隙を提供しながら、光サブアセンブリ２９０の下部表面と感光性領域２３４の上部表面との間のエアギャップを（光学的な損失を低く維持するために）実際的に可能な限り小さくするように選択される。
光サブアセンブリ２９０は、アレイ状の導波回折格子デバイス（ＡＷＧＤ）２２０、その表面上ミラー２６２のアレイを有する平坦構造２６０および温度制御ユニット２７０を備える。ＡＷＧＤ２２０は、ＷＤＭ波長デマルチプレクサ（図１におけるデマルチプレクサ１２０も参照のこと）として機能し、基板層２１４と導波層２１８を有するモノリシックで平坦な集積回路である。ＡＷＧＤ２２０は、光導波層２１８が基板２０４との関係で基板層２１４よりも小さなオフセット距離を有するように配向されている。光導波層２１８は、ＡＷＧＤ２２０の光回折格子機能を実現する様々な光導波路を有する。（図１の光信号１０２などの）入力ＷＤＭ信号が、（図２には明確には示されていない）入力導波路に与えられる。ＡＷＧＤ２２０は、入力ＷＤＭ信号をそのＮ個の構成成分であるＷＤＭ成分に分解し、それぞれのＷＤＭ成分を、層２１８におけるＮ個の出力導波路２１６１〜２１６Ｎの中のそれぞれの出力導波路の中に方向付ける。例えば、ＷＤＭ成分λｉは、図２に示されているように、出力導波路２１６ｉの中に方向付けられる。
ＡＷＧＤ２２０のエッジ２２１は、出力導波路２１６１〜２１６Ｎの終端を有し、それぞれの出力導波路がＮ個のミラー２６２の中の対応するミラーに光学的に結合されるように、ミラー・アレイ２６０に面している。それぞれのミラー２６２は、Ｘ軸に沿った出力導波路２１６からの光を、ＡＰＤ２３０の方向にＺ軸に沿って伝播するように方向を変えるターニングミラーとして機能する。例えば、図２に示されているように、ミラー２６２ｉは、出力導波路２１６ｉからＷＤＭ成分λｉを受け取り、そのＷＤＭ成分を、ＡＰＤ２３０ｉの感光性領域２３４に向かう方向に変更する。
一実施形態では、ミラー・アレイ２６０は、ガラスまたはシリコンの実質的に矩形のピースであり、そのエッジの１つが、隣接する２つの表面に対して非９０度の角度に配向されている傾斜表面を形成するように、研磨により取り除かれている。この傾斜表面は、薄い金属層がその上に堆積され、ミラー２６２１〜２６２Ｎの反射面を形成し得る。ガラス部材の厚さと傾斜表面の幅とは、出力導波路２１６のコアが傾斜表面の中心部と位置合わせされるように、選択される。結果的に、ミラー・アレイ２６０は、ＡＷＧＤ２２０よりも僅かに厚くすることができ、これにより、出力導波路２１６の終端とミラー・アレイの傾斜表面との間の自由空間において光ビームの広がりが与えられることに役立つ。一構成形態では、スペーサ２３６は、基板２０４に面しているミラー・アレイ２６０の表面２６４に取り付けられている。表面２６４は、ＡＷＧ２２０における光導波層２１８の外側の表面（すなわち、図２に示されている図では下側の表面）よりも基板２０４からのオフセット距離が小さいので、スペーサ２３６と光導波層の間には小さなギャップが存在する。他のスペーサの構成も可能である。
別の実施形態では、ミラー・アレイ２６０は、ＭＥＭＳデバイスとしての可能な実装形態を含むマイクロミラーの任意の適切なアレイであり得る。
ミラー・アレイ２６０とＡＷＧＤ２２０は共に温度制御ユニット２７０に取り付けられ、温度制御ユニット２７０は、少なくとも２つの機能を果たすことができる。第１に、温度制御ユニット２７０は、ＡＰＤ２３０１〜２３０Ｎの上にフリップチップ実装するためにＡＷＧＤ２２０とミラー・アレイ２６０を互いに対して適切に位置決めすることを可能にする光サブアセンブリ２９０のための構造的ベースとして機能し得る。第２に、温度制御ユニット２７０は、ＡＷＧＤ２２０とミラー・アレイ２６０の温度を制御する。例えば、温度制御ユニット２７０は、ＡＷＧＤ２２０の温度を特定された温度の±１Ｋの範囲内に維持するために、１つまたは複数の温度センサと１つまたは複数の抵抗性ヒータ（図２には明示的には示されていない）を組み込むことができる。当技術分野で知られているように、ＡＷＧＤ２２０のようなＡＷＧＤのスペクトル透過特性は温度に対して比較的敏感であり、適切な温度制御によって、ＡＷＧＤがＩＴＵ波長λｉにおいて比較的小さな光挿入損失を有することが保証されることが可能になる。
一構成形態では、温度制御ユニット２７０は、抵抗の異なるヒータを用いて、それぞれに異なる比率の熱フローをＡＷＧＤ２２０とミラー・アレイ２６０まで運び、例えば、悪影響のある温度勾配を回避し、および／または、ＡＷＧとミラー・アレイをそれぞれ異なる温度に維持する。この特徴を用いて、例えばＡＷＧＤ２２０とミラー・アレイ２６０が異なる材料で作られている実装形態を可能にすることにより、例えばミラー・アレイの場合であれば光学的損失増加という損害を生じることなく低コストの材料の使用を可能にすることができる。さらに、（光サブアセンブリ２９０の比較的近接近して配置された電子回路などの）外部の熱源によって誘導された一様でない加熱によって生じる可能性がある光学的なミスアライメントを低減するまたは回避することが可能になる。
図３には、本発明の一実施形態による光サブアセンブリ２９０として用いることができる光サブアセンブリ３９０の断面側面図が示されている。光サブアセンブリ３９０は、ＡＷＧＤ３２０、その表面にミラー３６２のアレイを有する平坦な構造３６０および温度制御ユニット３７０を備える。それぞれのミラー３６２の垂直方向のサイズは比較的小さくて、ＡＷＧＤ３２０における出力導波路３１６の厚さよりも僅かに大きいだけである。この小さな垂直方向のサイズは、ミラー３６２の中間部を（ｉ）出力導波路３１６の終端に比較的近接近して、および／または、（ｉｉ）感光性領域２３４（図２を参照のこと）に比較的近接近して、位置決めを可能にするのに有利であり得る。平坦な構造３６０とＡＷＧＤ３２０は、それぞれが異なる材料の組を用いて実現される。例えば、ＡＷＧＤ３２０は第１の材料（例えばシリコン）で作られた平坦な基板３１４を有することができ、平坦な構造３６０は第１の材料とは異なる第２の材料（例えばガラス）で作られた平坦な基板３６４を有することができる。その結果として、平坦な構造３６０とＡＷＧＤ３２０は、異なる熱膨張係数を有する。
概して、ＡＷＧＤ３２０の異なる例は、製造の間のプロセス変動に起因して、最適な動作温度が異なる。その結果、光サブアセンブリ３９０の異なる例は、そのそれぞれのＡＷＧＤ３２０をそれぞれ異なる動作温度に維持するように構成される必要があることがある。平坦な構造３６０が、ミラー３６２の中央部を、公称の動作温度において、出力導波路３１６と光学的に位置合わせするように配置する厚さを有するように設計されているとしても、熱膨張係数の差異と公称の動作温度からの実際の動作温度の変位とのため、平坦な構造３６０がＡＷＧＤ３２０と同じ温度を有している場合、光サブアセンブリ３９０のいくつかの例では、ミラー３６２が出力導波路３１６との適切な光学的位置合わせからずれてしまう場合があり得る。
この問題に対処するために、温度制御ユニット３７０は、独立に制御される２つのヒータ３７２および３７４を有する。ヒータ３７２は、ＡＷＧＤ３２０のための温度制御を提供し、ＡＷＧＤにおける光挿入損失がほぼ最小限に維持されるように選択された適切な動作温度Ｔ１にＡＷＧＤを維持するように、構成されている。既に上述したように、温度Ｔ１は、公称の動作温度とは異なり得る。ヒータ３７４は、平坦な構造３６０のために独立な温度制御を提供し、この平坦な構造を、温度Ｔ１とは異なり得る温度Ｔ２に維持するように構成されている。より具体的には、温度Ｔ２は、必要であれば、ＡＷＧＤ３２０と平坦な構造３６０との間の熱膨張係数の差異が、温度Ｔ１と温度Ｔ２との間の差異によって適切に補償されるように、選択される。この補償により、ミラー３６２と出力導波路３１６は、相互に適切な光学的位置合わせがなされた状態に配置され、それによって、温度Ｔ１が公称の動作温度から逸脱している場合でも、光サブアセンブリ３９０は比較的高い光スループット（すなわち、低い光学的損失）を有することが可能になる。
一実施形態では、平坦な構造３６０の異なるミラー３６２は、平坦な構造３６０の中に集積され異なる（例えば、分離した）光デバイスとして実装され、平坦な構造３６０がそのエッジに沿って対応する複数の光ポートを有することにより、ＡＷＧＤ３２０の出力ポート（例えば、出力導波路３１６の終端部）と対応するミラー３６２との間の光学的な結合が可能になる。
本明細書で用いられている「オフセット距離」という用語は、２つの要素の間の最短距離を意味する。例えば、図２に示されている図では、基板２０４とミラー・アレイ２６０との間のオフセット距離は、基板の上側表面とミラー・アレイの下側表面との間の距離である。同様にして、基板２０４とＡＷＧＤ２２０との間のオフセット距離は、基板の上側表面とＡＷＧＤの下側表面との間の距離である。従って、ＡＷＧＤ２２０と基板２０４との間のオフセット距離は、ミラー・アレイ２６０と基板２０４との間のオフセット距離よりも大きい。
本発明が例示の実施形態を参照して説明されてきたが、この説明は、限定的な意味において解釈されることを意図していない。例えば、ＴＩＡ２４０ｉは基板２０４に直接的に取り付けられているとして説明したが、ＴＩＡと基板との間に挿入されたサブマウントを用いる別の実施形態もまた可能である。異なるＡＰＤ２３０に接続されたＴＩＡ２４０は、直線状の構成ではなく、千鳥状に配列されてもよい。より具体的には、図２に示されている図では、千鳥状の構成とは、ＴＩＡ２４０ｉが（図示の）ＡＰＤ２３０ｉの右側に配置され、他方でＴＩＡ２４０ｉ＋１はＡＰＤ２３０ｉ＋１の左側に配置され、この交代がＴＩＡアレイ全体にわたって反復されることを意味する。平坦な基板３１４は主として第１の半導体から形成され得、平坦な基板３６４は主として例えば第１の半導体とは異なる合金の組成を有する第２の半導体から形成され得る。
本発明の他の実施形態に加え、説明された実施形態の様々な修正形態は、本発明が属する当業者に明らかであり、添付の特許請求の範囲に記載された本発明の原理および範囲に含まれるものと認められる。
本明細書の目的では、ＭＥＭＳデバイスは、互いに対して相対的に運動するように適合された２つ以上の部分を有するデバイスであり、その運動は、機械的、熱的、電気的、磁気的、光学的および／または化学的な相互作用など、任意の適切な相互作用または相互作用の組合せに基づく。ＭＥＭＳデバイスは、マイクロまたは（ナノ加工技術を含む）それ未満の加工技術を用いて加工される。この加工技術には、必ずしも限定されるものではないが、（１）例えば自己集合的な単一層、所望の化学物質に対する高い親和性を有する化学コーティングならびにダングリング化学結合の生成および飽和を用いる自己集合的技術、および、（２）例えばリソグラフィ、化学的蒸着、物質のパターニングおよび選択的エッチングならびに表面の処理、成形、プレーティングおよびテクスチャリングを用いるウェハ／材料処理技法が含まれ得る。ＭＥＭＳデバイスの例には、限定的ではないが、ＮＥＭＳ（ナノ電気機械システム）デバイス、ＭＯＥＭＳ（マイクロ光電気機械システム）デバイス、マイクロマシン、マイクロシステムおよびマイクロシステム技術またはマイクロシステム統合を用いて作られるデバイスが含まれる。
別段断らない限りは、それぞれの数値および範囲は、単語「約（about）」または「近似的に(approximately)」が値および範囲の前に付されているかのように、近似的なものとして解釈されるべきである。
本発明の性質を説明する目的で上述し、図示した部分の詳細、材料および配列を様々に変更することは、添付の特許請求の範囲に記載された本発明の範囲から逸脱せずに、当業者によってなされ得ることがさらに理解される。
本明細書において、「一実施形態」または「ある実施形態」の参照は、その実施形態と関係して説明された特定の特徴、構造または特性が、本発明の少なくとも１つの実施形態に含まれてもよいということを意味する。本明細書の様々な場所において「一実施形態では」という句が現れているが、すべてが同じ実施形態を意味しているのでは必ずしもない。また、別個のまたは代替的な実施形態が、他の実施形態について相互に排他的な関係に必ずしもあるわけでもない。同じことは、「実装形態」という用語についても当てはまる。
本明細書および図面は、本発明の原理を説明するためだけのものである。従って、当業者は、本明細書に明示的に説明や図解がなくとも、本発明の原理を具体化しその精神および範囲に含まれる様々な構成を工夫することができることが認識されよう。さらに、本明細書で挙げたすべての例は、基本的に、本発明の原理と、当技術分野を進歩させるために発明者によって寄与された概念との理解の助けとなる教育的な目的のためのみであると明確に意図されているのであって、このように具体的に列挙した例および条件に限定されずに解釈されるべきである。さらに、その特定の例に加えて、本発明の原理、態様および実施形態に関する本明細書での言及は、その均等物にも及ぶことが意図されている。
高さ、長さ、幅、上、下などの用語の使用は、厳密に、本発明の説明を容易にするためのものであり、本発明を特定の向きに限定することは意図していない。例えば、高さは、垂直方向の上昇だけを限定的に意味するのではなく、図面に示されているように、３次元構造の３つの次元の中の１つを特定するのに用いられている。そのような「高さ」は、電極が水平方向である場合には垂直であり得るし、電極が垂直方向である場合には水平であり得る。それ以外の場合もあり得る。同様に、すべての図面において異なる層は水平方向の層として示されているが、そのような向きは、説明上の目的に過ぎず、限定として解釈されるべきではない。
図面に示されている様々な要素の機能は、「プロセッサ」としてラベル付けがなされている任意の機能ブロックも含めて、適切なソフトウェアと関連しながらソフトウェアを実行することができるハードウェアに加えて、専用のハードウェアを用いることによっても提供され得る。プロセッサによって提供されるときには、これらの機能は、単一の専用のプロセッサによって、単一の共用のプロセッサによって、または、その中のいくつかは共用も可能である複数の個別のプロセッサによって、提供され得る。さらに、「プロセッサ」または「コントローラ」という用語の明示的な使用は、ソフトウェアを実行することができるハードウェアを排他的に意味するものと解釈されるべきではなく、明示的ではないが、デジタル信号プロセッサ（ＤＳＰ）ハードウェア、ネットワーク・プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、ソフトウェアを記憶するリード・オンリ・メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）および不揮発性ストレージを、限定なく含み得る。通常型および／またはカスタムである他のハードウェアも含まれ得る。同様に、図面に示されているすべてのスイッチは、概念的なものに過ぎない。それらの機能は、プログラム・ロジックの動作を通じて、専用のロジックを通じて、プログラム制御と専用ロジックとの相互作用を通じて、またはさらに手動でも実行され得る。特定の技術が、コンテクストからより特定的に理解されるものとして、実施者に選択可能である。
やはりここでの説明のために、「結合する」、「結合している」、「結合された」、「接続する」、「接続している」または「接続された」という用語は、２つ以上の要素の間でエネルギが伝達されることが許容される当技術分野において知られているまたは後に開発される任意の様態を意味し、１つまたは複数の追加的な要素の介在が、必須ではないものの、想定されている。逆に、「直接に結合された」、「直接に接続された」などの用語は、そのような追加的な要素が存在しないことを意味する。

Claims (5)

  1. 平坦な表面を有する支持構造体と、
    前記平坦な表面からオフセット距離の位置にあり第１の光デバイスを有する第１の平坦な基板であって、前記第１の光デバイスが、前記第１の平坦な基板の第１のエッジに沿って第１の光ポートのアレイを有する、第１の平坦な基板と、
    前記平坦な表面からオフセット距離の位置にあり１つまたは複数の第２の光デバイスを有する第２の平坦な基板であって、前記１つまたは複数の第２の光デバイスが、前記第２の平坦な基板の第２のエッジに沿って第２の光ポートを有し、前記第２の光ポート及び前記第１の光ポートのアレイを光学的に結合するために、前記第２のエッジは前記第１のエッジに面している、第２の平坦な基板と、
    前記第１の平坦な基板に熱的に結合された第１のヒータと、
    前記第２の平坦な基板に熱的に結合された第２のヒータと、
    を備え、
    前記第１の平坦な基板が、前記第２の平坦な基板とは実質的に異なる熱膨張率を有し、
    前記第１のヒータと前記第２のヒータが、別個に制御可能であるように構成されている、装置。
  2. 前記第１の平坦な基板が平坦なベースを含み、前記第１の光デバイスが前記平坦なベースに隣接する位置にあり、前記平坦なベースが前記第２の平坦な基板の組成と異なる組成を有し、
    前記１つまたは複数の第２の光デバイスが、前記支持構造体の前記平坦な表面に位置するデバイスと光学的に結合されている、
    請求項１に記載の装置。
  3. 前記平坦な表面に実装された複数の光検出器と、
    前記平坦な表面に実装され、受け取った光に応答して前記光検出器によって生成される電気信号を受け取るように電気的に接続されている複数の増幅器であって、前記１つまたは複数の第２の光デバイスが、前記第１の光ポートのアレイからの光を前記複数の光検出器に向けるように構成されている、複数の増幅器と、
    前記平坦な表面に取り付けられ、前記光検出器が実装されているサブマウントと、
    をさらに備える、請求項１に記載の装置。
  4. 前記サブマウントが、
    前記平坦な表面に取り付けられた第１の層と、
    前記第１の層の上に形成され、前記光検出器が直接的に取り付けられている第２の層と、
    を備え、
    前記第１の層がシリコンで構成され、
    前記第２の層がシリコン酸化物またはシリコン窒化物で構成され、少なくとも約１０μｍの厚さを有し、
    前記サブマウントが、前記第２の層の上に形成され導電性材料で作られた第３の層をさらに備え、
    前記第３の層が、前記光検出器から前記増幅器に前記電気信号を伝送する電気リードを形成するようにパターニングされている、
    請求項３に記載の装置。
  5. 支持板と、
    前記支持板に実装されている複数の光検出器と、
    前記支持板に実装され、受け取った光に応答して前記光検出器によって生成された電気信号を受け取るように電気的に接続されている複数の増幅器と、
    前記支持板に実装されている光サブアセンブリと、
    を備え、
    前記光検出器が、前記光サブアセンブリと前記支持板との間に位置決めされ、
    前記光サブアセンブリが、光を前記光検出器に向けるように構成され、
    前記光サブアセンブリが、
    第１の平坦な基板に配置され、光信号を複数のスペクトル成分に逆多重化するように構成された光デマルチプレクサと、
    第２の平坦な基板に配置され、前記光デマルチプレクサから前記スペクトル成分を受け取り、前記スペクトル成分を対応する光検出器に向けるように構成されている１つまたは複数のミラーと、
    温度制御ユニットと、
    を備え、
    前記光デマルチプレクサと前記１つまたは複数のミラーが共に、前記温度制御ユニットに横並びの配列で取り付けられ、
    前記温度制御ユニットが、前記光デマルチプレクサとミラーのアレイとのいずれよりも前記支持板から大きなオフセット距離に位置決めされ、
    前記温度制御ユニットが、前記光デマルチプレクサと前記１つまたは複数のミラーとの温度を個別に制御するように構成された２つ以上の抵抗性ヒータを備え、
    前記光デマルチプレクサが、前記１つまたは複数のミラーよりも前記支持板から大きなオフセット距離に位置決めされ、
    前記第１の平坦な基板は、前記第２の平坦な基板とは実質的に異なる熱膨張率を有している、装置。
JP2013532839A 2010-10-07 2011-09-29 ライン・カードのための光電子アセンブリ Expired - Fee Related JP5784130B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US39083710P 2010-10-07 2010-10-07
US61/390,837 2010-10-07
US12/944,875 2010-11-12
US12/944,875 US8787775B2 (en) 2010-10-07 2010-11-12 Opto-electronic assembly for a line card
PCT/US2011/053812 WO2012047701A2 (en) 2010-10-07 2011-09-29 Opto-electronic assembly for a line card

Publications (3)

Publication Number Publication Date
JP2013541047A JP2013541047A (ja) 2013-11-07
JP2013541047A5 JP2013541047A5 (ja) 2013-12-19
JP5784130B2 true JP5784130B2 (ja) 2015-09-24

Family

ID=45928333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013532839A Expired - Fee Related JP5784130B2 (ja) 2010-10-07 2011-09-29 ライン・カードのための光電子アセンブリ

Country Status (6)

Country Link
EP (1) EP2625558B1 (ja)
JP (1) JP5784130B2 (ja)
KR (1) KR101515732B1 (ja)
CN (1) CN103154798B (ja)
TW (1) TW201229589A (ja)
WO (1) WO2012047701A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893816B2 (en) * 2016-03-25 2018-02-13 Intel Corporation Dynamic beam steering optoelectronic packages
CN107843955B (zh) * 2017-09-20 2019-12-20 博创科技股份有限公司 一种加热型阵列波导光栅（awg）模块

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212745A (en) * 1991-12-02 1993-05-18 Micron Optics, Inc. Fixed and temperature tuned fiber fabry-perot filters
KR19990014882A (ko) * 1996-03-18 1999-02-25 요트.게.아.롤페즈 플라즈마 어드레스된 칼라 디스플레이
JP3448551B2 (ja) * 2000-06-14 2003-09-22 古河電気工業株式会社 アレイ導波路型回折格子
US20020037025A1 (en) * 2000-09-25 2002-03-28 Bartman Randall K. Hybrid narrow -linewidth semiconductor lasers
JP3768099B2 (ja) * 2000-12-19 2006-04-19 三洋電機株式会社 受光素子及びそれを備える光半導体装置
JP4665240B2 (ja) * 2001-06-25 2011-04-06 富士通株式会社 光伝送装置
US7116851B2 (en) * 2001-10-09 2006-10-03 Infinera Corporation Optical signal receiver, an associated photonic integrated circuit (RxPIC), and method improving performance
KR100442609B1 (ko) * 2002-03-05 2004-08-02 삼성전자주식회사 플립칩 본딩구조 및 본딩방법
US6842572B2 (en) * 2002-05-15 2005-01-11 Intel Corporation Techniques to guide optical signals
JP3947460B2 (ja) * 2002-12-03 2007-07-18 ローム株式会社 光モジュール
JP4336759B2 (ja) * 2002-12-17 2009-09-30 日本電気株式会社 光分散フィルタ
US7376310B2 (en) * 2002-12-20 2008-05-20 International Business Machines Corporation Optical waveguide element with controlled birefringence
US6945708B2 (en) * 2003-02-18 2005-09-20 Jds Uniphase Corporation Planar lightwave circuit package
JP2005064109A (ja) * 2003-08-08 2005-03-10 Noritsu Koki Co Ltd レーザ光源及びレーザ露光装置
JP2005167348A (ja) 2003-11-28 2005-06-23 Matsushita Electric Ind Co Ltd 光受信装置、光送受信装置及び光モジュール
EP1740992B1 (en) * 2004-04-15 2018-10-10 Infinera Corporation Coolerless and floating wavelength grid photonic integrated circuits (pics) for wdm transmission networks
CN101147088B (zh) * 2005-02-16 2011-08-17 应用材料股份有限公司 光学耦合至ic芯片
JP4830607B2 (ja) * 2006-02-09 2011-12-07 パナソニック電工株式会社 光電気変換装置及びその製造方法並びに外部導波路
US7532783B2 (en) * 2006-10-11 2009-05-12 Futurewei Technologies, Inc. Method and system for integrated DWDM receivers
JP2009092690A (ja) * 2007-10-03 2009-04-30 Fuji Xerox Co Ltd 光モジュール
US8265111B2 (en) * 2008-03-18 2012-09-11 Mitsubishi Electric Corporation Laser light source module
KR101018278B1 (ko) * 2008-09-19 2011-03-04 전자부품연구원 파장가변 소자 패키지

Also Published As

Publication number Publication date
TW201229589A (en) 2012-07-16
EP2625558A4 (en) 2017-11-22
CN103154798A (zh) 2013-06-12
KR101515732B1 (ko) 2015-04-27
EP2625558A2 (en) 2013-08-14
JP2013541047A (ja) 2013-11-07
KR20130052015A (ko) 2013-05-21
EP2625558B1 (en) 2021-06-23
CN103154798B (zh) 2015-12-16
WO2012047701A2 (en) 2012-04-12
WO2012047701A3 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
US8787775B2 (en) Opto-electronic assembly for a line card
US8285149B2 (en) Method and system for integrated DWDM transmitters
JP4790819B2 (ja) ハイブリッド集積された１×ｎ個のｄｗｄｎ送信機用の方法及びシステム
US8285150B2 (en) Method and system for integrated DWDM transmitters
JP2023071822A (ja) 光データ通信システム用レーザモジュール
JP2018163926A (ja) 光送信モジュール、光モジュール、及び光伝送装置、並びにそれらの製造方法
KR100936525B1 (ko) 광-전자 소자 집적
JP4955084B2 (ja) 光モジュール
CN111221085B (zh) 用于光次组件模块中的光学隔离器阵列
JP5784130B2 (ja) ライン・カードのための光電子アセンブリ
WO2011063713A1 (en) Thermoelectric cooling apparatus of photonic integrated circuits
US20120148190A1 (en) Optical module and optical transmission device using the same
JP2008197500A (ja) 光モジュール
US20200350745A1 (en) Microsystems and semiconductor hybrid coherent light sources
CN114069381B (zh) 光次组件模组中的热管理技术及用于镭射二极管温度控制的加热装置
US11221460B2 (en) Lens clip for coupling and optical alignment of an optical lens array and an optical subassembly module implementing same
JP6286989B2 (ja) 光導波路型モジュールおよびその製造方法
Schumacher et al. Monolithically integrated 20-channel optical add/drop multiplexer subsystem with hybrid-integrated 40-channel photo detector array
CN114063227A (zh) 光次组件模组中的热管理技术

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140604

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150721

R150 Certificate of patent or registration of utility model

Ref document number: 5784130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees