JP5773743B2 - Circuit board inspection apparatus and circuit board inspection method - Google Patents
Circuit board inspection apparatus and circuit board inspection method Download PDFInfo
- Publication number
- JP5773743B2 JP5773743B2 JP2011109107A JP2011109107A JP5773743B2 JP 5773743 B2 JP5773743 B2 JP 5773743B2 JP 2011109107 A JP2011109107 A JP 2011109107A JP 2011109107 A JP2011109107 A JP 2011109107A JP 5773743 B2 JP5773743 B2 JP 5773743B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- inspected
- conductor pattern
- insulation
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
本発明は、複数の導体パターンを有する回路基板における各導体パターンの間の絶縁状態を検査する回路基板検査装置および回路基板検査方法に関するものである。 The present invention relates to a circuit board inspection apparatus and a circuit board inspection method for inspecting an insulation state between conductor patterns in a circuit board having a plurality of conductor patterns.
回路基板に形成されている導体パターンの間の絶縁状態を検査する回路基板検査方法として、各導体パターンの中から選択した一対の導体パターンに対する絶縁検査を一対の導体パターンの全ての組み合わせについて行う回路基板検査方法が知られている。この場合、数多くの導体パターンが形成されている回路基板に対してこの回路基板検査方法で検査を行うと、一対の導体パターンの組み合わせが膨大な数となって検査に長時間を要することとなる。このような問題点を解決可能な回路基板検査方法として、各導体パターンうちの1つと、その1つを除く他の導体パターンの一部または全部との間の絶縁状態を検査することによって検査回数を低減する回路基板検査方法(例えば、特開2000−193702の段落(0002)〜段落(0006)に開示されている絶縁検査:以下「1対N検査」ともいう)が知られている。 As a circuit board inspection method for inspecting an insulation state between conductor patterns formed on a circuit board, a circuit that performs an insulation inspection on a pair of conductor patterns selected from each conductor pattern for all combinations of a pair of conductor patterns Substrate inspection methods are known. In this case, when a circuit board on which a large number of conductor patterns are formed is inspected by this circuit board inspection method, the number of combinations of a pair of conductor patterns becomes enormous, and a long time is required for the inspection. . As a circuit board inspection method capable of solving such problems, the number of inspections is performed by inspecting the insulation state between one of the conductor patterns and a part or all of the other conductor patterns except the one. There is known a circuit board inspection method (for example, insulation inspection disclosed in paragraphs (0002) to (0006) of JP-A-2000-193702, hereinafter also referred to as “1 to N inspection”).
例えば、1番からM番までの番号が付番されたM個の導体パターンを有する回路基板に対して上記の1対N検査を行う際には、図7に示すように、1回目の検査において、M個のうちの1つの導体パターンとして1番の導体パターンを選択し、選択した1番の導体パターンを除く2番からM番までの導体パターンを同電位としつつ、2番からM番までの導体パターンと1番の導体パターンとの間に検査用信号を供給して各導体パターンの間の抵抗値を測定し、各導体パターンの間の絶縁状態を検査する。この場合、抵抗値が予め決められた下限値以上のときには、その導体パターンの間の絶縁状態が良好であると判定する。次いで、2回目の検査において、検査が終了した1番の導体パターンを検査の対象から除外し、M個のうちの1つの導体パターンとして2番の導体パターンを新たに選択し、1番および2番の導体パターンを除く3番からM番までの導体パターンを同電位としつつ、3番からM番までの導体パターンと2番の導体パターンとの間に検査用信号を供給して各導体パターンの間の絶縁状態を検査する。以下、同図に示すように、M個のうちの1つの導体パターンとして順次大きな番号の導体パターンを選択し、その導体パターンよりも番号が大きい各導体パターンを同電位としつつ検査用信号を供給して各導体パターンの間の絶縁状態を検査し、M個のうちの1つの導体パターンとして選択する導体パターンの番号が(M−1)番となるまでこの検査を繰り返して、合計で(M−1)回の検査を実行する。このような手順で検査を行うことにより、検査時間を大幅に短縮することが可能となる。 For example, when the above 1-to-N inspection is performed on a circuit board having M conductor patterns numbered from 1 to M, the first inspection is performed as shown in FIG. The first conductor pattern is selected as one of the M conductor patterns, and the second to Mth conductor patterns other than the selected first conductor pattern are set to the same potential while the second to Mth conductor patterns are set to the same potential. A test signal is supplied between the first conductor pattern and the first conductor pattern, the resistance value between the conductor patterns is measured, and the insulation state between the conductor patterns is inspected. In this case, when the resistance value is equal to or greater than a predetermined lower limit value, it is determined that the insulation state between the conductor patterns is good. Next, in the second inspection, the first conductor pattern that has been inspected is excluded from the inspection target, and the second conductor pattern is newly selected as one of the M conductor patterns. The conductor patterns from No. 3 to No. M except for the No. conductor pattern are set to the same potential, and an inspection signal is supplied between the No. 3 to No. M conductor patterns and the No. 2 conductor pattern to each conductor pattern. Check the insulation state between. Hereinafter, as shown in the figure, a conductor pattern having a larger number is sequentially selected as one of the M conductor patterns, and an inspection signal is supplied while keeping each conductor pattern having a larger number than that conductor pattern at the same potential. Then, the insulation state between each conductor pattern is inspected, and this inspection is repeated until the number of the conductor pattern to be selected as one of the M conductor patterns becomes (M-1). -1) Perform inspections one time. By performing the inspection in such a procedure, the inspection time can be significantly shortened.
また、上記の回路基板検査方法で検査を行う際には、各導体パターンに設けられている検査対象点(電子部品等を接続するための接続ポイント(いわゆるランド))の全てにプローブを接触させた状態で、電源部とプローブとの接断(接続および切断)をスキャナスイッチ等を用いて行うことにより、検査用信号の供給を行う。このような構成および方法を採用することで、複数の導体パターンを同電位とすることが可能となり、また、検査時間をさらに短縮することが可能となっている。 Further, when performing the inspection by the circuit board inspection method described above, the probe is brought into contact with all inspection target points (connection points (so-called lands) for connecting electronic components etc.) provided in each conductor pattern. In this state, the inspection signal is supplied by connecting and disconnecting the power supply unit and the probe using a scanner switch or the like. By adopting such a configuration and method, a plurality of conductor patterns can be set to the same potential, and the inspection time can be further shortened.
ところが、上記した従来の回路基板検査方法には、解決すべき以下の課題がある。すなわち、上記の回路基板検査方法では、回路基板の各導体パターンに設けられている検査対象点の全てにプローブを接触させた状態で、電源部とプローブとの接断を行っている。一方、電源部や基準電位に接続される電源用の導体パターンには数多くの電子部品が接続されるため、これらの導体パターンには、一般的に、数多くの検査対象点が設けられている。このため、上記の回路基板検査方法で検査を行うときには、これらの導体パターンには、数多くのプローブが接触することとなる。したがって、検査対象点の数が多い導体パターン間の絶縁状態を検査するときには、これらの導体パターンの各検査対象点に接触している各プローブが多いことに加えて、各プローブに接続されているケーブルの数、および各ケーブルに接続されているスキャナスイッチの数も多いため、これらの数多くのプローブ、ケーブルおよびスキャナスイッチ(これらを合わせて「信号供給媒体」ともいう)の相互間の浮遊容量が大きくなる。このため、検査対象点の数が多い導体パターン間の絶縁状態を検査するときには、検査用信号の供給開始から導体パターン間の電圧が検査に必要な規定電圧に達するまでの時間が長くなり、検査効率の向上が困難となる。また、信号供給媒体の相互間の浮遊容量が大きいときには、多くの電荷がチャージされることとなる。このため、検査対象点の数が多い導体パターン間の絶縁状態の検査中に絶縁破壊が発生したときには、チャージされた多くの電荷が一気に放電されて回路基板に損傷を与えるおそれがある。 However, the above-described conventional circuit board inspection method has the following problems to be solved. That is, in the circuit board inspection method described above, the power supply unit and the probe are connected and disconnected in a state where the probe is in contact with all the inspection target points provided on each conductor pattern of the circuit board. On the other hand, since a large number of electronic components are connected to the power supply conductor pattern and the power supply conductor pattern connected to the reference potential, a large number of inspection points are generally provided in these conductor patterns. For this reason, when the inspection is performed by the circuit board inspection method, many probes come into contact with these conductor patterns. Therefore, when inspecting the insulation state between conductor patterns having a large number of inspection target points, in addition to the fact that there are many probes in contact with the inspection target points of these conductor patterns, they are connected to the probes. Due to the large number of cables and the number of scanner switches connected to each cable, there is a stray capacitance between these many probes, cables and scanner switches (collectively referred to as “signal supply medium”). growing. For this reason, when inspecting the insulation state between conductor patterns with a large number of points to be inspected, the time from the start of supplying the inspection signal to the voltage between the conductor patterns reaching the specified voltage required for the inspection becomes longer. It becomes difficult to improve efficiency. Further, when the stray capacitance between the signal supply media is large, a lot of electric charges are charged. For this reason, when dielectric breakdown occurs during the inspection of the insulation state between conductor patterns having a large number of inspection target points, there is a possibility that many charged charges are discharged all at once and damage the circuit board.
本発明は、かかる解決すべき課題に鑑みてなされたものであり、検査効率を向上させると共に検査時における回路基板の破損を防止し得る回路基板検査装置および回路基板検査方法を提供することを主目的とする。 The present invention has been made in view of such problems to be solved, and mainly provides a circuit board inspection apparatus and a circuit board inspection method capable of improving inspection efficiency and preventing damage to a circuit board during inspection. Objective.
上記目的を達成すべく請求項1記載の回路基板検査装置は、1または複数の検査対象点を有する複数の導体パターンを備えている回路基板における当該各検査対象点に接触させた検査用プローブを介して当該各導体パターンに検査用信号が供給されている状態で当該各導体パターン間の抵抗値を測定する測定部と、前記各導体パターンのうちの1つを第1被検査体として設定すると共に当該第1被検査体を除く他の前記導体パターンのうちの一部または全部を第2被検査体として設定し、当該第2被検査体における前記各検査対象点を同電位としつつ当該第2被検査体と前記第1被検査体との間に前記検査用信号を供給させている状態で前記測定部によって測定された前記抵抗値に基づいて当該第2被検査体と当該第1被検査体との間の絶縁状態を検査する第1絶縁検査を、前記第1被検査体および前記第2被検査体の組み合わせを変更しつつ複数回実行する際に、2回目以降の前記第1絶縁検査において、それよりも前の前記第1絶縁検査で前記第1被検査体として設定した導体パターンを前記第1被検査体および前記第2被検査体として設定する対象から除外すると共に、直前の前記第1絶縁検査で前記第2被検査体として設定した導体パターンのうちの1つの導体パターンを前記第2被検査体として設定する対象から除外して前記第1被検査体として設定する検査部を備えた回路基板検査装置であって、前記検査部は、前記回路基板における前記各導体パターンの中に予め決められた数以上の前記検査対象点を有する特定の導体パターンが存在するときには、当該特定の導体パターンを前記第1被検査体として設定する対象から除外して前記複数回の第1絶縁検査を実行した後に、1つの前記特定の導体パターンを第3被検査体として設定すると共に、当該特定の導体パターンを前記第2被検査体として設定して実行した前記第1絶縁検査において前記第1被検査体として設定した前記導体パターンと当該特定の導体パターンとを除く他の前記導体パターンのうちの一部を第4被検査体として設定し、当該第4被検査体における前記各検査対象点を同電位としつつ当該第4被検査体と前記第3被検査体との間に前記検査用信号を供給させている状態で前記測定部によって測定された前記抵抗値に基づいて当該第4被検査体と当該第3被検査体との間の絶縁状態を検査する第2絶縁検査を実行する。
In order to achieve the above object, a circuit board inspection apparatus according to
また、請求項2記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、前記検査部は、前記特定の導体パターンが複数存在するときには、2回目以降の前記第2絶縁検査において、それよりも前の前記第2絶縁検査で前記第3被検査体として設定した前記特定の導体パターンを前記第4被検査体として設定する対象から除外する。
The circuit board inspection apparatus according to
また、請求項3記載の回路基板検査装置は、請求項1または2記載の回路基板検査装置において、前記検査部は、前記第2絶縁検査の実行時において前記第4被検査体として前記導体パターンを1つだけ設定する。
The circuit board inspection apparatus according to
また、請求項4記載の回路基板検査方法は、1または複数の検査対象点を有する複数の導体パターンを備えている回路基板における当該各導体パターンのうちの1つを第1被検査体として設定すると共に当該第1被検査体を除く他の前記導体パターンのうちの一部または全部を第2被検査体として設定し、前記第1被検査体および前記第2被検査体における前記各検査対象点に接触させた検査用プローブを介して当該第2被検査体における当該各検査対象点を同電位としつつ当該第2被検査体と当該第1被検査体との間に検査用信号が供給されている状態で当該第2被検査体と当該第1被検査体との間の抵抗値を測定し、当該抵抗値に基づいて当該第2被検査体と当該第1被検査体との間の絶縁状態を検査する第1絶縁検査を、前記第1被検査体および前記第2被検査体の組み合わせを変更しつつ複数回実行する際に、2回目以降の前記第1絶縁検査において、それよりも前の前記第1絶縁検査で前記第1被検査体として設定した導体パターンを前記第1被検査体および前記第2被検査体として設定する対象から除外すると共に、直前の前記第1絶縁検査で前記第2被検査体として設定した導体パターンのうちの1つの導体パターンを前記第2被検査体として設定する対象から除外して前記第1被検査体として設定する回路基板検査方法であって、前記回路基板における前記各導体パターンの中に予め決められた数以上の前記検査対象点を有する特定の導体パターンが存在するときには、当該特定の導体パターンを前記第1被検査体として設定する対象から除外して前記複数回の第1絶縁検査を実行した後に、1つの前記特定の導体パターンを第3被検査体として設定すると共に、当該特定の導体パターンを前記第2被検査体として設定して実行した前記第1絶縁検査において前記第1被検査体として設定した前記導体パターンと当該特定の導体パターンとを除く他の前記導体パターンのうちの一部を第4被検査体として設定し、当該第4被検査体における前記各検査対象点を同電位としつつ当該第4被検査体と前記第3被検査体との間に前記検査用信号を供給させている状態で前記測定部によって測定された前記抵抗値に基づいて当該第4被検査体と当該第3被検査体との間の絶縁状態を検査する第2絶縁検査を実行する。 The circuit board inspection method according to claim 4 sets one of the conductor patterns in the circuit board having a plurality of conductor patterns having one or a plurality of inspection target points as a first object to be inspected. In addition, a part or all of the conductor pattern other than the first object to be inspected is set as a second object to be inspected, and each inspection object in the first object to be inspected and the second object to be inspected is set. An inspection signal is supplied between the second object to be inspected and the first object to be inspected through the inspection probe brought into contact with the point while keeping the respective inspection object points in the second object to be inspected at the same potential. A resistance value between the second object to be inspected and the first object to be inspected is measured, and based on the resistance value, between the second object to be inspected and the first object to be inspected. A first insulation test for inspecting an insulation state of the first test When performing a plurality of times while changing the combination of the body and the second object to be inspected, in the first insulation inspection after the second time, as the first object to be inspected in the first insulation inspection before that One of the conductor patterns set as the second object to be inspected in the immediately preceding first insulation inspection while excluding the set conductor pattern from the object to be set as the first object to be inspected and the second object to be inspected. A circuit board inspection method in which two conductor patterns are excluded from an object to be set as the second object to be tested and set as the first object to be inspected, and are determined in advance in each conductor pattern on the circuit board When there is a specific conductor pattern having a plurality of inspection target points, the specific conductor pattern is excluded from the target to be set as the first inspected object, and the plurality of times After performing the insulation inspection, the one specific conductor pattern is set as the third object to be inspected, and the first insulation inspection is performed by setting the specific conductor pattern as the second object to be inspected. the part of the other of the conductor pattern excluding said conductive pattern and the specific conductor pattern set as the first object to be inspected is set as the fourth object to be inspected, each inspection in the fourth device under test Based on the resistance value measured by the measurement unit in a state where the inspection signal is supplied between the fourth object to be inspected and the third object to be inspected while keeping the target point at the same potential. A second insulation test is performed to inspect the insulation state between the four test objects and the third test object.
請求項1記載の回路基板検査装置、および請求項4記載の回路基板検査方法では、予め決められた数以上の検査対象点を有する特定の導体パターンが存在するときには、その特定の導体パターンを第1被検査体として設定する対象から除外して第1絶縁検査を実行した後に、1つの特定の導体パターンを第3被検査体として設定して第2絶縁検査を実行する。このため、この回路基板検査装置および回路基板検査方法では、第1絶縁検査および第2絶縁検査において、検査用信号を供給するプローブピン等の信号供給媒体を介して検査用信号のHi側(高電位側)に接続される検査対象点の数および検査用信号のLo側(低電位側)に接続される検査対象点の数のうちの少ない方の数を少なくすることができる結果、その数がパラメータとなって大きさが決まる信号供給媒体の相互間の浮遊容量を十分に小さく抑えることができる。したがって、この回路基板検査装置および回路基板検査方法によれば、導体パターンに対する検査用信号の供給開始時点から導体パターン間の電圧が検査に必要な規定電圧に達する時点までの時間を短縮することができる結果、その分、検査効率を十分に向上させることができる。また、この回路基板検査装置および回路基板検査方法によれば、信号供給媒体の相互間の浮遊容量が十分に小さい分、電荷のチャージを少なく抑えることができる結果、絶縁検査の実行中に絶縁破壊が発生したとしても、チャージされた電荷の放電による回路基板の破損を確実に防止することができる。
In the circuit board inspection apparatus according to
また、請求項2記載の回路基板検査装置によれば、予め決められた数以上の検査対象点を有する特定の導体パターンが複数存在するときには、2回目以降の第2絶縁検査において、それよりも前の第2絶縁検査で第3被検査体として設定した特定の導体パターンを第4被検査体として設定する対象から除外することにより、第3被検査体および第4被検査体の組み合わせの種類が少なくなる分、第2絶縁検査の回数を少なくすることができるため、検査効率をより向上させることができる。
According to the circuit board inspection apparatus of
また、請求項3記載の回路基板検査装置では、第2絶縁検査の実行時において1つの導体パターンを第4被検査体として設定する。このため、この回路基板検査装置によれば、複数の導体パターンを第4被検査体として設定する構成および方法と比較して、第2絶縁検査において、検査用信号のHi側に接続される導体パターンの検査対象点の数および検査用信号のLo側に接続される導体パターンの検査対象点の数のうちの少ない方の数をより少なくすることができる結果、信号供給媒体の相互間の浮遊容量をさらに小さく抑えることができる。したがって、この回路基板検査装置によれば、検査効率をさらに向上させることができると共に、検査時における回路基板の破損をより確実に防止することができる。
In the circuit board inspection apparatus according to
以下、回路基板検査装置および回路基板検査方法の実施の形態について、添付図面を参照して説明する。 Hereinafter, an embodiment of a circuit board inspection apparatus and a circuit board inspection method will be described with reference to the accompanying drawings.
最初に、回路基板検査装置1の構成について説明する。図1に示す回路基板検査装置1は、複数(一例として、8個)の導体パターンP1〜P8(図2参照:以下、区別しないときには「導体パターンP」ともいう)が配設された回路基板100における各導体パターンPの間の絶縁状態を後述する回路基板検査方法に従って検査可能に構成されている。この場合、回路基板100の各導体パターンPには、電子部品等を実装する際にそれらの端子を接続するための接続ポイント(いわゆるランド)であって、検査の際に後述するプローブピン21が接触(プロービング)される検査対象点Pjが設けられている。
First, the configuration of the circuit
一方、回路基板検査装置1は、一例として、図1に示すように、基板保持部11、プローブユニット12、移動機構13、検査用信号出力部14、スキャナ部15、測定部16、記憶部17および制御部18を備えて構成されている。
On the other hand, as shown in FIG. 1, the circuit
基板保持部11は、一例として、保持台と、保持台に取り付けられて回路基板100の端部を挟み込んで固定するクランプ機構(いずれも図示せず)とを備えて、回路基板100を保持可能に構成されている。プローブユニット12は、回路基板100の各導体パターンPにおける検査対象点Pjにそれぞれ接触(プロービング)させる複数のプローブピン(検査用プローブ)21を備えて治具型に構成されている。移動機構13は、制御部18の制御に従い、プローブユニット12を上下方向に移動させることによってプロービングを実行する。
For example, the
検査用信号出力部14は、制御部18の制御に従い、例えば、電圧値(信号レベル)が200V程度に規定された検査用信号S(例えば、直流電圧信号)を出力する。スキャナ部15は、複数のスイッチ(図示せず)を備えて構成され、制御部18の制御に従って各スイッチをオン状態またはオフ状態に移行させることにより、プローブユニット12におけるプローブピン21と検査用信号出力部14との接断(接続および切断)、およびプローブピン21と測定部16との接断を行う(以下、これらの処理を「接断処理」ともいう)。
The inspection
測定部16は、回路基板100の各導体パターンPにおける各検査対象点Pjに接触されたプローブピン21を介して各導体パターンPに検査用信号Sが供給されている状態において、各導体パターンP間の抵抗値Rを測定する測定処理を実行する。
In the state where the inspection signal S is supplied to each conductor pattern P through the
記憶部17は、制御部18によって実行される後述する第1絶縁検査および第2絶縁検査(以下、第1絶縁検査および第2絶縁検査を区別しないときには「絶縁検査」ともいう)において用いられる導体パターンデータを記憶する。この場合、導体パターンデータは、一例として、回路基板100の各導体パターンPを識別する情報(例えば、各導体パターンPに付した番号を示す情報)、各パターンPに設けられている検査対象点Pjの数を示す情報、および検査時において各導体パターンPの各検査対象点Pjに接触(プロービング)されるプローブピン21を識別可能な情報などを含んで構成されている。
The
制御部18は、図外の操作部から出力される操作信号に従って回路基板検査装置1を構成する各構成要素を制御する。具体的には、制御部18は、移動機構13によるプローブユニット12の移動を制御する。また、制御部18は、検査用信号出力部14による検査用信号Sの出力を制御する。
The
また、制御部18は、検査部として機能し、後述する第1絶縁検査を複数回実行することにより、回路基板100における各導体パターンPの間の絶縁状態を測定部16によって測定された抵抗値Rに基づいて検査する。制御部18は、この第1絶縁検査において、スキャナ部15による接断処理を制御することによって回路基板100の導体パターンPに対して検査用信号Sを供給させる供給処理を実行する。
Further, the
この場合、制御部18は、第1絶縁検査における供給処理において、各導体パターンPのうちの1つを第1被検査体として設定すると共に、第1被検査体を除く他の導体パターンPのうちの一部または全部を第2被検査体として設定し、第2被検査体における各検査対象点Pjを同電位としつつ、第2被検査体と第1被検査体との間に検査用信号Sを供給させる。また、制御部18は、第1被検査体および第2被検査体として設定する導体パターンPの組み合わせを後述する手順に従って各第1絶縁検査毎に変更する。
In this case, the
また、制御部18は、被検査体の回路基板100における各導体パターンPの中に、予め決められた規定数Ar以上の検査対象点Pjを有する導体パターンP(特定の導体パターンに相当し、以下、他の導体パターンPと区別するときには「導体パターンPa」ともいう)が存在するときには、導体パターンPaを第1被検査体として設定する対象から除外して複数回の第1絶縁検査を実行した後に、後述する第2絶縁検査を実行することにより、導体パターンPaと他の導体パターンPとの間の絶縁状態を測定部16によって測定された抵抗値Rに基づいて検査する。
Further, the
制御部18は、この第2絶縁検査において、上記した供給処理を実行する。この場合、制御部18は、1つの導体パターンPaを第3被検査体として設定すると共に、その導体パターンPaを第2被検査体として設定して実行した第1絶縁検査において第1被検査体として設定した導体パターンPとその導体パターンPaとを除く他の導体パターンPのうちの1つ(一部の一例)を第4被検査体として設定し、第4被検査体における各検査対象点Pjを同電位としつつ第4被検査体と第3被検査体との間に検査用信号Sを供給させる。
The
また、制御部18は、導体パターンPaが複数存在するときには、第3被検査体および第4被検査体の組み合わせを後述する手順に従って変更しつつ第2絶縁検査を複数回実行する。この場合、制御部18は、第2絶縁検査を複数回実行するときには、2回目以降の第2絶縁検査において、それよりも前の第2絶縁検査で第3被検査体として設定した導体パターンPaを第4被検査体として設定する対象から除外する。
In addition, when there are a plurality of conductor patterns Pa, the
次に、回路基板検査装置1を用いて回路基板100における各導体パターンPの間の絶縁状態を検査する回路基板検査方法、およびその際の回路基板検査装置1の動作について、図面を参照して説明する。なお、回路基板100は、図2に示すように、8個の導体パターンP1〜P8を有しているものとする。また、同図に示すように、導体パターンP1〜P8には、1個または複数(2個〜9個)の検査対象点Pjが設けられているものとする。また、上記した規定数Arが「3」に予め決められているものとする。
Next, a circuit board inspection method for inspecting the insulation state between the conductor patterns P in the
まず、被検査体の回路基板100を基板保持部11における保持台(図示せず)に載置し、次いで、基板保持部11のクランプ機構(図示せず)で回路基板100の端部を挟み込んで固定することにより、回路基板100を基板保持部11に保持させる。続いて、図外の操作部を用いて検査開始操作を行う。この際に、制御部18が、操作部から出力された操作信号に従い、移動機構13を制御してプローブユニット12を下向きに移動させる。これにより、プローブユニット12の各プローブピン21の先端部が各導体パターンPにおける各検査対象点Pjに接触(プロービング)させられる。
First, the
次いで、制御部18は、記憶部17から導体パターンデータを読み出す。続いて、制御部18は、各導体パターンPの中に、規定数Arとしての「3」個以上の検査対象点Pjを有する導体パターンPaが存在するか否かを導体パターンデータに基づいて判別する。この場合、この回路基板100では、図2に示すように、3個以上の検査対象点Pjを有する3つの導体パターンP3,P4,P6が存在し、制御部18は、これらの導体パターンP(以下、「導体パターンPa3,Pa4,Pa6」ともいう)が導体パターンPaであると判別する。次いで、制御部18は、検査用信号出力部14を制御して、検査用信号S(一例として、電圧値が200Vの直流電圧信号)の出力を開始させる。
Next, the
続いて、制御部18は、次のようにして、複数回(この例では、4回)の第1絶縁検査を実行する。1回目の第1絶縁検査では、制御部18は、まず、各導体パターンP1〜P8のうちの導体パターンPaであると判別した3つの導体パターンP3,P4,P6を第1被検査体として設定する対象から除外する。この結果、導体パターンP1,P2,P5,P7,P8が第1被検査体の設定対象となる。
Subsequently, the
次いで、制御部18は、図3に示すように、第1被検査体の設定対象としての導体パターンP1,P2,P5,P7,P8のうちの1つとして、導体パターンP1を選択し、その導体パターンP1を第1被検査体として設定する。また、制御部18は、導体パターンP1を除く他の導体パターンP2〜P8の全部を第2被検査体として設定する(同図における「1回目」の列参照)。
Next, as shown in FIG. 3, the
続いて、制御部18は、供給処理を実行する。この供給処理では、制御部18は、スキャナ部15を制御して、第1被検査体(導体パターンP1)の検査対象点Pjに接触しているプローブピン21と検査用信号出力部14とを接続する。また、制御部18は、スキャナ部15を制御して、第2被検査体(導体パターンP2〜P8)の各検査対象点Pjに接触しているプローブピン21を基準電位(例えば、グランド電位)に接続する。
Subsequently, the
これにより、第1被検査体と第2被検査体との間に各プローブピン21を介して検査用信号Sが供給(印加)される。この場合、第2被検査体の検査対象点Pjがプローブピン21を介してグランド電位に接続されているため、各検査対象点Pjが同電位(この例では、グランド電位)に維持される。
As a result, the inspection signal S is supplied (applied) between the first inspection object and the second inspection object via the probe pins 21. In this case, since the inspection target point Pj of the second object to be inspected is connected to the ground potential via the
次いで、制御部18は、測定部16に対して測定処理を実行させて、第1被検査体と第2被検査体との間の抵抗値Rを測定させる。続いて、制御部18は、測定部16によって測定された抵抗値Rと抵抗値の下限値とを比較して第1被検査体と第2被検査体との間の絶縁状態を検査する。この場合、制御部18は、算出(測定)した抵抗値が下限値以上のときには、絶縁状態が良好と判定し、下限値よりも小さいときには、絶縁状態が不良と判定する。
Next, the
次いで、制御部18は、2回目の第1絶縁検査を実行する。2回目の第1絶縁検査では、制御部18は、導体パターンPaである導体パターンP3,P4,P6を第1被検査体として設定する対象から除外する。また、制御部18は、それよりも前(この例では、1回目)の第1絶縁検査において第1被検査体として設定した導体パターンP1を、第1被検査体として設定する対象および第2被検査体として設定する対象から除外する。この結果、導体パターンP2,P5,P7,P8が第1被検査体の設定対象となる。
Next, the
続いて、制御部18は、第1被検査体の設定対象の導体パターンP(この例では、導体パターンP2,P5,P7,P8)であって、かつ直前の第1絶縁検査において第2被検査体として設定した導体パターンP(この例では、導体パターンP2〜P8)であるとの条件を満たす導体パターンP(この例では、導体パターンP2,P5,P7,P8)のうちの1つとして、導体パターンP2を選択し、その導体パターンP2を第2被検査体として設定する対象から除外して第1被検査体として設定する。また、制御部18は、残りの導体パターンP3〜P8の全部を第2被検査体として設定する(図3における「2回目」の列参照)。次いで、制御部18は、供給処理を実行し、続いて、測定部16によって測定された抵抗値Rに基づいて第1被検査体と第2被検査体との間の絶縁状態を検査する。
Subsequently, the
次いで、制御部18は、3回目の第1絶縁検査を実行する。3回目の第1絶縁検査では、制御部18は、導体パターンPaである導体パターンP3,P4,P6を第1被検査体として設定する対象から除外する。また、制御部18は、それよりも前(この例では、1回目および2回目)の第1絶縁検査において第1被検査体として設定した導体パターンP1,P2を、第1被検査体として設定する対象および第2被検査体として設定する対象から除外する。この結果、導体パターンP5,P7,P8が第1被検査体の設定対象となる。
Next, the
続いて、制御部18は、第1被検査体の設定対象の導体パターンP(この例では、導体パターンP1,P5,P7,P8)であって、かつ直前の第1絶縁検査において第2被検査体として設定した導体パターンP(この例では、導体パターンP3〜P8)であるとの条件を満たす導体パターンP(この例では、導体パターンP5,P7,P8)のうちの1つとして、導体パターンP5を選択し、その導体パターンP5を第2被検査体として設定する対象から除外して第1被検査体として設定する。また、制御部18は、残りの導体パターンPの一部(この例では、導体パターンP6〜P8)を第2被検査体として設定する(図3における「3回目」の列参照)。次いで、制御部18は、供給処理を実行し、続いて、測定部16によって測定された抵抗値Rに基づいて第1被検査体と第2被検査体との間の絶縁状態を検査する。
Subsequently, the
次いで、制御部18は、4回目の第1絶縁検査を実行する。4回目の第1絶縁検査では、制御部18は、導体パターンPaである導体パターンP3,P4,P6を第1被検査体として設定する対象から除外する。また、制御部18は、それよりも前(この例では、1回目〜3回目)の第1絶縁検査において第1被検査体として設定した導体パターンP1,P2,P5を、第1被検査体として設定する対象および第2被検査体として設定する対象から除外する。この結果、導体パターンP1,P2,P7,P8が第1被検査体の設定対象となる。
Next, the
続いて、制御部18は、第1被検査体の設定対象の導体パターンP(この例では、導体パターンP1,P2,P7,P8)であって、かつ直前の第1絶縁検査において第2被検査体として設定した導体パターンP(この例では、導体パターンP6,P7,P8)であるとの条件を満たす導体パターンP(この例では、導体パターンP7,P8)のうちの1つとして、導体パターンP7を選択し、その導体パターンP7を第2被検査体として設定する対象から除外して第1被検査体として設定する。また、制御部18は、導体パターンPの一部(この例では、導体パターンP8)を第2被検査体として設定する(図3における「4回目」の列参照)。次いで、制御部18は、供給処理を実行し、続いて、測定部16によって測定された抵抗値Rに基づいて第1被検査体と第2被検査体との間の絶縁状態を検査する。以上により、第1絶縁検査が終了する。
Subsequently, the
次いで、制御部18は、第2絶縁検査を実行する。この場合、導体パターンPaが複数(この例では3つ)存在するため、制御部18は、第3被検査体および第4被検査体の組み合わせを変更しつつ第2絶縁検査を複数回実行する。1回目の第2絶縁検査では、制御部18は、図4に示すように、導体パターンPa3,Pa4,Pa6のうちの1つとして導体パターンPa3を選択し、その導体パターンPa3を第3被検査体として設定する。また、制御部18は、第3被検査体として設定した導体パターンPa3を第2被検査体として設定して実行した上記の第1絶縁検査において第1被検査体として設定した導体パターンP(この例では、導体パターンP1,P2:図3参照)と、その導体パターンPa3とを除く他の導体パターンP(この例では、導体パターンP4〜P8)のうちの1つ(一部の一例)として導体パターンP4を選択し、その導体パターンP4を第4被検査体として設定する(図4における「1回目」の列参照)。
Next, the
続いて、制御部18は、供給処理を実行し、スキャナ部15を制御して、第3被検査体の検査対象点Pjに接触しているプローブピン21と検査用信号出力部14とを接続させると共に、第4被検査体の検査対象点Pjに接触しているプローブピン21を基準電位に接続させる。これにより、第4被検査体における各検査対象点Pjが同電位に維持されつつ第4被検査体と第3被検査体との間に検査用信号Sが供給される。次いで、制御部18は、測定部16に対して、第3被検査体と第4被検査体との間の抵抗値Rを測定させる。続いて、制御部18は、測定部16によって測定された抵抗値Rと抵抗値の下限値とを比較して第3被検査体と第4被検査体との間の絶縁状態を検査する。
Subsequently, the
次いで、制御部18は、2回目の第2絶縁検査を実行する。2回目の第2絶縁検査では、第3被検査体および第4被検査体の組み合わせを変更する。具体的には、制御部18は、導体パターンPa3を第3被検査体として設定する。また、制御部18は、1回目の第2絶縁検査と同様にして、導体パターンP1,P2と導体パターンPa3とを除く他の導体パターンP(この例では、導体パターンP4〜P8)のうちの1つ(一部の一例)として導体パターンP5を選択し、その導体パターンP5を第4被検査体として設定する(図4における「2回目」の列参照)。続いて、制御部18は、供給処理を実行し、次いで、測定部16によって測定された抵抗値Rに基づいて第3被検査体と第4被検査体との間の絶縁状態を検査する。
Next, the
続いて、制御部18は、導体パターンPa3を第3被検査体として設定し、第4被検査体として設定する導体パターンPを変更しつつ、3回目〜5回目の第2絶縁検査を実行する(図4における「3回目〜5回目」の列参照)。
Subsequently, the
次いで、制御部18は、6回目〜9回目の第2絶縁検査を実行する。この場合、制御部18は、導体パターンPa3,Pa4,Pa6のうちの1つとして導体パターンPa4を選択し、その導体パターンPa4を第3被検査体として設定する。また、制御部18は、2回目以降の第2絶縁検査において、導体パターンPa4を第2被検査体として設定して実行した上記の第1絶縁検査において第1被検査体として設定した導体パターンP(この例では、導体パターンP1,P2:図3参照)と、導体パターンPa4とを第4被検査体として設定する対象から除外し、さらに、実行しようとしている第2絶縁検査よりも前の第2絶縁検査(例えば6回目の第2絶縁検査を実行しようとしているときには、1回目〜5回目の第2絶縁検査)において第3被検査体として設定した導体パターンPa3を第4被検査体として設定する対象から除外する。この結果、導体パターンP5〜P8が第4被検査体の設定対象となるため、制御部18は、6回目〜9回目の第2絶縁検査において、導体パターンP5〜P8のうちの1つを順次選択して第4被検査体として設定する。(図4における「6回目」〜「9回目」の列参照)。
Next, the
続いて、制御部18は、10回目および11回目の第2絶縁検査を実行する。この場合、制御部18は、導体パターンPa3,Pa4,Pa6のうちの1つとして導体パターンPa6を選択し、その導体パターンPa6を第3被検査体として設定する。また、制御部18は、2回目以降の第2絶縁検査において、導体パターンPa6を第2被検査体として設定して実行した上記の第1絶縁検査において第1被検査体として設定した導体パターンP(この例では、導体パターンP1,P2,P5:図3参照)と、導体パターンPa6とを第4被検査体として設定する対象から除外し、さらに、実行しようとしている第2絶縁検査よりも前の第2絶縁検査において第3被検査体として設定した導体パターンPa3,Pa4を第4被検査体として設定する対象から除外する。この結果、導体パターンP7,P8が第4被検査体の設定対象となるため、制御部18は、10回目および11回目の第2絶縁検査において、導体パターンP7,P8のうちの1つを順次選択して第4被検査体として設定する。(図4における「10回目」および「11回目」の列参照)。以上により、第2絶縁検査が終了する。次いで、制御部18、第1絶縁検査および第2絶縁検査の結果を図外の表示部に表示させる。
Subsequently, the
ここで、導体パターンPの各検査対象点Pjに接触されているプローブピン21および各プローブピン21に接続されているケーブルやスキャナスイッチ等の導体パターンPに検査用信号Sを供給する媒体(以下、「信号供給媒体」ともいう)の相互間には、浮遊容量が存在する。この浮遊容量は、信号供給媒体を介して検査用信号SのHi側に接続される検査対象点Pjの数、および信号供給媒体を介して検査用信号SのLo側に接続される検査対象点Pjの数のうちの少ない方の数がパラメータとなってその大きさが決まる。具体的には、第1絶縁検査における信号供給媒体の相互間の浮遊容量は、図3に示すように、第1被検査体の検査対象点Pjのポイント数A1、および第2被検査体の検査対象点Pjのポイント数A2のうちの少ない方の数(同図の最下段に示すポイント数As1)が小さいほど小さく大きいほど大きくなる。また、第2絶縁検査における信号供給媒体の相互間の浮遊容量は、図4に示すように、第3被検査体の検査対象点Pjのポイント数A3、および第4被検査体の検査対象点Pjのポイント数A4のうちの少ない方の数(同図の最下段に示すポイント数As2)が小さいほど小さく大きいほど大きくなる。
Here, a medium for supplying the inspection signal S to the conductor pattern P such as a cable or a scanner switch connected to each
一方、信号供給媒体の相互間の浮遊容量が大きいほど、導体パターンPに対する検査用信号Sの供給開始時点から導体パターンP間の電圧が検査に必要な規定電圧に達する時点までの時間が長くなり、これに起因して検査効率の向上が困難となる。このため、信号供給媒体の相互間の浮遊容量は小さいのが好ましい。この場合、検査対象点Pjの数の多少に関わらず全ての導体パターンPaを第1被検査体として設定して第1絶縁検査を実行する従来の構成および方法によって回路基板100の検査を行ったときには、図5に示す比較例のように、信号供給媒体の相互間の浮遊容量の大きさのパラメータとなるポイント数As1が最大で「9」となる。
On the other hand, the larger the stray capacitance between the signal supply media, the longer the time from the start of supply of the inspection signal S to the conductor pattern P until the time when the voltage between the conductor patterns P reaches the specified voltage required for inspection. This makes it difficult to improve inspection efficiency. For this reason, it is preferable that the stray capacitance between the signal supply media is small. In this case, the
これに対して、この回路基板検査装置1および回路基板検査方法では、規定数Ar以上の検査対象点Pjを有する導体パターンPaが存在するときには、その導体パターンPaを第1被検査体として設定する対象から除外して第1絶縁検査を実行し、導体パターンPaについては、第2絶縁検査を実行することで、図3,4に示すように、信号供給媒体の相互間の浮遊容量の大きさのパラメータとなるポイント数As1,As2が最大で「3」に抑えられる。この場合、この例では、回路基板100の各導体パターンPにおける検査対象点Pjの最大数が「9」であるため、従来の構成および方法におけるポイント数As1の最大数と、この回路基板検査装置1および回路基板検査方法におけるポイント数As1,As2の最大数との差異が僅か(この例では「6」)であるが、一般的な回路基板100では、1000以上のポイントPjを有する導体パターンP(例えば、接続電源用の導体パターンP)を複数備えているため、このような回路基板100を検査する際には、上記の差異が大きい値となって現れる。このため、この回路基板検査装置1および回路基板検査方法では、従来の構成および方法と比較して、信号供給媒体の相互間の浮遊容量が十分に小さく抑えられ、その分、検査効率を向上させることが可能となっている。また、信号供給媒体の相互間の浮遊容量が十分に小さく抑えられるため、電荷のチャージが少なく抑えられる結果、絶縁検査の実行中に絶縁破壊が発生したとしても、チャージされた電荷の放電による回路基板の破損を確実に防止することが可能となっている。
On the other hand, in the circuit
なお、上記した例では、第2絶縁検査において、第4被検査体としての導体パターンPを1つだけ設定しているが、図6に示すように、2つ(一部の一例)の導体パターンPを第4被検査体として設定する構成および方法を採用することもできる。この構成においても、同図に示すように、信号供給媒体の相互間の浮遊容量の大きさのパラメータとなるポイント数A1,A2のうちの少ない方の数が最大で「5」に抑えられ、従来の構成および方法と比較して、信号供給媒体の相互間の浮遊容量が十分に小さく抑えられることが理解される。 In the example described above, in the second insulation test, the fourth is set only one conductor pattern P as an object to be inspected, but as shown in FIG. 6, the conductor of the two (an example of a part) A configuration and a method for setting the pattern P as the fourth object to be inspected can also be adopted. Even in this configuration, as shown in the figure, the smaller one of the number of points A1 and A2 that is a parameter of the magnitude of the stray capacitance between the signal supply media is suppressed to “5” at the maximum, It can be understood that the stray capacitance between the signal supply media can be kept sufficiently small as compared with the conventional configuration and method.
このように、この回路基板検査装置1および回路基板検査方法では、予め決められた数としての規定数Ar以上の検査対象点Pjを有する導体パターンPaが存在するときには、その導体パターンPaを第1被検査体として設定する対象から除外して第1絶縁検査を実行した後に、1つの導体パターンPaを第3被検査体として設定して第2絶縁検査を実行する。このため、この回路基板検査装置1および回路基板検査方法では、第1絶縁検査および第2絶縁検査において、プローブピン21等の信号供給媒体を介して検査用信号SのHi側に接続される検査対象点Pjの数および検査用信号SのLo側に接続される検査対象点Pjの数のうちの少ない方の数を少なくすることができる結果、その数がパラメータとなって大きさが決まる信号供給媒体の相互間の浮遊容量を十分に小さく抑えることができる。したがって、この回路基板検査装置1および回路基板検査方法によれば、導体パターンPに対する検査用信号Sの供給開始時点から導体パターンP間の電圧が検査に必要な規定電圧に達する時点までの時間を短縮することができる結果、その分、検査効率を十分に向上させることができる。また、この回路基板検査装置1および回路基板検査方法によれば、信号供給媒体の相互間の浮遊容量が十分に小さい分、電荷のチャージを少なく抑えることができる結果、絶縁検査の実行中に絶縁破壊が発生したとしても、チャージされた電荷の放電による回路基板100の破損を確実に防止することができる。
As described above, in the circuit
また、この回路基板検査装置1および回路基板検査方法によれば、規定数Ar以上の検査対象点Pjを有する特定の導体パターンPaが複数存在するときには、2回目以降の第2絶縁検査において、それよりも前の第2絶縁検査で第3被検査体として設定した特定の導体パターンPaを第4被検査体として設定する対象から除外することにより、第3被検査体および第4被検査体の組み合わせの種類が少なくなる分、第2絶縁検査の回数を少なくすることができるため、検査効率をより向上させることができる。
In addition, according to the circuit
また、この回路基板検査装置1および回路基板検査方法では、第2絶縁検査の実行時において1つの導体パターンPを第4被検査体として設定する。このため、この回路基板検査装置1および回路基板検査方法によれば、複数の導体パターンPを第4被検査体として設定する構成および方法と比較して、第2絶縁検査において、検査用信号SのHi側に接続される導体パターンPの検査対象点Pjの数および検査用信号SのLo側に接続される導体パターンPの検査対象点Pjの数のうちの少ない方の数をより少なくすることができる結果、信号供給媒体の相互間の浮遊容量をさらに小さく抑えることができる。したがって、この回路基板検査装置1および回路基板検査方法によれば、検査効率をさらに向上させることができると共に、検査時における回路基板100の破損をより確実に防止することができる。
In the circuit
なお、回路基板検査装置および回路基板検査方法は、上記の構成および方法に限定されない。例えば、第1絶縁検査において、第1被検査体の導体パターンPを検査用信号出力部14に接続すると共に、第2被検査体の導体パターンPをグランド電位に接続する例について上記したが、これとは逆に、第1被検査体の導体パターンPを基準電位としてのグランド電位に接続すると共に、第2被検査体の導体パターンPを検査用信号出力部14に接続する構成および方法を採用することもできる。同様にして、第2絶縁検査において、第3被検査体の導体パターンPを検査用信号出力部14に接続すると共に、第4被検査体の導体パターンPをグランド電位に接続する構成および方法に代えて、第3被検査体の導体パターンPを基準電位としてのグランド電位に接続すると共に、第4被検査体の導体パターンPを検査用信号出力部14に接続する構成および方法を採用することもできる。
The circuit board inspection apparatus and the circuit board inspection method are not limited to the above configuration and method. For example, in the first insulation inspection, the conductor pattern P of the first object to be inspected is connected to the inspection
また、8個の導体パターンPを有する回路基板100における各導体パターンPの間の絶縁状態を検査する例について上記したが、3個以上の任意の数の導体パターンPを有する回路基板100を対象とした検査においても、上記した効果と同様の効果を実現することができる。また、第2絶縁検査において、1つまたは2つの導体パターンPを第4被検査体として設定する構成および方法について上記したが、3つ以上の導体パターンPを第4被検査体として設定する構成および方法を採用することもできる。
Further, the example of inspecting the insulation state between the conductor patterns P in the
1 回路基板検査装置
14 検査用信号出力部
15 スキャナ部
16 測定部
18 制御部
21 プローブピン
100 回路基板
Ar 規定数
A1,A2,As1,A3,A4,As2 ポイント数
P1〜P8,Pa 導体パターン
Pj 検査対象点
R 抵抗値
S 検査用信号
DESCRIPTION OF
Claims (4)
前記各導体パターンのうちの1つを第1被検査体として設定すると共に当該第1被検査体を除く他の前記導体パターンのうちの一部または全部を第2被検査体として設定し、当該第2被検査体における前記各検査対象点を同電位としつつ当該第2被検査体と前記第1被検査体との間に前記検査用信号を供給させている状態で前記測定部によって測定された前記抵抗値に基づいて当該第2被検査体と当該第1被検査体との間の絶縁状態を検査する第1絶縁検査を、前記第1被検査体および前記第2被検査体の組み合わせを変更しつつ複数回実行する際に、2回目以降の前記第1絶縁検査において、それよりも前の前記第1絶縁検査で前記第1被検査体として設定した導体パターンを前記第1被検査体および前記第2被検査体として設定する対象から除外すると共に、直前の前記第1絶縁検査で前記第2被検査体として設定した導体パターンのうちの1つの導体パターンを前記第2被検査体として設定する対象から除外して前記第1被検査体として設定する検査部を備えた回路基板検査装置であって、
前記検査部は、前記回路基板における前記各導体パターンの中に予め決められた数以上の前記検査対象点を有する特定の導体パターンが存在するときには、当該特定の導体パターンを前記第1被検査体として設定する対象から除外して前記複数回の第1絶縁検査を実行した後に、
1つの前記特定の導体パターンを第3被検査体として設定すると共に、当該特定の導体パターンを前記第2被検査体として設定して実行した前記第1絶縁検査において前記第1被検査体として設定した前記導体パターンと当該特定の導体パターンとを除く他の前記導体パターンのうちの一部を第4被検査体として設定し、当該第4被検査体における前記各検査対象点を同電位としつつ当該第4被検査体と前記第3被検査体との間に前記検査用信号を供給させている状態で前記測定部によって測定された前記抵抗値に基づいて当該第4被検査体と当該第3被検査体との間の絶縁状態を検査する第2絶縁検査を実行する回路基板検査装置。 In a state where an inspection signal is supplied to each conductor pattern via an inspection probe brought into contact with each inspection object point on a circuit board having a plurality of conductor patterns having one or a plurality of inspection object points. A measurement unit for measuring a resistance value between the conductor patterns,
One of the conductor patterns is set as a first object to be inspected and a part or all of the other conductor patterns excluding the first object to be inspected is set as a second object to be inspected. Measured by the measurement unit in a state in which the inspection signal is supplied between the second inspection object and the first inspection object while setting each inspection object point in the second inspection object to the same potential. A first insulation inspection for inspecting an insulation state between the second inspection object and the first inspection object based on the resistance value is a combination of the first inspection object and the second inspection object. In the first insulation inspection after the second time, the conductor pattern set as the first object to be inspected in the first insulation inspection prior to the first insulation inspection is changed. Body and object to be set as the second object to be inspected In addition, one of the conductor patterns set as the second object to be inspected in the immediately preceding first insulation inspection is excluded from the object to be set as the second object to be inspected. A circuit board inspection apparatus having an inspection unit set as an inspection body,
When there is a specific conductor pattern having a predetermined number or more of the inspection target points in each of the conductor patterns on the circuit board, the inspection unit displays the specific conductor pattern as the first object to be inspected. After performing the first insulation test multiple times excluding from the target to be set as
One specific conductor pattern is set as a third object to be inspected, and the specific conductor pattern is set as the second object to be inspected and set as the first object to be inspected in the first insulation inspection performed. above sets the part of the other of the conductor pattern excluding the conductor pattern and the specific conductor pattern as a fourth object to be inspected was, while the respective inspection point in the fourth object to be inspected at the same potential Based on the resistance value measured by the measurement unit in a state where the inspection signal is supplied between the fourth inspected object and the third inspected object, the fourth inspected object and the 3. A circuit board inspection apparatus that performs a second insulation inspection for inspecting an insulation state between the three inspected objects.
前記回路基板における前記各導体パターンの中に予め決められた数以上の前記検査対象点を有する特定の導体パターンが存在するときには、当該特定の導体パターンを前記第1被検査体として設定する対象から除外して前記複数回の第1絶縁検査を実行した後に、
1つの前記特定の導体パターンを第3被検査体として設定すると共に、当該特定の導体パターンを前記第2被検査体として設定して実行した前記第1絶縁検査において前記第1被検査体として設定した前記導体パターンと当該特定の導体パターンとを除く他の前記導体パターンのうちの一部を第4被検査体として設定し、当該第4被検査体における前記各検査対象点を同電位としつつ当該第4被検査体と前記第3被検査体との間に前記検査用信号を供給させている状態で前記測定部によって測定された前記抵抗値に基づいて当該第4被検査体と当該第3被検査体との間の絶縁状態を検査する第2絶縁検査を実行する回路基板検査方法。 One of the conductor patterns in a circuit board having a plurality of conductor patterns having one or a plurality of inspection target points is set as a first object to be inspected, and other than the first object to be inspected is excluded. A part or all of the conductor pattern is set as a second object to be inspected, and the first inspection object and the second object to be inspected are brought into contact with the respective inspection target points through the inspection probes. In a state in which an inspection signal is supplied between the second object to be inspected and the first object to be inspected while setting each inspection object point in the two objects to be inspected to have the same potential, Measuring a resistance value between the first object to be inspected and performing a first insulation inspection for inspecting an insulation state between the second object to be inspected and the first object to be inspected based on the resistance value; A combination of the first inspection object and the second inspection object In addition, when the test is performed a plurality of times, the conductor pattern set as the first object to be inspected in the first insulation inspection prior to the first insulation inspection after the second time is used as the first object to be inspected. In addition, the conductor pattern is excluded from the object to be set as the second object to be inspected, and one conductor pattern among the conductor patterns set as the second object to be inspected in the immediately preceding first insulation inspection is used as the second object to be inspected. A circuit board inspection method for setting as the first object to be inspected excluding a target to be set,
When there is a specific conductor pattern having a predetermined number or more of the inspection target points in each of the conductor patterns on the circuit board, from the target to set the specific conductor pattern as the first inspection object After performing the plurality of first insulation inspections by excluding,
One specific conductor pattern is set as a third object to be inspected, and the specific conductor pattern is set as the second object to be inspected and set as the first object to be inspected in the first insulation inspection performed. above sets the part of the other of the conductor pattern excluding the conductor pattern and the specific conductor pattern as a fourth object to be inspected was, while the respective inspection point in the fourth object to be inspected at the same potential Based on the resistance value measured by the measurement unit in a state where the inspection signal is supplied between the fourth inspected object and the third inspected object, the fourth inspected object and the 3. A circuit board inspection method for performing a second insulation inspection for inspecting an insulation state between the object to be inspected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011109107A JP5773743B2 (en) | 2011-05-16 | 2011-05-16 | Circuit board inspection apparatus and circuit board inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011109107A JP5773743B2 (en) | 2011-05-16 | 2011-05-16 | Circuit board inspection apparatus and circuit board inspection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012242097A JP2012242097A (en) | 2012-12-10 |
JP5773743B2 true JP5773743B2 (en) | 2015-09-02 |
Family
ID=47463987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011109107A Expired - Fee Related JP5773743B2 (en) | 2011-05-16 | 2011-05-16 | Circuit board inspection apparatus and circuit board inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5773743B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4068248B2 (en) * | 1998-12-28 | 2008-03-26 | 日本電産リード株式会社 | Insulation inspection apparatus for substrate and insulation inspection method thereof |
JP5215149B2 (en) * | 2008-12-04 | 2013-06-19 | 日置電機株式会社 | Insulation inspection method and insulation inspection apparatus |
JP5507363B2 (en) * | 2010-07-02 | 2014-05-28 | 日置電機株式会社 | Circuit board inspection apparatus and circuit board inspection method |
-
2011
- 2011-05-16 JP JP2011109107A patent/JP5773743B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012242097A (en) | 2012-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008058254A (en) | Testing device and testing method | |
JP5215149B2 (en) | Insulation inspection method and insulation inspection apparatus | |
JP5215148B2 (en) | Insulation inspection device and insulation inspection method | |
JP5215072B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5507363B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP6918659B2 (en) | Circuit board inspection equipment | |
JP5208787B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5773743B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5773744B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5485012B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5844096B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5420303B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5425709B2 (en) | Insulation inspection device and insulation inspection method | |
JP2010032310A (en) | Circuit board inspection device and circuit board inspection method | |
JP2014020815A (en) | Substrate inspection device and substrate inspection method | |
JP5474392B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5329160B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2010014597A (en) | Mobile contact inspection apparatus | |
JP5430892B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5496599B2 (en) | Insulation inspection device and insulation inspection method | |
JP5988557B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP6076034B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2015059840A (en) | Circuit board inspection device and circuit board inspection method | |
JP5512384B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5160331B2 (en) | Circuit board inspection apparatus and circuit board inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5773743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |