JP5756675B2 - 光半導体素子用パッケージ及び光半導体装置 - Google Patents

光半導体素子用パッケージ及び光半導体装置 Download PDF

Info

Publication number
JP5756675B2
JP5756675B2 JP2011105100A JP2011105100A JP5756675B2 JP 5756675 B2 JP5756675 B2 JP 5756675B2 JP 2011105100 A JP2011105100 A JP 2011105100A JP 2011105100 A JP2011105100 A JP 2011105100A JP 5756675 B2 JP5756675 B2 JP 5756675B2
Authority
JP
Japan
Prior art keywords
optical semiconductor
ceramic wiring
wiring board
electrode
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011105100A
Other languages
English (en)
Other versions
JP2012238640A5 (ja
JP2012238640A (ja
Inventor
木村　康之
康之 木村
幹夫 巣山
幹夫 巣山
美鈴 待井
美鈴 待井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011105100A priority Critical patent/JP5756675B2/ja
Priority to US13/459,535 priority patent/US9106047B2/en
Publication of JP2012238640A publication Critical patent/JP2012238640A/ja
Publication of JP2012238640A5 publication Critical patent/JP2012238640A5/ja
Application granted granted Critical
Publication of JP5756675B2 publication Critical patent/JP5756675B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226—Modulation at ultra-high frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

光半導体素子用パッケージ及び光半導体装置に関する。
従来、発光素子や受光素子などが実装される光半導体素子用パッケージがある。従来の光半導体素子用パッケージでは、円板状の金属製のステムにガラスで封着されたリードが設けられている。そして、ステムの上に発光素子及びその光をモニタする受光素子が実装され、中央部に透明のガラス窓が設けられたキャップがステムの上に搭載され、発光素子及び受光素子が気密封止される。
特開２０１０−１８６９６５号公報 特開２００３−１６３３８２号公報 特表２００５−５１６４０４号公報
後述する予備的事項の欄で説明するように、円板状のステムにリードがガラスで封着された光半導体素子用パッケージでは、伝送経路の伝送損失を小さくするために面発光レーザとリードと近づける要求があるとしても容易には対応できない。
本発明は、光半導体素子とそれに接続される素子用電極とを十分に近づけることができ、伝送経路の伝送損失を小さくできる光半導体素子用パッケージ及び光半導体装置を提供することを目的とする。
以下の開示の一観点によれば、中央部に光半導体素子を実装するための実装領域を有するセラミックス配線基板部と、前記セラミックス配線基板部の上に備えられ、前記光半導体素子を接続するための素子用電極と、前記セラミックス配線基板部に備えられ、前記素子用電極に電気的に接続された外部接続端子と、前記セラミックス配線基板部の上面に備えられた上側グランドプレーンと、前記上側グランドプレーンに形成された半円周状の開口部と、前記セラミックス配線基板部の下面に備えられた下側グランドプレーンと、前記セラミックス配線基板部の上に金属ロウ材によって接合され、中央部に前記素子用電極及び前記実装領域を露出させる開口部を備え、かつ開口部の外周部に、上方に突出するリング状突出部が設けられた金属シールリングとを有し、前記金属シールリングの外形は、前記セラミックス配線基板部の外形より大きい光半導体素子用パッケージが提供される。
また、その開示の他の観点によれば、上記した光半導体素子用パッケージと、前記実装領域に実装された前記光半導体素子と、前記光半導体素子の電極と前記素子用電極とを接続する金属ワイヤと、前記金属シールリングの上に設けられ、中央部にガラス窓を備えて前記光半導体素子を気密封止する金属キャップとを有する光半導体装置が提供される。
以下の開示によれば、光半導体素子用パッケージは、セラミックス配線基板部を採用しているので、光半導体素子と素子用電極との距離を一般的なステムを使用する場合より短くすることができる。従って、光半導体素子と素子用電極とを接続する金属ワイヤの長さを短くすることができる。
これにより、より高速な電気信号の伝送に対応することが可能になり、１０Ｇｂｐｓ以上の大容量光通信のアプリケーションに対応することができる。
また、径が細くてハンドリング性が悪いリードを使用する必要がないので、生産性を向上させることができる。
図1は予備的事項に係る光半導体素子用パッケージに面発光レーザ及びフォトダイオードが実装された様子を斜視図である。 図２は図１の光半導体素子用パッケージに金属キャップが装着された様子を示す斜視図である。 図３は実施形態の光半導体素子用パッケージのセラミックス配線基板部を示す斜視図である。 図４は図３のセラミックス配線基板部の下面側の様子をＢ方向からみた斜視図である。 図５（ａ）は実施形態の光半導体素子用パッケージを示す斜視図、図５（ｂ）は図５（ａ）の光半導体素子用パッケージの金属シールリングを示す断面図である。 図６（ａ）及び（ｂ）は図５の光半導体素子用パッケージに面発光レーザ及び受光素子が実装された様子を示す斜視図及び平面図である。 図７は実施形態の光半導体装置を示す斜視図である。 図８は図７の光半導体装置が実装基板に実装された様子を示す模式的側面図である。
以下、実施形態について、添付の図面を参照して説明する。
本実施形態の説明の前に、基礎となる予備的事項について説明する。
図１に示すように、予備的事項に係る光半導体素子用パッケージは、円板状の本体部１００ａと本体部１００ａの周縁下部に設けられたリング状の縁部１００ｂとを備えた金属製のステム１００を有している。
ステム１００には、厚み方向に貫通する貫通孔１００ｘが設けられている。ステム１００の貫通孔１００ｘ内には、第１〜第４リード１２０ａ，１２０ｂ，１２０ｃ，１２０ｄがガラス部１３０によって封着された状態でそれぞれ挿通して固定されている。
第１リード１２０ａと第２リード１２０ｂとの間の領域のステム１００上に、サブマウンド１４０を介して面発光レーザ２００がその発光部を上側に向けた状態で実装されている。面発光レーザ２００の電極と第１、第２リード１２０ａ，１２０ｂとは金ワイヤ１６０によって接続されている。
また、第３リード１２０ｃと第４リード１２０ｄとの間の領域のステム１００上には、サブマウント１４０を介してフォトダイオード３００がその受光部３００ａを上側に向けた状態で実装されている。フォトダイオード３００の電極と第３、第４リード１２０ｃ，１２０ｄとは金ワイヤ１６０によって接続されている。
さらに、図２に示すように、図１のステム１００の上に、中央部に透明なガラス窓４２０が設けられた金属キャップ４００が装着されて、面発光レーザ２００及びフォトダイオード３００が金属キャップ４００の中に気密封止される。金属キャップ４００のガラス窓４２０は水平方向に対して傾斜して形成されている。
面発光レーザ２００から出射される光は金属キャップ４００のガラス窓４２０を透過し、外部の光ファイバに伝達される。このとき、面発光レーザ２００から出射させる光の一部は、傾斜したガラス窓４２０で反射されてフォトダイオード３００の受光部３００ａに入射する。このようにして、面発光レーザ２００から出射される光がフォトダイオード３００によってモニタされる。
光半導体素子用パッケージでは、高速信号を伝達させるためには、伝送経路の特性インピーダンスを整合させる必要があり、一般的に伝送経路の特性インピーダンスは５０Ωに設定される。
そのような特性インピーダンスに設定するためには、使用するガラスの誘電率にもよるが、一般に、図１の例では、ステム１００に形成される貫通孔１００ｘの径ｄ１（ガラス部１３０の径）は約１．３ｍｍに設定され、その中心に配置される第１、第２リード１２０ａ，１２０ｂの径ｄ２が０．２ｍｍに設定される。
従って、面発光レーザ２００と第１、第２リード１２０ａ，１２０ｂとは、各部品のレイアウトのマージンを考慮すると、少なくとも１ｍｍ程度の距離で離れて配置されることになる。また、面発光レーザ２００と第１、第２リード１２０ａ，１２０ｂとは、線径が２５μｍ程度の細線の金ワイヤ１６０でそれぞれ接続される。
このように、面発光レーザ２００と第１、第２リード１２０ａ，１２０ｂとをある程度離して配置する必要があるので、金ワイヤ１６０の長さが長くなり、伝送経路の伝送損失が大きくなってしまう。この対策として、複数本の金ワイヤ１６０で結線することで電気抵抗を減らして伝送損失を小さくする方法があるが、面発光レーザ２００の電極の面積が足りなかったり、生産効率が悪くなるため、実際には適用は困難である。
また、前述した封止用のガラス部１３０を焼成する際には、ステム１００をカーボン製の治具に設置し、１０００℃程度の温度で行われる。各材料の熱膨張係数の差や治具の消耗を考慮すると、前述した設計ルールよりガラス部１３０の面積を小さくし、その中心部にリード１２０ａ，１２０ｂを精度よく封着することは困難を極める。
このような観点からも、面発光レーザ２００と第１、第２リード１２０ａ，１２０ｂとをこれ以上近づけることは困難である。
このように、予備的事項に係る光半導体素子用パッケージでは、伝送経路の伝送損失をさらに小さくするために面発光レーザ２００と第１、第２リード１２０ａ，１２０ｂとを近づける要求があるとしても容易には対応できない。
しかも、第１、第２リード１２０ａ，１２０ｂはその径が０．２ｍｍ程度でかなり細いため、リードをガラス封着する際や光半導体装置を光ファイバに連結する際に、リードのハンドリングには細心の注意が必要となり、生産性が悪化する要因になる。
後述する実施形態の光半導体素子用パッケージでは、前述した不具合を解消することができる。
（実施の形態）
図３及び図４は実施形態の光半導体素子用パッケージのセラミックス配線基板部を示す斜視図、図５は実施形態の光半導体素子用パッケージを示す図、図６は実施形態の光半導体素子用パッケージに光半導体素子が実装された様子を示す図、図７は実施形態の光半導体装置を示す斜視図である。
図３に示すように、実施形態の光半導体素子用パッケージはセラミックス配線基板部５を有する。セラミックス配線基板部５は、平面視すると外形が六角形状であり、第１セラミックス配線基板部１０の上に第２セラミックス配線基板部１２及び第３セラミックス配線基板部１４が積層されて形成される。セラミックス配線基板部５の外形の好適な例として、六角形を示すが、八角形などの多角形、あるいは円形状であってもよい。
図３では、説明を分かりやすくするために、セラミックス配線基板部５を第１〜第３セラミックス配線基板部１０，１２，１４に分けて説明するが、実際にはセラミックス配線基板部５は一体的なセラミックス体から形成される。
後述するように、セラミックス配線基板部５の上に金属シールリングが設けられて光半導体素子用パッケージとなる。さらに、光半導体素子用パッケージに発光素子や受光素子が実装された後に、ガラス窓を備えた金属キャップが装着されて光半導体装置となる。
光半導体装置は円形の光ファイバ装置に連結されるため、金属キャップなどは円形部材として形成される。このため、光半導体素子用パッケージのセラミックス配線基板部５は、キャップなどの円形部材と整合がとれるように、六角形や八角形などの円形に近い形状に設定される。
つまり、セラミックス配線基板部５を四角形状から形成する場合は、金属キャップなどの円形部材から角部が露出したりするため、整合がとりづらくなり、好ましくない。しかし、特に問題がなければ、セラミックス配線基板部５を四角形状から形成することも可能である。
セラミックス配線基板部５は、グリーンシート法によって製造される。詳しく説明すると、まず、アルミナなどのセラミックス粉末を粘結剤などでシート状にして成形したグリーンシート上にタングステンや銅などの導電ペーストによって所要の配線層を形成すると共に、スルーホールに導電ペーストを充填する。
次いで、複数枚（本実施形態では３枚）のグリーンシートを重ねてプレスし、焼成した後に、ダイシングソーで切断することにより、セラミックス配線基板部５が得られる。グリーンシートの積層数は任意に設定することができ、各種の積層構造のセラミックス配線基板部を製造することができる。
焼成済セラミックスシートを切断するときに、円形で切断することは比較的難しいため、円形に近く加工しやすい六角形又は八角形に切断する。
実施形態に係るセラミックス配線基板部５では、最上の第３セラミックス配線基板部１４の中央部に厚み方向に貫通するキャビティＣ（凹部）が設けられている。キャビティＣ（凹部）は、中央部に設けられて面発光レーザが配置される第１キャビティＣ１と、第１キャビティＣ１の一端に連通して形成されて受光素子が配置される第２キャビティＣ２とを有する。
第２キャビティＣ２の幅は第１キャビティＣ１の幅より太く設定されている。キャビティＣの深さは任意の深さに設定することができる。
このように、セラミックス配線基板部５の中央部には、キャビティＣが設けられており、キャビティＣの底部が実装領域Ａとなっている。
第１キャビティＣ１の両側近傍の第３セラミックス配線基板部１４にはその上面から厚み方向に円柱状の第１素子用電極２０ａ及び第２素子用電極２０ｂがそれぞれ形成されている。第１素子用電極２０ａ及び第２素子用電極２０ｂは発光素子（光半導体素子）を接続するための電極である。
図３の例では、第１素子用電極２０ａ及び第２素子用電極２０ｂは、第３セラミックス配線基板部１４の厚み方向に貫通する貫通電極として形成される。
図４は図３の下面側をＢの方向からみた斜視図である。図３及び図４を同時に参照すると、第１素子用電極２０ａは、第２セラミックス配線基板１２の上に形成された配線層（不図示）を介して第１、第２セラミックス配線基板１０，１２の側壁に形成された第１外部接続電極３０ａに接続されている。
第１、第２セラミックス配線基板１０，１２の側壁の下端から上側に半円柱状の凹部１６ａ（図４）が設けられており、凹部１６ａの内面に半円筒状の第１外部接続電極３０ａが形成されている。
また、図３及び図４を同時に参照すると、第２素子用電極２０ｂは、第２セラミックス配線基板１２の上に形成された配線層（不図示）を介して第１、第２セラミックス配線基板１０，１２の側壁に形成された第２外部接続電極３０ｂに接続されている。
第１、第２セラミックス配線基板１０，１２の側壁の下端から上側に凹部１６ｂ（図４）が設けられており、凹部１６ｂの内面に半円筒状の第２外部接続電極３０ｂが形成されている。
このようにして、第１、第２素子用電極２０ａ，２０ｂは、セラミックス配線基板部５の内部に形成された配線層を介して第１、第２外部接続電極３０ａ，３０ｂに接続されている。
本実施形態に係るセラミックス配線基板部５は、グリーンシート法によって製造されるので、前述した予備的事項のステム１００より、実装される発光素子と第１素子用電極２０ａ及び第２素子用電極２０ｂとの距離を短くすることができる。
つまり、セラミックス配線基板部５では、発光素子の電極と第１、第２素子用電極２０ａ，２０ｂとの距離を０．５ｍｍ程度に近づけることができ、予備的事項のステム１００の半分以下に設定することができる。前述したように、予備的事項のステム１００では、面発光レーザ２００の電極と第１、第２リード１２０ａ，１２０ｂとの距離は１ｍｍ程度必要である。
従って、実装される発光素子と第１、第２素子用電極２０ａ，２０ｂとを接続する金ワイヤの長さを短くすることができる。よって、予備的事項のステム１００より伝送経路の伝送損失を小さくすることができ、より高速な電気信号の伝送に対応することが可能になる。これにより、１０Ｇｂｐｓ以上の大容量光通信のアプリケーションに対応することが可能になる。
また、図３に示すように、第２キャビティＣ２の両側近傍の第３セラミックス配線基板部１４にはその上面から厚み方向に四角柱状の第３素子用電極２０ｃ及び第４素子用電極２０ｄがそれぞれ形成されている。第３素子用電極２０ｃ及び第４素子用電極２０ｄは受光素子（光半導体素子）を接続するための電極である。
図３の例では、第３素子用電極２０ｃ及び第４素子用電極２０ｄは、第１、第２素子用電極２０ａ，２０ｂと同様に、第３セラミックス配線基板部１４の厚み方向に貫通する貫通電極として形成される。
図３及び図４を同時に参照すると、第３素子用電極２０ｃは、第２セラミックス配線基板１２の上に形成された配線層（不図示）を介して第１、第２セラミックス配線基板１０，１２の側壁から第１セラミックス配線基板部１０の下面に延在して形成された第３外部接続電極３０ｃ（図４）に接続されている。
第１、第２セラミックス配線基板１０，１２の側壁の下端から上側に同様な半円柱状の凹部１６ｃ（図３）が設けられており、凹部１６ｃの内面に半円筒状の第３外部接続電極３０ｃが形成されている。
また、図３及び図４を同時に参照すると、第４素子用電極２０ｄは、第２セラミックス配線基板１２の上に形成された配線層（不図示）を介して第１、第２セラミックス配線基板１０，１２の側壁から第１セラミックス配線基板部１０の下面に延在して形成された第４外部接続電極３０ｄ（図４）に接続されている。
第１、第２セラミックス配線基板１０，１２の側壁の下端から上側に同様な半円柱状の凹部１６ｄ（図３）が設けられており、凹部１６ｄの内面に半筒状の第４外部接続電極３０ｄが形成されている。
第３、第４外部接続電極３０ｃ，３０ｄは、六角形の第１、第２セラミックス配線基板１０，１２の一つの同一側壁に並んで配置されている。
さらに、図３に示すように、第３セラミックス配線基板部１４の上に第１〜第４素子用電極２０ａ〜２０ｄと分離された状態で上側グランドプレーン２２が一体的に形成されている。そして、キャビティＣの両外側領域の上側グランドプレーン２２に半円周状の開口部２２ｘがそれぞれ形成されている。
キャビティＣの底部の第２セラミックス配線基板部１２上にも上側グランドプレーン２２ａが形成されている。
図３及び図４を同時に参照すると、第３セラミックス配線基板部１４上の上側グランドプレーン２２は、第３セラミックス配線基板部１４を貫通して設けられた貫通電極（不図示）に接続されている。
さらに、上側グランドプレーン２２に接続された貫通電極（不図示）は、第２セラミックス配線基板１２上に形成された配線層（不図示）を介して第１、第２セラミックス配線基板部１０，１２の側壁に形成されたグランド用接続電極３２に接続されている。
第１、第２セラミックス配線基板１０，１２の側壁の下端から上側に同様な半円柱状の凹部１６ｅ（図３）が設けられており、凹部１６ｅの内面に半筒状のグランド用接続電極３２が形成されている。
また、キャビティＣ内の第２セラミックス配線基板部１２上の上側グランドプレーン２２ａは、第２セラミックス配線基板１２上に形成された配線層（不図示）を介してグランド用接続電極３２に接続されている。
そして、図４に示すように、第１セラミックス配線基板部１０の下面には、グランド用接続電極３２に繋がる下側グランドプレーン２３が一体的に形成されている。
以上のように、本実施形態に係るセラミックス配線基板部５は、中央部に光半導体素子を実装するための実装領域Ａを有し、光半導体素子を接続するための第１〜第４素子用電極２０ａ〜２０ｄと、それらに接続された第１〜第４外部接続電極３０ａ〜３０ｄとを備えている。そして、第１キャビティＣ１の底部に発光素子が実装され、第２キャビティＣ２の底部に受光素子が実装される。
上側グランドプレーン２２と下側グランドプレーン２３との間にアルミナセラミックス（誘電体）を介して配線層（不図示）が配置されて、ストリップラインが形成されている。このようにして、発光素子が接続される第１、第２素子用電極２０ａ，２０ｂから配線層（不図示）を介して第１、第２外部接続電極３０ａ，３０ｂまでの伝送経路の特性インピーダンスは５０Ωに設定される。これにより、高速信号を伝達させる経路として機能させることができる。
なお、第３、第４素子用電極２０ｃ，２０ｄから配線層（不図示）を介して第３、第４外部接続電極３０ｃ，３０ｄまでの伝送経路は、発光素子の光モニタ用の受光素子に接続されるので、必ずしも厳密に特性インピーダンスを考慮する必要はない。
次に、図５（ａ）及び（ｂ）に示すように、金属シールリング４０を用意する。金属シールリング４０の外形は円形であり、その中央部に円形の開口部４０ｘが設けられている。さらに、開口部４０ｘの外周部に上側に突き出るリング状突出部４２が形成されている。
金属シールリング４０は例えばコバール（鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金）から形成される。そして、図５（ａ）に示すように、図３のセラミックス配線基板部５の上に金属ロウ材によって金属シールリング４０を接合する。金属ロウ材としては、銀ろう（Ａｇ−Ｃｕ（２８％）合金）が好適に使用される。
このとき、セラミックス配線基板部５の上側グランドプレーン２２に半円周状の開口部２２ｘが対向して形成されており、その開口部２２ｘが溝として機能するため、金属ロウ材がセラミックス配線基板部５の内側に流れることが防止される。
これにより、図５（ａ）に示すように、実施形態の光半導体素子用パッケージ２が得られる。図５（ａ）に示すように、本実施形態の光半導体素子用パッケージ２は、図３のセラミックス配線基板部５と、その上に設けられた金属シールリング４０とを備えている。
金属シールリング４０は、中央部にセラミックス配線基板部５の第１〜第４素子用電極２０ａ〜２０ｄ及び実装領域Ａを露出させる開口部４０ｘを備え、かつ開口部４０ｘの外周部にリング状突出部４２が設けられている。金属シールリング４０の外周は、セラミックス配線基板部５の外周より外側に突出して配置される。
次いで、図６（ａ）及び（ｂ）に示すように、セラミックス配線基板部５の第１キャビティＣ１にサブマウント５２を介して面発光レーザ５０（発光素子）をその発光面を上側に向けて実装する。面発光レーザ５０は、ＶＣＳＥＬ(Vertical Cavity Surface Emitting Laser)と呼ばれる。
このとき、サブマウント５２の高さを調整するなどして、面発光レーザ５０の電極の高さと第１、第２素子用電極２０ａ，２０ｂの高さとを同一に設定する。
また、セラミックス配線基板部５の第２キャビティＣ２にサブマウント６２を介して受光素子６０をその受光部６０ａを上側にして実装する。受光素子６０としては、フォトダイオードが好適に使用される。受光素子６０を実装する際にも、サブマウント６２の高さを調整するなどして、受光素子６０の電極の高さと第３、第４素子用電極２０ｃ，２０ｄの高さとを同一に設定する。
面発光レーザ５０及び受光素子６０の背面をキャビティＣの底部の上側グランドプレーン２２ａに電気的に接続する場合は、各サブマウント５２，６２が導電材料から形成される。
次いで、同じく図６（ａ）及び（ｂ）に示すように、面発光レーザ５０の電極と第１、第２素子用電極２０ａ，２０ｂとをワイヤボンディング法により金ワイヤ４４で接続する。金ワイヤ４４の他に銅ワイヤなどの各種の金属ワイヤを使用することができる。
前述したように、セラミックス配線基板部５はグリーンシート法によって製造されるので、面発光レーザ５０の電極と第１、第２素子用電極２０ａ、２０ｂとの距離を０．５〜０．７ｍｍ程度に設定することができる。従って、金ワイヤ４４の長さを予備的事項のステム１００を使用する場合より短く設定することができる。
さらには、本実施形態に係るセラミックス配線基板部５では、面発光レーザ５０の電極と第１、第２素子用電極２０ａ，２０ｂとを同一の高さに設定できるという観点からも金ワイヤ４４の長さを短くすることができる。
予備的事項のステム１００では、面発光レーザ２００の電極の高さと第１、第２リード１００ａ，１００ｂの高さとが異なるため、その分さらに金ワイヤ１６０の長さが長くなってしまう。
続いて、受光素子６０の電極と第３、第４素子用電極２０ｃ，２０ｄをワイヤボンディング法により金ワイヤ４４で接続する。
次いで、図７に示すように、金属キャップ７０を用意する。金属キャップ７０は例えばコバール（鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金）から形成される。
金属キャップ７０は、円筒部７０ａと、円筒部７０ａの下部に繋がるリング状接合部７０ｂと、円筒部７０ａの上部を塞いで中央部に円形の透明なガラス窓７２を備えた天井部７０ｃとを備える。金属キャップ７０の天井部７０ｃは水平方向に対して所定角度で傾斜して設けられており、ガラス窓７２が天井部７０ｃと平行になって傾斜して配置されている。
そして、図６（ａ）の光半導体素子用パッケージ２の金属シールリング４０の上に金属キャップ７０を抵抗溶接によって接合する。ここで、金属キャップ７０の円筒部７０ａの内径は金属シールリング４０のリング状突出部４２の外径に対応している。
このため、金属キャップ７０の円筒部７０ａの内周面が金属シールリング４０のリング状突出部４２の外周面に当接するように配置することにより、金属キャップ７０を容易に位置合わせして配置することができる。これにより、金属キャップ７０の円形のガラス窓７２の中心部に面発光レーザ５０の発光部が位置合わせされて配置される。
このようにして、セラミックス配線基板部５の上に金属シールリング４０を介して金属キャップ７０が装着される。金属シールリング４０を用いることにより、金属キャップ７０を抵抗溶接によって接合できると共に、金属キャップ７０を面発光レーザ５０に容易に位置合わせして配置することができる。
これにより、図７に示すように、実施形態の光半導体装置１が得られる。図７に示すように、実施形態の光半導体装置１は、図５（ａ）の光半導体素子用パッケージ５を備えており、そのキャビティＣ内の実装領域Ａに面発光レーザ５０及び受光素子６０が実装されている。
さらに、実施形態の光半導体装置１は、面発光レーザ５０及び受光素子６０の各電極と第１〜第４素子用電極２０ａ〜２０ｄとを接続する金ワイヤ４４と、金属シールリング４０の上に設けられて中央部にガラス窓７２を有する金属キャップ７０とを備えている。金属キャップ７０によって面発光レーザ５０及び受光素子６０が気密封止されている。
図８の模式的側面図に示すように、実施形態の光半導体装置１は光ファイバ装置に係る実装基板８０に実装される。このとき、セラミックス配線基板部５の側壁に形成された第１〜第４外部接続電極３０ａ〜３０ｄ及びグランド用外部接続電極３２の側方にはんだなどの導電性接合材７４が形成されて実装基板８０の接続部８２に電気的に接続される。セラミックス配線基板部５の下面の各電極も導電性接合材７４で実装基板８０に接続される。
このようにすることにより、セラミックス配線基板部５の第１〜第４外部接続電極３０ａ〜３０ｄ及びグランド用外部接続電極３２が実装基板８０の接続部８２に接続されたかどうかを側面に形成された導電性接合材７４を視認することにより確認できる。
光半導体装置１では、第１、第２外部接続電極３０ａ，３０ｂから配線層及び第１、第２素子用電極２０ａ、２０ｂを介して面発光レーザ５０に電気信号が供給される。これにより、面発光レーザ５０の発光部から上側に光が出射される。面発光レーザ５０から出射される光は金属キャップ７０のガラス窓７２を透過し、外部の光ファイバに伝達される。
このとき、面発光レーザ５０から出射させる光の一部は、傾斜したガラス窓７２で反射されて受光素子６０の受光部６０ａに入射する。このようにして、面発光レーザ５０から出射される光が受光素子６０によってモニタされる。
実施形態の光半導体装置１では、前述したようにセラミックス配線基板部５を採用することにより、面発光レーザ５０と第１、第２素子用電極２０ａ，２０ｂとの距離を予備的事項のステム１００を使用する場合より短くすることができる。
従って、面発光レーザ５０と第１、第２素子用電極２０ａ，２０ｂとを接続する金ワイヤ４４の長さを短くすることができる。しかも、誘電体であるセラミックス体にグランドプレーン、素子用電極及び配線層などを形成することにより、伝送経路の特性インピーダンスを５０Ωに容易に設定することができる。これにより、より高速な電気信号の伝送に対応することが可能になり、１０Ｇｂｐｓ以上の大容量光通信のアプリケーションに対応することができる。
また、セラミックス配線基板部５を採用することにより、配線基板部内に設けられた各外部接続電極を表面実装用の実装基板に接続することができる。これにより、径が細くてハンドリング性が悪いリードを使用する必要がないので、セラミックス配線基板部５を製造する際や光半導体装置１を実装する際の生産性を向上させることができる。
また、セラミックス配線基板部５上の金属シールリング４０及び金属キャップ７０は、円形状で形成されるので、円形で構築される光ファイバ装置への光結合の容易性を維持することができる。
本実施形態では、光半導体素子用パッケージに、光半導体素子として面発光レーザ５０及びそれから出射される光をモニタする受光素子６０を実装して発光装置とする形態を例示している。
その他の形態として、光半導体素子用パッケージに、外部（光ファイバ）から入射される光を受けて電気信号に変換する受光素子を実装して受光装置としてもよい。
１…光半導体装置、２…光半導体素子用パッケージ、５…セラミックス配線基板部、１０…第１セラミックス配線基板部、１２…第２セラミックス配線基板部、１４…第３セラミックス配線基板部、１６ａ〜１６ｅ…凹部、２０ａ…第１素子用電極、２０ｂ…第２素子用電極、２０ｃ…第３素子用電極、２０ｄ…第４素子用電極、２２，２２ａ…上側グランドプレーン、２３…下側グランドプレーン、３０ａ…第１外部接続電極、３０ｂ…第２外部接続電極、３０ｃ…第３外部接続電極、３０ｄ…第４外部接続電極、３２…グランド用外部接続電極、４０…金属シールリング、２２ｘ，４０ｘ…開口部、４２…リング状突出部、４４…金ワイヤ、５０…面発光レーザ、５２，６２…サブマウント、６０…受光素子、６０ａ…受光部、７０…金属キャップ、７０ａ…円筒部、７０ｂ…リング状接合部、７０ｃ…天井部、７２…ガラス窓、７４…導電性接合材、８０…実装基板、８２…接続部、Ａ…実装領域、Ｃ…キャビティ、Ｃ１…第１キャビティ、Ｃ２…第２キャビティ。

Claims (11)

  1. 中央部に光半導体素子を実装するための実装領域を有するセラミックス配線基板部と、
    前記セラミックス配線基板部の上に備えられ、前記光半導体素子を接続するための素子用電極と、
    前記セラミックス配線基板部に備えられ、前記素子用電極に電気的に接続された外部接続端子と、
    前記セラミックス配線基板部の上面に備えられた上側グランドプレーンと、
    前記上側グランドプレーンに形成された半円周状の開口部と、
    前記セラミックス配線基板部の下面に備えられた下側グランドプレーンと、
    前記セラミックス配線基板部の上に金属ロウ材によって接合され、中央部に前記素子用電極及び前記実装領域を露出させる開口部を備え、かつ開口部の外周部に、上方に突出するリング状突出部が設けられた金属シールリングとを有し、
    前記金属シールリングの外形は、前記セラミックス配線基板部の外形より大きいことを特徴とする光半導体素子用パッケージ。
  2. 前記セラミックス配線基板部の外形は、六角形又は八角形であることを特徴とする請求項１に記載の光半導体素子用パッケージ。
  3. 前記セラミックス配線基板部の側壁の下端から上側に凹部が設けられており、前記外部接続電極は前記凹部の内面に設けられていることを特徴とする請求項１又は２に記載の光半導体素子用パッケージ。
  4. 前記セラミックス配線基板部の側壁の下端から上側に凹部が設けられており、前記凹部の内面に、前記上側グランドプレーン及び前記下側グランドプレーンに電気的に接続されるグランド用接続電極が形成されていることを特徴とする請求項１又は２に記載の光半導体素子用パッケージ。
  5. 前記セラミックス配線基板部の前記実装領域にキャビティが設けられており、前記光半導体素子は前記キャビティの底部にサブマウントを介して実装されること特徴とする請求項１又は２に記載の光半導体素子用パッケージ。
  6. 前記素子用電極は、前記セラミックス配線基板部の内部に形成された配線層を介して前記外部接続電極に接続されていることを特徴とする請求項１乃至５のいずれか一項に記載の光半導体素子用パッケージ。
  7. 請求項１乃至６のいずれかの光半導体素子用パッケージと、
    前記実装領域に実装された前記光半導体素子と、
    前記光半導体素子の電極と前記素子用電極とを接続する金属ワイヤと、
    前記金属シールリングの上に設けられ、中央部にガラス窓を備えて前記光半導体素子を気密封止する金属キャップとを有することを特徴とする光半導体装置。
  8. 前記セラミックス配線基板の前記実装領域にキャビティが設けられており、前記光半導体素子は前記キャビティの底部にサブマウントを介して実装され、
    前記光半導体素子の電極の高さは前記素子用電極の高さと同一に設定されていることを特徴とする請求項７に記載の光半導体装置。
  9. 前記金属シールリングの前記開口部及び前記金属キャップは円形であり、前記金属キャップの内径が前記金属シールリングの前記リング状突出部の外径に対応していることを特徴とする請求項７又は８に記載の光半導体装置。
  10. 前記セラミックス配線基板部の側壁の下端から上側に凹部が設けられており、前記外部接続電極は前記凹部の内面に設けられており、
    前記光半導体装置が実装基板に実装される際に、前記外部接続電極の側方に導電性接合材が設けられて前記実装基板に電気的に接続されることを特徴とする請求項７又は８に記載の光半導体装置。
  11. 前記光半導体素子は、面発光レーザ及び該面発光レーザから出射される光をモニタする受光素子、あるいは外部から入射される光を受ける受光素子であることを特徴とする請求項７乃至１０のいずれか一項に記載の光半導体装置。
JP2011105100A 2011-05-10 2011-05-10 光半導体素子用パッケージ及び光半導体装置 Active JP5756675B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011105100A JP5756675B2 (ja) 2011-05-10 2011-05-10 光半導体素子用パッケージ及び光半導体装置
US13/459,535 US9106047B2 (en) 2011-05-10 2012-04-30 Optical semiconductor element package and optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011105100A JP5756675B2 (ja) 2011-05-10 2011-05-10 光半導体素子用パッケージ及び光半導体装置

Publications (3)

Publication Number Publication Date
JP2012238640A JP2012238640A (ja) 2012-12-06
JP2012238640A5 JP2012238640A5 (ja) 2014-02-06
JP5756675B2 true JP5756675B2 (ja) 2015-07-29

Family

ID=47141856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011105100A Active JP5756675B2 (ja) 2011-05-10 2011-05-10 光半導体素子用パッケージ及び光半導体装置

Country Status (2)

Country Link
US (1) US9106047B2 (ja)
JP (1) JP5756675B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013217796A1 (de) 2013-09-05 2015-03-05 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, optoelektronische Vorrichtung und Verfahren zum Herstellen einer optoelektronischen Vorrichtung
JP2015225974A (ja) * 2014-05-28 2015-12-14 日立金属株式会社 Ｃａｎパッケージ半導体レーザ用治具
CN110226270B (zh) * 2017-01-20 2021-09-28 三菱电机株式会社 光模块
JP6988493B2 (ja) * 2018-01-11 2022-01-05 住友電気工業株式会社 光モジュール及びその製造方法
WO2022270429A1 (ja) * 2021-06-21 2022-12-29 京セラ株式会社 配線基板、電子部品収納用パッケージ及び電子装置
CN113725303B (zh) * 2021-11-04 2022-02-11 至芯半导体(杭州)有限公司 斜面探测器件封装结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682641B2 (ja) 1988-06-03 1997-11-26 株式会社リコー 半導体レーザー光源装置
US6522673B1 (en) * 1999-12-22 2003-02-18 New Focus, Inc. Method and apparatus for optical transmission
US6659659B1 (en) * 2001-04-11 2003-12-09 Optical Communication Products, Inc. High-speed optical sub-assembly utilizing ceramic substrate, direct coupling and laser welding
JP2003163382A (ja) 2001-11-29 2003-06-06 Matsushita Electric Ind Co Ltd 受光素子または発光素子用パッケージ
EP1468475A2 (en) 2002-01-18 2004-10-20 Oepic, Inc. High-speed to-can optoelectronic packages
DE10341433A1 (de) * 2003-09-09 2005-03-31 Braun Gmbh Beheizbarer Infrarot-Sensor und Infrarot-Thermometer mit einem derartigen Infrarot-Sensor
US7223629B2 (en) * 2003-12-11 2007-05-29 Intel Corporation Method and apparatus for manufacturing a transistor-outline (TO) can having a ceramic header
JP2010186965A (ja) 2009-02-13 2010-08-26 Toshiba Corp 半導体パッケージおよびその作製方法
US20110317965A1 (en) 2009-05-12 2011-12-29 Sumitomo Electric Industries, Ltd. Optical subassembly with optical device having ceramic package

Also Published As

Publication number Publication date
US9106047B2 (en) 2015-08-11
JP2012238640A (ja) 2012-12-06
US20120287955A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
JP5756675B2 (ja) 光半導体素子用パッケージ及び光半導体装置
JP6614811B2 (ja) 半導体装置用ステム及び半導体装置
JP7085949B2 (ja) Ｄｆｂレーザ用のｔｏパッケージ
US10389084B2 (en) Optical element package and optical element device
CN107534023B (zh) 半导体元件封装件、半导体装置以及安装构造体
WO2015129731A1 (ja) 電子部品収納用パッケージおよび電子装置
US10512155B2 (en) Wiring board, optical semiconductor element package, and optical semiconductor device
JP2019021759A (ja) 発光素子搭載用パッケージおよびその製造方法
JP2017123414A (ja) 光半導体素子用パッケージ
JP2016195217A (ja) 光素子用パッケージ及び光素子装置
JP2012238640A5 (ja)
WO2020262636A1 (ja) 電子素子搭載用パッケージ及び電子装置
JP6225834B2 (ja) 半導体発光装置およびその製造方法
JP2013074048A (ja) 半導体素子収納用パッケージおよび半導体装置
CN107658691B (zh) 光半导体装置
JP5812671B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP5515182B2 (ja) 光モジュール
JP2004335584A (ja) 半導体パッケージ
JP2015106568A (ja) 配線基板および光モジュール
JP7145311B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2017120901A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004342882A (ja) 半導体ステム
JP6166101B2 (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
JP2019175939A (ja) 半導体素子用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150601

R150 Certificate of patent or registration of utility model

Ref document number: 5756675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150