JP5752496B2 - 定電圧電源装置 - Google Patents

Description

本発明は、定電圧電源装置に係り、特に、短絡電流制限回路を有する構成における装置起動時の安定性向上等を図ったものに関する。

出力電圧と基準電圧との差を誤差増幅器で検出し、出力電圧が所望の電圧となるようにパワートランジスタを制御し、所望の定電圧の出力電圧が得られるよう構成された定電圧電源装置は従来から広く知られているものであるが、かかる装置においては、負荷の故障などにより出力電流が過電流状態となった場合に電源装置を電子部品の損傷等から保護するため、出力電流を設定値以下に制限する過電流制限回路が搭載されるのが一般的である。

さらに、上述の過電流制限回路と共に、短絡電流制限回路を設け、出力電圧の低下と共に出力電流を低減し、いわゆるフの字特性型の出力電流制限特性を有する構成とした定電圧電源装置なども従来から良く知られているところである。
このフの字特性型の出力電流制限特性を有する定電圧電源装置にあっては、出力電流が所定の電流値以内であれば、定電圧の出力電圧を発生し、保護すべき所定の電流値を越えた際には、まず、過電流制限回路が動作して出力電圧を低下させ、次に、短絡電流制限回路が動作し、出力電圧の低下と共に出力電流をも低減するため、保護動作状態でのパワートランジスタの損失ＰPTRは、下記する式１により表される。

ＰPTR＝（入力電圧ＶIN−出力電圧ＶOUT）×出力電流ＩOUT・・・式１

したがって、過電流制限回路と短絡電流制限回路とが設けられてフの字特性型の出力電流制限特性を有する定電圧電源装置では、入力電圧ＶINと出力電圧ＶOUTの差が大きくなると出力電流が減少するため、電流垂下型過電流保護特性と比較すると、特に出力端子が短絡したときのパワートランジスタの損失を低減でき、安全性を高めることができる。
なお、この種の定電圧電源装置としては、例えば、特許文献１等に開示されたもの等がある。

特開２０１１−３０３７６号公報（第４−１１頁、図１−図５）

しかしながら、上述した定電圧電源装置のフの字特性型過電流保護機能においては、先に述べたように安全性を高めるため、短絡時の制限電流を小さく設定しなければならない。例えば、定電圧レギュレータＩＣの仕様例を挙げれば、定電圧出力時は１Ａの電流供給能力を保証しているものがあるが、かかるＩＣの出力端子が接地電位に短絡した時の電流供給能力は０．５Ａ程度である。
このため、接続する負荷によっては、出力電圧（ＶOUT）が設定電圧まで上昇せず、負荷の起動に失敗してしまう場合もあり得る。
このことについて、図３に示された、上述のようなフの字特性型の過電流保護機能を有するフィードバック型の短絡電流制限回路を備えた定電圧電源装置の従来回路例を参照しつつ説明する。

まず、図３に示された定電圧電源装置の構成について説明すれば、かかる装置は、帰還抵抗器Ｒ１Ａ，Ｒ２Ａで抵抗分圧された出力電圧ＶOUTに対応したフィードバック電圧と第１の基準電圧Ｖref1とが誤差増幅器ＡＭＰ１において比較されるようになっている。そして、その比較結果に応じて、トランジスタＱ１Ａ，Ｑ２Ａからなるドライバ段Ｄｒｖを介して、パワートランジスタＱ６Ａの動作が制御され、所望する定電圧の出力電圧ＶOUTが得られるよう構成されてなるものである。
さらに、この定電圧電源装置は、過電流制限回路１０２Ａと短絡電流制限回路１０３Ａが付加されたものとなっている。

次に、かかる定電圧電源装置において、出力端子に接続された負荷の電流が増加した場合の過電流制限回路１０２Ａの動作について説明する。
負荷電流が増加すると、パワートランジスタＱ６ＡとトランジスタＱ５Ａは、ベース及びエミッタ電圧が共通のため、パワートランジスタＱ６Ａのコレクタ電流に比例してトランジスタＱ５Ａのコレクタ電流も増加する。このコレクタ電流が抵抗器Ｒ３Ａに流れ込み、トランジスタＱ３Ａとの接続点における電位が上昇し、トランジスタをＯＮとするベース・エミッタ間電圧（約０．７Ｖ）を越えると、トランジスタＱ３Ａが動作し、そのコレクタ電流がトランジスタＱ１Ａのベース電流を奪うため、パワートランジスタＱ６Ａのコレクタ電流が一定値に制限されることとなり、出力電圧（ＶOUT）が低下し始める。

さらに負荷電流が増加しようとして、フィードバック電圧が、基準電圧Ｖref2からトランジスタがＯＮとなるベース・エミッタ間電圧（約０．７Ｖ）以上下がると、トランジスタＱ４Ａが動作し、そのコレクタ電流によりトランジスタＱ７Ａが駆動され、トランジスタＱ７Ａのエミッタ電流が、トランジスタＱ１Ａのベース電流をさらに奪い、出力電流をさらに減少させることとなる。
かかる動作により、負荷への最大電流は所定の値に制限されると共に、出力電圧（ＶOUT）が低下した際に、出力電流をさらに制限し、パワートランジスタＱ６Ａの損失を低減し、安全性を高めるものとなっている。

上述の動作は、定電圧電源装置が起動する場合も同様である。すなわち、電源入力端子に電源電圧を印加し、出力電圧が接地電位から徐々に上昇する過程において、短絡電流制限回路１０３Ａは動作しており、電源装置が供給できる電流量が制限されてしまう。
したがって、起動時に大きな電流を要求する負荷を出力端子に接続した場合、負荷の要求する電流を供給できないため、出力電圧が上昇せず、負荷を駆動できなくなることがある。このような場合、過電流制限機能のみを有する定電圧電源装置を用いるか、より高い短絡電流能力を有する定電圧電源装置を用いなければならないが、いずれの場合も、起動後の短絡に対する安全性が低下してしまうという問題がある。

本発明は、上記実状に鑑みてなされたもので、起動時に負荷に必要な電流供給を可能としつつ、起動後における短絡電流に対する回路保護を確実に確保可能な定電圧電源装置提供するものである。

上記本発明の目的を達成するため、本発明に係る定電圧電源装置は、
出力電圧を抵抗分圧して得られたフィードバック電圧と基準電圧との差を誤差増幅器で検出し、出力電圧が所望の電圧となるようにドライバ段を介してパワートランジスタを制御し、所望の定電圧の出力電圧が得られるよう構成されてなる定電圧電源装置であって、
前記フィードバック電圧が所定値を下回った際に、前記ドライバ段の電流を減少せしめて出力電流を減少せしめるよう構成されてなる短絡電流制限回路を具備し、
前記短絡電流制限回路は、
短絡電流制限用第１のＰＮＰ型トランジスタのベース及び短絡電流制限用第１のＮ型ＭＯＳトランジスタのソースに前記フィードバック電圧が印加される一方、前記短絡電流制限用第１のＰＮＰ型トランジスタのエミッタには定電流源が接続されると共に、短絡電流制限用第１のＮＰＮ型トランジスタのベースが接続され、前記短絡電流制限用第１のＰＮＰ型トランジスタのコレクタはグランドに接続され、
前記短絡電流制限用第１のＮＰＮ型トランジスタのエミッタはコンデンサを介してグランドに接続されると共に、短絡電流制限用第１のＮ型ＭＯＳトランジスタのゲートに接続される一方、コレクタには電源電圧が印加可能とされ、
前記短絡電流制限用第１のＮ型ＭＯＳトランジスタのドレインは短絡電流制限用第２のＰＮＰ型トランジスタのベースに接続され、
前記短絡電流制限用第２のＰＮＰ型トランジスタのコレクタはグランドに接続される一方、エミッタは前記ドライバ段の入力段に接続されてなり、
起動時に前記フィードバック電圧が設定電圧を超えるまで、前記ドライバ段との接続を電気的に断とするスイッチ機能を果たすよう構成されてなるものである。

本発明によれば、フィードバック電圧が十分に上昇するまで短絡電流制限回路が電気的に切り離されるため、従来と異なり、起動時に大電流を必要とする負荷を接続した際の負荷の起動不良を抑圧することができ、回路動作の安定性、信頼性の向上に寄与することができるという効果を奏するものである。
また、短絡電流制限回路を請求項２記載の構成とした場合には、短絡電流制限用第１のＰＮＰ型トランジスタと短絡電流制限用第１のＮＰＮトランジスタのエミッタフォロア接続で構成された電圧バッファにより、コンデンサが充電され、かかるコンデンサにフィードバック電圧が保持され、フィードバック電圧が、コンデンサに保持された電圧よりも、Ｎ型ＭＯＳトランジスタをオンとできる閾値電圧よりも低下した際に、短絡電流制限用第１のＮ型ＭＯＳトランジスタがオンとなり、ドライバ段の入力段を構成するトランジスタのベース電流を奪い、短絡電流制限回路が機能することで、定電圧電源装置の起動の際、すなわち、出力電圧上昇時に、短絡電流制限回路の動作を無効にし、少ない素子で起動不良を確実に抑圧することができる。

本発明の実施の形態における定電圧電源装置の基本構成例を示す構成図である。 図１に示された定電圧電源装置を構成する短絡電流制限回路のより具体的な回路構成例を示す回路図である。 従来の定電圧電源装置の一構成例を示す構成図である。

以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、図１を参照しつつ、本発明の実施の形態における定電圧電源装置の基本構成例について説明する。
本発明の実施の形態における定電圧電源装置は、誤差増幅器（図１においては「ＡＭＰ１」と表記）１１とパワートランジスタ（図１においては「Ｑ６」と表記）６とを主たる構成要素としてなる定電圧回路１０１と、過電流制限回路１０２と、短絡電流制限回路１０３とに大別されて構成されたものとなっている。

定電圧回路１０１は、まず、例えば、演算増幅器を用いてなる誤差増幅器１１の非反転入力端子に基準電圧源１５による基準電圧Ｖrefが印加されるようになっている一方、その反転入力端子には、出力電圧ＶOUTが、後述する帰還抵抗器（図１においては、それぞれ「Ｒ１」、「Ｒ２」と表記）２１，２２により抵抗分圧されてフィードバック電圧として印加されるようになっている。
一方、誤差増幅器１１の出力端子は、ドライバ段５１を構成するＮＰＮ型の第１のトランジスタ（図１においては「Ｑ１」と表記）１のベース、及び、後述する過電流制限回路１０２を構成するＮＰＮ型の第３のトランジスタ３（図１においては「Ｑ３」と表記）のコレクタに接続されている。
なお、誤差増幅器１１は、電源印加端子３１を介して所定の電源電圧が外部から印加されるようになっている。

ドライバ段５１は、ＮＰＮ型の第１及び第２のトランジスタ１，２のダーリントン接続により構成されたものとなっている。
すなわち、第１のトランジスタ１のコレクタと第２のトランジスタ（図１においては「Ｑ２」と表記）２のコレクタが相互に接続されて、後述する過電流制限回路１０２を構成するＰＮＰ型の第５のトランジスタ（図１においては「Ｑ５」と表記）５及びＰＮＰ型のパワートランジスタ６のベースに接続されたものとなっている。

一方、第１のトランジスタ１のエミッタは、第２のトランジスタ２のベースに接続され、第２のトランジスタ２のエミッタは、グランドに接続されたものとなっている。
パワートランジスタ６は、エミッタが電源印加端子３１に接続される一方、コレクタとグランドとの間には、２つの帰還抵抗器２１，２２が直列接続されて設けられると共に、コレクタには出力端子３２が接続されている。
そして、帰還抵抗器２１，２２の相互の接続点は、誤差増幅器１１の反転入力端子に接続されると共に、後述する短絡電流制限回路１０３の入力段に接続されている。

過電流制限回路１０２は、ＮＰＮ型の第３のトランジスタ３と、ＰＮＰ型の第５のトランジスタ５と、第３の抵抗器（図１においては「Ｒ３」と表記）２３とを有して構成されたものとなっている。
すなわち、第５のトランジスタ５のエミッタは、電源印加端子３１に接続される一方、コレクタは、第３の抵抗器２３を介してグランドに接続されると共に、第３のトランジスタ３のベースに接続されている。
また、第３のトランジスタ３のエミッタはグランドに接続される一方、コレクタは、誤差増幅器１１の出力端子及びドライバ段５１の第１のトランジスタ１のベースに接続されている。

短絡電流制限回路１０３は、後述する回路動作により等価的に形成されるスイッチ５２を有しており、起動時にはかかるスイッチ５２により、短絡電流制限回路１０３の出力段とドライバ段５１との電気的接続が断とされ、その後、所定条件の下、接続状態とされるようになっている。

図２には、かかる短絡電流制限回路１０３の具体回路例を含めた定電圧電源装置全体の回路構成例が示されており、以下、同図を参照しつつ、その構成等について説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
短絡電流制限回路１０３は、ＮＰＮ型の第４のトランジスタ（図１においては「Ｑ４」と表記）４と、ＰＮＰ型の第７及び第８のトランジスタ（図１においては、それぞれ「Ｑ７」、「Ｑ８」と表記）７，８と、Ｎ型ＭＯＳトランジスタ（図１においては「Ｍ１」と表記）９と、コンデンサ（図１においては「Ｃ１」と表記）２５と、電流源１２とを有して構成されたものとなっている。

具体的には、まず、第７のトランジスタ（短絡電流制限用第１のＰＮＰ型トランジスタ）７のベースには、先の帰還抵抗器２１，２２の相互の接続点が接続される一方、エミッタには電流源１２が接続されると共に、第４のトランジスタ（短絡電流制限用第１のＮＰＮ型トランジスタ）４のベースに接続され、コレクタはグランドに接続されたものとなっている。
第４のトランジスタ４のコレクタは、電源印加端子３１に接続される一方、エミッタはコンデンサ２５を介してグランドに接続されると共に、ＮＭＯＳトランジスタ（短絡電流制限用第１のＮ型ＭＯＳトランジスタ）９のゲートに接続されている。
本発明の実施の形態においては、このようにエミッタフォロア接続された第７のトランジスタ７と第４のトランジスタ４により電圧バッファが形成されたものとなっている。

ＮＭＯＳトランジスタ９のドレインは第８のトランジスタ（短絡電流制限用第２のＰＮＰ型トランジスタ）８のベースに、ソースは先の帰還抵抗器２１，２２の相互の接続点に接続されて、出力電圧ＶOUTに対応したフィードバック電圧が印加されるようになっている。
そして、第８のトランジスタ８のエミッタは、誤差増幅器１１の出力端子に接続される一方、コレクタはグランドに接続されたものとなっている。

次に、上記構成における動作について説明する。
まず、本発明の実施の形態における定電圧電源装置において、定電圧の出力電圧ＶOUTの出力動作、及び、過電流制限回路１０２の動作は、基本的に従来と同様であるので、以下、それぞれ概括的に説明することとする。
定電圧の出力電圧ＶOUTは、帰還抵抗器２１，２２で抵抗分圧された出力電圧ＶOUTに対応したフィードバック電圧と、基準電圧Ｖrefとが誤差増幅器１１において比較され、その比較結果に応じて、ドライバ段５１を介して、パワートランジスタ６の動作が制御されることで得られるようになっている。

次に、過電流制限回路１０２の動作について概説すれば、まず、負荷電流が増加すると、パワートランジスタ６と第５のトランジスタ５は、ベース及びエミッタ電圧が共通のため、パワートランジスタ６のコレクタ電流に比例して第５のトランジスタ５のコレクタ電流も増加する。このコレクタ電流が抵抗器２３に流れ込み、第３のトランジスタ３との接続点における電位が上昇し、バイポーラトランジスタをＯＮとするベース・エミッタ間電圧（約０．７Ｖ）を越えると、第３のトランジスタ３が動作し、そのコレクタ電流が第１のトランジスタ１のベース電流を奪うため、パワートランジスタ６のコレクタ電流が一定値に制限されることとなり、出力電圧（ＶOUT）が低下し始めることで、負荷への最大電流は所定の値に制限されるものとなっている。

次に、本発明の実施の形態における短絡電流制限回路１０３は、後述するように起動時を除けば、過電流制御の基本的な動作は従来回路（図３参照）同様であるので、以下、起動時を中心に、その回路動作について説明する。
最初に、電源印加端子３１に外部から所定の電源電圧が印加されると、出力電圧ＶOUTは徐々に上昇してゆくが、この際、コンデンサ２５の電圧は下記する式２により表される。

Ｖ(C1)STARTUP≒Ｖ(FB)STARTUP＋ＶBE(Q7)−ＶBE(Q４)・・・式２

ここで、Ｖ(C1)STARTUPは起動時におけるコンデンサ２５の電圧、Ｖ(FB)STARTUPは起動時におけるフィードバック電圧、ＶBE(Q7)は第７のトランジスタ７のベース・エミッタ間電圧、ＶBE(Q４)は第４のトランジスタ４のベース・エミッタ間電圧である。

各トランジスタのＰＮ接合の接合間電位差はほぼ一定であり、それ故、式２は、下記する式３のように近似できる。

Ｖ(C1)STARTUP≒Ｖ(FB)STARTUP・・・式３

すなわち、起動時においては、コンデンサ２５の電圧は、フィードバック電圧とほぼ等しく０Ｖから徐々に上昇することになる。
また、コンデンサ２５は、第４のトランジスタ４によりフィードバック電圧にほぼ等しくなるまで充電されるが、放電する経路は設けられていないため、起動時には、フィードバック電圧の上昇に伴いコンデンサ２５の電圧は上昇するが、その後フィードバック電圧が低下してもコンデンサ２５の充電電圧は低下しないことになる。

一方、短絡電流制限回路１０３は、下記する式４の不等式を満たしたときに短絡電流制限機能が有効な状態となり、従来同様、出力電流の制限が可能となる。

Ｖ(C1)−Ｖ(FB)≧ＶTH(M1)・・・式４

ここで、ＶTH(M1)はＮＭＯＳトランジスタ９が動作状態となる閾値電圧である。
しかし、先の式３が満たされている起動時にあっては、コンデンサ２５の充電電圧とフィードバック電圧の差はゼロ、すなわち、Ｖ(C1)−Ｖ(FB)＝０であり、式４は成立しないため、ＮＭＯＳトランジスタ９、第８のトランジスタ８共に非導通状態となって、誤差増幅器１１の出力端子との接続が等価的に切断された状態となる。したがって、短絡電流制限回路１０３の短絡電流制限機能が有効とならず、短絡電流制限回路１０３はいわば休止状態となる。従来回路では、起動時に短絡電流制限機能が作用することで、起動時における負荷電流が抑圧され、負荷の起動不良を生じることがあったが、上述の本発明の実施の形態における定電圧電源装置では、そのような事態が確実に回避されるようになっている。

さらに、起動後に負荷電流が増加した場合には、従来同様、過電流制限回路１０２による過電流制限機能が有効となり、それにより出力電圧ＶOUTが降下した場合には、コンデンサ２５の電位は定常状態のフィードバック電圧Ｖ(FB)を保持しているため、先の式４が成立した時点で短絡電流制限機能が機能し、出力電流を減少させ、回路動作の安全性が確保されることとなる。
なお、本発明の実施の形態における定電圧電源装置を実際に使用する際の留意点としては、起動する前にコンデンサ２５の放電を行う必要がある。

起動時における動作の信頼性向上等が所望される短絡電流制限回路を有する定電圧電源回路に適用できる。

６…パワートランジスタ
１１…誤差増幅器
５１…ドライバ段
１０１…定電圧回路
１０２…過電流制限回路
１０３…短絡電流制限回路

Claims (1)

1. 出力電圧を抵抗分圧して得られたフィードバック電圧と基準電圧との差を誤差増幅器で検出し、出力電圧が所望の電圧となるようにドライバ段を介してパワートランジスタを制御し、所望の定電圧の出力電圧が得られるよう構成されてなる定電圧電源装置であって、
   前記フィードバック電圧が所定値を下回った際に、前記ドライバ段の電流を減少せしめて出力電流を減少せしめるよう構成されてなる短絡電流制限回路を具備し、
   前記短絡電流制限回路は、
   短絡電流制限用第１のＰＮＰ型トランジスタのベース及び短絡電流制限用第１のＮ型ＭＯＳトランジスタのソースに前記フィードバック電圧が印加される一方、前記短絡電流制限用第１のＰＮＰ型トランジスタのエミッタには定電流源が接続されると共に、短絡電流制限用第１のＮＰＮ型トランジスタのベースが接続され、前記短絡電流制限用第１のＰＮＰ型トランジスタのコレクタはグランドに接続され、
   前記短絡電流制限用第１のＮＰＮ型トランジスタのエミッタはコンデンサを介してグランドに接続されると共に、短絡電流制限用第１のＮ型ＭＯＳトランジスタのゲートに接続される一方、コレクタには電源電圧が印加可能とされ、
   前記短絡電流制限用第１のＮ型ＭＯＳトランジスタのドレインは短絡電流制限用第２のＰＮＰ型トランジスタのベースに接続され、
   前記短絡電流制限用第２のＰＮＰ型トランジスタのコレクタはグランドに接続される一方、エミッタは前記ドライバ段の入力段に接続されてなり、
   起動時に前記フィードバック電圧が設定電圧を超えるまで、前記ドライバ段との接続を電気的に断とするスイッチ機能を果たすよう構成されてなることを特徴とする定電圧電源装置。

Images