JP5750387B2 - フレーム制御装置、伝送装置、ネットワークシステム、バッファの読み出し制御方法 - Google Patents

Description

本発明は、フレーム制御装置、伝送装置、ネットワークシステム、バッファの読み出し制御方法に係る。本発明は、特に、ＩＥＥＥ８０２．３規格であるイーサネット（登録商標）等に代表される各種規格に従い、パケット信号を伝送する伝送装置であり、且つ、帯域制限を行うポリシング機能を有する伝送装置において、当該伝送装置に入力されるフレーム間隔を保持したままバッファからフレームを出力し、且つ、データに誤りのある信号に対し廃棄制御が可能なフレーム制御装置、伝送装置、ネットワークシステム、バッファの読み出し制御方法に関する。

ネットワークの急速な発展に伴い、トラフィック量が著しく増加している現在、イーサネット（登録商標）は、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）で一般的に使用されているＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）／ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）の伝送装置に比べ大容量で安価な装置であるため広く普及している。
図１に、イーサネット（登録商標）信号であるＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）フレームのフォーマットを示す。ＭＡＣフレームは、ＭＡＣフレームが開始する事を表すＰｒｅ（Ｐｒｅａｍｂｌｅ，８バイト）とＭＡＣフレームを転送する宛先のＭＡＣアドレスであるＤＡ（Ｄｅｓｔｉｎａｔｉｏｎ Ａｄｄｒｅｓｓ，６バイト）と、送信元のＭＡＣアドレスであるＳＡ（Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ，６バイト）と、ＭＡＣフレーム内のユーザデータ長を表すＬｅｎｇｔｈまたはプロトコルタイプを表すＴｙｐｅの２バイトと、実際に送信するユーザデータ（Ｄａｔａ，可変長４６〜１５００バイト）と、ＭＡＣフレームのＤＡからＤａｔａまでの範囲でチェックサム計算を行った結果が格納されているＦＣＳ（Ｆｒａｍｅ Ｃｈｅｃｋ Ｓｅｑｕｅｎｃｅ，４バイト）を含む。また、ＩＥＥＥ８０２．３規格では、フレーム長をＤＡからＦＣＳまでの長さであると定義されている。
イーサネット（登録商標）の伝送方式には、ストア＆フォワード方式がある。ストア＆フォワード方式とは、当該装置に入力されたＭＡＣフレームの先頭（ＤＡ）から最後尾（ＦＣＳ）までを、一旦バッファに格納してから次の転送先の装置にＭＡＣフレームを送出する方式のことである。つまり、ストア＆フォワード方式で使用するバッファは、フレーム一時蓄積型のバッファであると言える。ストア＆フォワード方式では、ＭＡＣフレームを一旦バッファに全て格納する為、処理遅延が発生することが想定され得る。ただし、ＭＡＣフレームを全てバッファに格納することで、ＦＣＳを用いてＭＡＣフレームのエラー検出を行える利点を持ち、エラーフレームの廃棄制御が可能となる。
また、近年の帯域不足によるユーザデータの遅延やロスなどの課題に対応する為に、伝送装置において帯域を制限する機能を持たせることが主流になりつつある。帯域制限の方式には、一例としてポリシングがある。ポリシングとは、例えば、帯域制限対象のトラフィックに対しあらかじめ設定したビットレートを超過した際、超過分のフレームを廃棄させることで帯域制限を実現する方式である。
尚、特許文献１では可変長ネットワークにおいて正確な帯域制限方法が記載されているが、固定長ギャップがある場合にのみ適用される為、フレーム間のギャップが任意である装置の場合では適用不可である。

特許第４０２７９５５号公報

ＩＥＥＥ８０２．３、Ｐ.４９、３章、１.１節

従来、ポリシングでは、正常フレームと異常フレームを区別せず帯域制限していた。しかし、最近になって正常フレームのみを帯域制限対象とする要望が強まってきた。なぜならば、正常フレームと異常フレームを区別せず帯域制限を行うと、異常フレーム分の不要な帯域を消費してしまい、帯域を有効に使用することができない場合がある為である。そこで、正常フレームと異常フレームを区別するためにストア＆フォワード方式とポリシング機能との組み合わせが考えられる。しかしながら、ストア＆フォワード方式のバッファ後段にポリシングを行うポリサ部を有する伝送装置を構成した場合には、次のような課題が生じる。それは、ストア＆フォワード方式の様な一時蓄積型のバッファでは、バッファにおける処理遅延が発生し、バッファからの読み出し時にバーストデータとなる場合がある。なお、ここでバーストとは、例えば、フレーム間隔が狭まりフレームが連続的に伝送する状態のことである。このデータをポリサ部へ送信した場合、ポリサ部では、あらかじめ設定したビットレートを超過してしまいポリサ部でフレーム廃棄が発生する確率が高まる場合がある。これは、正確な帯域制限を実施することができない可能性があることを意味する。
上記課題を解決するために、本発明では、エラーフレームの検出・廃棄処理を可能にし、且つ、バッファ処理による入出力のビットレートを変動させることなく正常フレームに対して正確な帯域制限を実現することを目的とする。

上述の課題を解決する為には、バッファに入力される一つのＭＡＣフレーム（個別ＭＡＣフレームと称する）を先頭から最後尾（ＤＡからＦＣＳ）まで一旦全て格納し、且つ、バッファに入力されるフレーム列のフレーム間隔を保持したままバッファから個別ＭＡＣフレームを出力する必要がある。そこで本発明では、入力ＭＡＣフレームに（システム設計上の）最大フレーム長分の固定遅延を与え、入力時のフレーム間隔を保ったままポリサ部に送信させる。この最大フレーム長は、例えば、伝送規格や通信規格等の規格で定められる、または、システム設計上・装置設計上・伝送設計上定められる。本発明では、一例として、当該伝送装置にＭＡＣフレームが入力された事を判定する信号（以下、トップ信号（ＴＯＰ）と称する）を生成し、且つ入力される個別ＭＡＣフレームの最大フレーム長分の固定遅延をＴＯＰに付与（シフト制御）し、ＴＯＰに対し固定遅延の付与が完了した時点でバッファに格納されていた個別ＭＡＣフレームを読み出す方式を提案する。

本発明の第１の解決手段によると、
入力された各フレームのエラー判定を行い、エラー判定結果を各フレームに付与するフレーム形成部と、
各フレームが入力されたことを判定するためのフレームの先頭タイミングを表すトップ信号を生成し、前記トップ信号に予め設定された固定遅延を付与するトップ生成制御部と、
前記フレーム形成部から出力された各フレームを記憶するバッファ部と、
前記トップ生成制御部から出力された、固定遅延が付与された各トップ信号のタイミングで前記バッファ部から前記トップ信号に対応する各フレームを読み出し、各フレームに付与された前記エラー判定結果に基づき、各フレームを廃棄又は出力する廃棄制御部と、
前記廃棄制御部から出力された各フレームに対して、帯域制限を行うポリサ部と
を備えたフレーム制御装置が提供される。

本発明の第２の解決手段によると、
伝送装置であって、
前記伝送装置は、
複数のフレーム制御装置と、
各前記フレーム制御装置からの出力に対して、カプセル化又は他の信号処理を行う複数の信号処理部と、
前記複数の信号処理部からの信号を多重化する多重化部と、
前記多重化部で多重化された信号を所定方路に振り分けるスイッチと、
前記スイッチから出力された各信号を伝送路に出力する複数の伝送路インタフェース部と
を備え、

各前記フレーム制御装置は、
入力された各フレームのエラー判定を行い、エラー判定結果を各フレームに付与するフレーム形成部と、
各フレームが入力されたことを判定するためのフレームの先頭タイミングを表すトップ信号を生成し、前記トップ信号に予め設定された固定遅延を付与するトップ生成制御部と、
前記フレーム形成部から出力された各フレームを記憶するバッファ部と、
前記トップ生成制御部から出力された、固定遅延が付与された各トップ信号のタイミングで前記バッファ部から前記トップ信号に対応する各フレームを読み出し、各フレームに付与された前記エラー判定結果に基づき、各フレームを廃棄又は出力する廃棄制御部と、
前記廃棄制御部から出力された各フレームに対して、帯域制限を行うポリサ部と
を備えた伝送装置が提供される。

本発明の第３の解決手段によると、
上述の伝送装置を複数備え、クライアント装置からの信号をひとつ又は複数の前記伝送装置を経由して他のクライアント装置に伝送するためのネットワークシステムが提供される。

本発明の第４の解決手段によると、
入力された各フレームのエラー判定を行い、エラー判定結果を各フレームに付与し、
各フレームが入力されたことを判定するためのフレームの先頭タイミングを表すトップ信号を生成し、前記トップ信号に予め設定された固定遅延を付与し、
エラー判定結果が付与された各フレームをバッファ部に記憶し、
固定遅延が付与された各トップ信号のタイミングで前記バッファ部から前記トップ信号に対応する各フレームを読み出し、各フレームに付与された前記エラー判定結果に基づき、各フレームを廃棄又は出力し、
前記エラー判定結果に基づき出力された各フレームに対して、帯域制限を行う、
バッファの読み出し制御方法が提供される。

前述の通り、本発明によると、帯域制限を行うポリサを具備する伝送装置において、エラーフレームの廃棄を可能にしつつ、当該装置に入力される個別ＭＡＣフレーム間隔を保持したままバッファから個別ＭＡＣフレームを出力する事が可能となり、バッファ後段のポリサにて正常フレームに対して正確な帯域制限を行うことが可能となる。また、本発明によると、当該ＭＡＣフレームに対して最大フレーム長分の遅延を与えることで、実際のフレーム長と最大フレーム長の差分時間に、エラーフレームの判定、廃棄処理が可能となる。さらに、本発明によれば、当該バッファへの入力と出力のクロックが異なる場合であっても、正常フレームのみの帯域制限が可能となる。

ＭＡＣフレームのフレームフォーマットを示す図である。 ネットワークシステムの構成の一例を示す図である。 パケット多重伝送装置の構成例である。 トークンバケット方式の原理図である。 ストア＆フォワード方式の課題を示す図である。 本実施の形態による異常フレーム廃棄部及びポリサの構成図である。 クロック乗せ換えを表す図である。 本実施の形態によるＭＡＣフレームの動きを示す図である。 本実施の形態によるバッファ読み出し制御方式のフローチャートを示す図である。 本実施の形態において、入出力クロックが異なる場合のフレームの動きを示す図である。 ＭＡＣフレームの装置内のフレームフォーマットを示す図である。

以下、実施の形態を図面を用いて説明する。
図２は、ネットワークシステムの構成の一例を示す図である。本システムでは、クライアント装置２０１からのクライアント信号は伝送装置２０２を介して、送信したい対向側のクライアント装置２０３に伝送される。本実施の形態は、主に、伝送装置２０２における伝送方式に関するものである。
図３に、伝送装置２０２内部の構成を示す。図３に示す伝送装置は、複数種の回線をカプセル化技術により収容し、統計多重化をした後に信号を伝送する装置の一例である。カプセル化技術とは、複数種の信号に対し同一規格のヘッダやフッタをつけることで、同一種の信号と見なして伝送を行う技術の事である。伝送装置２０２は、低速インタフェース３０１、スイッチ３０２、伝送路インタフェース部３０３を備える。図３において、クライアント装置２０１からの信号を低速インタフェース３０１内の異常フレーム廃棄・ポリサ部（フレーム制御装置）３０４で受け、信号処理部３０５でカプセル化を行い複数種の信号を収容し、統計多重のためにバッファ３０６で信号を待たせる。複数のバッファ３０６からの信号は、多重化部３０７で多重化され、その多重化された信号はスイッチ３０２内のバッファ３０８で受け、スイッチング処理部３０９で所定方路に振り分けられ、伝送路インタフェース部３０３を介し伝送路に送出される。本発明及び本実施の形態で主な対象となる箇所は、クライアント装置２０１から信号を受ける伝送装置２０２内の異常フレーム廃棄・ポリサ部３０４に関する。

次に、異常フレーム廃棄・ポリサ部３０４に含まれるポリサにおける帯域制限（ポリシング）の方法について説明する。ポリシングでは、例えばトークンバケット方式と呼ばれるアルゴリズムが使用される。
図４に、トークンバケット方式の原理図を示す。トークンバケット方式では、トークンと呼ばれるフレーム長に対応したカウンタ値を用いる。また、トークンを溜めておくためのバケット（またはバケツ）と呼ばれるカウンタを用意し、このバケットは設定帯域に応じたレートでトークンの加算（トークン補給と呼ぶ）を行う。また、ポリサにフレームが到着した時、フレームを送出できるための十分なトークンがバケットにある場合、ポリサは、フレームを送出しフレーム長に応じたトークンをバケットから減算する（トークン消費と呼ぶ）。ここで、バケット内にフレームを送出できるための十分なトークンが溜まっていない場合は、ポリサは、フレームを廃棄処理することで帯域制限を行う。また、ポリサは、フレーム廃棄の際はトークン消費を行わず、トークン補給を継続する。尚、トークンバケット方式ではバケットの深さＢ（トークンが溜められる最大値）を大きくすることで、一時的に発生するビットレートが高くなる区間（バーストと呼ぶ）が発生しても、ポリサは、バケットが空（トークンが０）になることなくフレームを伝送することが可能となる。ただし、バーストが長く続くような場合、バケットが空になりフレーム廃棄が発生する。

次に、本発明及び本実施の形態が解決する課題について説明する。
図５は、ストア＆フォワード方式を採用した場合に、帯域制限を行う異常フレーム廃棄・ポリサ部３０４での課題を示す図である。図５（１）は、伝送装置２０２に入力するＭＡＣフレームのフレーム列である。図５（２）は、ストア＆フォワード方式を採用した場合の異常フレーム廃棄・ポリサ部３０４内のバッファから出力されるＭＡＣフレームのフレーム列を示している。入力フレームの先頭ＭＡＣフレームをＮｏ．１、最終ＭＡＣフレームをＮｏ．５とし、Ｎｏ．１〜Ｎｏ．５のＭＡＣフレームの一つ一つを個別ＭＡＣフレームと呼ぶこととする。ストア＆フォワード方式の様な一時蓄積型のバッファでは、個別ＭＡＣフレーム毎に一旦バッファで格納してからＦＣＳによるエラーチェックを行い、バッファに個別ＭＡＣフレームの格納が完了した時点でフレームの読み出しが開始可能となる。上述のストア＆フォワード方式では、個別ＭＡＣフレームを一旦バッファに格納するため、バッファでの処理遅延が発生してしまうことが想定される。その為、連続的にＭＡＣフレームがバッファに入力される場合、バッファによる処理遅延により個別ＭＡＣフレームの読み出しが完了するまで後続のＭＡＣフレームを読み出すことができず、バッファで後続のフレームが待たされてしまう場合がある。データ長が長ければ長いほどこの待機時間が長くなる為、データ長の長い個別ＭＡＣフレームの読み出し後は、個別ＭＡＣフレーム間のギャップが短くなり瞬時的にビットレートが高くなる区間（バースト）が発生する。バーストとは、例えば、図５（２）に示すように（個別ＭＡＣフレーム１〜４）、フレーム間隔が狭まりフレームが連続的に伝送する状態のことである。尚、個別ＭＡＣフレーム間には、規格上最小であるギャップ（ＩＦＧ：Ｉｎｔｅｒ Ｆｒａｍｅ Ｇａｐ）、例えば１２Ｂｙｔｅ以上の間隔が空いている。バッファの処理遅延によりバーストが発生することで、バッファ後段のポリサにて事前に設定したビットレートを超過する場合があり、クライアント装置２０１が設定帯域を守ってフレームを送出していても当該装置２０２でフレームを廃棄してしまう場合があるという課題があった。

そこで本発明及び本実施の形態では、伝送装置２０２において個別ＭＡＣフレームが入力された事を判定するＴＯＰを生成し、ＴＯＰに対し最大フレーム長分の固定遅延を付与（シフト制御）する。なお、ＴＯＰは、予め定められた適宜の固定パターンを用いることができる。また、この最大フレーム長は、例えば、伝送規格や通信規格等の規格で定められる、または、システム設計上・装置設計上・伝送設計上定められる。その後、ＴＯＰに対するシフト制御が完了した時点でバッファに格納されていた個別ＭＡＣフレームの読み出しを開始することで、バッファに入力するＭＡＣフレームと出力するＭＡＣフレームの間隔を揃えることが可能となり、バーストの発生を抑制できる。
図６に、本実施の形態による異常フレーム廃棄部及びポリサ部の構成図を示す。図６を用いて、本実施の形態によるバッファの読み出し制御方式について説明する。
異常フレーム廃棄部及びポリサ部３０４は、異常フレーム廃棄部６０１及びポリサ６０８を備える。異常フレーム廃棄部６０１は、フレーム形成部６１１（エラー検出部６０２、ヘッダ付与部６０９）、バッファ６０３、フレーム長解析部６０４、ＴＯＰ生成制御部６１０（ＴＯＰ生成部６０５、ＴＯＰシフト制御部６０６）、読み出し廃棄制御部６０７、ポリサ６０８を備える。
まず、伝送装置２０２に入力された個別ＭＡＣフレームは、エラー検出部６０２において個別ＭＡＣフレームの最後尾であるＦＣＳを参照しチェックサム計算を行うことで、エラーの有無を判定する。その後、ヘッダ付与部６０９にて、例えばＭＡＣフレームのＰｒｅ（先頭８ｂｙｔｅ）を装置内部フォーマットに置き換えることで、エラーの有無の判定結果を格納し、バッファ６０３に記憶する。

図１１に、ＭＡＣフレームの装置内でのフレームフォーマットの例を示す。この例では、図１に示したＭＡＣフレームのヘッダＰｒｅを装置内部フォーマットに置き換え、エラーの有無の判定結果をヘッダに付与している。エラー有無の判定結果は、これに限らず適宜の位置又はデータに含める又は追加することができる。読み出し廃棄制御部６０７は、エラーの有無の判定結果を含むヘッダを見てエラーフレームの廃棄制御を行うことができる。
そして、フレーム長解析部６０４にて個別ＭＡＣフレームのフレーム長を計測する。さらに、個別ＭＡＣフレームが伝送装置２０２に入力された事を判定するためのトップ信号ＴＯＰをＴＯＰ生成部６０５にて個別ＭＡＣフレームの先頭のタイミングで生成する。ＴＯＰシフト制御部６０６は、伝送装置２０２に入力される（規格上又はシステム設計上等の）最大フレーム長分だけの固定遅延を各ＴＯＰに対し付与することでシフト制御を行う。その後、読み出し廃棄制御部６０７は、シフト制御が完了した各ＴＯＰの時点で、フレーム長解析部６０４で計測したフレーム長分だけバッファ６０３より各個別ＭＡＣフレームの読み出しを開始する。読み出し廃棄制御部６０７は、エラーの有無の判定結果を含むヘッダを見てエラーフレームの廃棄制御を行う。なお、ポリサ６０８の前段若しくは後段又はバッファ６０３の後段に設けた適宜のブロック（図示せず）等により、ＭＡＣフレームのヘッダは装置内部フォーマットから元のＭＡＣフレームのフォーマットＰｒｅに戻してもよいし、そのままとしておいてもよい。

上述の方式により、伝送装置２０２内のバッファ６０３に入力される個別ＭＡＣフレーム間隔を保持したままバッファ６０３から個別ＭＡＣフレームを出力する事ができ、バーストの発生を抑えることが可能となる。その為、異常フレーム廃棄部６０１後段の帯域制限を行うポリサ６０８において、正常フレームに対し正確な帯域制限を行うことが可能となる。またＴＯＰに対しシフト制御を掛けることで、シフト制御の間、個別ＭＡＣフレームをバッファ６０３で待機させる事ができ、実際のフレーム長と最大フレーム長の差分時間によりエラーフレームを廃棄させる事が可能となる。

図８は、ＭＡＣフレームの動きを示す図である。
次に、本実施の形態による個別ＭＡＣフレームの動きについて図８を用いて説明する。ただし、図８はバッファの入出力クロックが等しい場合を図示している。図８（１）における上側は、伝送装置２０２に入力された個別ＭＡＣフレームのフレーム列を表しており、下側は、個別ＭＡＣフレームが伝送装置２０２に入力された事を判定するＴＯＰの列を表している。先頭個別ＭＡＣフレームをＮｏ．１、最終個別ＭＡＣフレームをＮｏ．５とする。図８（２）における上側は、ＴＯＰのシフト制御が完了した時のバッファ６０３内での個別ＭＡＣフレームの列を表し、下側は、ＴＯＰシフト制御部６０６にてシフト制御が完了した時のＴＯＰの列を表している。図８（２）において、シフト制御は、伝送装置２０２に入力される個別ＭＡＣフレームの最大フレーム長分の固定遅延を付与している。図８（３）の上側は、バッファ６０３から読み出した個別ＭＡＣフレームのフレーム列を表しており、下側はＴＯＰのシフト制御が完了し、バッファ６０３に到来した時のＴＯＰの列を表している。図８を見て分かるように、本実施の形態では、伝送装置２０２に入力された個別ＭＡＣフレームの間隔を保持したままバッファ６０３から個別ＭＡＣフレームを出力することが可能となる。

次に、図９に、本実施の形態によるバッファ読み出し制御方式のフローチャートを示す。伝送装置２０２に個別ＭＡＣフレームが入力される事で処理が開始され、エラー検出部６０２にて、ＦＣＳを参照し、エラーの有無を判定し（Ｓ９０１）、ヘッダ付与部６０９にて、判定結果を当該個別ＭＡＣフレームに付与し、バッファ６０３に格納する（Ｓ９０３）。一方、フレーム長解析部６０４にて個別ＭＡＣフレームのフレーム長を解析する（Ｓ９０５）。また、ＴＯＰ生成部６０５にて、伝送装置２０２に個別ＭＡＣフレームが入力された事を判定するＴＯＰを各個別ＭＡＣフレームの先頭タイミングに生成し（Ｓ９０７）、ＴＯＰシフト制御部６０６にて、伝送装置２０２に入力される個別ＭＡＣフレームの最大フレーム長分だけの固定遅延をＴＯＰに付与（シフト制御）する（Ｓ９０９）。ＴＯＰシフト制御部６０６によるＴＯＰのシフト制御完了後、読み出し廃棄制御部６０７は、ＴＯＰが到来した時点で、バッファ６０３から個別ＭＡＣフレームの読み出し処理を開始し（Ｓ９１１）、バッファ６０３に格納されていた個別ＭＡＣフレームを読み出しエラーの有無を判定する（Ｓ９１３）。ヘッダ付与部６０９でエラー有りの判定結果が付与された個別ＭＡＣフレームに対して、読み出し廃棄制御部６０７にて廃棄処理を行い（Ｓ９１５）、エラー無しであれば正常フレームをバッファ６０３より読み出す流れとなっている（Ｓ９１７）。
尚、本実施の形態ではＭＡＣフレームに固定遅延を付与する方法として、ＴＯＰを生成しＴＯＰに対し固定遅延を付与する方法を提案しているが、シフトレジスタを用いて固定遅延を付与する方法も考えられる。ただし、伝送装置の設計においてバッファの入出力のクロックが異なる場合があり、この場合、入出力クロックが等しいシフトレジスタを適用することはできない。

図７に、バッファの入出力クロックが異なる例を示す。伝送装置において、装置に入力されたフレーム７０２のクロックに同期したクロック（以下、伝送路クロックと称する）タイミングでバッファ７０１に書き込みを実施し、その後、伝送装置内部でのクロック（以下、装置内クロックと称する）に同期したタイミングでバッファ７０１からフレーム７０２の読み出しを行う場合がある。これをクロックの乗せ換えと呼ぶ。クロックの乗せ換えにより、バッファでの書き込みの処理速度と読み出しの処理速度が異なり、伝送路クロックに対し装置内クロックを高速にする事で、バッファ７０１におけるフレーム７０２の格納時間を減らす構成をとる事がある。本発明及び本実施の形態は、このような入出力でのクロックが異なる装置においても適用できるという利点を持つ。
図１０は、本実施の形態において、入出力クロックが異なる場合のフレームの動きを示す図である。図１０から分かるように、ＴＯＰのタイミングで、書き込みの処理速度より速い処理速度でＭＡＣフレームを読み込みしており、フレーム間に十分な空きを持たせることができ、入出力クロックが等しい場合と同様にバーストの発生を抑えることが可能となる。

以上では、ＭＡＣフレームについて説明したが、これに限らず、本発明は適宜のフレームに適用することができる。

２０１ 送信側クライアント装置
２０２ 伝送装置
２０３ 受信側クライアント装置
３０１ 低速インタフェース部
３０２ スイッチ部
３０３ 伝送路インタフェース部
３０４ 異常フレーム廃棄・ポリサ部
３０５ 信号処理部
３０６ バッファ
３０７ 多重化部
３０８ バッファ
３０９ スイッチング処理部
６０１ 異常フレーム廃棄部
６０２ エラー検出部
６０３ バッファ
６０４ フレーム長解析部
６０５ ＴＯＰ生成部
６０６ ＴＯＰシフト制御部
６０７ 読み出し廃棄制御部
６０８ ポリサ
６０９ ヘッダ付与部
６１０ ＴＯＰ生成制御部
６１１ フレーム形成部
７０１ バッファ
７０２ ＭＡＣフレーム

Claims (10)

1. 入力された各フレームのエラー判定を行い、エラー判定結果を各フレームに付与するフレーム形成部と、
   各フレームが入力されたことを判定するためのフレームの先頭タイミングを表すトップ信号を生成し、前記トップ信号に予め設定された固定遅延を付与するトップ生成制御部と、
   前記フレーム形成部から出力された各フレームを記憶するバッファ部と、
   前記トップ生成制御部から出力された、固定遅延が付与された各トップ信号のタイミングで前記バッファ部から前記トップ信号に対応する各フレームを読み出し、各フレームに付与された前記エラー判定結果に基づき、各フレームを廃棄又は出力する廃棄制御部と、
   前記廃棄制御部から出力された各フレームに対して、帯域制限を行うポリサ部と
   を備えたフレーム制御装置。
   
2. 請求項１に記載のフレーム制御装置において、
   前記バッファ部は、入力と出力が異なるクロックで動作することを特徴とするフレーム制御装置。
   
3. 請求項１又は２に記載のフレーム制御装置において、
   前記ポリサ部は、前記廃棄制御部から出力された各フレームの帯域制限を行うために、入力された各フレームが事前に設定したビットレートを超過した場合に超過分のフレームを廃棄することで帯域制限を行うことを特徴とするフレーム制御装置。
   
4. 請求項１乃至３のいずれかに記載のフレーム制御装置において、
   前記フレーム形成部は、入力された各フレーム内のエラーチェックデータに従いエラーの有無の判定を行い、判定結果を各フレームのヘッダに含め、
   前記廃棄制御部は、各フレームのヘッダを参照して、エラーの有無を判定することで、各フレームの廃棄制御を行うことを特徴とするフレーム制御装置。
   
5. 請求項４に記載のフレーム制御装置において、
   前記ポリサ部の前段若しくは後段又は前記バッファ部の後段に設けられたブロックにより、エラー判定結果が付与された各フレームのヘッダを、元の入力された各フレームのヘッダに戻すことを特徴とするフレーム制御装置。
   
6. 請求項１乃至５のいずれかに記載のフレーム制御装置において、
   前記予め設定された固定遅延は、システム設計上若しくは装置設計上若しくは伝送設計上予め定められる、入力フレームの最大フレーム長分又はそれ以上であること、又は、通信規格若しくは伝送規格により予め定められる、入力フレームの最大フレーム長分又はそれ以上であることを特徴とするフレーム制御装置。
   
7. 伝送装置であって、
   前記伝送装置は、
   複数のフレーム制御装置と、
   各前記フレーム制御装置からの出力に対して、カプセル化又は他の信号処理を行う複数の信号処理部と、
   前記複数の信号処理部からの信号を多重化する多重化部と、
   前記多重化部で多重化された信号を所定方路に振り分けるスイッチと、
   前記スイッチから出力された各信号を伝送路に出力する複数の伝送路インタフェース部と
   を備え、
   
   各前記フレーム制御装置は、
   入力された各フレームのエラー判定を行い、エラー判定結果を各フレームに付与するフレーム形成部と、
   各フレームが入力されたことを判定するためのフレームの先頭タイミングを表すトップ信号を生成し、前記トップ信号に予め設定された固定遅延を付与するトップ生成制御部と、
   前記フレーム形成部から出力された各フレームを記憶するバッファ部と、
   前記トップ生成制御部から出力された、固定遅延が付与された各トップ信号のタイミングで前記バッファ部から前記トップ信号に対応する各フレームを読み出し、各フレームに付与された前記エラー判定結果に基づき、各フレームを廃棄又は出力する廃棄制御部と、
   前記廃棄制御部から出力された各フレームに対して、帯域制限を行うポリサ部と
   を備えた伝送装置。
   
8. 請求項７に記載の伝送装置を複数備え、クライアント装置からの信号をひとつ又は複数の前記伝送装置を経由して他のクライアント装置に伝送するためのネットワークシステム。
   
9. 入力された各フレームのエラー判定を行い、エラー判定結果を各フレームに付与し、
   各フレームが入力されたことを判定するためのフレームの先頭タイミングを表すトップ信号を生成し、前記トップ信号に予め設定された固定遅延を付与し、
   エラー判定結果が付与された各フレームをバッファ部に記憶し、
   固定遅延が付与された各トップ信号のタイミングで前記バッファ部から前記トップ信号に対応する各フレームを読み出し、各フレームに付与された前記エラー判定結果に基づき、各フレームを廃棄又は出力し、
   前記エラー判定結果に基づき出力された各フレームに対して、帯域制限を行う、
   バッファの読み出し制御方法。
   
10. 請求項９に記載のバッファの読み出し制御方法において、
    前記フレームは、ＭＡＣフレームであることを特徴とするバッファの読み出し制御方法。
    

Images