KR20210024177A - 서비스 비트스트림 처리 방법 및 장치 - Google Patents

서비스 비트스트림 처리 방법 및 장치 Download PDF

Info

Publication number
KR20210024177A
KR20210024177A KR1020217003727A KR20217003727A KR20210024177A KR 20210024177 A KR20210024177 A KR 20210024177A KR 1020217003727 A KR1020217003727 A KR 1020217003727A KR 20217003727 A KR20217003727 A KR 20217003727A KR 20210024177 A KR20210024177 A KR 20210024177A
Authority
KR
South Korea
Prior art keywords
code block
bit
type
service
stream
Prior art date
Application number
KR1020217003727A
Other languages
English (en)
Inventor
더성 쑨
치원 중
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20210024177A publication Critical patent/KR20210024177A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0011—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding applied to payload information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 출원의 실시예는 고정 비트레이트 CBR 서비스 비트스트림 처리 방법을 제공한다. 방법은 다음을 포함한다: CBR 서비스 비트스트림을 수신하는 단계; 서비스 비트스트림에 기초하여 코드 블록 스트림을 획득하는 단계- 코드 블록 스트림의 인코딩 타입은 M 비트/N 비트 인코딩이고, M은 양의 정수이고, N은 M보다 작지 않은 정수이고, 코드 블록 스트림은 제1 타입 코드 블록 및 제2 타입 코드 블록을 포함하고, 제1 타입 코드 블록은 M개의 서비스 비트를 포함하고, 제2 타입 코드 블록은 L개의 서비스 비트를 포함하고, L은 M보다 작고 0보다 작지 않은 정수임 -; 및 코드 블록 스트림을 전송하는 단계. 제2 타입 코드 블록에서 반송되는 서비스 비트들의 수량은 융통성 있게 조정될 수 있다.

Description

서비스 비트스트림 처리 방법 및 장치
본 출원의 실시예들은 통신 분야에 관한 것이며, 특히, 서비스 비트스트림을 처리하기 위한 방법 및 장치에 관한 것이다.
이더넷은 간단한 그리고 최선 노력(best-effort) 송신 모드 및 이더넷의 표준화된 상호연동 메커니즘으로 인해 네트워크 벤더들에게 매우 인기가 있다. 현재, 이더넷 기반 송신 기술은 통신 네트워크에서 널리 적용되고 있다.
네트워크들에 대한 정부 및 기업 고객들, 금융 고객들 등의 특별한 요건으로 인해, CBR 서비스는 장기적으로 존재할 것이다. 이더넷이 통신 네트워크에 사용된 후, CBR 서비스가 어떻게 반송되는지가 긴급하게 해결되어야 할 문제가 된다.
본 출원의 실시예들은 CBR 서비스를 반송하는 것에 관한 문제를 해결하기 위해 서비스 비트스트림을 처리하기 위한 방법 및 장치를 제공한다.
제1 양태에 따르면, 고정 비트레이트 CBR 서비스 비트스트림을 처리하기 위한 방법이 제공된다. 방법은 다음을 포함한다: CBR 서비스 비트스트림을 수신하는 단계; 서비스 비트스트림에 기초하여 코드 블록 스트림을 획득하는 단계- 코드 블록 스트림의 인코딩 타입은 M 비트/N 비트 인코딩이고, M은 양의 정수이고, N은 M보다 작지 않은 정수이고, 코드 블록 스트림은 제1 타입 코드 블록 및 제2 타입 코드 블록을 포함하고, 제1 타입 코드 블록은 M개의 서비스 비트를 포함하고, 제2 타입 코드 블록은 L개의 서비스 비트를 포함하고, L은 M보다 작고 0보다 작지 않은 정수임 -; 및 코드 블록 스트림을 전송하는 단계. CBR 서비스는 제2 타입 코드 블록을 사용하여 융통성 있게 반송될 수 있고, 코드 블록 스트림의 코드 블록 구조는 비트 입도에 기초하여 결정될 수 있어, 사용자 서비스 레이트와 서버 계층 채널 레이트 사이의 레이트 편차가 잘 적응될 수 있다. CBR 서비스 비트스트림을 수신하기 위한 레이트는 사용자 서비스 레이트이고, 코드 블록 스트림을 전송하기 위한 레이트는 서버 계층 채널 레이트이다.
가능한 구현에서, 제2 타입 코드 블록은 표시자 비트를 포함하고, 표시자 비트는 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용된다. 수신단은 표시자 비트를 사용하여 제2 타입 코드 블록에서의 서비스 비트들의 수량을 간편하게 결정할 수 있다.
가능한 구현에서, L개의 서비스 비트는 제2 타입 코드 블록에 연속적으로 분포되고, L개의 서비스 비트는 제2 타입 코드 블록에서의 제I 비트 위치 내지 제(I+L-1) 비트 위치에 위치되고, 제I 비트 위치는 미리 설정된 비트 위치이거나 또는 제(I+L-1) 비트 위치는 미리 설정된 비트 위치이다. 수신단은 서비스 비트 위치를 특정함으로써 제2 타입 코드 블록으로부터 서비스 비트를 간편하게 복원할 수 있다.
가능한 구현에서, 코드 블록 스트림은 주기적 코드 블록 스트림이고, 서비스 비트스트림에 기초하여 코드 블록 스트림을 획득하기 이전에, 방법은 다음을 추가로 포함한다: 서비스 비트스트림을 획득하기 위한 레이트 및 코드 블록 스트림을 전송하기 위한 레이트에 기초하여 하나의 코드 블록 기간에서 제2 타입 코드 블록에서의 서비스 비트들의 수량을 결정하는 단계; 또는 서비스 비트스트림을 획득하기 위한 인터페이스 공칭 레이트 및 코드 블록 스트림을 전송하기 위한 인터페이스 공칭 레이트에 기초하여 하나의 코드 블록 기간에서 제2 타입 코드 블록에서의 서비스 비트들의 수량을 결정하는 단계; 또는 서비스 비트스트림을 획득하기 위한 인터페이스 공칭 마진 레이트 및 코드 블록 스트림을 전송하기 위한 인터페이스 공칭 마진 레이트에 기초하여 하나의 코드 블록 기간에서 제2 타입 코드 블록에서의 서비스 비트들의 수량을 결정하는 단계. 사용자 서비스 레이트 및 서버 계층 채널 레이트에 기초하여 제2 타입 코드 블록에서의 서비스 비트들의 수량이 결정되어, 사용자 서비스 레이트와 서버 계층 채널 레이트 사이의 레이트 편차가 정확하게 적응될 수 있다. 서비스에 대한 상이한 요건 또는 상이한 허용오차에 따라, 레이트 편차는 공칭 레이트들을 사용하여 결정될 수 있거나, 레이트 편차는 상위 및 하위 허용오차 레이트들을 사용하여 결정될 수 있거나, 레이트 편차는 실제 레이트들을 모니터링함으로써 결정될 수 있다.
가능한 구현에서, 코드 블록 스트림은 주기적 코드 블록 스트림이고, 상이한 코드 블록 기간들에 포함된 제1 타입 코드 블록들의 수량들은 동일하다.
가능한 구현에서, M 비트/N 비트 인코딩은 64B/66B 인코딩이고; 제2 코드 블록은 타입 비트를 포함하고, 타입 비트는 0x00, 0x78, 0x4B, 0x87, 0x99, 0xAA, 0xB4, 0xCC, 0xD2, 0xE1, 및 0xFF 중 하나이고; 제2 타입 코드 블록은 표시자 비트를 추가로 포함하고, 표시자 비트는 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용되고; 타입 비트 및 표시자 비트는 상이한 비트들이다. 타입 비트 및 표시자 비트는 상이한 비트들이고, 따라서 기존의 제어 코드 블록은 요구되는 제2 타입 코드 블록을 획득하기 위해 잘 확장될 수 있다.
가능한 구현에서, 서비스 비트스트림은 고정 비트레이트 서비스 비트스트림이고, M 비트/N 비트 인코딩은 64B/66B 인코딩이고, 제1 타입 코드 블록은 데이터 D 코드 블록이고, 제2 타입 코드 블록은 O 코드 블록, S 코드 블록, T 코드 블록, 및 IDLE 코드 블록 중 하나이다.
가능한 구현에서, 코드 블록 스트림은 주기적 코드 블록 스트림이고, 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록 및 하나의 S 코드 블록을 포함하거나; 또는 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록, 수량이 양의 정수인 IDLE 코드 블록, 및 하나의 S 코드 블록을 포함한다. 표준의 요건은 연속적인 하나의 T 코드 블록 및 하나의 S 코드 블록, 또는 연속적인 하나의 T 코드 블록, 수량이 양의 정수인 IDLE 코드 블록, 및 하나의 S 코드 블록을 사용하여 잘 충족될 수 있다. 이 코드 블록 포맷은 IEEE 802.3에 특정된 이더넷 패킷의 포맷과 완전히 호환가능하다.
제2 양태에 따르면, 고정 비트레이트 CBR 서비스 비트스트림을 처리하기 위한 방법이 제공된다. 방법은 다음을 포함한다: 코드 블록 스트림을 수신하는 단계- 코드 블록 스트림의 인코딩 타입은 M 비트/N 비트 인코딩이고, M은 양의 정수이고, N은 M보다 작지 않은 정수이고, 코드 블록 스트림은 제1 타입 코드 블록 및 제2 타입 코드 블록을 포함하고, 제1 타입 코드 블록은 M개의 서비스 비트를 포함하고, 제2 타입 코드 블록은 L개의 서비스 비트를 포함하고, L은 M보다 작고 0보다 작지 않은 정수임 -; 코드 블록 스트림에 기초하여 CBR 서비스 비트스트림을 획득하는 단계; 및 CBR 서비스 비트스트림을 전송하는 단계. 사용자 비트는 서버 계층 채널에서의 코드 블록 스트림으로부터 복원되고, 서버 계층 채널에서의 코드 블록 스트림은 제2 타입 코드 블록을 포함한다. CBR 서비스는 제2 타입 코드 블록을 사용하여 융통성 있게 반송될 수 있고, CBR 서비스 비트스트림은 비트 입도에 기초하여 복원될 수 있어, 사용자 서비스 레이트와 서버 계층 채널 레이트 사이의 레이트 편차가 잘 적응될 수 있다. 코드 블록 스트림을 수신하기 위한 레이트는 서버 계층 채널 레이트이고, CBR 서비스 비트스트림을 전송하기 위한 레이트는 사용자 서비스 레이트이다.
가능한 구현에서, 제2 타입 코드 블록은 표시자 비트를 포함하고, 표시자 비트는 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용된다. 제2 타입 코드 블록에서의 서비스 비트들의 수량은 표시자 비트를 사용하여 간편하게 결정될 수 있다.
가능한 구현에서, L개의 서비스 비트는 제2 타입 코드 블록에 연속적으로 분포되고, L개의 서비스 비트는 제2 타입 코드 블록에서의 제I 비트 위치 내지 제(I+L-1) 비트 위치에 위치되고, 제I 비트 위치는 미리 설정된 비트 위치이거나 또는 제(I+L-1) 비트 위치는 미리 설정된 비트 위치이다. 서비스 비트는 서비스 비트 위치를 특정함으로써 제2 타입 코드 블록으로부터 간편하게 복원될 수 있다.
가능한 구현에서, 코드 블록 스트림은 주기적 코드 블록 스트림이고, 상이한 코드 블록 기간들에 포함된 제1 타입 코드 블록들의 수량들은 동일하다.
가능한 구현에서, M 비트/N 비트 인코딩은 64B/66B 인코딩이고; 제2 코드 블록은 타입 비트를 포함하고, 타입 비트는 0x00, 0x78, 0x4B, 0x87, 0x99, 0xAA, 0xB4, 0xCC, 0xD2, 0xE1, 및 0xFF 중 하나이고; 제2 타입 코드 블록은 표시자 비트를 추가로 포함하고, 표시자 비트는 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용되고; 타입 비트 및 표시자 비트는 상이한 비트들이다. 타입 비트 및 표시자 비트는 상이한 비트들이고, 따라서 기존의 제어 코드 블록은 요구되는 제2 타입 코드 블록을 획득하기 위해 잘 확장될 수 있다.
가능한 구현에서, M 비트/N 비트 인코딩은 64B/66B 인코딩이고, 제1 타입 코드 블록은 데이터 D 코드 블록이고, 제2 타입 코드 블록은 O 코드 블록, S 코드 블록, T 코드 블록, 및 IDLE 코드 블록 중 하나이다.
가능한 구현에서, 코드 블록 스트림은 주기적 코드 블록 스트림이고, 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록 및 하나의 S 코드 블록을 포함하거나; 또는 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록, 수량이 양의 정수인 IDLE 코드 블록, 및 하나의 S 코드 블록을 포함한다. 표준의 요건은 연속적인 하나의 T 코드 블록 및 하나의 S 코드 블록, 또는 연속적인 하나의 T 코드 블록, 수량이 양의 정수인 IDLE 코드 블록, 및 하나의 S 코드 블록을 사용하여 잘 충족될 수 있다. 이 코드 블록 포맷은 IEEE 802.3에 특정된 이더넷 패킷의 포맷과 완전히 호환가능하다.
가능한 구현에서, 서비스 비트스트림을 전송하기 전에, 방법은 다음을 추가로 포함한다:
서비스 비트스트림을 버퍼에 저장하고, 버퍼의 임계값에 기초하여 서비스 비트스트림의 전송 레이트를 결정하는 단계. CBR 서비스 비트스트림의 전송 레이트는 버퍼를 사용하여 정확하게 복원될 수 있고, 코드 블록 스트림의 송신단은 CBR 서비스 비트스트림의 전송 레이트를 명시적으로 통지할 필요가 없다.
제3 양태에 따르면, 고정 비트레이트 CBR 서비스 비트스트림을 처리하기 위한 장치가 제공된다. 통신 장치는 제1 양태를 구현하는 기능을 갖는다. 이 기능은 하드웨어를 사용하는 것에 의해 구현될 수 있거나, 또는 대응하는 소프트웨어를 실행하는 하드웨어에 의해 구현될 수 있다. 하드웨어 또는 소프트웨어는 전술한 기능에 대응하는 하나 이상의 유닛 또는 모듈을 포함한다.
가능한 설계에서, 통신 장치는 프로세서, 메모리, 버스, 및 통신 인터페이스를 포함한다. 메모리는 컴퓨터 실행가능 명령어를 저장하고, 프로세서는 버스를 통해 메모리에 접속된다. 통신 장치가 실행될 때, 프로세서는 메모리에 저장되는 컴퓨터 실행가능 명령어를 실행하여, 통신 장치가 제1 양태 또는 제1 양태의 구현들 중 어느 하나에 따라 CBR 서비스 비트스트림을 처리하기 위한 방법을 수행하게 한다.
다른 가능한 설계에서, 통신 장치는 대안적으로 칩일 수 있다. 칩은 처리 유닛을 포함하고, 선택적으로 저장 유닛을 추가로 포함한다. 칩은 제1 양태 또는 제1 양태의 구현들 중 어느 하나에 따라 CBR 서비스 비트스트림을 처리하기 위한 방법을 수행하도록 구성될 수 있다.
제4 양태에 따르면, 고정 비트레이트 CBR 서비스 비트스트림을 처리하기 위한 장치가 제공된다. 통신 장치는 제2 양태를 구현하는 기능을 갖는다. 이 기능은 하드웨어를 사용하는 것에 의해 구현될 수 있거나, 또는 대응하는 소프트웨어를 실행하는 하드웨어에 의해 구현될 수 있다. 하드웨어 또는 소프트웨어는 전술한 기능에 대응하는 하나 이상의 유닛 또는 모듈을 포함한다.
가능한 설계에서, 통신 장치는 프로세서, 메모리, 버스, 및 통신 인터페이스를 포함한다. 메모리는 컴퓨터 실행가능 명령어를 저장하고, 프로세서는 버스를 통해 메모리에 접속된다. 통신 장치가 실행될 때, 프로세서는 메모리에 저장되는 컴퓨터 실행가능 명령어를 실행하여, 통신 장치가 제2 양태 또는 제2 양태의 구현들 중 어느 하나에 따라 CBR 서비스 비트스트림을 처리하기 위한 방법을 수행하게 한다.
다른 가능한 설계에서, 통신 장치는 대안적으로 칩일 수 있다. 칩은 처리 유닛을 포함하고, 선택적으로 저장 유닛을 추가로 포함한다. 칩은 제2 양태 또는 제2 양태의 구현들 중 어느 하나에 따라 CBR 서비스 비트스트림을 처리하기 위한 방법을 수행하도록 구성될 수 있다.
제5 양태에 따르면, 본 발명의 실시예는 컴퓨터 저장 매체를 제공한다. 컴퓨터 저장 매체는 전술한 단말에 의해 사용되는 컴퓨터 소프트웨어 명령어를 저장하고, 제1 양태, 또는 제1 양태의 임의의 구현을 실행하도록 설계된 프로그램을 포함한다.
제6 양태에 따르면, 본 출원의 실시예는 컴퓨터 저장 매체를 제공한다. 컴퓨터 저장 매체는 전술한 단말에 의해 사용되는 컴퓨터 소프트웨어 명령어를 저장하고, 제2 양태, 또는 제2 양태의 임의의 구현을 실행하도록 설계된 프로그램을 포함한다.
제7 양태에 따르면, 본 출원의 실시예는 컴퓨터 프로그램 제품을 제공한다. 컴퓨터 프로그램 제품은 컴퓨터 소프트웨어 명령어를 포함하고, 컴퓨터 소프트웨어 명령어는 제1 양태 또는 제1 양태의 구현들 중 어느 하나에 따른 방법에서의 절차를 구현하도록 프로세서에 의해 로딩될 수 있다.
제8 양태에 따르면, 본 출원의 실시예는 컴퓨터 프로그램 제품을 제공한다. 컴퓨터 프로그램 제품은 컴퓨터 소프트웨어 명령어를 포함하고, 컴퓨터 소프트웨어 명령어는 제2 양태 또는 제2 양태의 구현들 중 어느 하나에 따른 방법에서의 절차를 구현하도록 프로세서에 의해 로딩될 수 있다.
도 1은 본 출원의 실시예에 따른 64B/66B 인코딩의 코드 타입의 개략도이다.
도 2는 본 출원의 실시예에 따른 플렉서블 이더넷 프로토콜에 기초한 통신 시스템의 개략도이다.
도 3은 본 출원의 실시예에 따른 X-E 통신 시스템의 개략적인 아키텍처 도면이다.
도 4는 본 출원의 실시예에 따른 제어 블록을 확장하는 개략도이다.
도 5는 본 출원의 실시예에 따른 서비스 비트스트림을 처리하기 위한 방법의 개략적인 흐름도이다.
도 6은 본 출원의 실시예에 따른 서비스 비트스트림을 처리하기 위한 다른 방법의 개략적인 흐름도이다.
도 7은 본 출원의 실시예에 따른 입구(ingress) PE 디바이스의 구조의 블록도이다.
도 8은 본 출원의 실시예에 따른 출구(egress) PE 디바이스의 구조의 블록도이다. 그리고
도 9는 본 출원의 실시예에 따른 서비스 비트스트림 처리 디바이스의 구조의 블록도이다.
본 출원의 실시예들에서의 기술적 해결책들은 다양한 통신 시스템들, 예를 들어, 모바일 베어러 프런트홀 또는 백홀 필드, 도시지역 다중 서비스 베어러, 데이터 센터 상호 접속, 및 산업 통신에서의 이더넷 기술 기반 통신 시스템 및 산업 또는 통신 디바이스에서의 상이한 컴포넌트들 또는 모듈들 사이의 통신 시스템에 적용될 수 있다는 점이 이해되어야 한다.
본 출원의 실시예들에서의 해결책들의 이해를 용이하게 하기 위해, 본 출원의 실시예들에서의 개념들 및 관련 기술들이 먼저 설명된다.
최선 노력(best-effort) 송신 서비스는 가능한 한 성능을 보장하는 서비스 모델이다. 서비스 모델은 단일 서비스 모델이고, 또한 가장 간단한 서비스 모델이다. 애플리케이션 프로그램은 사전 승인을 획득하거나 네트워크에 통지하지 않고 임의의 시간에 임의의 수량의 패킷들을 전송하기 위해 사용될 수 있다. 최선-노력 서비스를 위해, 네트워크는 패킷을 전송하기 위해 최선을 다하지만, 레이턴시 및 신뢰성과 같은 성능을 보장하지 않는다.
고정 비트레이트 CBR 서비스: 표준은 복수의 타입의 CBR 서비스를 특정한다. CBR 서비스 및 최선 노력 서비스는 크게 상이하다. CBR 서비스의 레이트는 고정적이고, 특정 상위 및 하위 허용오차들을 가질 수 있다. 예를 들어, 동기식 디지털 계층(Synchronous Digital Hierarchy, SDH)(동기식 전송 모듈들(Synchronous Transport Module, STM)-1/4/16/64) 및 공통 공중 무선 인터페이스(Common Public Radio Interface, CPRI) 옵션들(Option) 1-10은 전형적인 CBR 서비스들이다.
M 비트/N 비트 코드 블록은 또한 M/N 비트 블록(Bit Block)으로 지칭될 수 있으며, N 비트를 포함하며, 여기서 M 비트는 페이로드 비트들이다. M/N 비트 블록은 이더넷의 물리 계층에서 송신된다. 예를 들어, 1G 이더넷은 8B/10B 인코딩을 사용하고, 8B/10B 비트 블록은 물리 계층에서 송신된다; 10G/40G/100G 이더넷은 64B/66B 인코딩을 사용하고, 64B/66B 비트 블록은 물리 계층에서 송신된다. 미래에 이더넷 기술들의 발달로, 다른 인코딩 기술들이 출현할 수 있다. 예를 들어, 128B/130B 인코딩 및 256B/257B 인코딩과 같은 가능한 인코딩 기술들이 출현할 수 있다. 설명의 용이함을 위해, 이러한 타입들의 비트 블록들은 집합적으로 M 비트/N 비트 코드 블록들로 지칭된다.
64 비트/66 비트 코드 블록은 64B/66B 비트 블록이라고도 지칭될 수 있으며, 총 66개의 비트: 64개의 페이로드 비트 및 2개의 동기화 헤더 비트를 포함하는 10G/40G/100G 이더넷의 물리 계층에서 송신되는 비트 블록이다. 예를 들어, 도 1은 64B/66B 인코딩의 코드 타입의 개략도를 도시한다. 헤더의 2개의 비트 "10" 또는 "01"은 64B/66B 비트 블록에서의 동기화 헤더 비트들이고, 후자의 64개의 비트는 페이로드 데이터 또는 페이로드 프로토콜을 반송하기 위해 사용된다. 각각의 행은 비트 블록의 코드 타입의 정의를 나타낸다. D0-D7은 데이터 바이트들을 나타내고, C0-C7은 제어 바이트들을 나타내고, S0은 시작 바이트를 나타내고, T0-T7은 종료 바이트들을 나타낸다. 제1 행은 데이터 블록을 나타내고 데이터 코드 타입에 속하며, 동기화 헤더 비트들은 "01"이고, 후자의 바이트들은 모두 데이터 바이트들이다. 제2 행 내지 제12 행은 제어 블록들을 나타내고, 여기서 동기화 헤더 비트들은 "10"이고, 제2 비트 내지 제9 비트는 타입 비트들이다. 제2 행은 타입 비트가 "0x1E"인 IDLE 코드 블록을 나타내고; 제3 행은 타입 비트가 "0x78"인 S 코드 블록을 나타내고; 제4 행은 타입 비트가 "0x4B"인 O 코드 블록을 나타내고; 제5 행 내지 제12 행은 도 1에 타입 비트들이 도시된 T 코드 블록들을 나타낸다. 세부 사항들은 설명되지 않는다.
FlexE: 광 인터네트워킹 포럼(Optical Internet Forum, OIF)은 플렉서블 이더넷(Flexible Ethernet, FlexE) 표준을 발표한다. FlexE는 복수의 이더넷 MAC 계층 레이트를 지원하는 일반적인 기술이다. 복수의 100GE(Physical, PHYs) 포트가 바인딩되고, 각각의 100GE 포트는 5G를 입도로서 사용하여 시간 도메인에서 20개의 타임슬롯으로 분할된다. FlexE는 다음의 기능들을 지원할 수 있다. 바인딩: 복수의 이더넷 포트가 하나의 링크 그룹을 형성하도록 바인딩되어, 레이트가 단일 이더넷 포트의 레이트보다 큰 매체 액세스 제어(Medium Access Control, MAC) 서비스를 지원한다. 서브레이트(Subrate): 레이트가 링크 그룹의 대역폭보다 작거나 단일 이더넷 포트의 대역폭보다 작은 MAC 서비스를 지원하기 위해 서비스에 타임슬롯이 할당된다. 채널화(Channelized): 링크 그룹에서 복수의 MAC 서비스의 동시 송신을 지원하기 위해, 예를 들어, 2x100 GE 링크 그룹에서 하나의 150G MAC 서비스 및 2개의 25 G MAC 서비스의 동시 송신을 지원하기 위해 서비스에 타임슬롯이 할당된다. FlexE에서는, 시분할 다중화(Time Division Multiplexing, TDM) 방식은 타임슬롯을 획득하기 위해 분할을 수행하도록 사용되어, 송신 채널 대역폭의 엄격한 분리를 구현하고; 하나의 서비스 데이터 스트림이 하나 이상의 타임슬롯에 할당되어, 다양한 레이트들의 서비스들에 대한 매칭을 구현할 수 있다. 하나의 FlexE 그룹(영어로 FlexE Group이라고도 지칭될 수 있음)은 하나 이상의 물리 링크 인터페이스(영어로 PHY로서 나타낼 수 있음)를 포함할 수 있다. 예를 들어, 도 2는 플렉서블 이더넷 프로토콜에 기초한 통신 시스템의 개략도를 도시한다. 도 2에 도시된 바와 같이, FlexE 그룹이 4개의 PHY를 포함하는 것이 예로서 사용된다. 플렉서블 이더넷 프로토콜 클라이언트(FlexE Client)는 FlexE 그룹의 지정된 타임슬롯(하나 이상의 타임슬롯)에서 송신되는 고객 데이터 스트림을 나타낸다. 하나의 FlexE 그룹은 복수의 FlexE 클라이언트를 반송할 수 있고, 하나의 FlexE 클라이언트는 하나의 사용자 서비스 데이터 스트림(전형적으로 매체 액세스 제어(Medium Access Control, MAC) 클라이언트라고 지칭될 수 있음)에 대응하고 있다. 플렉서블 이더넷 프로토콜 기능 계층(영어로 FlexE Shim이라고 지칭될 수 있음)은 FlexE 클라이언트로부터 MAC 클라이언트로의 변환 및 데이터 적응을 제공한다.
X-E는 X-이더넷으로도 지칭될 수 있다. Huawei Technologies Co., Ltd는 2016년 12월에 ITU-T IMT-2020 워크숍에서 새로운 기술을 발표하였다. 기술 시스템은 줄여서 X-이더넷 또는 X-E 기술 시스템이라고 지칭될 수 있고, 이더넷 물리 계층에 기초하고 결정론적 초-저 레이턴시를 특징으로 하는 차세대 스위칭 네트워킹 기술이다. X-E의 하나의 사고방식은 비트 블록 시퀀스, 예를 들어, 64B/66B 비트 블록 시퀀스, 등가의 8B/10B 비트 블록 시퀀스, 또는 이더넷 매체와 무관한 (GMII, XGMII, 또는 25GMII와 같은) 인터페이스 xMII에서의, 1 비트 대역외 제어 표시 및 8 비트 문자를 포함하는 9 비트 블록 시퀀스에 기초하는 스위칭 네트워킹을 사용하는 것이다. 예를 들어, 도 3은 X-E 통신 시스템의 개략적인 아키텍처 도면을 도시한다. 도 3에 도시된 바와 같이, 통신 시스템은 도 3에서의 제1 통신 디바이스(1011) 및 제2 통신 디바이스(1012)와 같은 2가지 타입의 통신 디바이스를 포함할 수 있다. 제1 통신 디바이스(1011)는 대안적으로 제공자 네트워크(이하, 줄여서 네트워크라고 지칭됨) 에지 통신 디바이스로서 설명될 수 있고, 영어로 Provider Edge node라고 지칭될 수 있고, 줄여서 PE 디바이스라고 지칭될 수 있다. 제2 통신 디바이스(1012)는 대안적으로 제공자 네트워크(이하, 간단히 네트워크라고 지칭됨) 통신 디바이스로서 설명될 수 있고, 영어로 Provider node라고 지칭될 수 있고, 줄여서 P 디바이스라고 지칭될 수 있다.
XE 시스템은 다음의 실시예들에서 설명을 위한 예로서 사용된다. 입구 디바이스는 입구 PE 디바이스이고, CBR 서비스 비트스트림을 수신하고, XE 시스템에서의 송신을 위해 서비스 비트스트림을 코드 블록 스트림으로 변환하도록 구성된다. 출구 디바이스는 출구 PE 디바이스이고, 코드 블록 스트림을 수신하고, 코드 블록 스트림을 CBR 서비스 비트스트림으로 변환하도록 구성된다. 본 출원의 실시예들에서의 기술적 해결책들은 광 전송 네트워크(Optical Transport Network, OTN), 플렉서블 광 전송 네트워크(Flexible OTN, FlexOTN), 이더넷(Ethernet), 플렉서블 이더넷(Flexible Ethernet, FlexE), 공통 공중 무선 인터페이스(Common Public Radio Interface, CPRI) 네트워크, 동기식 디지털 계층(Synchronous Digital Hierarchy, SDH) 네트워크, FC 네트워크, 및 InfiniBand 네트워크와 같은 다른 베어러 시스템들에도 적용될 수 있다는 점이 이해되어야 한다. 이러한 것은 본 출원의 실시예들에서 제한되지 않는다.
본 출원의 실시예들에서, 입구 PE 디바이스는 CBR 서비스 비트스트림을 수신하고, XE 시스템에서의 송신을 위해 서비스 비트스트림을 코드 블록 스트림으로 변환한다. 출구 PE 디바이스는 코드 블록 스트림을 수신하고, 코드 블록 스트림을 CBR 서비스 비트스트림으로 변환한다. 본 출원의 실시예들에서, 2가지 타입의 M 비트/N 비트 코드 블록: 제1 타입 코드 블록 및 제2 타입 코드 블록이 정의된다. 제1 타입 코드 블록은 M개의 서비스 비트를 포함하고, 제2 타입 코드 블록은 L개의 서비스 비트를 포함하고, L은 M보다 작고 0보다 작지 않은 정수이다. 제1 타입 코드 블록에서의 모든 페이로드 비트들은 서비스 비트들이고, 제2 타입 코드 블록에서의 페이로드 비트들의 일부 비트들만이 서비스 비트들이다. 제1 타입 코드 블록에서의 서비스 비트들의 수량은 불변적이고, 모든 제1 타입 코드 블록들에서의 서비스 비트들의 수량들은 모두 M이다. 제2 타입 코드 블록에서의 서비스 비트들의 수량은 가변적이고, 상이한 제1 타입 코드 블록들에서의 서비스 비트들의 수량들은 상이할 수 있다.
64B/66B는 이하의 실시예들에서 상세한 설명을 위한 예로서 사용된다. 제1 타입 코드 블록은 도 1에서의 데이터 블록이거나, D 코드 블록이라고 지칭될 수 있고; 제2 타입 코드 블록은 도 1의 제어 블록의 확장이다. 도 4는 본 출원의 실시예에 따른 제어 블록을 확장하는 개략도이다. 도 4의 확장 코드 블록들은 제어 블록들을 확장함으로써 획득되고, 원래의 제어 블록들의 타입 비트들을 포함하며, 확장 코드 블록들의 표시자 비트들을 추가로 포함한다. 표시자 비트는 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용된다. 표시자 비트들은 제10 비트 내지 제15 비트이고, 총 6개의 비트를 포함한다. 도 4에 도시된 바와 같이, 제1 확장은 S 코드 블록의 확장이고, 이용가능한 서비스 비트들의 위치들은 제16 비트로부터 제65 비트까지이고; 제1 확장은 S 코드 블록의 확장이고, 이용가능한 서비스 비트들의 위치들은 제16 비트로부터 제65 비트까지이고; 제2 확장은 T7 코드 블록의 확장이고, 이용가능한 서비스 비트들의 위치들은 제16 비트로부터 제65 비트까지이고; 제3 확장은 O 코드 블록의 확장이고, 이용가능한 서비스 비트들의 위치들은 제16 비트로부터 제65 비트까지이고; 제4 확장은 O 코드 블록의 확장이고, 이용가능한 서비스 비트들의 위치들은 제16 비트로부터 제33 비트까지이고; 제5 확장은 예약 코드 블록의 확장이고, 이용가능한 서비스 비트들의 위치들은 제16 비트로부터 제65 비트까지이다. 도 4에서, 타입 비트가 0xFF인 종료 제어 블록만이 확장된다. 타입 확장들은 또한 타입 비트들이 0x87, 0x99, 0xAA, 0xB4, 0xCC, 0xD2, 및 0xE1인 종료 제어 블록들 상에서 수행될 수 있다. 세부 사항들은 본 명세서에서 설명되지 않는다.
표시자 비트는 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용될 수 있고, 실제 서비스 비트들의 수량은 이용가능한 서비스 비트들의 위치들의 수량보다 작을 수 있다. 가능한 실시예에서, 실제 서비스 비트들의 마지막 위치는 이용가능한 서비스 비트들의 위치들의 마지막 비트 위치와 정렬된다. 다른 가능한 실시예에서, 실제 서비스 비트들의 제1 위치는 이용가능한 서비스 비트들의 위치들의 제1 비트 위치와 정렬된다.
가능한 실시예에서, 제2 타입 코드 블록은 표시자 비트를 포함하지 않을 수 있다. 이 경우, 이용가능한 서비스 비트들의 위치들의 수량이 증가될 수 있다. 제2 타입 코드 블록이 표시자 비트를 포함하지 않으면, 수신단은 사전 협상 또는 사전 구성을 통해 또는 다른 방식으로 제2 타입 코드 블록에서의 서비스 비트들의 수량을 획득할 수 있다.
가능한 실시예에서, 제2 타입 코드 블록에서의 L개의 서비스 비트는 제2 타입 코드 블록에 연속적으로 분포되고, L개의 서비스 비트는 제2 타입 코드 블록에서의 제I 비트 위치 내지 제(I+L-1) 비트 위치에 위치되고, 제I 비트 위치는 미리 설정된 비트 위치이거나 또는 제(I+L-1) 비트 위치는 미리 설정된 비트 위치이다. 첫 번째 삽입된 서비스 비트는 제I 비트 위치이며, 마지막 삽입된 서비스 비트는 제(I+L-1) 비트 위치이다.
예를 들어, 도 5는 서비스 비트스트림을 처리하기 위한 방법의 개략적인 흐름도를 도시한다. 본 출원의 이 실시예에서, 입구 PE 디바이스는 사용자 서버를 수신하고, 사용자 서비스를 서버 계층 채널을 통해 출구 PE 디바이스에 전송하고; 출구 PE 디바이스는 사용자 서비스를 복원한다. 사용자 서비스는 STM-64이고, 서버 계층 채널은 10GBase-R 표준 이더넷이다. STM-64의 공칭 레이트는 Vc=9.95328Gbps이고, 서버 계층 채널의 공칭 페이로드 레이트는 Vs=10Gbps이다. 입구 PE 디바이스는 CBR 서비스 비트스트림을 수신하고, XE 시스템에서의 송신을 위해 서비스 비트스트림을 코드 블록 스트림으로 변환한다. 출구 PE 디바이스는 코드 블록 스트림을 수신하고, 코드 블록 스트림을 CBR 서비스 비트스트림으로 변환한다. 10GBase-R은 64B/66B 인코딩을 사용하고, 본 명세서에서 설명되는 공칭 페이로드 레이트는 공칭 비트 레이트에 64/66을 곱함으로써 획득되는 값을 지칭한다.
S501: 입구 PE 디바이스는 STM-64 서비스 비트스트림을 획득한다.
S502: 입구 PE 디바이스는 서비스 비트스트림에 기초하여 코드 블록 스트림을 획득한다.
본 출원의 이 실시예에서, 코드 블록 스트림은 주기적 코드 블록 스트림이고, 서비스 비트스트림은 코드 블록 스트림에 주기적으로 매핑된다. 매핑 규칙이 조정될 수 있다. 하나의 코드 블록 기간에서의 코드 블록들의 총 수량은 불변적이다. 매핑 규칙을 조정하는 것은 주로 제2 타입 코드 블록에서의 서비스 비트들의 수량을 조정하는 것이다. 상이한 매핑 규칙들에 따르면, 상이한 코드 블록 기간들에서의 제2 타입 코드 블록들에서의 서비스 비트들의 수량들은 상이할 수 있다. 즉, 상이한 수량들의 서비스 비트들이 상이한 코드 블록 기간들에서 포함된다. 물론, 상이한 매핑 규칙들에 따라, 동일한 수량의 서비스 비트들이 상이한 코드 블록 기간들에서 포함될 수 있다.
가능한 실시예에서, 매핑 규칙을 조정하는 것은 대안적으로 하나의 코드 블록 기간에서 코드 블록들의 총 수량을 조정하는 것일 수 있다.
코드 블록의 선택:
본 출원의 이 실시예에서, D 코드 블록은 제1 타입 코드 블록으로서 사용되고, 도 4의 제5 확장을 통해 획득되는 제어 블록 및 도 1의 제2 행의 IDLE 코드 블록은 제2 타입 코드 블록들로서 사용된다. 제5 확장을 통해 획득되는 제어 블록은 예약 코드 블록을 확장함으로써 획득되는 제어 블록이다. 제5 확장을 통해 획득되는 제어 블록에 대해, 이용가능한 서비스 비트들의 위치들은 제16 비트로부터 제65 비트까지, 즉, 총 50개의 서비스 비트 위치이다. 구체적으로, 제5 확장을 통해 획득되는 제어 블록에서의 실제 서비스 비트들의 수량은 L이고, 여기서 0≤L≤50이고; 실제 서비스 비트들의 마지막 위치는 이용가능한 서비스 비트들의 위치들의 마지막 비트 위치, 즉 제65 비트 위치와 정렬된다. 마지막 삽입된 서비스 비트는 제65 비트 위치에 위치된다.
디폴트 매핑 규칙의 결정:
본 출원의 이 실시예에서, 서비스 비트스트림을 수신하기 위한 인터페이스 공칭 레이트, 즉 STM-64의 공칭 레이트는 Vc=9.95328이고; 계산의 용이함을 위해, 코드 블록 스트림을 전송하기 위한 인터페이스 공칭 페이로드 레이트, 즉, 서버 계층 채널의 공칭 페이로드 레이트 Vs=10Gbps가 코드 블록 스트림을 전송하기 위한 인터페이스 공칭 레이트로서 사용된다. 하나의 코드 블록 기간에서, 코드 블록들의 총 수량은 X1=1000이고; 전송될 필요가 있는 서비스 비트들의 총 수량은 X2=ceil(Vcx1000x64/Vs)=ceil(63700.992)=63701이고; D 코드 블록들의 수량은 X3=floor(Vcx1000/Vs)=floor(995.328)=995이고; 제2 타입 코드 블록에서 반송되는 서비스 비트들의 수량은 X4=ceil(64xmod(Vcx1000/Vs))=21이며, 여기서 X4=X2-64xX3이다.
구체적으로, 1000개의 코드 블록: 995개의 D 코드 블록, 제5 확장을 통해 획득되는 하나의 제어 블록, 및 4개의 IDLE 코드 블록이 하나의 코드 블록 기간에 포함되고, 여기서 제5 확장을 통해 획득되는 제어 블록은 21개의 서비스 비트를 포함한다.
본 출원의 이 실시예에서, 디폴트 매핑 규칙은 서비스 비트스트림을 수신하기 위한 인터페이스 공칭 레이트 및 코드 블록 스트림을 전송하기 위한 인터페이스 공칭 레이트에 기초하여 결정된다. 구체적으로, 하나의 코드 블록 기간에 포함되는 제1 타입 코드 블록들, 제2 타입 코드 블록들, 및 제2 타입 코드 블록에서의 서비스 비트들의 수량들이 결정된다. 가능한 실시예에서, 상위 및 하위 주파수 허용오차들이 대안적으로 사용될 수 있다. 구체적으로, 디폴트 매핑 규칙은 서비스 비트스트림을 수신하기 위한 인터페이스 공칭 마진 레이트 및 코드 블록 스트림을 전송하기 위한 인터페이스 공칭 마진 레이트에 기초하여 결정된다.
매핑 규칙의 조정:
전술한 디폴트 매핑 규칙은 STM-64의 공칭 레이트 Vc 및 서버 계층 채널의 공칭 페이로드 레이트 Vs에 기초한 계산을 통해 획득된다. 라운딩 연산(rounding operation)들이 수행되었기 때문에, 라운딩에 의해 야기되는 에러들은 특정 수량의 코드 블록 기간들 후에 누적된다. 이 경우, 매핑 규칙은 조정될 필요가 있다. 또한, STM-64의 실제 레이트는 STM-64의 공칭 레이트와 상이할 수 있고, 실제 레이트는 공칭 레이트 주위에서 변동될 수 있다. 즉, 실제 레이트에 대한 상위 및 하위 레이트 허용오차들이 존재한다. 서버 계층 채널의 실제 페이로드 레이트는 또한 서버 계층 채널의 공칭 페이로드 레이트와 상이할 수 있고, 실제 페이로드 레이트는 공칭 페이로드 레이트 주위에서 변동될 수 있다. 즉, 실제 페이로드 레이트에 대한 상위 및 하위 레이트 허용오차들이 존재한다. 매핑 규칙은 실제 레이트를 고려하여 실행 프로세스에서 조정될 필요가 있다.
본 출원의 이 실시예에서, 서비스 비트스트림을 획득하기 위한 레이트 및 코드 블록 스트림을 전송하기 위한 레이트는 주기적으로 검출되고, 매핑 규칙은 검출된 실제 레이트들에 기초하여 조정된다.
1000개의 코드 블록이 하나의 코드 블록 기간에 포함된다. 서버 계층 채널의 공칭 페이로드 레이트 Vs에 기초하여, 하나의 코드 블록 기간의 시간 간격은 T=(1000x64/Vs)초이다.
본 출원의 이 실시예에서, 매핑 규칙은 코드 블록 기간마다 조정되는데, 즉 1000개의 코드 블록을 전송하는 시간 간격으로 조정되며, 여기서 시간 간격은 T=(1000x64/Vs)초이다.
본 출원의 이 실시예에서, 전송된 코드 블록들의 수량이 카운팅되고, 수신된 CBR 서비스의 비트들의 수량이 카운팅된다. 코드 블록들의 카운트 값이 200에 도달할 때마다, 비트들의 카운트 값이 획득된다. 1000개의 코드 블록이 전송될 때, 대응하는 수신된 서비스 비트들의 수량이 누적 방식으로 추가로 획득될 수 있다. 예를 들어, 1000개의 코드 블록이 전송될 때 63702개의 서비스 비트가 수신된다고 결정되면, 매핑 규칙이 조정될 수 있다. 조정된 매핑 규칙은 다음과 같다: 1000개의 코드 블록: 995개의 D 코드 블록, 제5 확장을 통해 획득되는 하나의 제어 블록, 및 4개의 IDLE 코드 블록이 하나의 코드 블록 기간에 포함되고, 여기서 제5 확장을 통해 획득되는 제어 블록은 22개의 서비스 비트를 포함한다.
본 출원의 이 실시예에서, 가능한 실시예에서, 매핑 규칙은 전송된 코드 블록들의 카운트 값 및 수신된 CBR 서비스의 비트들의 카운트 값에 기초하여 조정된다.
S503: 입구 PE 디바이스는 코드 블록 스트림을 전송한다.
S504: 출구 PE 디바이스는 코드 블록 스트림을 수신한다.
S505: 출구 PE 디바이스는 코드 블록 스트림에 기초하여 STM-64 서비스 비트스트림을 획득한다.
구체적으로, 출구 디바이스는 코드 블록의 타입을 결정한다. 코드 블록이 제1 타입 코드 블록, 즉 D 코드 블록이면(동기화 헤더는 바이너리로 "01"임), 64개의 서비스 비트 전부가 D 코드 블록으로부터 획득된다. 코드 블록이 제2 타입 코드 블록, 즉, 제5 확장을 통해 획득되는 제어 블록이면, 제65 비트 위치로부터 시작하여, 표시자 비트의 값 L에 기초하여 L개의 서비스 비트가 획득된다. 코드 블록이 IDLE 코드 블록이면, 서비스 비트는 반송되지 않는다.
획득되는 서비스 비트들은 버퍼에 저장된다. 예를 들어, 버퍼는 FIFO일 수 있다. 서비스 비트스트림의 전송 레이트는 버퍼의 임계값에 기초하여 결정될 수 있다. 이러한 방식으로, 사용자 주파수가 복원된다. 클록 회로는 FIFO에서의 서비스 비트스트림에 기초하여 STM-64의 사용자 주파수를 복원할 수 있다. 이러한 방식은 적어도 다음의 이점을 갖는다: FIFO의 깊이는, 높은 복원 정밀도, 높은 복원 속도, 및 높은 복원 효율로, 비트 입도에 기초하여 제어된다.
S506: 출구 PE 디바이스는 STM-64 서비스 비트스트림을 전송한다.
STM-64 서비스 비트스트림은 서비스 비트스트림의 전송 레이트로 전송된다.
본 출원의 이 실시예에서, 입구 PE 디바이스는 사용자 인터페이스로부터 서비스 비트스트림을 수신하기만 하면 되고, 서비스 비트스트림의 특정 프레임 구조 또는 패킷 구조를 식별할 필요가 없다. 구체적으로, 입구 PE 디바이스는 추가적인 디프레이머(deframer) 또는 물리 계층 칩을 사용하여 사용자 서비스 프레임 또는 패킷 처리를 수행할 필요가 없고, 서비스 비트스트림을 코드 블록 스트림에 직접 매핑할 수 있다. 즉, 본 출원의 이 실시예에서, 입구 PE 디바이스는 서비스 비트스트림을 비트 블록 스트림에 매핑하고, CBR 서비스의 프레임 구조 또는 패킷 구조를 고려할 필요가 없다. 출구 PE 디바이스는 코드 블록 스트림으로부터 서비스 비트스트림을 복원하고, CBR 서비스의 프레임 구조 또는 패킷 구조를 또한 고려할 필요가 없다.
본 출원의 이 실시예에서, 입구 PE 디바이스는 검출된 실제 레이트들에 기초하여 매핑 규칙을 조정하여, 비트 레벨 매핑 규칙 조정을 구현한다. 출구 PE 디바이스는 D 코드 블록으로부터 64개의 서비스 비트를 복원하고, 제5 확장을 통해 획득되는 제어 블록으로부터 L개의 서비스 비트를 복원하고, IDLE 코드 블록으로부터 어떠한 서비스 비트도 복원하지 않는다. 출구 PE 디바이스는 버퍼를 사용하여 CBR 서비스 비트스트림의 레이트를 복원하고, 대응하는 CBR 서비스 비트스트림을 추가로 전송할 수 있다.
예를 들어, 도 6은 서비스 비트스트림을 처리하기 위한 방법의 개략적인 흐름도를 도시한다. 본 출원의 이 실시예에서, 사용자 서비스는 CPRI Option7이고, 서버 계층 채널은 FlexE의 2개의 5G 타임슬롯이고, CPRI Option7의 공칭 레이트는 Vc=9.8304Gbps이고, 서버 계층 채널의 공칭 페이로드 레이트는 Vs=10Gbps이다.
S601: 입구 PE 디바이스는 CPRI 서비스 비트스트림을 획득한다.
S602: 입구 PE 디바이스는 서비스 비트스트림에 기초하여 코드 블록 스트림을 획득한다.
본 출원의 이 실시예에서, 코드 블록 스트림은 주기적 코드 블록 스트림이고, 서비스 비트스트림은 코드 블록 스트림에 주기적으로 매핑된다. 매핑 규칙이 조정될 수 있다. 하나의 코드 블록 기간에서의 코드 블록들의 총 수량은 불변적이다. 제1 타입 코드 블록들의 수량은 불변적이고, 제2 타입 코드 블록들의 수량은 또한 불변적이다. 제2 타입 코드 블록에서의 서비스 비트들의 수량이 조정될 수 있다. 상이한 매핑 규칙들에 따르면, 상이한 코드 블록 기간들에서의 제2 타입 코드 블록들에서의 서비스 비트들의 수량들은 상이할 수 있다. 즉, 상이한 수량들의 서비스 비트들이 상이한 코드 블록 기간들에서 포함된다. 물론, 상이한 매핑 규칙들에 따라, 동일한 수량의 서비스 비트들이 상이한 코드 블록 기간들에서 포함될 수 있다.
코드 블록의 선택:
본 출원의 이 실시예에서, D 코드 블록은 제1 타입 코드 블록으로서 사용되고, 도 4의 제1 확장을 통해 획득되는 제어 블록 및 제2 확장을 통해 획득되는 제어 블록 및 IDLE 코드 블록은 제2 타입 코드 블록들로서 사용된다. 제1 확장을 통해 획득되는 제어 블록은 S 코드 블록을 확장함으로써 획득되는 제어 블록이다. 제1 확장을 통해 획득되는 제어 블록에 대해, 이용가능한 서비스 비트들의 위치들은 제16 비트 위치 내지 제65 비트 위치, 즉, 총 50개의 서비스 비트 위치이다. 즉, 제1 확장을 통해 획득되는 제어 블록에서의 실제 서비스 비트들의 수량은 L이고, 여기서 0≤L≤50이고; 실제 서비스 비트들의 마지막 위치는 이용가능한 서비스 비트들의 위치들의 마지막 비트 위치, 즉 제65 비트 위치와 정렬된다. 마지막 삽입된 서비스 비트는 제65 비트 위치에 위치된다. 제2 확장을 통해 획득되는 제어 블록은 T7 코드 블록을 확장함으로써 획득되는 제어 블록이다. 제2 확장을 통해 획득되는 제어 블록에 대해, 이용가능한 서비스 비트들의 위치들은 제16 비트 위치 내지 제65 비트 위치, 즉, 총 50개의 서비스 비트 위치이다. 구체적으로, 제2 확장을 통해 획득되는 제어 블록에서의 실제 서비스 비트들의 수량은 L이고, 여기서 0≤L≤50이고; 실제 서비스 비트들의 제1 위치는 이용가능한 서비스 비트들의 위치들의 제1 비트 위치, 즉, 제16 비트 위치와 정렬된다. 마지막 삽입된 서비스 비트는 제16 비트 위치에 위치된다. IDLE 코드 블록은 도 1의 제2 행의 코드 블록일 수 있다.
디폴트 매핑 규칙의 결정:
본 출원의 이 실시예에서, 하나의 코드 블록 기간에서, 코드 블록들의 총 수량은 X1=100이고; 서비스 비트들의 총 수량은 X2=ceil(Vcx100x64/Vs)=ceil(6291.456)=6292이고; D 코드 블록들의 수량은 X3=floor(Vcx100/Vs)=floor(98.304)=98이고; 제2 타입 코드 블록에서 반송되는 서비스 비트들의 수량은 X4=ceil(64xmod(Vcx100/Vs))=ceil(19.456)=20이고, 여기서 X4=X2-64xX3이다.
구체적으로, 100개의 코드 블록: 98개의 D 코드 블록, 제1 확장을 통해 획득되는 하나의 제어 블록, 및 제2 확장을 통해 획득되는 하나의 제어 블록이 하나의 코드 블록 기간에 포함되고, 제1 확장을 통해 획득되는 제어 블록은 10개의 서비스 비트를 포함하고, 10개의 서비스 비트의 마지막 위치는 제65 비트 위치와 정렬되고; 제2 확장을 통해 획득되는 제어 블록은 10개의 서비스 비트를 포함하고, 10개의 서비스 비트의 제1 위치는 제16 비트 위치와 정렬된다.
매핑 규칙의 조정:
전술한 디폴트 매핑 규칙은 CPRI의 공칭 레이트 Vc 및 서버 계층 채널의 공칭 페이로드 레이트 Vs에 기초한 계산을 통해 획득된다. 라운딩 연산(rounding operation)들이 수행되었기 때문에, 라운딩에 의해 야기되는 에러들은 특정 수량의 코드 블록 기간들 후에 누적된다. 이 경우, 매핑 규칙은 조정될 필요가 있다. 또한, CPRI의 실제 레이트는 CPRI의 공칭 레이트와 상이할 수 있고, 실제 레이트는 공칭 레이트 주위에서 변동할 수 있다. 즉, 실제 레이트에 대한 상위 및 하위 레이트 허용오차들이 존재한다. 서버 계층 채널의 실제 페이로드 레이트는 또한 서버 계층 채널의 공칭 페이로드 레이트와 상이할 수 있고, 실제 페이로드 레이트는 공칭 페이로드 레이트 주위에서 변동될 수 있다. 즉, 실제 페이로드 레이트에 대한 상위 및 하위 레이트 허용오차들이 존재한다. 매핑 규칙은 실제 레이트를 고려하여 실행 프로세스에서 조정될 필요가 있다.
본 출원의 이 실시예에서, 서비스 비트스트림을 획득하기 위한 레이트 및 코드 블록 스트림을 전송하기 위한 레이트는 주기적으로 검출되고, 매핑 규칙은 검출된 실제 레이트들에 기초하여 조정된다.
100개의 코드 블록이 하나의 코드 블록 기간에 포함된다. 서버 계층 채널의 공칭 페이로드 레이트 Vs에 기초하여, 하나의 코드 블록 기간의 시간 간격은 T=(100x64/Vs)초이다.
본 출원의 이 실시예에서, 매핑 규칙은 코드 블록 기간마다 조정되는데, 즉 100개의 코드 블록을 전송하는 시간 간격으로 조정되며, 여기서 시간 간격은 T=(100x64/Vs)초이다.
본 출원의 이 실시예에서, 전송된 코드 블록들의 수량이 카운팅되고, 수신된 CBR 서비스의 비트들의 수량이 카운팅된다. 코드 블록들의 카운트 값이 100에 도달할 때마다, 비트들의 카운트 값이 획득된다. 100개의 코드 블록이 전송될 때, 대응하는 수신된 서비스 비트들의 수량이 누적 방식으로 추가로 획득될 수 있다. 예를 들어, 100개의 코드 블록이 전송될 때 6291개의 서비스 비트가 수신된다고 결정되면, 매핑 규칙이 조정될 수 있다. 조정된 매핑 규칙은 다음과 같다: 100개의 코드 블록: 98개의 D 코드 블록, 제1 확장을 통해 획득되는 하나의 제어 블록, 및 제2 확장을 통해 획득되는 하나의 제어 블록이 하나의 코드 블록 기간에 포함되고, 제1 확장을 통해 획득되는 제어 블록은 10개의 서비스 비트를 포함하고, 10개의 서비스 비트의 마지막 위치는 제65 비트 위치와 정렬되고; 제2 확장을 통해 획득되는 제어 블록은 9개의 서비스 비트를 포함하고, 9개의 서비스 비트의 제1 위치는 제16 비트 위치와 정렬된다.
S603: 입구 PE 디바이스는 코드 블록 스트림을 전송한다.
S604: 출구 PE 디바이스는 코드 블록 스트림을 수신한다.
S605: 출구 PE 디바이스는 코드 블록 스트림에 기초하여 CPRI 서비스 비트스트림을 획득한다.
구체적으로, 출구 디바이스는 코드 블록의 타입을 결정한다. 코드 블록이 제1 타입 코드 블록, 즉 D 코드 블록이면(동기화 헤더는 바이너리로 "01"임), 64개의 서비스 비트 전부가 D 코드 블록으로부터 획득된다. 코드 블록이 제2 타입 코드 블록이면, 즉, 코드 블록이 제1 확장을 통해 획득되는 제어 블록이면, 제65 비트 위치로부터 시작하여, 표시자 비트의 값 L에 기초하여 L개의 서비스 비트가 획득되거나; 또는 코드 블록이 제2 확장을 통해 획득되는 제어 블록이면, 제16 비트 위치로부터 시작하여, 표시자 비트의 값 L에 기초하여 L개의 서비스 비트가 획득된다. 코드 블록이 IDLE 코드 블록이면, 서비스 비트는 반송되지 않는다.
획득되는 서비스 비트들은 버퍼에 저장된다. 예를 들어, 버퍼는 FIFO일 수 있다. 서비스 비트스트림의 전송 레이트는 버퍼의 임계값에 기초하여 결정될 수 있다. 이러한 방식으로, 사용자 주파수가 복원된다. 클록 회로는 FIFO에서의 서비스 비트스트림에 기초하여 STM-64의 사용자 주파수를 복원할 수 있다. 이러한 방식은 적어도 다음의 이점을 갖는다: FIFO의 깊이는, 높은 복원 정밀도, 높은 복원 속도, 및 높은 복원 효율로, 비트 입도에 기초하여 제어된다.
S606: 출구 PE 디바이스는 CPRI 서비스 비트스트림을 전송한다.
CPRI 서비스 비트스트림은 서비스 비트스트림의 전송 레이트로 전송된다.
본 출원의 이러한 실시예에서, 하나의 코드 블록 기간의 구조는 S 코드 블록+D 코드 블록+T 코드 블록+IDLE 코드 블록이고, 네트워크 내의 P 노드는 수신 레이트와 전송 레이트 사이의 편차에 기초하여 T 코드 블록과 S 코드 블록 사이에 IDLE 코드 블록을 추가 또는 삭제할 수 있다. 이것은 IEEE 802.3 기술 사양의 요건들을 따른다.
도 5의 단계 502 및 도 6의 단계 602에서, 매핑 규칙은 서비스 비트스트림을 획득하기 위한 레이트 및 코드 블록 스트림을 전송하기 위한 레이트에 기초하여 조정된다. 가능한 실시예에서, 조정은 단순화될 수 있다. 입구 PE 디바이스는 디폴트 매핑 규칙을 결정하고; 디폴트 매핑 규칙이 결정되면, 입구 PE 디바이스는 디폴트 매핑 규칙에 기초하여 매핑을 수행한다. 매핑 규칙은 사용자 측의 공칭 레이트, 서버 계층 채널의 공칭 레이트, 또는 코드 블록 기간과 같은 중요한 파라미터가 변하는 경우에만 새로운 디폴트 매핑 규칙을 형성하도록 조정된다. 즉, 매핑 규칙은 구현 레이트에 기초하여 빈번하게 조정되지 않는다. 라운딩에 의해 야기되는 전술한 에러 누적 문제는 서버 계층 채널 송신 프로세스에서의 레이트 편차 조정과 같은 절차에서 핸들링될 수 있다.
도 7은 본 출원의 실시예에 따른 입구 PE 디바이스의 구조의 블록도이다. 도 7의 입구 PE 디바이스(700)는 수신기(701), 프로세서(702) 및 송신기(703)를 포함한다. 프로세서(702)는 매핑 유닛(7021) 및 제어 유닛(7022)을 포함한다.
수신기(701)는 CBR 서비스 비트스트림을 수신하도록 구성된다.
프로세서(702)는 서비스 비트스트림에 기초하여 코드 블록 스트림을 획득하도록 구성되고, 코드 블록 스트림의 인코딩 타입은 M 비트/N 비트 인코딩이고, M은 양의 정수이고, N은 M보다 작지 않은 정수이고, 코드 블록 스트림은 제1 타입 코드 블록 및 제2 타입 코드 블록을 포함하고, 제1 타입 코드 블록은 M개의 서비스 비트를 포함하고, 제2 타입 코드 블록은 L개의 서비스 비트를 포함하고, L은 M보다 작고 0보다 작지 않은 정수이다.
송신기(703)는 코드 블록 스트림을 전송하도록 구성된다.
가능한 실시예에서, 매핑 유닛(7021)은 서비스 비트스트림에 기초하여 코드 블록 스트림을 획득하는 매핑 동작을 완료한다.
가능한 실시예에서, 제2 타입 코드 블록은 표시자 비트를 포함하고, 표시자 비트는 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용된다.
가능한 실시예에서, L개의 서비스 비트는 제2 타입 코드 블록에 연속적으로 분포되고, L개의 서비스 비트는 제2 타입 코드 블록에서의 제I 비트 위치 내지 제(I+L-1) 비트 위치에 위치되고, 제I 비트 위치는 미리 설정된 비트 위치이거나 또는 제(I+L-1) 비트 위치는 미리 설정된 비트 위치이다.
가능한 실시예에서, 코드 블록 스트림은 주기적 코드 블록 스트림이고, 프로세서는 서비스 비트스트림을 획득하기 위한 레이트 및 코드 블록 스트림을 전송하기 위한 레이트에 기초하여 하나의 코드 블록 기간에서 제2 타입 코드 블록에서의 서비스 비트들의 수량을 결정하거나; 또는 서비스 비트스트림을 획득하기 위한 인터페이스 공칭 레이트 및 코드 블록 스트림을 전송하기 위한 인터페이스 공칭 레이트에 기초하여 하나의 코드 블록 기간에서 제2 타입 코드 블록에서의 서비스 비트들의 수량을 결정하거나; 또는 서비스 비트스트림을 획득하기 위한 인터페이스 공칭 마진 레이트 및 코드 블록 스트림을 전송하기 위한 인터페이스 공칭 마진 레이트에 기초하여 하나의 코드 블록 기간에서 제2 타입 코드 블록에서의 서비스 비트들의 수량을 결정하도록 추가로 구성된다. 가능한 실시예에서, 제어 유닛(7022)은 하나의 코드 블록 기간에서 제2 타입 코드 블록에서의 서비스 비트들의 수량의 결정을 완료한다.
가능한 실시예에서, 코드 블록 스트림은 주기적 코드 블록 스트림이고, 상이한 코드 블록 기간들에 포함된 제1 타입 코드 블록들의 수량들은 동일하다.
가능한 실시예에서, M 비트/N 비트 인코딩은 64B/66B 인코딩이고; 제2 코드 블록은 타입 비트를 포함하고, 타입 비트는 0x00, 0x78, 0x4B, 0x87, 0x99, 0xAA, 0xB4, 0xCC, 0xD2, 0xE1, 및 0xFF 중 하나이고; 제2 타입 코드 블록은 표시자 비트를 추가로 포함하고, 표시자 비트는 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용되고; 타입 비트 및 표시자 비트는 상이한 비트들이다.
가능한 실시예에서, 서비스 비트스트림은 고정 비트레이트 서비스 비트스트림이고, M 비트/N 비트 인코딩은 64B/66B 인코딩이고, 제1 타입 코드 블록은 데이터 D 코드 블록이고, 제2 타입 코드 블록은 O 코드 블록, S 코드 블록, T 코드 블록, 및 IDLE 코드 블록 중 하나이다.
가능한 실시예에서, 코드 블록 스트림은 주기적 코드 블록 스트림이고, 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록 및 하나의 S 코드 블록을 포함하거나; 또는 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록, 수량이 양의 정수인 IDLE 코드 블록, 및 하나의 S 코드 블록을 포함한다.
도 8은 본 출원의 실시예에 따른 출구 PE 디바이스의 구조의 블록도이다. 도 8의 출구 PE 디바이스(800)는 수신기(801), 프로세서(802) 및 송신기(803)를 포함한다.
수신기(801)는 코드 블록 스트림을 수신하도록 구성되고, 코드 블록 스트림의 인코딩 타입은 M 비트/N 비트 인코딩이고, M은 양의 정수이고, N은 M보다 작지 않은 정수이고, 코드 블록 스트림은 제1 타입 코드 블록 및 제2 타입 코드 블록을 포함하고, 제1 타입 코드 블록은 M개의 서비스 비트를 포함하고, 제2 타입 코드 블록은 L개의 서비스 비트를 포함하고, L은 M보다 작고 0보다 작지 않은 정수이다.
프로세서(802)는 코드 블록 스트림에 기초하여 CBR 서비스 비트스트림을 획득하도록 구성된다.
송신기(803)는 CBR 서비스 비트스트림을 전송하도록 구성된다.
가능한 실시예에서, 제2 타입 코드 블록은 표시자 비트를 포함하고, 표시자 비트는 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용된다.
가능한 실시예에서, L개의 서비스 비트는 제2 타입 코드 블록에 연속적으로 분포되고, L개의 서비스 비트는 제2 타입 코드 블록에서의 제I 비트 위치 내지 제(I+L-1) 비트 위치에 위치되고, 제I 비트 위치는 미리 설정된 비트 위치이거나 또는 제(I+L-1) 비트 위치는 미리 설정된 비트 위치이다.
가능한 실시예에서, 코드 블록 스트림은 주기적 코드 블록 스트림이고, 상이한 코드 블록 기간들에 포함된 제1 타입 코드 블록들의 수량들은 동일하다.
가능한 실시예에서, M 비트/N 비트 인코딩은 64B/66B 인코딩이고; 제2 코드 블록은 타입 비트를 포함하고, 타입 비트는 0x00, 0x78, 0x4B, 0x87, 0x99, 0xAA, 0xB4, 0xCC, 0xD2, 0xE1, 및 0xFF 중 하나이고; 제2 타입 코드 블록은 표시자 비트를 추가로 포함하고, 표시자 비트는 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용되고; 타입 비트 및 표시자 비트는 상이한 비트들이다.
가능한 실시예에서, M 비트/N 비트 인코딩은 64B/66B 인코딩이고, 제1 타입 코드 블록은 데이터 D 코드 블록이고, 제2 타입 코드 블록은 O 코드 블록, S 코드 블록, T 코드 블록, 및 IDLE 코드 블록 중 하나이다.
가능한 실시예에서, 코드 블록 스트림은 주기적 코드 블록 스트림이고, 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록 및 하나의 S 코드 블록을 포함하거나; 또는 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록, 수량이 양의 정수인 IDLE 코드 블록, 및 하나의 S 코드 블록을 포함한다.
가능한 실시예에서, 프로세서는, 서비스 비트스트림을 버퍼에 저장하고, 버퍼의 임계값에 기초하여 서비스 비트스트림의 전송 레이트를 결정하도록 추가로 구성된다.
도 9는 본 출원의 실시예에 따른 서비스 비트스트림 처리 디바이스의 구조의 블록도이다. 서비스 비트스트림 처리 디바이스는 입구 PE 디바이스일 수 있거나, 출구 PE 디바이스일 수 있거나, 다른 디바이스일 수 있다. 도 9에 도시된 바와 같이, 서비스 비트스트림 처리 디바이스(900)는 프로세서(902), 통신 인터페이스(903) 및 메모리(901)를 포함한다. 선택적으로, 입구 PE 디바이스(900)는 버스(904)를 추가로 포함할 수 있다. 통신 인터페이스(903), 프로세서(902), 및 메모리(901)는 통신 라인(904)을 통해 서로 접속될 수 있다. 통신 라인(904)은 주변 컴포넌트 인터커넥트(peripheral component interconnect, 줄여서 PCI) 버스, 확장된 산업 표준 아키텍처(extended industry standard architecture, 줄여서 EISA) 버스 등일 수 있다. 통신 라인(904)은 어드레스 버스, 데이터 버스, 제어 버스 등으로 분류될 수 있다. 표현의 용이함을 위해, 단지 하나의 굵은 라인이 도 9에서 버스를 나타내기 위해 사용되지만, 이것은 단지 하나의 버스 또는 단지 하나의 타입의 버스만이 있다는 것을 의미하지는 않는다.
프로세서(902)는 CPU, 마이크로프로세서, ASIC, 또는 본 출원의 실시예들에서의 해결책들에서의 프로그램 실행을 제어하도록 구성된 하나 이상의 집적 회로일 수 있다.
통신 인터페이스(903)는 송수신기 등을 사용하는 장치일 수 있고, 이더넷, 무선 액세스 네트워크(radio access network, RAN), 무선 로컬 영역 네트워크(wireless local area networks, WLAN), 또는 유선 액세스 네트워크와 같은 통신 네트워크 또는 다른 디바이스와 통신하도록 구성된다.
메모리(901)는 판독 전용 메모리(read-only memory, ROM), 정적 정보 및 명령어를 저장할 수 있는 다른 타입의 정적 저장 디바이스, 랜덤 액세스 메모리(random access memory, RAM), 또는 정보 및 명령어를 저장할 수 있는 다른 타입의 동적 저장 디바이스일 수 있거나; 또는, 전기적으로 소거가능한 프로그램가능 판독 전용 메모리(electrically erasable programmable read-only memory, EEPROM), 콤팩트 디스크 판독 전용 메모리(compact disc read-only memory, CD-ROM), 다른 광 디스크 스토리지, 광 디스크 스토리지(콤팩트 디스크, 레이저 디스크, 광 디스크, 디지털 다기능 디스크, 블루레이 디스크 등을 포함함), 자기 디스크 스토리지 매체, 다른 자기 스토리지 디바이스, 또는 명령어 또는 데이터 구조의 형태로 예상되는 프로그램 코드를 반송 또는 저장하기 위해 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체일 수 있다. 그러나, 이것은 이에 제한되지 않는다. 메모리는 독립적으로 존재할 수 있고, 통신 라인(904)을 통해 프로세서에 접속된다. 대안적으로, 메모리는 프로세서와 통합될 수 있다.
메모리(901)는 본 출원에서의 해결책들을 수행하기 위한 컴퓨터 실행가능 명령어를 저장하도록 구성되고, 프로세서(902)는 해결책들의 실행을 제어한다. 프로세서(902)는 메모리(901)에 저장된 컴퓨터 실행가능 명령어를 실행하여, 입구 PE 디바이스의 기능 또는 출구 PE 디바이스의 기능을 구현하도록 구성된다.
선택적으로, 본 출원의 이 실시예에서의 컴퓨터 실행가능 명령어는 애플리케이션 프로그램 코드라고도 지칭될 수 있다. 이것은 본 출원의 이 실시예에서 구체적으로 제한되지 않는다.
전술된 실시예들의 전부 또는 일부는, 소프트웨어, 하드웨어, 펌웨어 또는 이들의 임의의 조합을 사용하는 것에 의해 구현될 수 있다. 소프트웨어가 실시예들을 구현하기 위해 사용될 때, 실시예들은 컴퓨터 프로그램 제품의 형태로 완전히 또는 부분적으로 구현될 수 있다. 컴퓨터 프로그램 제품은 하나 이상의 컴퓨터 명령어를 포함한다. 컴퓨터 프로그램 명령어들이 컴퓨터 상에서 로딩되고 실행될 때, 본 출원의 실시예들에 따른 절차 또는 기능들은 모두 또는 부분적으로 생성된다. 컴퓨터는, 범용 컴퓨터, 전용 컴퓨터, 컴퓨터 네트워크, 또는 다른 프로그램가능 장치들일 수 있다. 컴퓨터 명령어들은 컴퓨터 판독가능 저장 매체에 저장될 수 있거나 또는 컴퓨터 판독가능 저장 매체로부터 다른 컴퓨터 판독가능 저장 매체로 송신될 수 있다. 예를 들어, 컴퓨터 명령어들은 웹사이트, 컴퓨터, 서버, 또는 데이터 센터로부터 유선(예를 들어, 동축 케이블, 광 섬유 또는 DSL(digital subscriber line)) 또는 무선(예를 들어, 적외선, 라디오, 또는 마이크로웨이브) 방식으로, 다른 웹사이트, 컴퓨터, 서버, 또는 데이터 센터로 송신될 수 있다. 컴퓨터 판독가능 저장 매체는 컴퓨터에 의해 액세스가능한 임의의 사용가능 매체, 또는, 하나 이상의 사용가능 매체를 통합하는, 서버 또는 데이터 센터와 같은, 데이터 저장 디바이스일 수 있다. 사용가능한 매체는, 자기 매체(예를 들어, 소프트 디스크, 하드 디스크, 또는 자기 테이프), 광 매체(예를 들어, DVD), 반도체 매체(예를 들어, 솔리드 스테이트 드라이브(Solid State Disk, SSD)) 등일 수 있다.
본 발명의 실시예들에서 설명된 다양한 예시적인 로직 유닛들 및 회로들은 범용 프로세서, 디지털 신호 프로세서, ASIC(application-specific integrated circuit), FPGA(field programmable gate array) 또는 다른 프로그램가능 로직 장치, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트, 또는 이들의 임의의 조합의 설계를 사용하여 설명된 기능들을 구현하거나 동작시킬 수 있다. 범용 프로세서는 마이크로프로세서일 수 있다. 선택적으로, 범용 프로세서는 또한 임의의 종래의 프로세서, 컨트롤러, 마이크로컨트롤러, 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨티 장치들의 조합, 예컨대, 디지털 신호 프로세서와 마이크로프로세서, 다수의 마이크로프로세서, 디지털 신호 프로세서 코어를 갖는 하나 이상의 마이크로프로세서, 또는 임의의 다른 유사한 구성에 의해 구현될 수 있다.
본 출원의 실시예들에 설명된 방법들 또는 알고리즘들의 단계들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어 유닛, 또는 이들의 조합 내로 내장될 수 있다. 소프트웨어 유닛은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 이동식 자기 디스크, CD-ROM 또는 본 기술분야에서의 임의의 다른 형태의 저장 매체에 저장될 수 있다. 예를 들어, 저장 매체는 프로세서에 접속할 수 있어, 프로세서는 저장 매체로부터 정보를 판독하고, 정보를 저장 매체에 기입할 수 있다. 대안적으로, 저장 매체는 프로세서 내에 추가로 통합될 수 있다. 프로세서 및 저장 매체는 ASIC 내에 배열될 수 있고, ASIC는 단말 내에 배열될 수 있다. 대안적으로, 프로세서 및 저장 매체는 또한 단말의 상이한 컴포넌트들에 배열될 수 있다.
이러한 컴퓨터 프로그램 명령어들은 또한 컴퓨터 또는 다른 프로그램가능 데이터 처리 디바이스 상에 로딩될 수 있어, 일련의 동작들 및 단계들이 컴퓨터 또는 다른 프로그램가능 디바이스 상에서 수행됨으로써, 컴퓨터로 구현되는 처리를 생성한다. 따라서, 컴퓨터 또는 다른 프로그램가능 디바이스 상에서 실행되는 명령어들은 흐름도들에서의 하나 이상의 프로세스 및/또는 블록도들에서의 하나 이상의 블록에서 특정 기능을 구현하는 단계들을 제공한다.
본 출원이 특정 특징들 및 그의 실시예들을 참조하여 설명되었지만, 명백하게, 본 출원의 사상 및 범위를 벗어나지 않고 다양한 수정들 및 조합들이 이루어질 수 있다. 이에 대응하여, 명세서 및 첨부 도면들은 단지 첨부 청구항들에 의해 정의되는 본 출원의 예시적인 설명이고, 본 출원의 범위를 포괄하는 수정들, 변형들, 조합들 또는 등가물들 중 임의의 것 또는 전부로서 간주된다. 명백하게, 본 기술분야의 통상의 기술자는 본 출원의 사상 및 범위를 벗어나지 않으면서 본 출원에 다양한 수정들 및 변형들을 행할 수 있다. 본 출원은, 이하의 청구 범위 및 그와 동등한 기술들에 의해 정의된 보호 범위 내에 있는 한, 본 출원의 이러한 수정들 및 변형들을 포괄하도록 의도된다.

Claims (32)

  1. 고정 비트레이트 CBR 서비스 비트스트림을 처리하기 위한 방법으로서,
    상기 CBR 서비스 비트스트림을 수신하는 단계;
    상기 서비스 비트스트림에 기초하여 코드 블록 스트림을 획득하는 단계- 상기 코드 블록 스트림의 인코딩 타입은 M 비트/N 비트 인코딩이고, M은 양의 정수이고, N은 M보다 작지 않은 정수이고, 상기 코드 블록 스트림은 제1 타입 코드 블록 및 제2 타입 코드 블록을 포함하고, 상기 제1 타입 코드 블록은 M개의 서비스 비트를 포함하고, 상기 제2 타입 코드 블록은 L개의 서비스 비트를 포함하고, L은 M보다 작고 0보다 작지 않은 정수임 -; 및
    상기 코드 블록 스트림을 전송하는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제2 타입 코드 블록은 표시자 비트를 포함하고, 상기 표시자 비트는 상기 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용되는 방법.
  3. 제1항에 있어서,
    상기 L개의 서비스 비트는 상기 제2 타입 코드 블록에 연속적으로 분포되고, 상기 L개의 서비스 비트는 상기 제2 타입 코드 블록에서의 제I 비트 위치 내지 제(I+L-1) 비트 위치에 위치되고, 상기 제I 비트 위치는 미리 설정된 비트 위치이거나 또는 상기 제(I+L-1) 비트 위치는 미리 설정된 비트 위치인 방법.
  4. 제1항에 있어서,
    상기 코드 블록 스트림은 주기적 코드 블록 스트림이고, 상기 서비스 비트스트림에 기초하여 코드 블록 스트림을 획득하기 전에, 상기 방법은:
    상기 서비스 비트스트림을 획득하기 위한 레이트 및 상기 코드 블록 스트림을 전송하기 위한 레이트에 기초하여 하나의 코드 블록 기간에서 제2 타입 코드 블록에서의 서비스 비트들의 수량을 결정하는 단계; 또는
    상기 서비스 비트스트림을 획득하기 위한 인터페이스 공칭 레이트 및 상기 코드 블록 스트림을 전송하기 위한 인터페이스 공칭 레이트에 기초하여 하나의 코드 블록 기간에서 제2 타입 코드 블록에서의 서비스 비트들의 수량을 결정하는 단계; 또는
    상기 서비스 비트스트림을 획득하기 위한 인터페이스 공칭 마진 레이트 및 상기 코드 블록 스트림을 전송하기 위한 인터페이스 공칭 마진 레이트에 기초하여 하나의 코드 블록 기간에서 제2 타입 코드 블록에서의 서비스 비트들의 수량을 결정하는 단계를 추가로 포함하는 방법.
  5. 제1항에 있어서,
    상기 코드 블록 스트림은 주기적 코드 블록 스트림이고, 상이한 코드 블록 기간들에 포함된 제1 타입 코드 블록들의 수량들은 동일한 방법.
  6. 제1항에 있어서,
    상기 M 비트/N 비트 인코딩은 64B/66B 인코딩이고; 상기 제2 코드 블록은 타입 비트를 포함하고, 상기 타입 비트는 0x00, 0x78, 0x4B, 0x87, 0x99, 0xAA, 0xB4, 0xCC, 0xD2, 0xE1, 및 0xFF 중 하나이고; 상기 제2 타입 코드 블록은 표시자 비트를 추가로 포함하고, 상기 표시자 비트는 상기 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용되고; 상기 타입 비트 및 상기 표시자 비트는 상이한 비트들인 방법.
  7. 제1항에 있어서,
    상기 서비스 비트스트림은 고정 비트레이트 서비스 비트스트림이고, 상기 M 비트/N 비트 인코딩은 64B/66B 인코딩이고, 상기 제1 타입 코드 블록은 데이터 D 코드 블록이고, 상기 제2 타입 코드 블록은 O 코드 블록, S 코드 블록, T 코드 블록, 및 IDLE 코드 블록 중 하나인 방법.
  8. 제7항에 있어서,
    상기 코드 블록 스트림은 주기적 코드 블록 스트림이고, 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록 및 하나의 S 코드 블록을 포함하거나; 또는 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록, 수량이 양의 정수인 IDLE 코드 블록, 및 하나의 S 코드 블록을 포함하는 방법.
  9. 고정 비트레이트 CBR 서비스 비트스트림을 처리하기 위한 방법으로서,
    코드 블록 스트림을 수신하는 단계- 상기 코드 블록 스트림의 인코딩 타입은 M 비트/N 비트 인코딩이고, M은 양의 정수이고, N은 M보다 작지 않은 정수이고, 상기 코드 블록 스트림은 제1 타입 코드 블록 및 제2 타입 코드 블록을 포함하고, 상기 제1 타입 코드 블록은 M개의 서비스 비트를 포함하고, 상기 제2 타입 코드 블록은 L개의 서비스 비트를 포함하고, L은 M보다 작고 0보다 작지 않은 정수임 -; 및
    상기 코드 블록 스트림에 기초하여 상기 CBR 서비스 비트스트림을 획득하는 단계; 및
    상기 CBR 서비스 비트스트림을 전송하는 단계를 포함하는 방법.
  10. 제9항에 있어서,
    상기 제2 타입 코드 블록은 표시자 비트를 포함하고, 상기 표시자 비트는 상기 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용되는 방법.
  11. 제9항에 있어서,
    상기 L개의 서비스 비트는 상기 제2 타입 코드 블록에 연속적으로 분포되고, 상기 L개의 서비스 비트는 상기 제2 타입 코드 블록에서의 제I 비트 위치 내지 제(I+L-1) 비트 위치에 위치되고, 상기 제I 비트 위치는 미리 설정된 비트 위치이거나 또는 상기 제(I+L-1) 비트 위치는 미리 설정된 비트 위치인 방법.
  12. 제9항에 있어서,
    상기 코드 블록 스트림은 주기적 코드 블록 스트림이고, 상이한 코드 블록 기간들에 포함된 제1 타입 코드 블록들의 수량들은 동일한 방법.
  13. 제9항에 있어서,
    상기 M 비트/N 비트 인코딩은 64B/66B 인코딩이고; 상기 제2 코드 블록은 타입 비트를 포함하고, 상기 타입 비트는 0x00, 0x78, 0x4B, 0x87, 0x99, 0xAA, 0xB4, 0xCC, 0xD2, 0xE1, 및 0xFF 중 하나이고; 상기 제2 타입 코드 블록은 표시자 비트를 추가로 포함하고, 상기 표시자 비트는 상기 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용되고; 상기 타입 비트 및 상기 표시자 비트는 상이한 비트들인 방법.
  14. 제9항에 있어서,
    상기 M 비트/N 비트 인코딩은 64B/66B 인코딩이고, 상기 제1 타입 코드 블록은 데이터 D 코드 블록이고, 상기 제2 타입 코드 블록은 O 코드 블록, S 코드 블록, T 코드 블록, 및 IDLE 코드 블록 중 하나인 방법.
  15. 제14항에 있어서,
    상기 코드 블록 스트림은 주기적 코드 블록 스트림이고, 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록 및 하나의 S 코드 블록을 포함하거나; 또는 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록, 수량이 양의 정수인 IDLE 코드 블록, 및 하나의 S 코드 블록을 포함하는 방법.
  16. 제9항에 있어서,
    상기 서비스 비트스트림을 전송하기 전에, 상기 방법은:
    상기 서비스 비트스트림을 버퍼에 저장하고, 상기 버퍼의 임계값에 기초하여 상기 서비스 비트스트림의 전송 레이트를 결정하는 단계를 추가로 포함하는 방법.
  17. 고정 비트레이트 CBR 서비스 비트스트림을 처리하기 위한 장치로서,
    상기 CBR 서비스 비트스트림을 수신하도록 구성된 수신기;
    상기 서비스 비트스트림에 기초하여 코드 블록 스트림을 획득하도록 구성된 프로세서- 상기 코드 블록 스트림의 인코딩 타입은 M 비트/N 비트 인코딩이고, M은 양의 정수이고, N은 M보다 작지 않은 정수이고, 상기 코드 블록 스트림은 제1 타입 코드 블록 및 제2 타입 코드 블록을 포함하고, 상기 제1 타입 코드 블록은 M개의 서비스 비트를 포함하고, 상기 제2 타입 코드 블록은 L개의 서비스 비트를 포함하고, L은 M보다 작고 0보다 작지 않은 정수임 -; 및
    상기 코드 블록 스트림을 전송하도록 구성된 송신기를 포함하는 장치.
  18. 제17항에 있어서,
    상기 제2 타입 코드 블록은 표시자 비트를 포함하고, 상기 표시자 비트는 상기 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용되는 장치.
  19. 제17항에 있어서,
    상기 L개의 서비스 비트는 상기 제2 타입 코드 블록에 연속적으로 분포되고, 상기 L개의 서비스 비트는 상기 제2 타입 코드 블록에서의 제I 비트 위치 내지 제(I+L-1) 비트 위치에 위치되고, 상기 제I 비트 위치는 미리 설정된 비트 위치이거나 또는 상기 제(I+L-1) 비트 위치는 미리 설정된 비트 위치인 장치.
  20. 제17항에 있어서,
    상기 코드 블록 스트림은 주기적 코드 블록 스트림이고, 상기 프로세서는:
    상기 서비스 비트스트림을 획득하기 위한 레이트 및 상기 코드 블록 스트림을 전송하기 위한 레이트에 기초하여 하나의 코드 블록 기간에서 제2 타입 코드 블록에서의 서비스 비트들의 수량을 결정하거나; 또는
    상기 서비스 비트스트림을 획득하기 위한 인터페이스 공칭 레이트 및 상기 코드 블록 스트림을 전송하기 위한 인터페이스 공칭 레이트에 기초하여 하나의 코드 블록 기간에서 제2 타입 코드 블록에서의 서비스 비트들의 수량을 결정하거나; 또는
    상기 서비스 비트스트림을 획득하기 위한 인터페이스 공칭 마진 레이트 및 상기 코드 블록 스트림을 전송하기 위한 인터페이스 공칭 마진 레이트에 기초하여 하나의 코드 블록 기간에서 제2 타입 코드 블록에서의 서비스 비트들의 수량을 결정하도록 추가로 구성되는 장치.
  21. 제17항에 있어서,
    상기 코드 블록 스트림은 주기적 코드 블록 스트림이고, 상이한 코드 블록 기간들에 포함된 제1 타입 코드 블록들의 수량들은 동일한 장치.
  22. 제17항에 있어서,
    상기 M 비트/N 비트 인코딩은 64B/66B 인코딩이고; 상기 제2 코드 블록은 타입 비트를 포함하고, 상기 타입 비트는 0x00, 0x78, 0x4B, 0x87, 0x99, 0xAA, 0xB4, 0xCC, 0xD2, 0xE1, 및 0xFF 중 하나이고; 상기 제2 타입 코드 블록은 표시자 비트를 추가로 포함하고, 상기 표시자 비트는 상기 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용되고; 상기 타입 비트 및 상기 표시자 비트는 상이한 비트들인 장치.
  23. 제17항에 있어서,
    상기 서비스 비트스트림은 고정 비트레이트 서비스 비트스트림이고, 상기 M 비트/N 비트 인코딩은 64B/66B 인코딩이고, 상기 제1 타입 코드 블록은 데이터 D 코드 블록이고, 상기 제2 타입 코드 블록은 O 코드 블록, S 코드 블록, T 코드 블록, 및 IDLE 코드 블록 중 하나인 장치.
  24. 제23항에 있어서,
    상기 코드 블록 스트림은 주기적 코드 블록 스트림이고, 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록 및 하나의 S 코드 블록을 포함하거나; 또는 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록, 수량이 양의 정수인 IDLE 코드 블록, 및 하나의 S 코드 블록을 포함하는 장치.
  25. 고정 비트레이트 CBR 서비스 비트스트림을 처리하기 위한 장치로서,
    코드 블록 스트림을 수신하도록 구성된 수신기- 상기 코드 블록 스트림의 인코딩 타입은 M 비트/N 비트 인코딩이고, M은 양의 정수이고, N은 M보다 작지 않은 정수이고, 상기 코드 블록 스트림은 제1 타입 코드 블록 및 제2 타입 코드 블록을 포함하고, 상기 제1 타입 코드 블록은 M개의 서비스 비트를 포함하고, 상기 제2 타입 코드 블록은 L개의 서비스 비트를 포함하고, L은 M보다 작고 0보다 작지 않은 정수임 -; 및
    상기 코드 블록 스트림에 기초하여 상기 CBR 서비스 비트스트림을 획득하도록 구성된 프로세서; 및
    상기 CBR 서비스 비트스트림을 전송하도록 구성된 송신기를 포함하는 장치.
  26. 제25항에 있어서,
    상기 제2 타입 코드 블록은 표시자 비트를 포함하고, 상기 표시자 비트는 상기 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용되는 장치.
  27. 제25항에 있어서,
    상기 L개의 서비스 비트는 상기 제2 타입 코드 블록에 연속적으로 분포되고, 상기 L개의 서비스 비트는 상기 제2 타입 코드 블록에서의 제I 비트 위치 내지 제(I+L-1) 비트 위치에 위치되고, 상기 제I 비트 위치는 미리 설정된 비트 위치이거나 또는 상기 제(I+L-1) 비트 위치는 미리 설정된 비트 위치인 장치.
  28. 제25항에 있어서,
    상기 코드 블록 스트림은 주기적 코드 블록 스트림이고, 상이한 코드 블록 기간들에 포함된 제1 타입 코드 블록들의 수량들은 동일한 장치.
  29. 제25항에 있어서,
    상기 M 비트/N 비트 인코딩은 64B/66B 인코딩이고; 상기 제2 코드 블록은 타입 비트를 포함하고, 상기 타입 비트는 0x00, 0x78, 0x4B, 0x87, 0x99, 0xAA, 0xB4, 0xCC, 0xD2, 0xE1, 및 0xFF 중 하나이고; 상기 제2 타입 코드 블록은 표시자 비트를 추가로 포함하고, 상기 표시자 비트는 상기 제2 타입 코드 블록에서의 서비스 비트들의 수량을 표시하기 위해 사용되고; 상기 타입 비트 및 상기 표시자 비트는 상이한 비트들인 장치.
  30. 제25항에 있어서,
    상기 M 비트/N 비트 인코딩은 64B/66B 인코딩이고, 상기 제1 타입 코드 블록은 데이터 D 코드 블록이고, 상기 제2 타입 코드 블록은 O 코드 블록, S 코드 블록, T 코드 블록, 및 IDLE 코드 블록 중 하나인 장치.
  31. 제30항에 있어서,
    상기 코드 블록 스트림은 주기적 코드 블록 스트림이고, 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록 및 하나의 S 코드 블록을 포함하거나; 또는 하나의 코드 블록 기간에서의 제2 타입 코드 블록은 연속적인 하나의 T 코드 블록, 수량이 양의 정수인 IDLE 코드 블록, 및 하나의 S 코드 블록을 포함하는 장치.
  32. 제25항에 있어서,
    상기 프로세서는, 상기 서비스 비트스트림을 버퍼에 저장하고, 상기 버퍼의 임계값에 기초하여 상기 서비스 비트스트림의 전송 레이트를 결정하도록 추가로 구성되는 장치.
KR1020217003727A 2018-11-26 2019-11-22 서비스 비트스트림 처리 방법 및 장치 KR20210024177A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201811419063.5A CN111224746B (zh) 2018-11-26 2018-11-26 一种业务比特流处理方法及装置
CN201811419063.5 2018-11-26
PCT/CN2019/120141 WO2020108392A1 (zh) 2018-11-26 2019-11-22 一种业务比特流处理方法及装置

Publications (1)

Publication Number Publication Date
KR20210024177A true KR20210024177A (ko) 2021-03-04

Family

ID=70830797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217003727A KR20210024177A (ko) 2018-11-26 2019-11-22 서비스 비트스트림 처리 방법 및 장치

Country Status (6)

Country Link
US (1) US20210159999A1 (ko)
EP (1) EP3813282A4 (ko)
JP (1) JP2021533691A (ko)
KR (1) KR20210024177A (ko)
CN (1) CN111224746B (ko)
WO (1) WO2020108392A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117692096A (zh) * 2022-09-02 2024-03-12 华为技术有限公司 一种通信方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650638B1 (en) * 2000-03-06 2003-11-18 Agilent Technologies, Inc. Decoding method and decoder for 64b/66b coded packetized serial data
US20060209684A1 (en) * 2005-03-18 2006-09-21 Via Technologies, Inc. Data rate controller, and method of control thereof
US8171370B2 (en) * 2006-11-14 2012-05-01 Futurewei Technologies, Inc. Method and apparatus for applying forward error correction in 66b systems
CN101330350B (zh) * 2007-06-21 2011-09-14 华为技术有限公司 适配载荷带宽传输数据的发送方法、接收处理方法及装置
CN106301678B (zh) * 2015-06-08 2020-02-14 华为技术有限公司 一种数据处理的方法、通信设备及通信系统
CN106411454B (zh) * 2015-07-30 2019-10-25 华为技术有限公司 用于数据传输的方法、发送机和接收机
CN107438029B (zh) * 2016-05-27 2021-02-09 华为技术有限公司 转发数据的方法和设备
US20190181983A1 (en) * 2016-08-10 2019-06-13 Idac Holdings, Inc. Advanced polar codes for next generation wireless communication systems
CN108092739B (zh) * 2016-11-23 2020-10-16 华为技术有限公司 业务的传输方法和装置
US10382167B2 (en) * 2016-12-13 2019-08-13 Ciena Corporation Flexible ethernet enhanced forward error correction
CN112134655B (zh) * 2017-09-21 2023-05-09 中国移动通信有限公司研究院 Oam消息传输方法、传输设备及存储介质

Also Published As

Publication number Publication date
CN111224746B (zh) 2022-06-24
EP3813282A4 (en) 2021-10-20
WO2020108392A9 (zh) 2020-07-16
WO2020108392A1 (zh) 2020-06-04
EP3813282A1 (en) 2021-04-28
CN111224746A (zh) 2020-06-02
US20210159999A1 (en) 2021-05-27
JP2021533691A (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
US10903929B2 (en) Flexible ethernet group establishment method and device
AU2017435222B2 (en) Method and apparatus for sending and receiving clock synchronization packet
US11843452B2 (en) Clock synchronization method and apparatus
US8416770B2 (en) Universal service transport transitional encoding
US20060083185A1 (en) Method and apparatus for generic interface, packet cut-through, overbooking, queue concatenation, and logical identification priority for a system packet interface device
EP3664390A1 (en) Method and device for pass-through of service frequency
KR20210024177A (ko) 서비스 비트스트림 처리 방법 및 장치
CN110830152B (zh) 接收码块流的方法、发送码块流的方法和通信装置
CN111865498A (zh) 一种100g otn净荷流量速率产生方法和装置
EP2443777B1 (en) Maintaining time-division multiplexing over pseudowire connections during network outages
CN110830153B (zh) 接收码块流的方法、发送码块流的方法和通信装置
EP2048828B1 (en) Method and systems for data transmission over packet networks, corresponding computer program product

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application