CN111224746B - 一种业务比特流处理方法及装置 - Google Patents

一种业务比特流处理方法及装置 Download PDF

Info

Publication number
CN111224746B
CN111224746B CN201811419063.5A CN201811419063A CN111224746B CN 111224746 B CN111224746 B CN 111224746B CN 201811419063 A CN201811419063 A CN 201811419063A CN 111224746 B CN111224746 B CN 111224746B
Authority
CN
China
Prior art keywords
bit
block
type
stream
service
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811419063.5A
Other languages
English (en)
Other versions
CN111224746A (zh
Inventor
孙德胜
钟其文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201811419063.5A priority Critical patent/CN111224746B/zh
Priority to PCT/CN2019/120141 priority patent/WO2020108392A1/zh
Priority to JP2021507018A priority patent/JP2021533691A/ja
Priority to EP19890197.7A priority patent/EP3813282A4/en
Priority to KR1020217003727A priority patent/KR20210024177A/ko
Publication of CN111224746A publication Critical patent/CN111224746A/zh
Priority to US17/165,835 priority patent/US20210159999A1/en
Application granted granted Critical
Publication of CN111224746B publication Critical patent/CN111224746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0011—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding applied to payload information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请实施例提供一种恒定比特率CBR业务比特流处理方法，包括：接收所述CBR业务比特流；根据所述业务比特流得到编码块流，所述编码块流的编码类型为M比特/N比特编码，M为正整数，N为不小于M的整数，所述编码块流包括第一类编码块和第二类编码块，所述第一类编码块包括M个业务比特，所述第二类编码块包括L个业务比特，L为小于M且不小于0的整数；发送所述编码块流。第二类编码携带的业务比特的数量可以灵活调整。

Description

一种业务比特流处理方法及装置
技术领域
本申请实施例涉及通信领域，尤其涉及一种业务比特流处理方法及装置。
背景技术
以太网以其简洁、尽力而为的传输方式和标准化的互通机制受到网络厂商的极大欢迎，目前基于以太网的传输技术已经在电信网络得到广泛应用。
因为政企客户、金融客户等对网络的特殊需求，CBR业务将长期存在，电信网络以太化以后，如何承载CBR业务成为急需解决的问题。
发明内容
本申请实施例提供一种业务比特流处理方法及装置，用于解决CBR业务的承载问题。
第一方面，一种恒定比特率CBR业务比特流处理方法，包括：接收所述CBR业务比特流；根据所述业务比特流得到编码块流，所述编码块流的编码类型为M比特/N比特编码，M为正整数，N为不小于M的整数，所述编码块流包括第一类编码块和第二类编码块，所述第一类编码块包括M个业务比特，所述第二类编码块包括L个业务比特，L为小于M且不小于 0的整数；发送所述编码块流。通过第二类编码块，可以灵活的承载CBR业务，可以按照比特粒度确定编码块流的编码块结构，可以很好的适配用户业务速率和服务层管道速率之间的速率偏差。其中接收所述CBR业务比特流的速率为用户业务速率，发送所述编码块流的速率为服务层管道速率。
在一种可能的实现方法中，二类编码块包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量。通过指示比特，接收端可以方便的确定第二类编码块中业务比特的数量。
在一种可能的实现方法中所述L个业务比特在所述第二类编码块中连续分布，所述L 个业务比特位于所述第二类编码块的第I比特位置至第I+L-1比特位置，所述第I比特位置为预设比特位置，或者所述第I+L-1比特位置为预设比特位置。通过业务比特位置的约定，接收端可以方便的从第二类编码块中恢复出业务比特。
在一种可能的实现方法中所述编码块流为周期性编码块流，所述根据所述业务比特流得到编码块流之前还包括：根据获取所述业务比特流的速率和发送所述编码块流的速率确定一个编码块周期中的第二类编码块中的业务比特的数量；或者根据获取所述业务比特流的接口的标称速率和发送所述编码块流的接口的标称速率确定一个编码块周期中的第二类编码块中的业务比特的数量；或者根据获取所述业务比特流的接口的标称容限速率和发送所述编码块流的接口的标称容限速率确定一个编码块周期中的第二类编码块中的业务比特的数量。通过用户业务速率和服务层管道速率之确定第二类编码块中的业务比特的数量，可以准确的适配用户业务速率和服务层管道速率之间的速率偏差。根据需求的不同或者对业务的容忍度的不同，可以采用标称速率确定速率偏差，还可以考虑上下容限速率确定速率偏差，也可以监测实际速率确定速率偏差。
在一种可能的实现方法中，所述编码块流为周期性编码块流，不同编码块周期中包括相同数量的第一类编码块。
在一种可能的实现方法中，所述M比特/N比特编码为64B/66B编码，所述第二编码块包括类型比特，所述类型比特为0x00、0x78、0x4B、0x87、0x99、0xAA、0xB4、0xCC、0xD2、0xE1、0xFF中的一个，所述第二类编码块还包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量，所述类型比特和所述指示比特为不同的比特。类型比特和指示比特为不同的比特，可以很好的对现有控制码块进行扩展，以得到所需的第二类编码块。
在一种可能的实现方法中，所述业务比特流为恒定比特率业务比特流，所述M比特/N 比特编码为64B/66B编码，所述第一类编码块为数据D码块，所述第二类编码块为O码块、 S码块、T码块和IDLE码块中的一种。
在一种可能的实现方法中，所述编码块流为周期性编码块流，一个编码块周期中的第二类编码块中包括连续的一个T码块和一个S码块；或者一个编码块周期中的第二类编码块中包括连续的一个T码块、正整数个IDLE码块和一个S码块。通过连续的一个T码块和一个S码块或者连续的一个T码块、正整数个IDLE码块和一个S码块，可以很好的满足标准的要求，与IEEE802.3规定的以太网包的格式完全兼容。
第二方面，一种恒定比特率CBR业务比特流处理方法，包括：接收编码块流，所述编码块流的编码类型为M比特/N比特编码，M为正整数，N为不小于M的整数，所述编码块流包括第一类编码块和第二类编码块，所述第一类编码块包括M个业务比特，所述第二类编码块包括L个业务比特，L为小于M且不小于0的整数；根据所述编码块流获取所述CBR业务比特流；发送所述CBR业务比特流。从服务层管道的编码块流中恢复出用户比特，服务层管道的编码块流中包括第二类编码块，通过第二类编码块，可以灵活的承载CBR业务，可以按照比特粒度恢复出CBR业务比特流，可以很好的适配用户业务速率和服务层管道速率之间的速率偏差。其中接收所述编码块流的速率为服务层管道速率，发送所述CBR业务比特流的速率为用户业务速率。
在一种可能的实现方法中，所述第二类编码块包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量。通过指示比特，可以方便的确定第二类编码块中业务比特的数量
在一种可能的实现方法中，所述L个业务比特在所述第二类编码块中连续分布，所述L 个业务比特位于所述第二类编码块的第I比特位置至第I+L-1比特位置，所述第I比特位置为预设比特位置，或者所述第I+L-1比特位置为预设比特位置。通过业务比特位置的约定，可以方便的从第二类编码块中恢复出业务比特
在一种可能的实现方法中，所述编码块流为周期性编码块流，不同编码块周期中包括相同数量的第一类编码块。
在一种可能的实现方法中，所述M比特/N比特编码为64B/66B编码，所述第二编码块包括类型比特，所述类型比特为0x00、0x78、0x4B、0x87、0x99、0xAA、0xB4、0xCC、0xD2、0xE1、0xFF中的一个，所述第二类编码块还包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量，所述类型比特和所述指示比特为不同的比特。类型比特和指示比特为不同的比特，可以很好的对现有控制码块进行扩展，以得到所需的第二类编码块
在一种可能的实现方法中，所述M比特/N比特编码为64B/66B编码，所述第一类编码块为数据D码块，所述第二类编码块为O码块、S码块、T码块和IDLE码块中的一种。
在一种可能的实现方法中，所述编码块流为周期性编码块流，一个编码块周期中的第二类编码块中包括连续的一个T码块和一个S码块；或者一个编码块周期中的第二类编码块中包括连续的一个T码块、正整数个IDLE码块和一个S码块。通过连续的一个T码块和一个S码块或者连续的一个T码块、正整数个IDLE码块和一个S码块，可以很好的满足标准的要求，与IEEE802.3规定的以太网包的格式完全兼容。
在一种可能的实现方法中，所述发送所述业务比特流之前还包括：
将所述业务比特流放入缓存，根据所述缓存的水线确定业务比特流的发送速率。通过缓存，可以准确的恢复出CBR业务比特流的发送速率，不需要编码块流的发送端显式告知 CBR业务比特流的发送速率。
第三方面，一种恒定比特率CBR业务比特流处理装置，该通信装置具有实现上述第一方面的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的单元或者模块。
在一种可能的设计中，该通信装置包括：处理器、存储器、总线和通信接口；该存储器存储有计算机执行指令，该处理器与该存储器通过该总线连接，当该通信装置运行时，该处理器执行该存储器存储的该计算机执行指令，以使该通信装置执行如上述第一方面、或执行上述第一方面的任一实现方式中的CBR业务比特流处理方法。
在另一种可能的设计中，该通信装置还可以是芯片，该芯片包括处理单元，可选地，还包括存储单元，该芯片可用于执行如上述第一方面、或执行上述第一方面的任一实现方式中的CBR业务比特流处理方法。
第四方面，一种恒定比特率CBR业务比特流处理装置，该通信装置具有实现上述第二方面的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的单元或者模块。
在一种可能的设计中，该通信装置包括：处理器、存储器、总线和通信接口；该存储器存储有计算机执行指令，该处理器与该存储器通过该总线连接，当该通信装置运行时，该处理器执行该存储器存储的该计算机执行指令，以使该通信装置执行如上述第二方面、或执行上述第二方面的任一实现方式中的CBR业务比特流处理方法。
在另一种可能的设计中，该通信装置还可以是芯片，该芯片包括处理单元，可选地，还包括存储单元，该芯片可用于执行如上述第二方面、或执行上述第二方面的任一实现方式中的CBR业务比特流处理方法。
第五方面，本申请实施例提供了一种计算机存储介质，储存有为上述终端所用的计算机软件指令，其包含用于为执行上述第一方面、或第一方面的任一实现方式所设计的程序。
第六方面，本申请实施例提供了一种计算机存储介质，储存有为上述终端所用的计算机软件指令，其包含用于为执行上述第二方面、或第二方面的任一实现方式所设计的程序。
第七方面，本申请实施例提供了一种计算机程序产品。该计算机程序产品包括计算机软件指令，该计算机软件指令可通过处理器进行加载来实现上述第一方面或第一方面中任意一项的方法中的流程。
第八方面，本申请实施例提供了一种计算机程序产品。该计算机程序产品包括计算机软件指令，该计算机软件指令可通过处理器进行加载来实现上述第二方面或第二方面中任意一项的方法中的流程。
附图说明
图1为本申请实施例提供的一种64B/66B编码的码型示意图；
图2为本申请实施例提供的一种基于灵活以太网协议的通信系统示意图；
图3为本申请实施例提供的一种X-E通信系统架构示意图；
图4为本申请实施例提供的一种控制块的扩展示意图；
图5为本申请实施例提供的一种业务比特流处理方法的流程示意图；
图6为本申请实施例提供的另一种业务比特流处理方法的流程示意图；
图7为本申请实施例提供的一种入口PE设备的结构框图；
图8为本申请实施例提供的一种出口PE设备的结构框图；
图9为本申请实施例提供的一种业务比特流处理设备的结构框图。
具体实施方式
应理解，本申请实施例的技术方案可以应用于各种通信系统，例如：移动承载前传或回传领域、城域多业务承载、数据中心互联、工业通讯等基于以太网技术的通讯系统，以及工业或通讯设备内不同元器件或模块之间的通讯系统。
为了方便理解本申请实施例的方案，首先对本申请实施例涉及到的概念及相关技术进行描述。
尽力而为(best effort)的传输服务：一种提供最小性能保证的服务模型，该服务模型是一个单一的服务模型，也是最简单的服务模型。应用程序可以在任何时候，发出任意数量的报文，而且不需要事先获得批准，也不需要通知网络。对尽力服务，网络尽最大的可能性来发送报文，但对时延、可靠性等性能不提供任何保证。
恒定比特率CBR业务：标准规范了多种CBR业务，CBR业务和尽力而为业务存在很大的不同，CBR业务的速率恒定，可以存在一定的上下容限。例如同步数字体系(SynchronousDigital Hierarchy，SDH)(同步传输模块(Synchronous Transport Module，STM)-1/4/16/64)、通用公共无线电接口(Common Public Radio Interface，CPRI)选项(Option)1～10等都是典型的CBR业务。
M比特/N比特编码块：也可以称为M/N比特块(Bit Block)，包括N个比特，其中M 个比特为净荷比特。在以太网物理层传递的是M/N Bit Block，例如1G以太网采用8B/10B 编码，物理层传输的是8B/10B Bit Block，10G/40G/100G以太网采用64B/66B编码，物理层传输的是64B/66B Bit Block，未来随着以太网技术的发展，可能会出现其他编码技术，例如可能出现128B/130B编码、256B/257B编码等可能的编码技术，为了方便描述，统称为 M比特/N比特编码块。
64比特/66比特编码块：也可以称为64B/66B Bit Block，包括64个净荷比特和2个同步头比特，一共66个比特，是10G/40G/100G以太网的物理层中传输的Bit Block。图1示例性示出了一种64B/66B编码的码型示意图，其中首部的2个比特“10”或“01”是64B/66B 比特块同步头比特，后64比特用于承载净荷数据或协议。每一行代表一种比特块的码型定义，其中，D0～D7代表数据字节，C0～C7代表控制字节，S0代表开始字节，T0～T7代表结束字节。第1行为数据块，是一种数据码型，同步头比特为“01”，后面的字节均为数据字节；第2行至第12行为控制块，同步头比特为“10”，第02比特至第09比特为类型比特，其中第2行为IDLE码块，类型比特为“0x1E”，第3行为S码块，类型比特为“0x78”，第4行为O码块，类型比特为“0x4B”，第5行至第12行为T码块，类型比特如图1所示，不再赘述。
FlexE：光互联网论坛(Optical Internet Forum,OIF)发布了灵活以太网(Flexible Ethernet,FlexE)标准，FlexE是一种支持多种以太网MAC层速率的通用技术。通过将多个100GE(Physical，PHYs)端口绑定，并将每个100GE端口在时域上以5G为颗粒划分为 20个时隙，FlexE可支持以下功能：绑定，将多个以太网端口绑定为一个链路组以支持速率大于单个以太网端口的媒体访问控制(Medium Access Control，MAC)业务；子速率，通过为业务分配时隙支持速率小于链路组带宽或者小于单个以太网端口带宽的MAC业务；通道化，通过为业务分配时隙支持在链路组中同时传输多个MAC业务，例如在2x 100GE 链路组中支持同时传输一个150G和两个25G的MAC业务。FlexE通过时分复用(Time DivisionMultiplexing，TDM)方式划分时隙，实现传输管道带宽的硬隔离，一个业务数据流可以分配到一到多个时隙中，实现了对各种速率业务的匹配。一个FlexE组(英文也可以称为FlexEGroup)可以包含一个或多个物理链路接口(英文可以写为PHY)。图2示例性示出了一种基于灵活以太网协议的通信系统示意图，如图2所示，以FlexE Group包括4 个PHY示意。灵活以太网协议客户(FlexE Client)代表在FlexE Group上指定时隙(一个时隙或多个时隙)传输的客户数据流，一个FlexE Group上可承载多个FlexE Client，一个FlexE Client对应一个用户业务数据流(典型的，可以称为媒体访问控制(Medium Access Control，MAC)Client)，灵活以太网协议功能层(英文可以称为FlexE Shim)层提供FlexE Client到MAC Client的数据适配和转换。
X-E：也可以称为X-Ethernet，华为技术于2016年12月ITU-T IMT2020workshop发布一项新技术，该技术体系可以简称为X-Ethernet或X-E技术体系，是一种基于以太网的物理层，具备确定性超低时延特征的新一代交换组网技术。其思路之一是基于的比特块序列的交换组网，比如64B/66B Bit Block序列，或者等效的8B/10B Bit Block序列，以太网媒质不相关接口xMII(例如GMII,XGMII，25GMII等)上的含1比特带外控制指示和8 比特字符的9比特块序列等。图3示例性示出了一种X-E通信系统架构示意图，如图3所示，该通信系统可以包括两种类型的通信设备，如图3中的通信设备一1011和通信设备二 1012。通信设备一1011也可以描述为运营商网络(以下简称网络)边缘的通信设备，英文可以称为ProviderEdge node，可以简称为PE设备。通信设备二1012也可以描述为运营商网络(以下简称网络)内的通信设备，英文可以称为Provider node，可以简称为P设备。
下面的实施例中，以XE系统为例进行说明，入口设备为入口PE设备，用于接收CBR业务比特流，并将业务比特流转化为编码块流在XE系统中传输，出口设备为出口PE设备，用于接收编码块流，并将编码块流转化为CBR业务比特流。需要理解的是，本申请实施例的技术方案还可以应用到其他承载系统中，例如可以应用到光传送网(Optical TransportNetwork，OTN)、灵活光传送网(Flexible OTN，FlexOTN)、以太网(Ethernet)、灵活以太网(Flexible Ethernet，FlexE)、通用公共无线接口(Common Public Radio Interface，CPRI)网络、同步数字体系(Synchronous Digital Hierarchy，SDH)网络、FC网络和InfiniBand网络等，本申请实施例对此不作限定。
本申请实施例中，入口PE设备接收CBR业务比特流，并将业务比特流转化为编码块流在XE系统中传输，出口PE设备接收编码块流，并将编码块流转化为CBR业务比特流。本申请实施例定义了两种M比特/N比特编码块，分别为第一类编码块和第二类编码块，其中第一类编码块包括M个业务比特，第二类编码块包括L个业务比特，L为小于M且不小于0 的整数。第一类编码块的净荷比特全部为业务比特，第二类编码块的净荷比特中只有部分比特为业务比特。第一类编码块中业务比特的数量是固定的，所有第一类编码块中业务比特的数量都是M个，第二类编码块中业务比特的数量是可变的，不同的第一类编码块中业务比特的数量可以不同。
下面的实施例中以64B/66B为例进行详细说明，第一类编码块为图1中的数据块，也可以称为D码块，第二类编码块为图1中的控制块的扩展。如图4所示，为本申请实施例提供的一种控制块的扩展示意图。图4中的扩展编码块是对控制块的扩展，包括原控制块的类型比特，还包括扩展的指示比特，指示比特用于指示第二类编码块中业务比特的数量，指示比特位于第10比特至第15比特，一共包括6个比特。如图4所示，第1扩展是对S 码块的扩展，可用业务比特位置为第16比特至第65比特；第1扩展是对S码块的扩展，可用业务比特位置为第16比特至第65比特；第2扩展是对T7码块的扩展，可用业务比特位置为第16比特至第65比特；第3扩展是对O码块的扩展，可用业务比特位置为第16比特至第65比特；第4扩展是对O码块的扩展，可用业务比特位置为第16比特至第33比特；第5扩展是对预留码块的扩展，可用业务比特位置为第16比特至第65比特。图4仅扩展了类型比特为0xFF的结束控制块，对于类型比特为0x87、0x99、0xAA、0xB4、0xCC、0xD2、 0xE1的结束控制块，也可以进行类型扩展，在此不再赘述。
指示比特可以指示第二类编码块中业务比特的数量，实际的业务比特可能小于可用业务比特位置；在一种可能的实施例中，实际的业务比特和可用业务比特位置的最后一个比特位置对齐；在另一种可能的实施例中，实际的业务比特和可用业务比特位置的第一个比特位置对齐。
在一种可能的实施例中，第二类编码块中可以不包括指示比特，这样可以增加可用业务比特位置的数量。如果第二类编码块中不包括指示比特，那么接收端可以通过事先协商或者事先配置等方式得到第二类编码块中业务比特的数量。
在一种可能的实施例中，第二类编码块中的L个业务比特在第二类编码块中连续分布， L个业务比特位于所述第二类编码块的第I比特位置至第I+L-1比特位置，第I比特位置为预设比特位置，或者所述第I+L-1比特位置为预设比特位置。插入的第一个业务比特位于第I比特位置，插入的最后一个业务比特位于第I+L-1比特位置。
图5示例性示出了一种业务比特流处理方法的流程示意图，本申请实施例中，入口PE 设备接收用户业务，通过服务层管道发送到出口PE设备，出口PE设备恢复出用户业务。用户业务为STM-64，服务层管道为10GBase-R标准以太网，STM-64标称速率Vc＝9.95328Gbps；服务层管道的标称净荷速率Vs＝10Gbps，入口PE设备接收CBR业务比特流，并将业务比特流转化为编码块流在XE系统中传输，出口PE设备接收编码块流，并将编码块流转化为CBR 业务比特流。10GBase-R采用64B/66B编码，本文所述的标称净荷速率是指标称比特速率乘以64/66之后的值。
S501，入口PE设备获取STM-64业务比特流。
S502，入口PE设备根据所述业务比特流得到编码块流。
本申请实施例中，编码块流为周期性编码块流，周期性的将所述业务比特流映射到编码块流中，映射规则可以调整，一个编码块周期中的总的编码块数量是固定的。映射规则的调整主要是调整第二类编码块中业务比特的数量，根据不同的映射规则，不同的编码块周期中的第二类编码块中业务比特的数量可以不同，即不同编码块周期中包括不同数量的业务比特，当然，根据不同的映射规则，不同编码块周期中也可以包括相同数量的业务比特。
在一种可能的实施例中，映射规则的调整也可以调整一个编码块周期中总的编码块的数量。
编码块的选择：
本申请实施例中，第一类编码块采用D码块，第二类编码块采用图4中的第5扩展控制块以及图1中第2行的IDLE码块。第5扩展控制块为对预留码块进行扩展得到的控制块，对于第5扩展控制块，可用业务比特位置为第16比特至第65比特，一共50个业务比特位置，即一个第5扩展控制块中实际的业务比特数量为L，0≤L≤50,实际的业务比特和可用业务比特位置的最后一个比特位置对齐，即和第65比特对齐，插入的最后一个业务比特位于第65比特。
默认映射规则的确定：
本申请实施例中，接收业务比特流的接口的标称速率，即STM-64标称速率Vc＝9.95328 Gbps；发送所述编码块流的接口的标称速率，为方便计算，采用发送所述编码块流的接口的标称净荷速率，即服务层管道的标称净荷速率Vs＝10Gbps，对于一个编码块周期，总码块数X1＝1000；需要发送的业务比特的总数量X2＝ceil(Vc×1000× 64/Vs)＝ceil(63700.992)＝63701；D码块个数X3＝floor(Vc×1000/Vs)＝floor(995.328)＝ 995；第二类编码块中携带的业务比特的数量X4＝ceil(64×mod(Vc×1000/Vs))＝21。 X4＝X2-64×X3.
具体地，对于一个编码块周期，包括1000个编码块，其中995个D码块，1个第5扩展控制块和4个IDLE码块，该第5扩展控制块中包括21个业务比特。
本申请实施例根据业务比特流的接口的标称速率和发送所述编码块流的接口的标称速率确定默认映射规则，即确定一个编码块周期中包括第一类编码块的数量、第二类编码块的数量以及第二类编码块中的业务比特的数量。在一种可能的实施例中，还可以考虑上下频率容限，即根据业务比特流的接口的标称容限速率和发送编码块流的接口的标称容限速率确定默认映射规则。
映射规则的调整：
上面的默认映射规则是根据STM-64标称速率Vc和服务层管道的标称净荷速率Vs计算得来的，因为进行了取整操作，所以经过一定的编码块周期后，取整带来的误差将会积累，此时需要调整映射规则。此外，STM-64的实际速率和标称速率可能不同，实际速率可能在标称速率的上下浮动，即存在上下速率容限；服务层管道的实际净荷速率和标称净荷速率也可能不同，实际净荷速率可能在标称净荷速率的上下浮动，即存在上下速率容限。因为实际速率的问题，也需要在运行过程中对映射规则进行调整。
本申请实施例周期性检测获取业务比特流的速率和发送所述编码块流的速率，根据检测到的实际速率对映射规则进行调整。
一个编码块周期包括1000个编码块，根据服务层管道的标称净荷速率Vs，一个编码块周期的时间间隔T＝1000×64/Vs秒。
本申请实施例中，以一个编码块周期为单位进行映射规则的调整，即以发送1000个编码块的时间为单位进行调整，该时间T＝1000×64/Vs秒。
本申请实施例中，对于发送的编码块进行编码块计数，对接收到的CBR业务进行比特计数，当编码块计数每次到达200时，获取比特计数，进而可以通过累加的方式获得发送1000个编码块时，对应接收了多少个业务比特，例如确定发送了1000个编码块时，接收了63702个业务比特，那么可以对映射规则进行调整，调整后的映射规则为：对于一个编码块周期，包括1000个编码块，其中995个D码块，1个第5扩展控制块和4个IDLE码块，该第5扩展控制块中包括22个业务比特。
本申请实施例中，根据发送的编码块的码块计数和接收到的CBR业务的比特计数进行映射规则的调整，在一种可能的实施例中，
S503，入口PE设备发送所述编码块流。
S504，出口PE设备接收所述编码块流。
S505，出口PE设备根据所述编码块流获取STM-64业务比特流。
具体地，出口设备判断编码块类型，如果是第一类编码块，即如果是D码块(同步头为二进制“01”)，则从D码块内获取全部的64个业务比特；如果是第二类编码块，即如果是第5扩展控制块，则根据指示比特的取值L，从第65比特位置开始，获取L个业务比特，如果是IDLE码块，则没有携带业务比特。
将获取的业务比特放入缓存，例如可以是FIFO，根据缓存的水线可以确定业务比特流的发送速率，即恢复出用户频率。时钟电路可以根据FIFO中的业务比特流恢复出STM-64 的用户频率，该方式有至少如下优点：以比特为单位控制FIFO的深度，恢复精度高；恢复速度快捷高效。
S506，出口PE设备发送所述STM-64业务比特流。
以业务比特流的发送速率发送所述STM-64业务比特流。
本申请实施例中，入口PE设备只需要从用户接口接收业务比特流，不需要识别业务比特流的具体帧结构或包结构，即不需要通过额外的解帧器或者物理层芯片进行用户业务的帧处理或者包处理，可以直接将业务比特流映射到编码块流中，也就是说，本申请实施例中将业务比特流映射到比特块流，不需要关注CBR业务的帧结构或包结构。出口PE设备从编码块流中恢复出业务比特流，同样不需要关注CBR业务的帧结构或包结构。
本申请实施例中，入口PE设备通过检测到的实际速率对映射规则进行调整，可以实现比特级别的映射规则调整。出口PE设备从D码块中恢复64个业务比特，从第5扩展控制块中恢复L个业务比特，从IDLE码块不恢复业务比特，可以通过缓存恢复出CBR业务比特流的速率，进而发送相应的CBR业务比特流。
图6示例性示出了一种业务比特流处理方法的流程示意图，本申请实施例中，用户业务为CPRI Option7，服务层管道为FlexE的2个5G时隙，CPRI Option7标称速率Vc＝9.8304 Gbps；服务层管道的标称净荷速率Vs＝10Gbps。
S601，入口PE设备获取CPRI业务比特流。
S602，入口PE设备根据所述业务比特流得到编码块流。
本实施例中，编码块流为周期性编码块流，周期性的将所述业务比特流映射到编码块流中，映射规则可以调整。一个编码块周期中的总的编码块数量是固定的，第一类编码块的数量是固定的，第二类编码块的数量也是固定的。第二类编码块中业务比特的数量可以调整，根据不同的映射规则，不同的编码块周期中的第二类编码块中业务比特的数量可以不同，即不同编码块周期中包括不同数量的业务比特，当然，根据不同的映射规则，不同编码块周期中也可以包括相同数量的业务比特。
编码块的选择：
本申请实施例中，第一类编码块采用D码块，第二类编码块采用图4中的第1扩展控制块、第2扩展控制块以及IDLE码块。第1扩展控制块为对S码块进行扩展得到的控制块，对于第1扩展控制块，可用业务比特位置为第16比特位置至第65比特位置，一共50个业务比特位置，即一个第1扩展控制块中实际的业务比特数量为L，0≤L≤50,实际的业务比特和可用业务比特位置的最后一个比特位置对齐，即和第65比特对齐，插入的最后一个业务比特位于第65比特位置。第2扩展控制块为对T7码块进行扩展得到的控制块，对于第2 扩展控制块，可用业务比特位置为第16比特位置至第65比特位置，一共50个业务比特位置，即一个第2扩展控制块中实际的业务比特数量为L，0≤L≤50,实际的业务比特和可用业务比特位置的第一个比特位置对齐，即和第16比特对齐，插入的最后一个业务比特位于第16比特位置。IDLE码块可以是图1中第2行的码块。
默认映射规则的确定：
本申请实施例中，对于一个编码块周期，总码块数X1＝100；业务比特的总数量X2＝ceil (Vc×100×64/Vs)＝ceil(6291.456)＝6292；D码块个数X3＝floor(Vc× 100/Vs)＝floor(98.304)＝98；第二类编码块中携带的业务比特的数量X4＝ceil(64×mod(Vc ×100/Vs))＝ceil(19.456)＝20。X4＝X2-64×X3.
具体地，对于一个编码块周期，包括100个编码块，其中98个D码块，1个第1扩展控制块和1个第2扩展控制块，其中第1扩展控制块包括10个业务比特，10个业务比特和第 65比特位置对齐，第2扩展控制块包括10个业务比特，10个业务比特和第16比特位置对齐。
映射规则的调整：
上面的默认映射规则是根据CPRI标称速率Vc和服务层管道的标称净荷速率Vs计算得来的，因为进行了取整操作，所以经过一定的编码块周期后，取整带来的误差将会积累，此时需要调整映射规则。此外，CPRI的实际速率和标称速率可能不同，实际速率可能在标称速率的上下浮动，即存在上下速率容限；服务层管道的实际净荷速率和标称净荷速率也可能不同，实际净荷速率可能在标称净荷速率的上下浮动，即存在上下速率容限。因为实际速率的问题，也需要在运行过程中对映射规则进行调整。
本申请实施例周期性检测获取业务比特流的速率和发送所述编码块流的速率，根据检测到的实际速率对映射规则进行调整。
一个编码块周期包括100个编码块，根据服务层管道的标称净荷速率Vs，一个编码块周期的时间间隔T＝100×64/Vs秒。
本申请实施例中，以一个编码块周期为单位进行映射规则的调整，即以发送100个编码块的时间为单位进行调整，该时间T＝100×64/Vs秒。
本申请实施例中，对于发送的编码块进行编码块计数，对接收到的CBR业务进行比特计数，当编码块计数每次到达100时，获取比特计数，进而可以通过累加的方式获得发送100个编码块时，对应接收了多少个业务比特，例如确定发送了100个编码块时，接收了6291个业务比特，那么可以对映射规则进行调整，调整后的映射规则为：对于一个编码块周期，包括100个编码块，其中98个D码块，1个第1扩展控制块和1个第2扩展控制块，其中第1扩展控制块包括10个业务比特，10个业务比特和第65比特位置对齐，第2扩展控制块包括9个业务比特，9个业务比特和第16比特位置对齐。
S603，入口PE设备发送所述编码块流。
S604，出口PE设备接收所述编码块流。
S605，出口PE设备根据所述编码块流获取CPRI业务比特流。
具体地，出口设备判断编码块类型，如果是第一类编码块，即如果是D码块(同步头为二进制“01”)，则从D码块内获取全部的64个业务比特；如果是第二类编码块，即如果是第1扩展控制块，则根据指示比特的取值L，从第65比特位置开始，获取L个业务比特，如果是第2扩展控制块，则根据指示比特的取值L，从第16比特位置开始，获取L个业务比特，如果是IDLE码块，则没有携带业务比特。
将获取的业务比特放入缓存，例如可以是FIFO，根据缓存的水线可以确定业务比特流的发送速率，即恢复出用户频率。时钟电路可以根据FIFO中的业务比特流恢复出STM-64 的用户频率，该方式有至少如下优点：以比特为单位控制FIFO的深度，恢复精度高；恢复速度快捷高效。
S606，出口PE设备发送所述CPRI业务比特流。
以业务比特流的发送速率发送所述CPRI业务比特流。
本申请实施例中，一个编码块周期的结构为S码块+D码块+T码块+IDLE码块，网络中的P节点可以根据接收和发送的速率偏差在T码块和S码块之间增加或删除IDLE码块，符合IEEE802.3技术规范要求。
图5的步骤502和图6的步骤602中，根据获取业务比特流的速率和发送所述编码块流的速率对映射规则进行调整，在一种可能的实施例中，可以进行简化，入口PE设备确定默认映射规则，默认映射规则一旦确定，则根据默认映射规则进行映射，只有当用户侧或者服务层管道的标称速率或者编码块周期等重要参数发生变化后，才会调整映射规则形成新的默认映射规则。即不会根据实施速率频繁调整映射规则。前面所述的由于取整带来的误差积累问题，可以由服务层管道传送过程中的速率偏差调整等环节处理。
图7为本申请实施例提供的一种入口PE设备的结构框图。图7中的入口PE设备700包括接收器701、处理器702和发送器703，其中处理器702包括映射单元7021和控制单元7022。
接收器701，用于接收所述CBR业务比特流；
处理器702，用于根据所述业务比特流得到编码块流，所述编码块流的编码类型为M比特/N比特编码，M为正整数，N为不小于M的整数，所述编码块流包括第一类编码块和第二类编码块，所述第一类编码块包括M个业务比特，所述第二类编码块包括L个业务比特，L 为小于M且不小于0的整数；
发送器703，用于发送所述编码块流。
在一种可能的实施例中，由映射单元7021完成根据所述业务比特流得到编码块流的映射工作。
在一种可能的实施例中，所述第二类编码块包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量。
在一种可能的实施例中，所述L个业务比特在所述第二类编码块中连续分布，所述L 个业务比特位于所述第二类编码块的第I比特位置至第I+L-1比特位置，所述第I比特位置为预设比特位置，或者所述第I+L-1比特位置为预设比特位置。
在一种可能的实施例中，所述编码块流为周期性编码块流，所述处理器还用于：根据获取所述业务比特流的速率和发送所述编码块流的速率确定一个编码块周期中的第二类编码块中的业务比特的数量；或者根据获取所述业务比特流的接口的标称速率和发送所述编码块流的接口的标称速率确定一个编码块周期中的第二类编码块中的业务比特的数量；或者根据获取所述业务比特流的接口的标称容限速率和发送所述编码块流的接口的标称容限速率确定一个编码块周期中的第二类编码块中的业务比特的数量。在一种可能的实施例中，由控制单元7022完成一个编码块周期中的第二类编码块中的业务比特的数量的确定工作。
在一种可能的实施例中，所述编码块流为周期性编码块流，不同编码块周期中包括相同数量的第一类编码块。
在一种可能的实施例中，所述M比特/N比特编码为64B/66B编码，所述第二编码块包括类型比特，所述类型比特为0x00、0x78、0x4B、0x87、0x99、0xAA、0xB4、0xCC、0xD2、0xE1、0xFF中的一个，所述第二类编码块还包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量，所述类型比特和所述指示比特为不同的比特。
在一种可能的实施例中，所述业务比特流为恒定比特率业务比特流，所述M比特/N比特编码为64B/66B编码，所述第一类编码块为数据D码块，所述第二类编码块为O码块、S码块、T码块和IDLE码块中的一种。
在一种可能的实施例中，所述编码块流为周期性编码块流，一个编码块周期中的第二类编码块中包括连续的一个T码块和一个S码块；或者一个编码块周期中的第二类编码块中包括连续的一个T码块、正整数个IDLE码块和一个S码块。
图8为本申请实施例提供的一种出口PE设备的结构框图。图8中的一种出口PE设备800包括接收器801、处理器802和发送器803。
接收器801，用于接收编码块流，所述编码块流的编码类型为M比特/N比特编码，M为正整数，N为不小于M的整数，所述编码块流包括第一类编码块和第二类编码块，所述第一类编码块包括M个业务比特，所述第二类编码块包括L个业务比特，L为小于M且不小于0 的整数；
处理器802，用于根据所述编码块流获取所述CBR业务比特流；
发送器803，用于发送所述CBR业务比特流。
在一种可能的实施例中，所述第二类编码块包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量。
在一种可能的实施例中，所述L个业务比特在所述第二类编码块中连续分布，所述L 个业务比特位于所述第二类编码块的第I比特位置至第I+L-1比特位置，所述第I比特位置为预设比特位置，或者所述第I+L-1比特位置为预设比特位置。
在一种可能的实施例中，所述编码块流为周期性编码块流，不同编码块周期中包括相同数量的第一类编码块。
在一种可能的实施例中，所述M比特/N比特编码为64B/66B编码，所述第二编码块包括类型比特，所述类型比特为0x00、0x78、0x4B、0x87、0x99、0xAA、0xB4、0xCC、0xD2、0xE1、0xFF中的一个，所述第二类编码块还包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量，所述类型比特和所述指示比特为不同的比特。
在一种可能的实施例中，所述M比特/N比特编码为64B/66B编码，所述第一类编码块为数据D码块，所述第二类编码块为O码块、S码块、T码块和IDLE码块中的一种。
在一种可能的实施例中，所述编码块流为周期性编码块流，一个编码块周期中的第二类编码块中包括连续的一个T码块和一个S码块；或者一个编码块周期中的第二类编码块中包括连续的一个T码块、正整数个IDLE码块和一个S码块。
在一种可能的实施例中，所述处理器还用于将所述业务比特流放入缓存，根据所述缓存的水线确定业务比特流的发送速率。
图9为本申请实施例提供的一种业务比特流处理设备的结构框图，该业务比特流处理设备可以是入口PE设备，可以是出口PE设备，也可以是其他设备。如图9所示，业务比特流处理设备900包括：处理器902、通信接口903、存储器901。可选的，业务比特流处理设备900 还可以包括总线904。其中，通信接口903、处理器902以及存储器901可以通过通信线路904相互连接；通信线路904可以是外设部件互连标准(peripheral componentinterconnect，简称PCI)总线或扩展工业标准结构(extended industry standardarchitecture，简称EISA)总线等。所述通信线路904可以分为地址总线、数据总线、控制总线等。为便于表示，图9中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
处理器902可以是一个CPU，微处理器，ASIC，或一个或多个用于控制本申请实施例方案程序执行的集成电路。
通信接口903，可以是使用任何收发器一类的装置，用于与其他设备或通信网络通信，如以太网，无线接入网(radio access network，RAN)，无线局域网(wireless localarea networks，WLAN)，有线接入网等。
存储器901可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electricallyer 服务器able programmable read-only memory，EEPROM)、只读光盘(compact disc read-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过通信线路904与处理器相连接。存储器也可以和处理器集成在一起。
其中，存储器901用于存储执行本申请方案的计算机执行指令，并由处理器902来控制执行。处理器902用于执行存储器901中存储的计算机执行指令，从而实现入口PE设备的功能或者出口PE设备的功能。
可选的，本申请实施例中的计算机执行指令也可以称之为应用程序代码，本申请实施例对此不作具体限定。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包括一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质 (例如固态硬盘(Solid State Disk，SSD))等。
本申请实施例中所描述的各种说明性的逻辑单元和电路可以通过通用处理器，数字信号处理器，专用集成电路(ASIC)，现场可编程门阵列(FPGA)或其它可编程逻辑装置，离散门或晶体管逻辑，离散硬件部件，或上述任何组合的设计来实现或操作所描述的功能。通用处理器可以为微处理器，可选地，该通用处理器也可以为任何传统的处理器、控制器、微控制器或状态机。处理器也可以通过计算装置的组合来实现，例如数字信号处理器和微处理器，多个微处理器，一个或多个微处理器联合一个数字信号处理器核，或任何其它类似的配置来实现。
本申请实施例中所描述的方法或算法的步骤可以直接嵌入硬件、处理器执行的软件单元、或者这两者的结合。软件单元可以存储于RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域中其它任意形式的存储媒介中。示例性地，存储媒介可以与处理器连接，以使得处理器可以从存储媒介中读取信息，并可以向存储媒介存写信息。可选地，存储媒介还可以集成到处理器中。处理器和存储媒介可以设置于ASIC中，ASIC可以设置于终端中。可选地，处理器和存储媒介也可以设置于终端中的不同的部件中。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管结合具体特征及其实施例对本申请进行了描述，显而易见的，在不脱离本申请的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本申请的示例性说明，且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包括这些改动和变型在内。

Claims (26)

1.一种恒定比特率CBR业务比特流处理方法，其特征在于，包括：
接收所述CBR业务比特流；
根据所述业务比特流得到编码块流，所述编码块流的编码类型为M比特/N比特编码，M为正整数，N为不小于M的整数，所述编码块流包括第一类编码块和第二类编码块，所述第一类编码块包括M个业务比特，所述第二类编码块包括L个业务比特，L为小于M且不小于0的整数；所述L个业务比特在所述第二类编码块中连续分布，所述L个业务比特位于所述第二类编码块的第I比特位置至第I+L-1比特位置，所述第I比特位置为预设比特位置，或者所述第I+L-1比特位置为预设比特位置；
发送所述编码块流；
所述编码块流为周期性编码块流，所述根据所述业务比特流得到编码块流之前还包括：
根据获取所述业务比特流的速率和发送所述编码块流的速率确定一个编码块周期中的第二类编码块中的业务比特的数量；或者
根据获取所述业务比特流的接口的标称速率和发送所述编码块流的接口的标称速率确定一个编码块周期中的第二类编码块中的业务比特的数量；或者
根据获取所述业务比特流的接口的标称容限速率和发送所述编码块流的接口的标称容限速率确定一个编码块周期中的第二类编码块中的业务比特的数量。
2.根据权利要求1所述的方法，所述第二类编码块包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量。
3.根据权利要求1所述的方法，不同编码块周期中包括相同数量的第一类编码块。
4.根据权利要求1所述的方法，所述M比特/N比特编码为64B/66B编码，所述第二类编码块包括类型比特，所述类型比特为0x00、0x78、0x4B、0x87、0x99、0xAA、0xB4、0xCC、0xD2、0xE1、0xFF中的一个，所述第二类编码块还包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量，所述类型比特和所述指示比特为不同的比特。
5.根据权利要求1所述的方法，所述业务比特流为恒定比特率业务比特流，所述M比特/N比特编码为64B/66B编码，所述第一类编码块为数据D码块，所述第二类编码块为O码块、S码块、T码块和IDLE码块中的一种。
6.根据权利要求5所述的方法，一个编码块周期中的第二类编码块中包括连续的一个T码块和一个S码块；或者一个编码块周期中的第二类编码块中包括连续的一个T码块、正整数个IDLE码块和一个S码块。
7.一种恒定比特率CBR业务比特流处理方法，其特征在于，包括：
接收编码块流，所述编码块流的编码类型为M比特/N比特编码，M为正整数，N为不小于M的整数，所述编码块流包括第一类编码块和第二类编码块，所述第一类编码块包括M个业务比特，所述第二类编码块包括L个业务比特，L为小于M且不小于0的整数；所述L个业务比特在所述第二类编码块中连续分布，所述L个业务比特位于所述第二类编码块的第I比特位置至第I+L-1比特位置，所述第I比特位置为预设比特位置，或者所述第I+L-1比特位置为预设比特位置；
根据所述编码块流获取所述CBR业务比特流；
发送所述CBR业务比特流；
所述编码块流为周期性编码块流，所述根据所述业务比特流得到编码块流之前还包括：
根据获取所述业务比特流的速率和发送所述编码块流的速率确定一个编码块周期中的第二类编码块中的业务比特的数量；或者
根据获取所述业务比特流的接口的标称速率和发送所述编码块流的接口的标称速率确定一个编码块周期中的第二类编码块中的业务比特的数量；或者
根据获取所述业务比特流的接口的标称容限速率和发送所述编码块流的接口的标称容限速率确定一个编码块周期中的第二类编码块中的业务比特的数量。
8.根据权利要求7所述的方法，所述第二类编码块包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量。
9.根据权利要求7所述的方法，不同编码块周期中包括相同数量的第一类编码块。
10.根据权利要求7所述的方法，所述M比特/N比特编码为64B/66B编码，所述第二类编码块包括类型比特，所述类型比特为0x00、0x78、0x4B、0x87、0x99、0xAA、0xB4、0xCC、0xD2、0xE1、0xFF中的一个，所述第二类编码块还包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量，所述类型比特和所述指示比特为不同的比特。
11.根据权利要求7所述的方法，所述M比特/N比特编码为64B/66B编码，所述第一类编码块为数据D码块，所述第二类编码块为O码块、S码块、T码块和IDLE码块中的一种。
12.根据权利要求11所述的方法，一个编码块周期中的第二类编码块中包括连续的一个T码块和一个S码块；或者一个编码块周期中的第二类编码块中包括连续的一个T码块、正整数个IDLE码块和一个S码块。
13.根据权利要求7所述的方法，所述发送所述业务比特流之前还包括：
将所述业务比特流放入缓存，根据所述缓存的水线确定业务比特流的发送速率。
14.一种恒定比特率CBR业务比特流处理装置，其特征在于，包括：
接收器，用于接收所述CBR业务比特流；
处理器，用于根据所述业务比特流得到编码块流，所述编码块流的编码类型为M比特/N比特编码，M为正整数，N为不小于M的整数，所述编码块流包括第一类编码块和第二类编码块，所述第一类编码块包括M个业务比特，所述第二类编码块包括L个业务比特，L为小于M且不小于0的整数；所述L个业务比特在所述第二类编码块中连续分布，所述L个业务比特位于所述第二类编码块的第I比特位置至第I+L-1比特位置，所述第I比特位置为预设比特位置，或者所述第I+L-1比特位置为预设比特位置；
发送器，用于发送所述编码块流；
所述编码块流为周期性编码块流，所述处理器还用于，在所述根据所述业务比特流得到编码块流之前：
根据获取所述业务比特流的速率和发送所述编码块流的速率确定一个编码块周期中的第二类编码块中的业务比特的数量；或者
根据获取所述业务比特流的接口的标称速率和发送所述编码块流的接口的标称速率确定一个编码块周期中的第二类编码块中的业务比特的数量；或者
根据获取所述业务比特流的接口的标称容限速率和发送所述编码块流的接口的标称容限速率确定一个编码块周期中的第二类编码块中的业务比特的数量。
15.根据权利要求14所述的装置，所述第二类编码块包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量。
16.根据权利要求14所述的装置，不同编码块周期中包括相同数量的第一类编码块。
17.根据权利要求14所述的装置，所述M比特/N比特编码为64B/66B编码，所述第二类编码块包括类型比特，所述类型比特为0x00、0x78、0x4B、0x87、0x99、0xAA、0xB4、0xCC、0xD2、0xE1、0xFF中的一个，所述第二类编码块还包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量，所述类型比特和所述指示比特为不同的比特。
18.根据权利要求14所述的装置，所述业务比特流为恒定比特率业务比特流，所述M比特/N比特编码为64B/66B编码，所述第一类编码块为数据D码块，所述第二类编码块为O码块、S码块、T码块和IDLE码块中的一种。
19.根据权利要求18所述的装置，一个编码块周期中的第二类编码块中包括连续的一个T码块和一个S码块；或者一个编码块周期中的第二类编码块中包括连续的一个T码块、正整数个IDLE码块和一个S码块。
20.一种恒定比特率CBR业务比特流处理装置，其特征在于，包括：
接收器，用于接收编码块流，所述编码块流的编码类型为M比特/N比特编码，M为正整数，N为不小于M的整数，所述编码块流包括第一类编码块和第二类编码块，所述第一类编码块包括M个业务比特，所述第二类编码块包括L个业务比特，L为小于M且不小于0的整数；所述L个业务比特在所述第二类编码块中连续分布，所述L个业务比特位于所述第二类编码块的第I比特位置至第I+L-1比特位置，所述第I比特位置为预设比特位置，或者所述第I+L-1比特位置为预设比特位置；
处理器，用于根据所述编码块流获取所述CBR业务比特流；
发送器，用于发送所述CBR业务比特流；
所述编码块流为周期性编码块流，所述处理器还用于，在所述根据所述业务比特流得到编码块流之前：
根据获取所述业务比特流的速率和发送所述编码块流的速率确定一个编码块周期中的第二类编码块中的业务比特的数量；或者
根据获取所述业务比特流的接口的标称速率和发送所述编码块流的接口的标称速率确定一个编码块周期中的第二类编码块中的业务比特的数量；或者
根据获取所述业务比特流的接口的标称容限速率和发送所述编码块流的接口的标称容限速率确定一个编码块周期中的第二类编码块中的业务比特的数量。
21.根据权利要求20所述的装置，所述第二类编码块包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量。
22.根据权利要求20所述的装置，不同编码块周期中包括相同数量的第一类编码块。
23.根据权利要求20所述的装置，所述M比特/N比特编码为64B/66B编码，所述第二类编码块包括类型比特，所述类型比特为0x00、0x78、0x4B、0x87、0x99、0xAA、0xB4、0xCC、0xD2、0xE1、0xFF中的一个，所述第二类编码块还包括指示比特，所述指示比特用于指示所述第二类编码块中业务比特的数量，所述类型比特和所述指示比特为不同的比特。
24.根据权利要求20所述的装置，所述M比特/N比特编码为64B/66B编码，所述第一类编码块为数据D码块，所述第二类编码块为O码块、S码块、T码块和IDLE码块中的一种。
25.根据权利要求24所述的装置，一个编码块周期中的第二类编码块中包括连续的一个T码块和一个S码块；或者一个编码块周期中的第二类编码块中包括连续的一个T码块、正整数个IDLE码块和一个S码块。
26.根据权利要求20所述的装置，所述处理器还用于将所述业务比特流放入缓存，根据所述缓存的水线确定业务比特流的发送速率。
CN201811419063.5A 2018-11-26 2018-11-26 一种业务比特流处理方法及装置 Active CN111224746B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201811419063.5A CN111224746B (zh) 2018-11-26 2018-11-26 一种业务比特流处理方法及装置
PCT/CN2019/120141 WO2020108392A1 (zh) 2018-11-26 2019-11-22 一种业务比特流处理方法及装置
JP2021507018A JP2021533691A (ja) 2018-11-26 2019-11-22 サービスビットストリームを処理する方法及び装置
EP19890197.7A EP3813282A4 (en) 2018-11-26 2019-11-22 PROCESS AND APPARATUS FOR PROCESSING SERVICE BIT FLOWS
KR1020217003727A KR20210024177A (ko) 2018-11-26 2019-11-22 서비스 비트스트림 처리 방법 및 장치
US17/165,835 US20210159999A1 (en) 2018-11-26 2021-02-02 Method and apparatus for processing service bitstream

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811419063.5A CN111224746B (zh) 2018-11-26 2018-11-26 一种业务比特流处理方法及装置

Publications (2)

Publication Number Publication Date
CN111224746A CN111224746A (zh) 2020-06-02
CN111224746B true CN111224746B (zh) 2022-06-24

Family

ID=70830797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811419063.5A Active CN111224746B (zh) 2018-11-26 2018-11-26 一种业务比特流处理方法及装置

Country Status (6)

Country Link
US (1) US20210159999A1 (zh)
EP (1) EP3813282A4 (zh)
JP (1) JP2021533691A (zh)
KR (1) KR20210024177A (zh)
CN (1) CN111224746B (zh)
WO (1) WO2020108392A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117692096A (zh) * 2022-09-02 2024-03-12 华为技术有限公司 一种通信方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330350A (zh) * 2007-06-21 2008-12-24 华为技术有限公司 适配载荷带宽传输数据的发送方法、接收处理方法及装置
CN106411454A (zh) * 2015-07-30 2017-02-15 华为技术有限公司 用于数据传输的方法、发送机和接收机
WO2018031712A1 (en) * 2016-08-10 2018-02-15 Idac Holdings, Inc. Advanced polar codes for next generation wireless communication systems
CN108092739A (zh) * 2016-11-23 2018-05-29 华为技术有限公司 业务的传输方法和装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650638B1 (en) * 2000-03-06 2003-11-18 Agilent Technologies, Inc. Decoding method and decoder for 64b/66b coded packetized serial data
US20060209684A1 (en) * 2005-03-18 2006-09-21 Via Technologies, Inc. Data rate controller, and method of control thereof
US8171370B2 (en) * 2006-11-14 2012-05-01 Futurewei Technologies, Inc. Method and apparatus for applying forward error correction in 66b systems
CN106301678B (zh) * 2015-06-08 2020-02-14 华为技术有限公司 一种数据处理的方法、通信设备及通信系统
CN107438029B (zh) * 2016-05-27 2021-02-09 华为技术有限公司 转发数据的方法和设备
US10382167B2 (en) * 2016-12-13 2019-08-13 Ciena Corporation Flexible ethernet enhanced forward error correction
CN112134654B (zh) * 2017-09-21 2023-06-27 中国移动通信有限公司研究院 Oam消息传输方法、传输设备及存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330350A (zh) * 2007-06-21 2008-12-24 华为技术有限公司 适配载荷带宽传输数据的发送方法、接收处理方法及装置
CN106411454A (zh) * 2015-07-30 2017-02-15 华为技术有限公司 用于数据传输的方法、发送机和接收机
WO2018031712A1 (en) * 2016-08-10 2018-02-15 Idac Holdings, Inc. Advanced polar codes for next generation wireless communication systems
CN108092739A (zh) * 2016-11-23 2018-05-29 华为技术有限公司 业务的传输方法和装置

Also Published As

Publication number Publication date
EP3813282A1 (en) 2021-04-28
WO2020108392A1 (zh) 2020-06-04
US20210159999A1 (en) 2021-05-27
CN111224746A (zh) 2020-06-02
JP2021533691A (ja) 2021-12-02
WO2020108392A9 (zh) 2020-07-16
EP3813282A4 (en) 2021-10-20
KR20210024177A (ko) 2021-03-04

Similar Documents

Publication Publication Date Title
EP3787208B1 (en) Data transmission method and a communication system
AU2017435222B2 (en) Method and apparatus for sending and receiving clock synchronization packet
US8416770B2 (en) Universal service transport transitional encoding
US11381338B2 (en) Data transmission method, communications device, and storage medium
CN113037540A (zh) 一种通信方法、设备及存储介质
EP1574108B1 (en) System, method and device for time slot status messaging among sonet nodes
CN111224746B (zh) 一种业务比特流处理方法及装置
US20230299880A1 (en) Code block identification method and apparatus
CN110830152B (zh) 接收码块流的方法、发送码块流的方法和通信装置
WO2022183875A1 (zh) 确定传输时隙的方法和相关装置
EP2443777B1 (en) Maintaining time-division multiplexing over pseudowire connections during network outages
CN101374145B (zh) 一种速率适配的方法和装置
WO2024032269A1 (zh) 通信方法、相关装置及计算机可读存储介质
WO2024002188A1 (zh) 用于灵活以太网的方法、网络设备及存储介质
WO2024000378A1 (zh) 码块识别方法及装置
WO2024032191A1 (zh) 一种故障码块处理方法及装置
CN116055269A (zh) 一种数据传输的相位调整方法及相关设备
CN114915371A (zh) 一种通信方法、设备和芯片系统
CN116055016A (zh) 一种时隙协商方法及装置
CN116566542A (zh) 业务数据承载方法、承载帧结构及业务处理设备
CN118055076A (zh) 一种报文处理方法、信息处理方法及装置
CN117354159A (zh) 切片方法、业务处理方法、通信节点及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant