JP5728411B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP5728411B2
JP5728411B2 JP2012035075A JP2012035075A JP5728411B2 JP 5728411 B2 JP5728411 B2 JP 5728411B2 JP 2012035075 A JP2012035075 A JP 2012035075A JP 2012035075 A JP2012035075 A JP 2012035075A JP 5728411 B2 JP5728411 B2 JP 5728411B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
light
thickness
emitting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012035075A
Other languages
English (en)
Other versions
JP2013171991A (ja
Inventor
真也 白田
真也 白田
慎一郎 園田
慎一郎 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2012035075A priority Critical patent/JP5728411B2/ja
Priority to EP13751177.0A priority patent/EP2819183B1/en
Priority to PCT/JP2013/053083 priority patent/WO2013125376A1/ja
Publication of JP2013171991A publication Critical patent/JP2013171991A/ja
Priority to US14/330,457 priority patent/US20140319571A1/en
Application granted granted Critical
Publication of JP5728411B2 publication Critical patent/JP5728411B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18383—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with periodic active regions at nodes or maxima of light intensity

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体基板上に順次成長された分布ブラッグ反射鏡および活性層を備えた面発光型の半導体発光素子に関するものである。
発光ダイオード（ＬＥＤ：Light Emitting Diode）や半導体レーザ（ＬＤ：laser diode)などの半導体発光素子において、発光効率を上げるために分布ブラッグ反射鏡（ＤＢＲ：Distributed Bragg Reflector)を備えた構成とすることがある（特許文献１、２等）。面発光型の半導体発光素子の場合、一般には、発光層の上下層に備えられたＤＢＲは、共鳴を強めあう構造として特定波長の反射率を高めて、発光効率を大きくすることに寄与する。ＤＢＲは、相対的に高い屈折率を有する層（高屈折率層）と相対的に低い屈折率を有する層（低屈折率層）とが交互に積層した多層膜から構成されるものであり、ＤＢＲの反射波長はＤＢＲを構成する膜の膜厚に非常に敏感である。したがって、ＤＢＲを備えた半導体発光素子の発光効率は、発光波長がずれた時の発光光量（発光効率）の変化も多大である。すなわち、ＤＢＲによる発光効率の増大と、波長ずれによる発光効率の変化の大きさはトレードオフの関係となっている。
一方、半導体発光素子の発光スペクトルは、環境温度変化が大きく、温度が高くなると長波長側に発光波長がずれることが知られている。例えば、ＧａＡｓ-ＡｌＡｓ系のＬＥＤでは、使用環境の温度が約４０℃上昇すると約１０ｎｍ長波長側に波長シフトが生じる。そのため、ＤＢＲを備えた半導体発光素子においては、環境温度の変化により発光量が大きく変化するという問題がある。
特許文献２、３等には、この環境温度変化による発光効率の変動の問題を解決する方法が提案されている。
特許文献２では、活性層下に、活性層から発生する光スペクトルの長波長側および短波長側の光をそれぞれ反射する複数の多層膜反射層を設けることにより、実効的に光スペクトルを広帯域として、環境温度の変化による波長シフトの影響を低減する素子構造が提案されている。
また、特許文献３では、活性層の上層に、第１多層膜層および第２多層膜層と、２つの多層膜の間に挟まれて設けられたスペーサ層とからなるノッチフィルタを備えることにより、環境温度の変化による波長シフトの影響を低減する素子構造が提案されている。
一方、複数の半導体発光素子が１次元あるいは２次元状に配列されてなる露光装置がプリンタやスキャナなどの露光ヘッドに用いられており、このようなアレイ状露光装置においては、配列された複数の半導体発光素子間で光量の均一性が求められる。ここで、光量とは、発光素子の発光波長帯域に亘って積分した光の強度である。
露光装置に用いられる複数の半導体発光素子においても、環境温度の変化による波長シフトにより個々の半導体発光素子の光量は変化する。さらに素子毎にその光量変化の仕方が異なるという現象がみられ、このために環境温度の変化により露光装置に用いられている複数の半導体発光素子間の光量の均一性が保てないという問題がある。
特許文献４には、活性層を挟み下層に反射層、上層に反射層から複数の距離の凹凸を有する面を備えることにより、発光素子の光量の温度変化を抑制した発光装置が提案されている。
特開平６−１９６６８１号公報 特開２００９−７０９２９号公報 特開２００３−３３２６１５号公報 特開２０１０−２１９２２０号公報
一般に、半導体発光素子は、ウエハ上に各層が積層された後に多数のチップに分離形成されるものであり、１枚のウエハから多数の半導体発光素子が作製される。ウエハ上に成膜される積層膜の膜厚は設計値通りにウエハ一面で均一なことが理想であるが、現実的には均一な膜形成は困難であり、膜厚にはばらつきが生じる。その結果として、１枚のウエハにおいて設計値からやや膜厚が小さい部分や大きい部分が生じ、多数のチップに分離された際に、チップ毎に膜厚にばらつきが生じることとなる。基本的にＤＢＲ全体が薄くなる方向へ膜厚がずれるほど反射波長が短波長側にずれる。この膜厚のばらつきによるＤＢＲの反射波長のばらつきが発光波長に対する発光光量の差を生じさせ、また、環境温度変化による光量の変化がチップ毎に異なるという現象を生じさせていると考えられる。
本発明は、上記事情に鑑みてなされたものであって、ＤＢＲによる光量増加効果を得つつ、成膜時の膜厚ずれや、環境温度変化によるスペクトルシフトに対する光量変化が抑制され、一枚のウエハから同時に作製される素子間の光量のばらつきが抑えられた半導体発光素子を提供することを目的とする。
本発明の半導体発光素子は、少なくとも基板と、基板上に設けられた下部分布ブラック反射層と、下部分布ブラック反射層上に設けられた発光層とを備え、所定の発光ピーク波長の発光光を出力する半導体発光素子であって、
発光層が、非活性層中に(１＋２ｍ)λ/４ｎ（ここでλは発光ピーク波長、ｎは発光層の屈折率、ｍは０以上の整数である。）の距離で配置された２つの活性層を１組以上備えてなる構造であることを特徴とする。
発光層の厚みはｋλ/２ｎ（ここでλは前記発光ピーク波長、ｎは前記発光層の屈折率、ｋは１以上の整数である。）であることが好ましい。
整数ｍは０であることが最も好ましい。
活性層は、発光層の厚み方向中心位置に対して上下方向に対称な位置に配置されていることが望ましい。
活性層の各層の厚みが１０ｎｍ以下であることが好ましい。
本発明の半導体発光素子は、発光層中に含まれる活性層の合計の厚みがλ/４ｎ以上であるとき、発光ダイオードとして好ましく用いることができる。
発光層上に上部分布ブラッグ反射層を備えていてもよい。
また、発光層上に発光光に対する反射防止層を備えていることが好ましい。
ここで、発光層上とは発光層より上層を意味するものであり、発光層に接触して積層されているものに限らない。
また、本発明の半導体発光素子においては、下部分布ブラッグ反射層中に、ｊλ/２ｎの厚みを有する位相変化層（（ここで、ｎは該位相変化層の屈折率、ｊは１以上の整数である。）が少なくとも１層備えられていてもよい。
なお、各厚みの定義には±１０％の範囲を含むものとする。例えば、厚みが（１＋２ｍ）λ/４ｎであるとは、（１＋２ｍ）λ/４ｎ×０．９〜（１＋２ｍ）λ/４ｎ×１．１の範囲の厚みであればよいことを意味する。
本発明の半導体発光素子は、少なくとも基板と、基板上に設けられた下部分布ブラック反射層と、下部分布ブラック反射層上に設けられた発光層とを備え、所定の発光ピーク波長の発光光を出力する半導体発光素子において、発光層に、非活性層中に(１＋２ｍ)λ/４ｎの距離で配置された２つの活性層を１組以上備えてることにより、２つの活性層からの発光量の和は波長ずれが生じた場合にもほとんど変化することなく、環境温度が変化した際の発光量の変化を抑制することができる。
したがって、ＤＢＲによる光量増加効果を得つつ、成膜時の膜厚ずれや、環境温度変化によるスペクトルシフトに対する光量変化が抑制され、一枚のウエハから同時に作製される素子間の光量のばらつきが抑えることができる。
実施形態にかかる半導体発光素子の模式断面図および一部拡大図 実施形態の設計変更例の半導体発光素子の模式断面図 自然発光光のスペクトルを示す図 ウエハ上に成膜した場合の膜厚のばらつきを模式的に示した断面図および平面図 シミュレーション１のＬＥＤ層構成を示す図 平均発光倍率および温度特性ばらつきの２つの活性層間距離依存性を示すグラフ ２つの活性層を備えた場合についての共振器スペクトルを説明するためのグラフ 発光層内においてλ/４ｎの距離で離間した２つの活性層の挿入位置を示す説明図 平均発光倍率および温特ばらつきの活性層位置依存性を示すグラフ シミュレーション３の厚みλ/ｎの発光層の模式断面図 シミュレーション３の厚み３λ/２ｎの発光層の模式断面図 シミュレーション３の厚み２λ/ｎの発光層の模式断面図 シミュレーション４の発光層の模式断面図 シミュレーション５の発光層の模式断面図 実施例１のＬＥＤの層構成を示す図 比較例１のＬＥＤの層構成を示す図 比較例２のＬＥＤの層構成を示す図 参考例のＬＥＤの層構成を示す図 実施例２のＬＥＤの層構成を示す図
以下、本発明の半導体発光素子の実施の形態について図面を参照して説明する。
図１Ａは、本発明の実施形態に係る半導体発光素子１の模式断面図および一部拡大図である。
本半導体発光素子１は、ｐ型基板１０上に、下部分布ブラック反射層１２（以下、下部ＤＢＲ層１２とする。）、ｐ型ドープ層１３、発光層２０、ｎ型ドープ層１５、上部分布ブラッグ反射層１６（以下、上部ＤＢＲ１６とする。）、コンタクト層１７および反射防止層１８を備えた面発光型の半導体発光素子である。図中矢印で発光光Ｌの光路を模式的に示すように、発光層２０で生じた光は下部ＤＢＲ層１２および上部ＤＢＲ層１６間で反射され、上部ＤＢＲ層１６を透過して面発光する。
各層の組成は特に限定されないが、例えば、基板１０としてｐ型ＧａＡｓ、下部ＤＢＲ層１２および上部ＤＢＲ層１６としてＡｌＧａＡｓ系半導体多層膜、ｐ型ドープ層１３としてｐ型ＡｌＧａＡｓ、発光層２０としてＡｌＧａＡｓ、ｎ型ドープ層１５としてｎ型ＡｌＧａＡｓ、コンタクト層１７としてｎ型ＧａＡｓ、反射防止層１８としてＳｉＯXもしくはＳｉＮXを用いることができる。なお、ＡｌＧａＡｓ系の半導体層は、ＡｌとＧａの比を変化させることにより、各機能層とすることができる。
図１Ａの一部拡大図に示すように、発光層２０は非活性層２１中に互いに（１＋２ｍ）λ/４ｎ（ここで、ｍは０以上の整数であり、ｎは発光層の屈折率、λは発光ピーク波長である。）の距離で配置された２つの活性層２２を備えている。ここで、２層間の距離は、互いの厚み方向中心間の距離で定義している。ここでは、発光層２０中において、非活性層２１と活性層２２とが交互に配置された構造を有する。
なお、半導体発光素子を作製する場合の各層の成膜工程においては、膜厚に設計値から最大で±１０％程度の誤差が生じ得る。したがって、本明細書における膜厚は、それぞれ±１０％の厚み誤差を許容するものとする。
下部ＤＢＲ層１２および上部ＤＢＲ層１６は、いずれも相対的に高い屈折率を有する高屈折率層と相対的に低い屈折率を有する低屈折率層とが交互に積層されてなる多層膜である。一般的なＤＢＲ層の基本構造は、低屈折率層と高屈折率層とのペアを２組以上（合計４層以上）含む多層膜構造であり、発光波長域の光を効率的に反射するように構成されている。低屈折率層と高屈折率層の各厚みは一般にそれぞれλ/４ｎ（ここでλは所望の反射中心波長、ｎはそれぞれの層の屈折率である。）近傍である。
上記構成の素子は一般に、ウエハ上にＭＯＣＶＤ法等の成膜方法により各層が順次成膜された後に、チップ化されて製造される。ウエハ上への成膜時には、各半導体膜が均一な膜厚で形成されることが理想ではあるが、現実には、ウエハ上において厚みにばらつきが生じる。この厚みのばらつきは材料の種類や成膜法によって様々であるが、±１０％程度のばらつきが生じうる。既述の通り、ＤＢＲは膜厚に非常に敏感であることから、ウエハ上における膜厚のばらつきは、チップ化されて形成される素子毎の温度特性にばらつきを生じる原因となる。しかしながら、本実施形態の構成の素子であれば、製造時に膜厚のばらつきが生じた場合にも、ＤＢＲによる光量の増大効果を維持しつつ、１枚のウエハから得られた複数の素子間で、温度特性ばらつきが非常に抑制されたものを作製することができる。
２層の活性層を（１＋２ｍ）λ/４ｎ離間して配置すると、温度変化により発光波長ずれが生じたときに、一方の活性層からの発光が増えると他方が減るという関係になり、この２層の発光の和は波長ずれがあってもほとんど変化しない。そのため、波長ずれに対して特性がほとんど変化しない半導体発光素子を実現することができると考えられる。
本実施形態の半導体発光素子は、図１Ａに示すように、発光層２０の厚み方向中央位置Ａに対して２つの活性層２２が対称な位置に配置されている。活性層の配置は必ずしもＡに対して対称でなくてもよいが、対称な位置とすることにより最も効果を奏しやすい（後記シミュレーション２参照。）。
ｍは０以上の整数であればよいが、ｍが大きくなると発光層全体の膜厚を大きくする必要が生じ、結果として製造コストの上昇に繋がることから、ｍ＝０が最も好ましい。
また、発光層２０全体の膜厚はｋλ/２ｎ（ここで、ｋは１以上の整数であり、ｎは発光層の屈折率）であることが好ましい。後記シミュレーション１にあるように発光層内での光量分布の疎密をうまく制御することにより、効果を高めることができる。ｋλ/２ｎに発光層膜厚を調整することにより、上下ＤＢＲにより発光層内に形成される光量分布を中心対称の形状にすることができ、活性層の位置制御との組合せが容易となる。
また、（１＋２ｍ）λ/４ｎの距離で配置された２つの活性層が複数組、非活性層中に備えられていてもよい（後記シミュレーション３参照）。
特に、各活性層を厚みが１０ｎｍ以下の量子井戸活性層とし、発光層中に多数の量子井戸活性層を備えた構成とすることにより、各活性層の厚みをより均一にすることができること、また、薄い量子井戸としておくことで、活性層が厚いときに想定される界面と中央の発光量が違うというような現象が起こりにくく、活性層内全体で均一な発光が可能となり好ましい（後記シミュレーション５、実施例２参照）。
なお、半導体発光素子がＬＥＤである場合には、活性層の合計厚みが薄すぎるとキャリア飽和を生じる恐れがあるため、発光層中の活性層の厚みの合計厚みはλ/４ｎ以上であることが好ましい（後記参考例参照）。
図１Ｂは上記実施形態の設計変更例の半導体発光素子を示す模式断面図である。本設計変更例においては、下部ＤＢＲ層の構造が上記実施形態と異なり、下部ＤＢＲ層３０中に厚みがｊλ/２ｎの位相変化層３３を備えている（λは発光ピーク波長であり、ｎは位相変化層の屈折率、ｊは１以上の整数である。）。また、上部ＤＢＲ層は備えていない。
既述の通り、一般的なＤＢＲ層の基本構造は、厚みａの低屈折率層３１と厚みｂの高屈折率層３２とのペアを２組以上（合計４層以上）含む多層膜構造であり、発光波長域の光を効率的に反射するように構成されているが、本実施形態においては、下部ＤＢＲ層１２中にｊλ/２ｎの厚みを有する位相変化層３３を備える。このような下部ＤＢＲ層の構成を備えることにより、温度特性のばらつきをさらに効果的に抑制することができる。位相変化層は１層のみでもよいが、２層備えることがより好ましい。下部ＤＢＲ層中に２層の位相変化層を配置する場合には、１層目の位相変化層を最も発光層２０寄りのペア中に配置することが好ましい。
なお、下部ＤＢＲ層１２を構成する交互に配置されている低屈折率層３１あるいは高屈折率層３２のいずれか一方の１層もしくは２層について厚みをｊλ/２ｎにすることで位相変化層３３を備えたものとすることができる。なお、ｊは２以上でもよいが、効果はｊが１の場合とあまり変わらず、一方で層厚が厚くなることで形成コストの上昇につながるため、ｊが１、すなわち位相変化層３３の厚みはλ/２ｎが最も好ましい。
なお、図１Ｂに示す設計変更例の下部ＤＢＲ層を備えた場合であっても、上部ＤＢＲ層を備えていてもよい。
以下、ＤＢＲ層による発光量増強効果を維持しつつ、周囲の環境温度変化および作製上の膜厚のばらつきによる半導体発光素子の光量の温度変化（温度特性）を抑制するための本発明の構成を見出すに至ったシミュレーションについて説明する。
＜シミュレーション手法＞
まず、シミュレーション手法について説明する。
以下の検討においては、常温で７８０ｎｍに発光ピーク波長を有するＧａＡｓ−ＡｌＡｓ系の発光素子について検討した。ここで用いたＧａＡｓ−ＡｌＡｓ系の発光素子の自然発光スペクトルを図２に示す。常温から約４０℃温度が上昇したときには、この自然発光スペクトルが１０ｎｍ長波側にシフトするもの（図２中破線で示す。）とした。自然発光スペクトルとは発光層で発光した光のスペクトルそのものであり、ＤＢＲの影響を受けないスペクトルである。
実際の成膜時においては、ウエハ上での厚みずれは材料の種類や成膜法によって様々であるが、最大で±１０.０％程度の厚みずれが生じ得る。一方で、成膜条件や対象とする材料の工夫等によりこの厚みずれは±２.５％程度まで抑えることができる。そこで、以下のシミュレーションにおいては、厚みのずれが±２.５％であると仮定した。
図３に模式断面図を示すように１枚のウエハ上に形成された±２.５％の範囲で膜厚が異なる５つの素子を仮定して温度特性のばらつき、および平均発光倍率をシミュレーションにより求め、これらに基づいてＬＥＤ構造を評価した。膜厚の異なる５つの素子として、図３の平面図に模式的に示す１〜５の位置に対応する、基準厚みより２.５０％薄くなった素子１、基準厚みより１.２５％薄くなった素子２、基準厚みの素子３、基準厚みより１.２５％厚くなった素子４、基準厚みより２.５０％厚くなった素子５を仮定した。
温度特性のばらつきは以下のように求めた。
まず、各素子構造から共振器スペクトルＲi（λ）を求める（ｉは素子番号でありｉ＝1,２,３,４,５である。以下において同様とする。）。
共振器スペクトルは、発光層から全ての波長で同じ強度の光が発光した場合に素子から出力される光のスペクトルであり、発光層の発光スペクトルとは無関係に定まるものである。ここでは、共振器スペクトルを、吸収のある多層膜の内部発光計算を用いたシミュレーションにより求めた。具体的には、『光学薄膜の基礎理論』（小檜山光信著、オプトロニクス社）などを参考に外部入射の多層膜計算を行い、発光層内の位相差を別途計算することで内部発光を計算した。なお、同様の計算は、FLUXiM AG社のSETFOSのような内部発光計算ソフトウェアで再現することもできる。
次に、共振器スペクトルＲi（λ）と自然発光スペクトルＳ(λ)を掛け合わせて、波長について積分し、各素子について発光量Ｐi（i＝１,２,３,４,５）を求める。
Ｐi∝∫（Ｓ(λ)×Ｒi（λ）)dλ
環境温度が４０℃上昇したとき、常温の自然発光スペクトルがそのまま長波長側に１０ｎｍシフトするものとし、１０ｎｍ長波長側にシフトしたスペクトルＳ'(λ）を用いて、各素子について発光量Ｐi’を求める。
Ｓ'(λ)＝Ｓ（λ−１０ｎｍ）
Ｐi’∝∫（Ｓ'(λ)×Ｒi(λ）)dλ
次に、ＰiとＰi’の差分をとり、温度に対する発光量の変化量を求める。ここでは、４０℃の環境温度変化に対応する変化量であるので、そこから１℃当たりの光量変化（単位：/℃）を求める。
dＰi/dＴ＝（Ｐi'-Ｐi）/４０
２）上記のようにして、５つの素子１〜５について、それぞれ単位温度当たりの光量変化dＰi/dＴ（i＝１,２,３,４,５）を求め、そのうちの最大値（Ｍａｘ（dＰi/dＴ）)と最小値（Ｍｉｎ（dＰi/dＴ）)を抽出する。この最大値と最小値との差を温度特性のばらつき（温特ばらつき）δとする。
δ＝Ｍａｘ（dＰi/dＴ）−Ｍｉｎ（dＰi/dＴ）
ＤＢＲ層による平均発光倍率は以下のように求めた。
ＤＢＲ層を備えていない場合の発光光強度Ｐ0を求め、各素子についての発光倍率Ｐi/Ｐ0を求め、５つの素子についての発光倍率の平均値を平均発光倍率Ｍとする。なお、以下において、平均発光倍率を単に発光倍率をいうことがある。
Ｐ０∝∫(Ｓ(λ))dλ
Ｐi/Ｐ０＝∫(Ｓ(λ)×Ｒi(λ))dλ/∫(Ｓ(λ))dλ
Ｍ＝[ΣＰi/Ｐ0]/５
以下のシミュレーションに用いた素子は、ＧａＡｓ基板を用い、下部ＤＢＲ層、ＡｌＧａＡｓ系の発光層、上部ＤＢＲ層を備えた素子である。ＤＢＲ層は相対的に高い屈折率を有するＡｌ0.3Ｇａ0.7Ａｓ、相対的に低い屈折率を有するＡｌ0.9Ｇａ0.1Ａｓを交互に積層した多層膜からなるものとした。なお、ＤＢＲ層おいては、高屈折率層および低屈折率層のペアを１層としてカウントしている。
＜シミュレーション１＞
ここでは、図４の表に示す層構成を有するＬＥＤについて検討した。なお図４の表中において、ＡｌxＧａ1-xＡｓ層についてはＡｌに続く数値ｘ×1000で示している。例えば、Ａｌ９００はＡｌ0.9Ｇａ0.1Ａｓ低屈折率層であり、Ａｌ３００はＡｌ0.3Ｇａ0.7Ａｓ高屈折率層を示す。
上層（air側）に４．５層の上部ＤＢＲ層１６、下側（基板１０側）に１０層の下部ＤＢＲ層１２をそれぞれ有している。発光層（active）２０の厚みは１０８ｎｍであり、自然発光スペクトルの中心波長７８０ｎｍに対して、λ/２ｎにあたる厚みとなっている。
発光層２０は、図４にその拡大模式図を示すように、発光しない非活性層２１中に発光する部分となる活性層２２が２箇所設けられているものとした。各活性層２２の各厚みは３ｎｍとした。
本シミュレーションにおいては、発光層２０内の２層の活性層２２を、発光層２０の厚み方向中央位置Ａを軸に互いに対称な位置に配置した。図４に示す活性層同士の距離（２つの活性層の中心間の距離）をｄとし、ｄを０〜１００ｎｍの間で変化させてＬＥＤ特性の変化を調べた。ここでｄ＝０は、２つの活性層２２が中央位置Ａで完全に重なった状態である。
上記シミュレーション手法に従い、本構成の素子についての温度特性ばらつきδと平均発光倍率Ｍを求めた。その結果を表１に示す。
表１について、横軸に２層間距離ｄ、縦軸に平均発光倍率および温度特性ばらつきを示したグラフを図５に示す。図５に示すように、平均発光倍率は２層間距離ｄが小さくなるほど大きくなっている。すなわち、２つの活性層の間隔が近づき、その位置が発光層中央部によるほど平均発光倍率は大きくなっている。
一方で、温度特性ばらつきについては、ｄ＝５４ｎｍのときに最小値を持つことがわかる。ｄ＝５４ｎｍは発光波長であるλ＝７８０ｎｍに対してλ/４ｎの厚みにあたる。ｄ＝５４ｎｍのとき、平均発光倍率は１．３倍程度であり、増強効果と温度特性ばらつき抑制効果を両立することができることが明らかになった。すなわち、本シミュレーションにより発光層中に２つの活性層を持つ構造において、活性層間の距離ｄがλ/４ｎであるとき発光量の増強効果を維持しつつ温度特性ばらつきを最小にすることができることを明らかにした。
ｄ＝λ/４ｎが好ましい理由について検討した。
図６に上部活性層(＝空気側に近いほうの活性層)のみが発光したときの共振器スペクトル（Ａ）、下部活性層(＝基板側)のみが発光したときの共振器スペクトル（Ｂ）、上部と下部の平均の発光での共振器スペクトル（Ｃ）をそれぞれ示す。
図６の（Ａ）に示すように上部活性層のみのときは長波側の波長が強く増強され、図６の（Ｂ）に示すように下部活性層のみのときは短波側の波長が強く増強される。そして、図６の（Ｃ）に示すように、それらの平均である全体の共振器スペクトルは波長全体で比較的なだらかなスペクトルを示している。
ＤＢＲは強い干渉によって光を反射する。上下にＤＢＲが存在すると、そのＤＢＲが作る光同士が干渉しあい光の大きな強弱・強度分布が生じる。ＬＥＤのキャリア飽和をできるだけ防ぐために本検討では発光層の厚みを１０８ｎｍとしている。この厚みはλ/２ｎに相当する厚いものであるため、ＤＢＲにより発光層内で光の疎密が生じる。さらに、ＬＥＤの自然発光スペクトルは広いため、発光波長によって光の強度分布が異なる位置に生じる。そのため、発光層内の特定の１箇所のみが活性層となり発光すると、図６の（Ａ）の上部側のみ、あるいは同図（Ｂ）の下部側の共振器スペクトルのように特定の波長が強く増強されることになる。このとき、自然発光スペクトルの温度による長波シフトによって光量が大きく変化することとなり、温度特性のばらつきも結果として大きくなる。
一方、所定間隔を開けて活性層を２層設けることで特定波長のみの増強を緩和し、自然発光スペクトル全体に同様の共振器スペクトル強度を持たせることができると考えられる。(λ/２ｎ)の厚みの発光層に対して、(λ/４ｎ)の距離を保った２つの活性層からの基準波長の発光強度はほぼ等しくなる。その基準波長より長波側のときおよび短波側のとき、一方の活性層の光量が大きくなると、他方の活性層の光量が小さくなり、全体としての光量をほぼ均一に保つ。２つの活性層の距離を(λ/４ｎ)に保っているときは、この光量の増減の絶対値が最も近くなるため、平均の光量を保つ効果が最も大きく、優位性を持つと考えられる。
<シミュレーション２＞
シミュレーション１の検討により、発光層内の活性層の層間距離を(λ/４ｎ)に保つことが重要であることを明らかにした。次に、図７に示すように層間距離を保ったまま、発光層内での活性層位置をずらした場合についてシミュレーションをおこなった。
ＬＥＤ構造はシミュレーション１とほぼ同一の構造とし、発光層内における活性層の位置を移動させることとした。一方の活性層２２の位置を発光層内の基板と反対側から見て０ｎｍ〜５４ｎｍの間で変化させ、各位置での温特ばらつきδおよび発光倍率Ｍを上記シミュレーション手法に従い求めた。他方の活性層２２は上部活性層位置に５４ｎｍ足した位置に配置することで、２活性層間の距離ｄを５４ｎｍ(＝λ/４ｎ)に保ちつつ発光層内での位置を変化させた。
活性層位置毎に求めた温度特性ばらつきδと平均発光倍率Ｍを表２に示す。
表２について、横軸に上部活性層の位置、縦軸に平均発光倍率および温特ばらつきを示したグラフを図８に示す。
表２および図８に示す通り、上部活性層の位置が変化しても温特ばらつきは０.２％/℃以下に抑えられており、また、発光倍率は１.２倍以上を維持しているという結果が得られた。本シミュレーションにより、２つの活性層を発光層内において平行移動させた場合には、温度特性ばらつき、発光倍率ともに変化は小さく、温度特性ばらつきを抑えた状態を保つことができることを明らかにした。
一方、表２に示すように、発光層内中央位置に関して対称な位置に２活性層を置く配置(上層活性層の位置２７ｎｍ)で最も温度特性ばらつきが抑えられている。上下のＤＢＲにより形成される発光層内の光量の疎密は、発光層の厚みがλ/２ｎであることにより、発光層中心に対して対称となる。したがって、発光層内中央位置に関して対称に活性層を配置することで、２つの活性層の光量と変化量が最も近くなるため、対称な配置のときに最も温度特性ばらつきが抑えられる。すなわち、最も変化の打ち消しあいの効果が大きい配置であるためであると考えられる。
以上の通り、シミュレーション２によって、対称の配置から活性層が平行移動したときでも、変化の打ち消しあいの関係は保たれることが明らかになった。
<シミュレーション３＞
次に、シミュレーション１で最も特性に優れていた距離λ/４ｎについて拡張するため、発光層の厚みを１０８ｎｍ(＝λ/２ｎ)から２１６ｎｍ(＝λ/ｎ)、３２４ｎｍ(＝３λ/２ｎ）、４３２ｎｍ(＝２λ/ｎ）に増やし、複数の活性層を、発光層の中央位置Ａに対して対称となる位置に、かつ、活性層−活性層間の距離（活性層同士の中心間の距離）がλ/４ｎとなる条件で配置した構成について検討した。
ＬＥＤ構成は、発光層の厚みおよび発光層中の活性層数以外は、シミュレーション１と同一の構成とした。図９は厚みλ/ｎの発光層に４層の活性層２２を備えた発光層模式断面図、図１０は厚み３λ/２ｎの発光層に６層の活性層２２を備えた発光層模式断面図、図１１は厚み２λ/ｎの発光層に８層の活性層２２を備えた発光層模式断面図をそれぞれ示す。図９〜図１１に示すように、それぞれについて、上記活性層の配置条件から、最も上層側の活性層２２および最も下層側の活性層２２の中心位置がそれぞれ発光層端部から上下λ/８ｎの位置となり、複数の活性層２２がλ/４ｎの距離を保って配置される構成が一意に定まる。
これらの配置について、平均発光倍率および温度特性ばらつきをそれぞれ求めた。本シミュレーション３の結果をシミュレーション１の発光層厚み１０８ｎｍの結果と併せて表３に示す。
表３に示すように、いずれの場合も発光倍率が１．３倍以上、温度特性ばらつきが０．２％/℃未満であり、増強効果と温度ばらつき抑制効果を両立するものであることが明らかになった。
この結果から、発光層の厚みを厚くした条件でも、活性層数と配置を適切な配置をすることで、温特ばらつきを抑えたまま、発光量を増強できる設計があることを明らかにした。
すなわち、複数の活性層を発光層の中央に対して互いに対称となる位置に配置すると共に、活性層−活性層間の距離がλ/４ｎになるように配置する構成は、発光層厚みに依らずに有効であることが明らかになった。
なお、実際の素子作製上は、発光層厚みを増やしていくことは成膜のタクトタイムの増大およびそれに伴うコストアップにつながるため、際限なく厚みを増していくことは望ましくはない。
＜シミュレーション４＞
半導体発光素子、特にＬＥＤにおいては、素子内の活性層が薄すぎるとキャリアが飽和し、ＬＥＤ内の活性層部以外が発光するなど素子の制御が困難になる現象が生じることが知られている。また、ＡｌＧａＡｓ系のＬＥＤにおいては、活性層内を光らせ、ＤＢＲ層その他の層で発光させないようにするために、一般に活性層厚みが１０８ｎｍ（＝λ/２ｎ）程度必要であることが知られている。
上記シミュレーション１〜３においては活性層厚みを３ｎｍと薄いものとしたが、活性層厚計が１０８ｎｍとなる構成についてシミュレーションを行った。
本シミュレーション４においては、シミュレーション３の発光層厚みが２１６ｎｍ（＝λ/ｎ）の構成において、各活性層２２が２７ｎｍ（＝λ/８ｎ）の厚みを有するものとした。本シミュレーションにおける発光層の模式断面図を図１２に示す。４層の活性層２２がそれぞれ２７ｎｍ(＝λ/８ｎ)の厚みを持つため、活性層全体の厚みは１０８ｎｍ（＝λ/２ｎ）となる。
本構成について、上記シミュレーション手法に基づいて平均発光倍率、温度特性のばらつきをそれぞれ求めたところ、平均発光倍率は１.３２１２倍、温度特性のばらつきが０.１３６９％/℃であった。これらの値は、シミュレーション３の発光層厚み２１６ｎｍの場合（表３参照。）とほぼ同様である。
この結果は、シミュレーション２で示したλ/４ｎを保ったまま平行移動による特性変化が小さいという結果と、シミュレーション３の結果を合わせると説明することができる。すなわち、２７ｎｍに厚くなった活性層の中のそれぞれの微小部位に対して、(λ/４ｎ)の位置に対応する活性層が存在することで、それぞれの微小部位に変化の打ち消しあいによる光量が均一となる効果が働くこととなる。本シミュレーション４により、活性層が厚くなったときでも温度特性ばらつきを抑制したまま発光倍率を向上させる構成であることを明らかにした。
＜シミュレーション５＞
さらに、発光層が多重量子井戸構造を有する場合について検討した。量子井戸構造の利点としては、発光層内の活性層位置の制御が容易であること、活性層が薄いため活性層内の発光ばらつきがおきにくいこと、多重化により活性層全体としての厚みを増やすことができるため、キャリア飽和を防ぐことができることが挙げられる。
本検討では、厚み９ｎｍ（＝λ/２４ｎ）の活性層２２を１２層有する量子井戸構造の発光層とした。図１３に本シミュレーションに用いた発光層の模式断面図を示す。図１３に示すように、発光層中央位置Ａに関して対称になる活性層配置とし、活性層同士は等間隔に配置するような発光層を検討した。活性層間に配置される非活性層はいずれも厚み９ｎｍとし、発光層の両端部に配置されている非活性層は４．５ｎｍとした。いずれの活性層からもλ/４ｎの距離には別の活性層が必ず配置されている構造である。
本シミュレーション５においては、シミュレーション３の発光層厚みが２１６ｎｍ（＝λ/ｎ）の構成において、発光層内のみを変化させるものとした。
このときの平均発光倍率および温度特性のばらつきをそれぞれ上記シミュレーション手法により求めたところ、発光倍率は１.３４９０倍、温度特性のばらつきが０.１５０３(％/℃)であった。
このように、複雑な多重量子井戸構造でも温度特性のばらつきの抑制と発光量の増大の両立する構造を得ることができた。
以上のように、シミュレーション１〜５により、発光量を増加させつつ、温度特性のばらつきを抑制することができる発光層の構造を見出した。なお、各シミュレーションは、ＡｌＧａＡｓ系半導体発光素子について行っているが、温度特性ばらつきや発光増強度の距離依存性の傾向は組成に拘わらず同様の傾向を示すと考えられる。
以下、本発明の実施例および比較例について説明する。
[実施例１]
シミュレーション４について図１２に示したλ/ｎの発光層中に４つの活性層を備えた構造のＬＥＤを作製した。本実施例１で作製したＬＥＤの具体的な層構成を図１４の表に示す。図１４の表中に示すように、バンドギャップの関係より活性層をＡｌ0.128Ｇａ0.872Ａｓとし、非活性層をＡｌ0.23Ｇａ0.77Ａｓとして設計した。発光層厚みが２１６ｎｍ（＝λ/ｎ）、各活性層が２７ｎｍ（＝λ/８ｎ）である。
ＧａＡｓウエハ上に各層を順次ＭＯＣＶＤ法により成膜した。このウエハをダイシングして素子化し、図３の平面図に示す位置１〜５から切り出された５つのサンプルを得た。
これらのサンプル１〜５について、それぞれ発光倍率および温度特性を調べた。その結果を表４に示す。なお、ここでの発光倍率はＤＢＲ層を備えなかった場合についてシミュレーションで求めた光量を１とした時の光量である。
表４に示すように、サンプル１〜５はそれぞれ発光倍率および温度特性が異なる。これは、各サンプルで膜厚が異なることに起因すると考えられる。サンプル１〜５についての平均発光倍率Ｍは１.３３倍、温度特性のばらつきδは０.１９１(％/℃)であった。
本実施例の素子は、温度特性のばらつきδが０.２％/℃未満を満たしており、十分小さく抑えることができているとともに発光量の増大と両立させることができた。
なお、シミュレーション４の結果と比較すると、発光倍率はほぼ予測どおりであるのに対して、温度特性のばらつきは大きくなっている。これは、発光層内の活性層が２７ｎｍの厚みを持っているため、活性層内で均一でない発光が生じているためであると考えられる。
[比較例１]
比較例１として、発光層以外の構造はすべて実施例１と同一とし、発光層内の活性層配置を変化させたＬＥＤ素子を作製した。詳細な層構成は図１５の表に示し、発光層の拡大模式図を併せて示す。実施例１の発光層内の活性層配置と比べ、第一と第二の活性層の距離を大きくし、第二、第三の活性層の距離を小さくした中央対称配置としている。
実施例１と同様にして１枚のウエハから切り出した５つのサンプルについて発光倍率および温度特性を測定した。その結果を表５に示す。
表５に示す通り、全体的に発光倍率が低く、温度特性の数値も大きい。平均の発光倍率Ｍが１.０３倍、温度特性のばらつきδが１.６６４％/℃である。
[比較例２]
比較例２として、発光層以外の構造はすべて実施例１と同一とし、発光層内の活性層配置を変化させたＬＥＤ素子を作製した。詳細な層構成は図１６の表に示し、発光層の拡大模式図を併せて示す。実施例１の発光層内の活性層配置と比べ、第一と第二の活性層の距離を小さくし、第二、第三の活性層の距離を大きくした中央対称配置としている。
実施例１と同様にして１枚のウエハから切り出した５つのサンプルについて発光倍率および温度特性を測定した。その結果を表６に示す。
表６に示す通り、全体的に発光倍率は高いが、温度特性の数値は大きい。平均の発光倍率Ｍが１.６４倍、温度特性のばらつきδが１.２６８％/℃である。
実施例１、比較例１および比較例２についての平均発光倍率および温度特性ばらつきについて表７に示す。
実施例１のように、活性層の配置を適切にすることで温度特性ばらつきを抑制できることが明らかである。
一方、比較例１は、実施例１と比較して発光倍率はかなり低く、温度特性ばらつきは大きい。発光層内における活性層の配置が適切でないために、光量増大効果と温度特性ばらつき抑制効果が得られなかったものと考えられる。また、比較例２は、実施例１と比較して平均発光倍率は高いが、温度特性ばらつきが大きい。比較例１の場合と同様に、発光層内における活性層の配置が適切でないために、温度特性のばらつき抑制効果が得られなかったものと考えられる。
[参考例]
参考例として、発光層以外の構造は全て実施例１と同一とし、発光層内の活性層の厚み３ｎｍに薄くした構成のＬＥＤを作製した。詳細な層構成は図１７の表に示す。本参考例の発光層は、シミュレーション２において説明した図９の拡大模式図の構造を有する。
実施例１と同様にして１枚のウエハから切り出した５つのサンプルについて発光倍率および温度特性を測定した。その結果、平均発光倍率Ｍは１.２０倍、温度特性のばらつきδは２.０６４(％/℃)となった。活性層の層厚が合計で１２ｎｍと小さすぎるために、キャリアが飽和し、発光層内の非活性層部や、ＤＢＲ内のＡｌ0.3Ｇａ0.7Ａｓなども発光しているため温度特性のばらつきが非常に大きくなったと考えられる。ＬＥＤとしては、活性層の合計厚みが有る程度以上大きいことを要することが明らかになった。
[実施例２]
シミュレーション５について図１３に示した多重量子井戸構造の発光層を備えたＬＥＤを作製した。本実施例２で作製したＬＥＤの具体的な層構成を図１８の表に示す。図１８の表に示すように、本実施例では９ｎｍの量子井戸活性層が１２層、９ｎｍの非活性層を挟んで積層されている。
実施例１と同様にして１枚のウエハから切り出した５つのサンプルについて発光倍率および温度特性を測定した。その結果を表８に示す。
サンプル１〜５についての平均発光倍率Ｍは１.３３倍、温度特性のばらつきδは０.１５０(％/℃)であった。これはシミュレーション５の結果とほぼ同一の値である。量子井戸による発光を採用したことで、活性層内の発光が均一となりシミュレーションどおりの理想的な結果を得ることができたと考えられる。
なお、実施例１と同一の発光層を有するが、下部ＤＢＲ層および上部ＤＢＲ層が異なるＬＥＤについて、実施例１と同様にして平均発光倍率および温度特性ばらつきを調べたところ、構成が異なるＤＢＲ層を備えた場合であっても、温度特性ばらつきを抑制することができた。
なお、本実施例においては、半導体膜の成膜方法としてＭＯＣＶＤ法を用いたが、本発明の半導体素子の製造方法はこれに限られるものではなく、他の手法（ＭＢＥ法など）を用いてもよく、成膜方法に拘わらず同様に効果を奏する。
本発明の半導体発光素子は、同一ウエハ上に作製された互いに膜厚にばらつきを有する複数のＬＥＤを用い、この光量を一定する必要があるＬＥＤアレイ露光装置などに適用される場合に極めて大きい効果を発揮する。
１、２ 半導体発光素子
１０ 基板
１２ 下部分布ブラッグ反射層
１３ ｐ型ドープ層
１５ ｎ型ドープ
１６ 上部分布ブラッグ反射層
１７ ｎ型コンタクト層
１８ 反射防止層
２０ 発光層
２１ 非活性層
２２ 活性層
３１ 低屈折率層
３２ 高屈折率層
３３ 位相変化層

Claims (9)

  1. 少なくとも基板と、該基板上に設けられた下部分布ブラック反射層と、前記下部分布ブラック反射層上に設けられた発光層とを備え、所定の発光ピーク波長の発光光を出力する半導体発光素子であって、
    前記発光層が、非活性層中に(１＋２ｍ)λ/４ｎ（ここでλは前記発光ピーク波長、ｎは前記発光層の屈折率、ｍは０以上の整数である。）の距離で配置された２つの活性層を１組以上備えてなる構造であり、前記距離は、前記２つの活性層の互いの厚み方向中心間の距離である、ことを特徴とする半導体発光素子。
  2. 前記発光層の厚みがｋλ/２ｎ（ここでλは前記発光ピーク波長、ｎは前記発光層の屈折率、ｋは１以上の整数である。）であることを特徴とする請求項１記載の半導体発光素子。
  3. 前記整数ｍが０であることを特徴とする請求項１または２記載の半導体発光素子。
  4. 前記活性層が、前記発光層の厚み方向中心位置に対して上下方向に対称な位置に配置されていることを特徴とする請求項１から３いずれか１項記載の半導体発光素子。
  5. 前記活性層の各層の厚みが１０ｎｍ以下であることを特徴とする請求項１から４いずれか１項記載の半導体発光素子。
  6. 前記発光層中に含まれる前記活性層の合計の厚みがλ/４ｎ以上であり、発光ダイオードとして機能するものであることを特徴とする請求項１から５いずれか１項記載の半導体発光素子。
  7. 前記発光層上に上部分布ブラッグ反射層を備えていることを特徴とする請求項１から６いずれか１項記載の半導体発光素子。
  8. 前記発光層上に前記発光光に対する反射防止層を備えていることを特徴とする請求項１から７いずれか１項記載の半導体発光素子。
  9. 前記下部分布ブラッグ反射層中に、ｊ・λ/２ｎの厚みを有する位相変化層（（ここで、ｎは該位相変化層の屈折率、ｊは１以上の整数である。）が少なくとも１層備えられていることを特徴とする請求項１から８いずれか１項記載の半導体発光素子。
JP2012035075A 2012-02-21 2012-02-21 半導体発光素子 Active JP5728411B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012035075A JP5728411B2 (ja) 2012-02-21 2012-02-21 半導体発光素子
EP13751177.0A EP2819183B1 (en) 2012-02-21 2013-02-08 Semiconductor light-emitting element
PCT/JP2013/053083 WO2013125376A1 (ja) 2012-02-21 2013-02-08 半導体発光素子
US14/330,457 US20140319571A1 (en) 2012-02-21 2014-07-14 Semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012035075A JP5728411B2 (ja) 2012-02-21 2012-02-21 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2013171991A JP2013171991A (ja) 2013-09-02
JP5728411B2 true JP5728411B2 (ja) 2015-06-03

Family

ID=49005564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012035075A Active JP5728411B2 (ja) 2012-02-21 2012-02-21 半導体発光素子

Country Status (4)

Country Link
US (1) US20140319571A1 (ja)
EP (1) EP2819183B1 (ja)
JP (1) JP5728411B2 (ja)
WO (1) WO2013125376A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492586B (zh) * 2017-08-01 2019-10-25 天津三安光电有限公司 发光二极管
CN110176187B (zh) * 2019-06-19 2020-12-29 上海天马微电子有限公司 一种固态全反射显示器及其制作方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5226053A (en) * 1991-12-27 1993-07-06 At&T Bell Laboratories Light emitting diode
JPH0793419B2 (ja) 1992-11-04 1995-10-09 日本電気株式会社 受光発光集積素子
US5295147A (en) * 1992-12-22 1994-03-15 Photonics Research Incorporated Vertical cavity, surface-emitting laser with expanded cavity
JP2000299493A (ja) * 1999-04-15 2000-10-24 Daido Steel Co Ltd 半導体面発光素子
US6658034B2 (en) * 2000-12-13 2003-12-02 Picarro, Inc. Surface-emitting semiconductor laser
JP2002204026A (ja) * 2000-12-28 2002-07-19 Daido Steel Co Ltd 面発光デバイス
JP2003332615A (ja) 2002-05-09 2003-11-21 Daido Steel Co Ltd 半導体発光素子
TW200723624A (en) * 2005-12-05 2007-06-16 Univ Nat Chiao Tung Process of producing group III nitride based reflectors
JP5189734B2 (ja) * 2006-01-24 2013-04-24 ローム株式会社 窒化物半導体発光素子
JP4210690B2 (ja) * 2006-03-31 2009-01-21 Ｄｏｗａエレクトロニクス株式会社 面発光素子
JP2009070929A (ja) * 2007-09-11 2009-04-02 Daido Steel Co Ltd 面発光ダイオード
JP4770955B2 (ja) 2009-03-16 2011-09-14 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置

Also Published As

Publication number Publication date
EP2819183A4 (en) 2015-10-07
EP2819183A1 (en) 2014-12-31
JP2013171991A (ja) 2013-09-02
US20140319571A1 (en) 2014-10-30
EP2819183B1 (en) 2018-09-26
WO2013125376A1 (ja) 2013-08-29

Similar Documents

Publication Publication Date Title
JP5731996B2 (ja) 半導体発光素子
US9160138B2 (en) Light-emitting element array
US8385381B2 (en) Vertical cavity surface emitting laser
JP4992503B2 (ja) 面発光型半導体レーザおよびその製造方法
US7518153B2 (en) Nitride semiconductor light emitting device
US8796711B2 (en) Light-emitting element
KR20090016696A (ko) 면 발광형 반도체 레이저 및 그 제조 방법
JP2008085339A (ja) 複数のモノリシックに集積されたレーザダイオードを備えている端面発光形半導体レーザ
JP2011009524A (ja) 発光素子及び発光素子の製造方法
KR20100021361A (ko) 면발광형 반도체 레이저
TWI412154B (zh) Surface light emitting element
WO2021187081A1 (ja) 半導体レーザ素子
US20160013383A1 (en) Light-emitting device
JP5728411B2 (ja) 半導体発光素子
US20130082295A1 (en) Light-emitting element including light-emitting layer sandwiched between two semiconductor layers
US20090129426A1 (en) Semiconductor System Having a Ring Laser Fabricated by Epitaxial Layer Overgrowth
US20170084784A1 (en) Light-emitting device and production method therefor
JP2009070929A (ja) 面発光ダイオード
US20150139261A1 (en) Semiconductor device having a semiconductor dbr layer
JP5787069B2 (ja) 多波長半導体レーザ素子
JP2009070928A (ja) 面発光ダイオード
WO2023149081A1 (ja) 半導体レーザ素子
JP2009059734A (ja) 面発光レーザ
JP2015146397A (ja) 半導体発光素子
JP2005005558A (ja) 半導体発光素子及び半導体発光素子用エピタキシャルウェハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150406

R150 Certificate of patent or registration of utility model

Ref document number: 5728411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250