以下、本発明の実施形態を図面を参照して説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態である撮像装置を説明するためのブロック図である。
本実施形態の撮像装置は、図1に示すように、光学系1、撮像素子2、駆動回路部3、前処理部4、信号処理部5、メモリ部6、画像表示部7、画像記録部8、操作部9及び同期制御部10を備える。
光学系1は、被写体像を撮像素子2に結像させる合焦レンズ、光学ズームを行うズームレンズ、被写体像の明るさを調整する絞り、露光を制御するシャッタ等を有する。
撮像素子2は、水平垂直方向に配列された複数の画素と、これらの画素から読み出された信号を所定の順番で出力する回路から構成されている。詳細については、図2を用いて後述する。
駆動回路部3は、同期制御部10からの制御信号により、定電圧やドライブ能力を強化させたパルスを供給することで、光学系1及び撮像素子2を駆動する。
前処理部4は、同期制御部10からの制御信号により制御され、相関2重サンプリング回路(CDS回路)、ゲインコントロールアンプ、及びA/D変換回路を備える。
相関2重サンプリング回路(CDS回路)は、アナログ信号である撮像素子2の出力信号に含まれるリセットノイズなどのノイズ成分を除去する。ゲインコントールアンプは、ノイズが除去された出力信号の振幅を調整する。A/D変換回路は、振幅が調整されたアナログ信号である出力信号をデジタル信号に変換する。
信号処理部5は、同期制御部10からの制御信号により制御され、前処理部4から送られてくるデジタル信号に変換された出力信号に対して適切な信号処理を行い画像データに変換する。
また、信号処理部5は、メモリ部6や画像記録部8へデジタル信号に変換された出力信号や画像データを出力したり、メモリ部6や画像記録部8からのデジタル信号に変換された出力信号や画像データを受けて信号処理を行うことなどを実行する。さらに、信号処理部5は、撮像素子2の出力信号から合焦状態や露光量等の測光データを検出し、同期制御部10に送信する機能も持っている。
メモリ部6は、同期制御部10からの制御信号により制御され、デジタル信号に変換された撮像素子2の出力信号や、信号処理された画像データを一時的に記憶する。また、メモリ部6は、表示用の画像データを画像表示部7へ出力する機能も持っている。
画像表示部7は、同期制御部10からの制御信号により制御され、メモリ部6に記憶する表示用の画像データを、撮影前の構図決めや撮影後の画像の確認を行うために表示する電子ビューファインダー(EVF)や液晶ディスプレイ(LCD)で構成される。
また、画像表示部7には、一般に撮像素子2の垂直画素数より表示画素数が少ないものが用いられる。本実施形態においても、画像表示部7の表示画素数は、撮像素子2の画素数より少なく構成されているものとする。
画像記録部8は、メモリカード等が着脱可能とされ、同期制御部10からの制御信号により制御されて、信号処理部5から送られてくるデジタル信号に変換された出力信号や画像データのメモリカード等への記録やメモリカード等からの読み込みを行う。
操作部9は、スイッチ、押しボタン、ダイアル等の操作部材を用いた外部からの指示、例えば、撮像装置の電源スイッチの状態、撮影を指示する押しボタンの状態あるいは撮影モードを選択するモードダイアルの状態を同期制御部10に伝えることができる。
また、操作部9は、撮影前の画像表示の指示、撮影の各種指示、撮影した画像の表示、あるいは、撮像装置の動作をあらかじめ指示するメニュー操作等を同期制御部10に伝える。さらに、操作部9は、同期制御部10からの制御信号により、LCDやLED等の表示部あるいは画像表示部7を用いて、撮像装置の状態を表示することができる。
なお、表示部として画像表示部7を用い、操作部材として画像表示部7に装着したタッチパネルを用いて、オンスクリーンでの操作を行ってもよい。
同期制御部10は、操作部9からの指示により、撮像装置全体を制御する。また、同期制御部10は、信号処理部5から送られてくる合焦状態や露光量等の測光データに応じて光学系1を制御して、最適な被写体像を撮像素子2に結像させる。さらに、同期制御部10は、メモリ部6の使用状況、及び画像記録部8に着脱可能なメモリカード等の装着状態や使用状況を検出することもできる。
本実施形態の撮像装置は、次のように動作するものとする。
<表示画像の制御>
(1)操作部9の電源スイッチからの指示により電源がオンする。
(2)信号処理部5で、撮像素子2からの画像信号を表示用の画像データに変換して、画像表示部7に表示するとともに、測光データを検出し、同期制御部10に送信する。
(3)測光データを基にして、同期制御部10が駆動回路部3を介して光学系1を制御する。
(4)(2)及び(3)を繰り返すとともに、操作部9からの指示を待つ。
<静止画撮影の制御>
(1)操作部9の撮影スイッチからの指示により静止画撮影の制御が始まる。
(2)信号処理部5で、撮像素子2からの画像信号から測光データを検出し、同期制御部10に送信する。
(3)測光データを基にして、同期制御部10が駆動回路部3を介して光学系1を制御する。
(4)撮像素子2において、静止画記録用の露光と信号の出力を行う。
(5)信号処理部5で、撮像素子2からの画像信号を記録用の画像データに変換して、画像記録部8に送り、着脱可能なメモリカード等に記録するとともに、表示用の画像データに変換して、画像表示部7に表示する。
(6)表示画像の制御に戻る。
次に、図2〜図5を参照して、撮像素子2について詳述する。なお、図2においては、説明の便宜上、撮像素子2の画素数は、水平方向12画素、垂直方向12画素として表示している。
図2において、画素11は、入射した光を電気信号に変換する画素の一つを示し、水平方向(H)、垂直方向(V)の画素の位置を示すアドレスを(1,1)と表示する。そして、すべての画素の構成は、垂直制御線及び垂直信号線がそれぞれ対応する画素で異なることを除いて、画素11と同一となっており、画素の位置を示すアドレスは、(H,V)で表される。
図3に、画素11の構成例を示す。図3において、点線で囲われた部分が画素11を示し、この画素11は、垂直制御線201及び垂直信号線101により他の回路と接続される。垂直制御線201は、水平1行の画素に共通して接続され、水平1行の画素を同時に制御し、垂直信号線101は、垂直1列の画素に共通して接続され、画素の信号を出力する。垂直制御線201は、リセット制御線221、垂直アドレス線241、転送制御線261をまとめて示す。
光電変換素子D1は、光を電荷に変換する。FD容量C1は、光電変換素子D1の電荷を電圧に変換する際に電荷を蓄積する。駆動トランジスタ(増幅部)Td1は、画素内アンプを駆動するトランジスタで、FD容量C1の電圧に応じた電圧を出力する。リセットトランジスタ(リセットスイッチ)T1は、リセット制御線221に接続され、FD容量C1の電圧をリセットする。
選択トランジスタ(選択スイッチ)T2は、垂直アドレス線241に接続され、駆動トランジスタTd1の出力を画素の出力信号として、垂直信号線101に出力する。転送トランジスタ(転送スイッチ)T3は、転送制御線261に接続され、光電変換素子D1からFD容量C1への電荷の転送を制御する。電源Vdは、駆動トランジスタTd1及びリセットトランジスタT1の電源である。
本実施形態において、駆動トランジスタTd1以外のトランジスタは、スイッチとして働き、ゲートに接続されている制御線のオンで導通し、オフで遮断することとする。
ここで、撮像素子2におけるノイズ読みと画素信号読みについて説明する。
まず、撮像素子2の水平1行の画素を読み出す場合のノイズ読みを説明する。垂直制御線は、水平1行の画素すべてを制御するので、ここでは、画素(1,1)を例に説明するが、他の画素の動作も同様である。
転送トランジスタT3がオフの状態で、リセット制御線221によりリセットトランジスタT1がオンし、FD容量C1の電圧がリセットされた後、リセットトランジスタT1をオフする。
次に、垂直アドレス線241により選択トランジスタT2がオンし、FD容量C1のリセット電圧を垂直信号線(信号出力線)101に出力する。この信号がノイズ信号(第一の信号)となり、ノイズ信号の読出し動作(第一の読出し動作)をノイズ読みと定義する。そして、必要であれば、垂直アドレス線241により選択トランジスタT2をオフする。
次に、画素信号読みを説明する。リセットトランジスタT1がオフの状態で、転送制御線261により転送トランジスタT3がオンすると、光電変換素子D1からFD容量C1へ電荷が転送される。そして、FD容量C1に発生しているノイズ信号と光電変換素子D1から転送されてきた電荷が加算され、画素信号として電荷電圧変換される。
次に、垂直アドレス線241により選択トランジスタT2がオンし、FD容量C1の信号電圧を垂直信号線101に出力する。この信号が画素信号(第二の信号)となり、この画素信号の読出し動作(第二の読出し動作)を画素信号読みと定義する。そして、必要であれば、垂直アドレス線241により選択トランジスタT2をオフする。
以上の説明においては、ノイズ読みと画素信号読みを別々に定義したが、ノイズ読みから画素信号読みまでの一連の動作を次のように連続信号読みとして定義してもよい。
連続信号読みにおいては、まず、ノイズ読みを行う。撮像素子2の水平1行の画素を読み出す場合、転送トランジスタT3がオフの状態で、リセット制御線221によりリセットトランジスタT1がオンし、FD容量C1の電圧がリセットされた後、リセットトランジスタT1をオフする。
次に、垂直アドレス線241により選択トランジスタT2がオンし、FD容量C1のリセット電圧を垂直信号線101に出力する。この信号がノイズ信号となる。この状態においては、リセットトランジスタT1がオフの状態なので、続けて、画素信号読みを行う。
転送制御線261により転送トランジスタT3がオンすると、光電変換素子D1からFD容量C1へ電荷が転送される。そして、FD容量C1に発生しているノイズ信号と光電変換素子D1から転送されてきた電荷が加算され、画素信号として電荷電圧変換される。ここで、選択トランジスタT2がオンのままなので、加算されたFD容量C1の信号電圧が垂直信号線101に出力され、この信号が画素信号となる。そして、必要であれば、垂直アドレス線241により選択トランジスタT2をオフする。
図2に戻って、垂直シフトレジスタ21〜32は、読み出す画素に接続されている垂直制御線201〜212を選択することができる。垂直制御回路33は、制御入力端子16を介しての同期制御部9からの制御信号の指示により、垂直シフトレジスタ21〜32を制御する。
垂直シフトレジスタ制御線34は、垂直シフトレジスタ21〜32に対して、「1行読み動作」、「2行加算動作」、「3行加算動作」のいずれか一つを指示することができる。
垂直レジスタ選択線35〜37のうちの垂直レジスタ選択線35は、垂直シフトレジスタ21〜32のすべてを選択することができ、垂直レジスタ選択線36は、垂直シフトレジスタ22,24,26,28,30及び32を選択することができる。また、垂直レジスタ選択線37は、垂直シフトレジスタ23,26,29及び32を選択することができる。
例えば、垂直シフトレジスタ制御線34が「1行読み動作」を指示し、垂直レジスタ選択線35が選択されたとすると、垂直制御線201〜212が順番に選択されるように、垂直シフトレジスタ21〜32を制御することができる。
垂直シフトレジスタ制御線34が「1行読み動作」を指示し、垂直レジスタ選択線36が選択されたとすると、垂直制御線202,204,206,208,210及び212が順番に選択されるように、垂直シフトレジスタ21〜32を制御することができる。
垂直シフトレジスタ制御線34が「1行読み動作」を指示し、垂直レジスタ選択線37が選択されたとすると、垂直制御線203,206,209及び212が順番に選択されるように、垂直シフトレジスタ21〜32を制御することができる。
また、垂直シフトレジスタ制御線34が「2行加算動作」を指示し、垂直レジスタ選択線35が選択されたとすると、垂直制御線201〜212が、1行分の読み動作の中で2行を同時に選択するように、垂直シフトレジスタ21〜32を制御することができる。これにより、垂直信号線には、垂直方向に2画素分の信号が加算平均されて出力されることになる。
さらに、垂直シフトレジスタ制御線34が「3行加算動作」を指示し、垂直レジスタ選択線35が選択されたとすると、垂直制御線201〜212が、1行分の読み動作の中で3行を同時に選択するように、垂直シフトレジスタ21〜32を制御することができる。これにより、垂直信号線には、垂直方向に3画素分の信号が加算平均されて出力されることになる。
加算回路12は、垂直信号線101〜112に送られてくる画素から読み出された信号を加算することができる。加算制御回路40は、制御入力端子16を介しての同期制御部9からの制御信号の指示により、加算回路12を制御する。加算制御線41〜48は、加算回路12を制御する。
水平読出し回路13は、水平制御線401〜412に制御され、加算回路12の加算出力線301〜312を介して送られてくる加算信号を出力回路14へ送ることができる。出力回路14は、電流増幅回路や電圧増幅回路からなり、送られてきた信号を適切な電流増幅や電圧増幅して、出力端子15を介して前処理部4へ出力する。水平読出し制御線49〜51は、水平読出し回路13を制御する。
水平シフトレジスタ61〜72は、水平制御線401〜412を選択することができる。水平制御回路73は、制御入力端子16を介しての同期制御部9からの制御信号の指示により、水平シフトレジスタ61〜72を制御する。
水平シフトレジスタ制御線74は、水平シフトレジスタ61〜72に対して、後述する「ノイズ読み有り動作」及び「ノイズ読み無し動作」のいずれか一つを指示することができる。
水平レジスタ選択線75〜77のうちの水平レジスタ選択線75は、水平シフトレジスタ61〜72のすべてを選択することができ、水平レジスタ選択線76は、水平シフトレジスタ61,63,65,67,69及び71を選択することができる。また、水平レジスタ選択線77は、水平シフトレジスタ61,64,67及び70を選択することができる。
例えば、水平レジスタ選択線75が選択されたとすると、水平シフトレジスタ制御線74からの動作開始指示により、水平制御線401〜412が順番に選択されるように、水平シフトレジスタ61〜72を制御することができる。
水平レジスタ選択線76が選択されたとすると、水平シフトレジスタ制御線74からの動作開始指示により、水平制御線401,403,405,407,409及び411が順番に選択されるように、水平シフトレジスタ61〜72を制御することができる。
水平レジスタ選択線77が選択されたとすると、水平シフトレジスタ制御線74からの動作開始指示により、水平制御線401,404,407及び410が順番に選択されるように、水平シフトレジスタ61〜72を制御することができる。
図4に、加算回路12の構成例を示す。図4においては、図2の左側6画素に対応する部分のみを説明するが、右側6画素についても同様の構成となっている。
図4において、トランジスタT41〜T48は、同じ番号の加算制御線41〜48によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。
蓄積容量C101〜C106(右側6画素は、蓄積容量C107〜C112(不図示))は、垂直信号線101〜106(右側6画素は、垂直信号線107〜112(図2))に送られてくる画素から読み出された信号を蓄積する。加算出力線301〜306(右側6画素は、加算出力線307〜312(図2))は、加算回路12の出力となる出力線である。
次に、図4を参照して、加算回路12の動作例について説明する。
まず、加算制御線41による制御で、トランジスタT41をオンの状態にし、垂直信号線101〜106に送られてくる画素から読み出された信号を蓄積容量C101〜C106に蓄積した後に、トランジスタT41をオフする。
加算しない場合は、加算制御線45〜48による制御で、トランジスタT45〜T48をオンの状態にし、蓄積容量C101〜C106の信号を、加算出力線301〜306に出力する。
水平2画素加算する場合は、加算制御線43,44による制御で、トランジスタT43,T44をオンの状態にするとともに、加算制御線46,47による制御で、トランジスタT46,T47をオンの状態にする。これにより、蓄積容量C101〜C106の信号を2個ずつ加算平均した信号を、それぞれ対応する加算出力線301,303及び305に出力する。
水平3画素加算する場合は、加算制御線42,44による制御で、トランジスタT42,T44をオンの状態にするとともに、加算制御線45,46による制御で、トランジスタT45,T46をオンの状態にする。これにより、蓄積容量C101〜C106の信号を3個ずつ加算平均した信号を、それぞれ対応する加算出力線301,304に出力する。
図5に、水平読出し回路13の構成例を示す。図5においては、図2の左側3画素に対応する部分のみを説明するが、右側の残り9画素についても同様の構成となっている。
トランジスタT49〜T51は、同じ番号の水平読出し制御線49〜51によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。
トランジスタT421〜T423(右側9画素は、T424〜T432)は、同じ番号の制御線421〜423(右側9画素は、制御線424〜432)によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。
トランジスタT441〜T443(右側9画素は、T444〜T452)は、同じ番号の制御線441〜443(右側9画素は、制御線444〜452)によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。
水平制御線401〜403(右側9画素は、水平制御線407〜412)は、それぞれ対応するノイズ制御線421〜423(右側9画素は、ノイズ制御線424〜432)及び信号制御線441〜443(右側9画素は、信号制御線444〜452)を纏めて示す。
蓄積容量C421〜C423(右側9画素は、C424〜C432)、C441〜C443(右側9画素は、C444〜C452)は、トランジスタT49,T50を介して送られてくる信号を蓄積する。
さらに、可変電圧源V51は、水平ノイズ線501に所定の電圧を加える。図2の出力回路14は、水平ノイズ線501及び水平信号線502を入力とした差動アンプとなっており、差分信号を適切な電流増幅や電圧増幅して、出力端子15を介して前処理部4へ出力する。
次に、図5を参照して、水平読出し回路13の動作について説明する。
水平読出し回路13におけるノイズ読み時は、水平読出し制御線49による制御で、トランジスタT49をオンの状態にし、加算出力線301〜303に送られてくるノイズ信号を蓄積容量C421〜C423に蓄積した後、トランジスタT49をオフする。
水平読出し回路13における画素信号読み時は、水平読出し制御線50による制御で、トランジスタT50をオンの状態にし、加算出力線301〜303に送られてくる画素信号を蓄積容量C441〜C443に蓄積した後、トランジスタT50をオフする。
次に、図2における水平読出し回路13の「ノイズ読み有り動作」及び「ノイズ読み無し動作」を説明する。
同期制御部9からの制御信号により、「ノイズ読み有り動作」が指示された場合、水平シフトレジスタ制御線74は、水平シフトレジスタ61〜72を制御する。そして、それぞれ対応する水平制御線401〜412において、ノイズ制御線(図5では、421〜423)及び信号制御線(図5では、441〜443)の両方が、トランジスタT421〜T423、T441〜T443を制御するように指示を送る。
これにより、水平シフトレジスタ制御線74からの動作開始指示により、水平制御線401〜412(図5では、水平制御線401〜403のノイズ制御線421〜423及び信号制御線441〜413)が順番に選択される。
そして、選択された水平制御線に対応する蓄積容量C421〜C423に蓄積しているノイズ信号及び蓄積容量C441〜C443に蓄積している画素信号が、それぞれ水平ノイズ線501、水平信号線502に出力される。このようにして、水平1行に対応する画素信号とノイズ信号の差動出力が、出力回路14を介して出力される。
次に、同期制御部9からの制御信号により、「ノイズ読み無し動作」が指示された場合、水平シフトレジスタ制御線74は、水平シフトレジスタ61〜72を制御する。そして、それぞれ対応する水平制御線401〜412において、信号制御線(図5では、信号制御線441〜443)が、図5におけるトランジスタT441〜T443を制御するように指示を送る。
さらに、同期制御部9からの制御信号により、水平読出し制御線51による制御で、トランジスタT51をオンの状態にし、可変電圧源V51に設定されている所定の電圧を水平ノイズ線501に加える。
これにより、水平シフトレジスタ制御線74からの動作開始指示により、水平制御線401〜412(図5では、水平制御線401〜403の信号制御線441〜443)が順番に選択される。そして、選択された水平制御線に対応する蓄積容量C441〜C443に蓄積している画素信号が、水平信号線502に出力される。
一方、水平ノイズ線501は、可変電圧源V51に設定されている所定の電圧となっている。このようにして、水平1行に対応する画素信号と可変電圧源V51に設定されている所定の電圧の差動出力が、出力回路14を介して出力される。このとき、可変電圧源V51に設定される所定の電圧は、あらかじめノイズ読みしたノイズ信号出力の平均値を計算しておき、その電圧値を用いればよい。
次に、上記<静止画撮影の制御>の(4)に相当する全画素を読み出す静止画撮影モードについて説明する。
露光後、撮像素子2において、垂直シフトレジスタ制御線34が、「1行読み動作」を指示し、垂直レジスタ選択線35を選択することで、垂直制御線201〜212が順番に選択される。
この動作により、まずは、撮像素子2の第1行目の画素を読み出すことになるが、画素信号読みに先だって、水平1行分のノイズ読みを行う。静止画撮影モード(第一のモード)においては、加算を行わないので、加算回路12は、ノイズ信号をそのまま水平読出し回路13に送る。
水平読出し回路13では、水平読出し制御線49によりトランジスタT49をオンの状態にし、加算出力線301から送られてくるノイズ信号を蓄積容量C421〜C423に蓄積した後に、トランジスタT49をオフする。以上が、ノイズ読みである。
次に、ノイズ読みを行った行と同じ行の画素信号読みを行う。静止画撮影モードにおいては、加算を行わないので、加算回路12は、画素信号をそのまま水平読出し回路13に送る。
水平読出し回路13では、水平読出し制御線50によりトランジスタT50をオンの状態にし、加算出力線301から送られてくる画素信号を蓄積容量C441〜C443に蓄積した後に、トランジスタT50をオフする。以上が、画素信号読みである。
以上の説明においては、ノイズ読みと画素信号読みを別々に実施したが、図3で説明したように、ノイズ読みから画素信号読みまでの一連の動作を連続信号読みとして実施してもよい。
その後、「ノイズ読み有り動作」が指示されるとともに、水平レジスタ選択線75が選択されると、水平シフトレジスタ制御線74からの動作開始指示により、水平制御線401〜412が順番に選択される。
このとき、「ノイズ読み有り動作」が指示されているので、例えば、水平制御線401が示すノイズ制御線421及び信号制御線441の両方が有効に働く。そして、ノイズ信号は、水平ノイズ線501、画素信号は水平信号線502を介して出力アンプ14に送られ、画素信号とノイズ信号の差動出力が撮像素子2の出力となる。この動作を水平1行分繰り返すことで、第1行目の画素の読出しが行われる。これを全画素に対して行うことで、静止画撮影モードが終了する。
本実施形態では、この静止画撮影モードのように、画素の増幅手段である画素内アンプの駆動トランジスタTd1の入力に相当するFD容量C1をリセットしたときのノイズ信号を画素信号から減算する動作を実施する。これにより、画素内アンプで発生するノイズを効果的に除去することが可能となる。
次に、上記<静止画撮影の制御>の(2)に相当する測光動作について説明する。測光動作では、撮像素子2において、露光条件を決めるための撮影を行う測光動作モード(第二のモード)を実施する。
この測光動作モードにおいては、ノイズ読みを行わずに、画素信号読みだけを実施するとともに、水平3画素垂直3画素の9画素加算を行うものとする。
撮像素子2において、垂直シフトレジスタ制御線34が「3行加算動作」を指示し、垂直レジスタ選択線35を選択することで、垂直制御線201〜212が順番に3行同時に選択されることになる。
このときに、測光動作モードにおいては、画素信号読みを行う。この動作により、垂直信号線には、垂直方向に3画素分の画素信号が加算平均されて出力されることになる。ここでは、3行同時に選択された画素のうち画素(1,1)、(2,1)、(3,1)、(1,2)、(2,2)、(3,2)、(1,3)、(2,3)及び(3,3)について説明する。これに続く画素も同様な動作で垂直画素加算される。
以後、画素(1,1)、(2,1)及び(3,1)が加算平均された信号を垂直加算画素信号11と呼び、画素(1,2)、(2,2)及び(3,2)が加算平均された信号を垂直加算画素信号12と呼ぶ。また、画素(1,3)、(2,3)及び(3,3)が加算平均された信号を垂直加算画素信号13と呼ぶ。これらの垂直加算画素信号11〜13は、それぞれ対応する垂直信号線101〜103に出力される。
次に、加算回路12において、水平3画素加算が指示されることで、垂直信号線101〜103に出力された垂直加算画素信号には、垂直加算画素信号11〜13が加算される。そして、水平3画素垂直3画素の9画素分加算されて、加算出力線301を介して水平読出し回路13に送られる。
水平読出し回路13では、水平読出し制御線50によりトランジスタT50をオンの状態にし、加算出力線301から送られてくる画素信号を蓄積容量C441に蓄積した後に、トランジスタT50をオフする。以上が、9画素加算された画素信号読みである。
その後、「ノイズ読み無し動作」が指示されるとともに、水平レジスタ選択線77が選択されると、水平シフトレジスタ制御線74からの動作開始指示により、水平制御線401、404、407及び410が順番に選択される。
このとき、「ノイズ読み無し動作」が指示されているので、例えば、水平制御線401が示すノイズ制御線421及び信号制御線441のうち、信号制御線441のみが有効働き、画素信号は水平信号線502を介して出力アンプ14に送られる。
また、「ノイズ読み無し動作」においては、水平ノイズ線501に対して、可変電圧源V51に設定されている所定の電圧が加えられているので、この所定の電圧が、出力アンプ14に送られる。
これにより、9画素加算された画素信号と可変電圧源V51に設定されている所定の電圧との差動出力が撮像素子2の出力となる。この動作を水平方向に繰り返すことで、加算された1行分の画素の読出しが行われる。これを全画素に対して行うことで、測光動作モードが終了する。
この測光動作モードにおいては、画素信号からノイズ信号を減算する動作を実施していないので、ノイズ信号を減算する動作を実施した場合に比べて、読出し動作の時間が短縮していることになる。そのため、撮影の指示から撮影画像の露光開始までのシャッタータイムラグを低減した撮影が可能となる。
一方で、ノイズ信号を減算する動作を実施していないため、画素から読み出される画素信号は、ノイズが混入した信号となっている。
一般的に、画素毎に発生するノイズは、加算することで平均化することが知られているので、本実施形態では、画素信号読みだけを実施するとともに、水平3画素垂直3画素の9画素加算を行うことで、加算された画素信号のノイズの低減を実現している。
また、測光動作モードにおいては、水平ノイズ線501に対して、可変電圧源V51に設定されているノイズ信号出力の平均値の電圧が加えられているので、センサから出力された加算画素信号に含まれるノイズの割合をさらに低減することが可能となっている。
さらに、信号処理部5における、露光条件を決めるAEやホワイトバランスを計算するAWBのための測光データの検出において、画像領域を複数に分割して、それぞれの領域の信号の積分値を用いることにすれば、画素毎のノイズの影響はさらに低減される。
本実施形態の測光動作モードにおいては、9画素加算を実施したが、撮像素子2の構成を拡張することで、さらに多くの画素を加算することも可能であり、そうすることで、さらにノイズ低減効果を増すことができようになる。
(第2の実施形態)
次に、本発明の第2の実施形態である撮像装置について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子の基本的な構成と動作は、上記第1の実施形態と同様であるので、図及び符号を流用して説明する。
また、本実施形態の撮像装置の測光動作においては、第一の測光動作モードと第二の測光動作モードとを使用する。
ここで、第一の測光動作モードは、画素信号読みだけを実施するとともに、水平3画素垂直3画素の9画素加算を行う。第二の測光動作モードは、画素信号読みだけを実施するとともに、水平2画素垂直2画素の4画素加算を行う。なお、9画素加算を行う第一の測光動作モードは、上記第1の実施形態の測光動作モードと同じであるため、説明は省略し、第二の測光動作モードについてのみ説明する。
撮像素子2において、垂直シフトレジスタ制御線34が「2行加算動作」を指示し、垂直レジスタ選択線35を選択することで、垂直制御線201〜212が順番に2行同時に選択されることになる。
このとき、第二の測光動作モードにおいては、画素信号読みを行う。この動作により、垂直信号線には、垂直方向に2画素分の画素信号が加算平均されて出力されることになる。ここでは、2行同時に選択された画素のうち、画素(1,1)、(2,1)、(1,2)、(2,2)、(1,3)、(2,3)、(1,4)及び(2,4)について説明する。これに続く画素も同様な動作で垂直画素加算される。
以後、画素(1,1)及び(2,1)が加算平均された信号を垂直加算画素信号21と呼び、画素(1,2)及び(2,2)が加算平均された信号を垂直加算画素信号22と呼ぶ。また、画素(1,3)及び(2,3)が加算平均された信号を垂直加算画素信号23と呼び、画素(1,4)及び(2,4)が加算平均された信号を垂直加算画素信号24と呼ぶ。これらの垂直加算画素信号21〜24は、それぞれ対応する垂直信号線101〜104に出力される。
次に、加算回路12において、水平2画素加算が指示されることで、垂直信号線101〜104に出力された垂直加算画素信号は、垂直加算画素信号21,22及び垂直加算画素信号23,24がそれぞれ加算される。そして、水平2画素垂直2画素の4画素分加算されて、加算出力線301,303を介して、水平読出し回路13に送られる。
水平読出し回路13では、水平読出し制御線50によりトランジスタT50をオンの状態にし、加算出力線301,303から送られてくる画素信号を蓄積容量C441,C443に蓄積した後に、トランジスタT50をオフする。以上が、4画素加算された画素信号読みである。
その後、「ノイズ読み無し動作」が指示されるとともに、水平レジスタ選択線76が選択されると、水平シフトレジスタ制御線74からの動作開始指示により、水平制御線401,403,405,407,409及び411が順番に選択される。
このとき、「ノイズ読み無し動作」が指示されているので、例えば、水平制御線401が示すノイズ制御線421及び信号制御線441のうち、信号制御線441のみが有効働き、画素信号は水平信号線502を介して、出力アンプ14に送られる。
また、「ノイズ読み無し動作」においては、水平ノイズ線501に対して、可変電圧源V51に設定されている所定の電圧が加えられているので、この所定の電圧が、出力アンプ14に送られる。これにより、4画素加算された画素信号と可変電圧源V51に設定されている所定の電圧との差動出力が撮像素子2の出力となる。この動作を水平方向に繰り返すことで、加算された1行分の画素の読出しが行われる。これを全画素に対して行うことで、第二の測光動作モードが終了する。
このようにして、撮像素子2から4画素加算された信号が出力される。4画素加算においても、9画素加算程ではないが、ノイズ低減効果は期待できる。
このように、測光動作において、9画素加算を行う第一の測光動作モードと4画素加算を行う第二の測光動作モードを選択可能にしておけば、同期制御部10が、被写体の明るさや必要なデータ数及びノイズの低減の程度に応じて適切な加算数を選ぶことができる。
第二の測光動作モードにおいても、画素信号からノイズ信号を減算する動作を実施していないので、ノイズ信号を減算する動作を実施した場合に比べて、読出し動作の時間が短縮していることになる。そのため、撮影の指示から撮影画像の露光開始までのシャッタータイムラグを小さくした撮影が可能となる。
また、信号処理部5における、露光条件を決めるAEやホワイトバランスを計算するAWBのための測光データの検出において、画像領域を複数に分割して、それぞれの領域の信号の積分値を用いることにすれば、画素毎のノイズの影響はさらに低減される。
以上説明したように、本実施形態によれば、ノイズ除去のために、画素の信号からノイズを減算する動作を行う撮像装置において、測光動作時には、ノイズを減算する動作を省略する。これにより、測光動作の時間短縮を図り、シャッタータイムラグを低減した撮影を実現することができる。
また、本実施形態によれば、測光動作時には、複数の画素の信号を加算することで、ノイズの低減も実現することができる。
なお、本発明は、上記実施形態に例示したものに限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。