JP2013232979A - 撮像装置及び撮像方法 - Google Patents

Abstract

【課題】シャッタータイムラグを低減した撮影が可能な撮像装置及び撮像方法を提供する。
【解決手段】撮像装置は、静止画撮影モード及び測光動作モードを有する。静止画撮影モードでは、画素の増幅手段である画素内アンプの駆動トランジスタＴｄ１の入力に相当するＦＤ容量Ｃ１をリセットしたときのノイズ信号を画素信号から減算する動作を実施し、測光動作モードでは、画素信号読みだけを実施するとともに、水平ノイズ線に対してノイズ信号出力の平均値の電圧を加える。
【選択図】図３

Description

本発明は、例えば、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置及び撮像方法に関し、特に、シャッタータイムラグを低減した撮影が可能な撮像装置及び撮像方法に関する。

近年、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置では、撮像素子の高画素化が進み、また、ＣＭＯＳセンサに代表されるように、画素毎に増幅手段を備えたＸＹアドレス型のセンサの開発も活発になっている。

画素毎に増幅手段を備えたセンサでは、画素毎の増幅手段の特性バラツキによりノイズが発生し、読出した画素信号にノイズが混入してしまう問題がある。

そこで、このようなノイズを除去するために、画素の増幅手段の入力をリセットした時の信号を画素の信号から減算する動作を行うセンサが提案されている（例えば、特許文献１参照）。

例えば、水平１行分の画素の信号を読み出す際には、まず、水平１行分の画素の増幅手段の入力をリセットし、その時の信号をノイズ信号として水平１行分蓄積する。次に、水平１行分の画素の信号を読出し、ノイズ信号とは別に水平１行分蓄積する。

そして、画素毎に、画素の信号とノイズ信号が組になって、センサから出力され、画素の信号からノイズ信号を減算することで、ノイズを低減した画像を取得することが可能となる。

特開平０１−１５４６７８号公報

しかし、上記特許文献１では、ノイズ信号と画素の信号とを必ず読み出すことが必要なため、読出し動作の時間が増える。このため、例えば、静止画記録の場合は、撮影の指示から撮影画像の露光開始までのシャッタータイムラグが大きくなるという問題がある。

そこで、本発明は、シャッタータイムラグを低減した撮影が可能な撮像装置及び撮像方法を提供することを目的とする。

上記目的を達成するために、本発明の撮像装置は、光を電荷に変換する光電変換素子と、前記電荷を蓄積する蓄積部と、前記蓄積部の電荷に応じた信号を増幅して出力する増幅部と、前記光電変換素子の電荷を前記蓄積部に転送する転送スイッチと、前記蓄積部をリセットするリセットスイッチと、前記増幅部からの信号を出力する信号出力線とを有する撮像素子と、第一のモードと、第二のモードとを選択的に実行する制御手段とを備え、前記第一のモードでは、前記転送スイッチがオフの状態で前記リセットスイッチをオンすることで前記蓄積部をリセットし、さらに、前記リセットスイッチをオフすることで得られる第一の信号を前記信号出力線に出力する第一の読出し動作を実行し、その後、前記転送スイッチをオンすることで得られる第二の信号を前記信号出力線に出力する第二の読出し動作を実行するように前記制御手段が制御し、前記第二のモードでは、前記第一の読出し動作の実行時に前記第一の信号の代わりに所定電圧を前記信号出力線に供給すると共に前記第二の読出し動作を実行するように前記制御手段が制御することを特徴とする。

本発明によれば、ノイズ除去のために、画素の信号から画素の増幅部の入力をリセットした時の信号を減算する動作を行う撮像装置及び撮像方法において、シャッタータイムラグを低減した撮影が可能となるという効果を奏する。

本発明の第１の実施形態である撮像装置を説明するためのブロック図である。 撮像素子の構成例を示す図である。 図２に示す撮像素子の画素の構成例を示す図である。 図２に示す撮像素子の加算回路の構成例を示す図である。 図２に示す撮像素子の水平読出し回路の構成例を示す図である。

以下、本発明の実施形態を図面を参照して説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態である撮像装置を説明するためのブロック図である。

本実施形態の撮像装置は、図１に示すように、光学系１、撮像素子２、駆動回路部３、前処理部４、信号処理部５、メモリ部６、画像表示部７、画像記録部８、操作部９及び同期制御部１０を備える。

光学系１は、被写体像を撮像素子２に結像させる合焦レンズ、光学ズームを行うズームレンズ、被写体像の明るさを調整する絞り、露光を制御するシャッタ等を有する。

撮像素子２は、水平垂直方向に配列された複数の画素と、これらの画素から読み出された信号を所定の順番で出力する回路から構成されている。詳細については、図２を用いて後述する。

駆動回路部３は、同期制御部１０からの制御信号により、定電圧やドライブ能力を強化させたパルスを供給することで、光学系１及び撮像素子２を駆動する。

前処理部４は、同期制御部１０からの制御信号により制御され、相関２重サンプリング回路（ＣＤＳ回路）、ゲインコントロールアンプ、及びＡ／Ｄ変換回路を備える。

相関２重サンプリング回路（ＣＤＳ回路）は、アナログ信号である撮像素子２の出力信号に含まれるリセットノイズなどのノイズ成分を除去する。ゲインコントールアンプは、ノイズが除去された出力信号の振幅を調整する。Ａ／Ｄ変換回路は、振幅が調整されたアナログ信号である出力信号をデジタル信号に変換する。

信号処理部５は、同期制御部１０からの制御信号により制御され、前処理部４から送られてくるデジタル信号に変換された出力信号に対して適切な信号処理を行い画像データに変換する。

また、信号処理部５は、メモリ部６や画像記録部８へデジタル信号に変換された出力信号や画像データを出力したり、メモリ部６や画像記録部８からのデジタル信号に変換された出力信号や画像データを受けて信号処理を行うことなどを実行する。さらに、信号処理部５は、撮像素子２の出力信号から合焦状態や露光量等の測光データを検出し、同期制御部１０に送信する機能も持っている。

メモリ部６は、同期制御部１０からの制御信号により制御され、デジタル信号に変換された撮像素子２の出力信号や、信号処理された画像データを一時的に記憶する。また、メモリ部６は、表示用の画像データを画像表示部７へ出力する機能も持っている。

画像表示部７は、同期制御部１０からの制御信号により制御され、メモリ部６に記憶する表示用の画像データを、撮影前の構図決めや撮影後の画像の確認を行うために表示する電子ビューファインダー（ＥＶＦ）や液晶ディスプレイ（ＬＣＤ）で構成される。

また、画像表示部７には、一般に撮像素子２の垂直画素数より表示画素数が少ないものが用いられる。本実施形態においても、画像表示部７の表示画素数は、撮像素子２の画素数より少なく構成されているものとする。

画像記録部８は、メモリカード等が着脱可能とされ、同期制御部１０からの制御信号により制御されて、信号処理部５から送られてくるデジタル信号に変換された出力信号や画像データのメモリカード等への記録やメモリカード等からの読み込みを行う。

操作部９は、スイッチ、押しボタン、ダイアル等の操作部材を用いた外部からの指示、例えば、撮像装置の電源スイッチの状態、撮影を指示する押しボタンの状態あるいは撮影モードを選択するモードダイアルの状態を同期制御部１０に伝えることができる。

また、操作部９は、撮影前の画像表示の指示、撮影の各種指示、撮影した画像の表示、あるいは、撮像装置の動作をあらかじめ指示するメニュー操作等を同期制御部１０に伝える。さらに、操作部９は、同期制御部１０からの制御信号により、ＬＣＤやＬＥＤ等の表示部あるいは画像表示部７を用いて、撮像装置の状態を表示することができる。

なお、表示部として画像表示部７を用い、操作部材として画像表示部７に装着したタッチパネルを用いて、オンスクリーンでの操作を行ってもよい。

同期制御部１０は、操作部９からの指示により、撮像装置全体を制御する。また、同期制御部１０は、信号処理部５から送られてくる合焦状態や露光量等の測光データに応じて光学系１を制御して、最適な被写体像を撮像素子２に結像させる。さらに、同期制御部１０は、メモリ部６の使用状況、及び画像記録部８に着脱可能なメモリカード等の装着状態や使用状況を検出することもできる。

本実施形態の撮像装置は、次のように動作するものとする。

＜表示画像の制御＞
（１）操作部９の電源スイッチからの指示により電源がオンする。
（２）信号処理部５で、撮像素子２からの画像信号を表示用の画像データに変換して、画像表示部７に表示するとともに、測光データを検出し、同期制御部１０に送信する。
（３）測光データを基にして、同期制御部１０が駆動回路部３を介して光学系１を制御する。
（４）（２）及び（３）を繰り返すとともに、操作部９からの指示を待つ。

＜静止画撮影の制御＞
（１）操作部９の撮影スイッチからの指示により静止画撮影の制御が始まる。
（２）信号処理部５で、撮像素子２からの画像信号から測光データを検出し、同期制御部１０に送信する。
（３）測光データを基にして、同期制御部１０が駆動回路部３を介して光学系１を制御する。
（４）撮像素子２において、静止画記録用の露光と信号の出力を行う。
（５）信号処理部５で、撮像素子２からの画像信号を記録用の画像データに変換して、画像記録部８に送り、着脱可能なメモリカード等に記録するとともに、表示用の画像データに変換して、画像表示部７に表示する。
（６）表示画像の制御に戻る。

次に、図２〜図５を参照して、撮像素子２について詳述する。なお、図２においては、説明の便宜上、撮像素子２の画素数は、水平方向１２画素、垂直方向１２画素として表示している。

図２において、画素１１は、入射した光を電気信号に変換する画素の一つを示し、水平方向（Ｈ）、垂直方向（Ｖ）の画素の位置を示すアドレスを（１，１）と表示する。そして、すべての画素の構成は、垂直制御線及び垂直信号線がそれぞれ対応する画素で異なることを除いて、画素１１と同一となっており、画素の位置を示すアドレスは、（Ｈ，Ｖ）で表される。

図３に、画素１１の構成例を示す。図３において、点線で囲われた部分が画素１１を示し、この画素１１は、垂直制御線２０１及び垂直信号線１０１により他の回路と接続される。垂直制御線２０１は、水平１行の画素に共通して接続され、水平１行の画素を同時に制御し、垂直信号線１０１は、垂直１列の画素に共通して接続され、画素の信号を出力する。垂直制御線２０１は、リセット制御線２２１、垂直アドレス線２４１、転送制御線２６１をまとめて示す。

光電変換素子Ｄ１は、光を電荷に変換する。ＦＤ容量Ｃ１は、光電変換素子Ｄ１の電荷を電圧に変換する際に電荷を蓄積する。駆動トランジスタ（増幅部）Ｔｄ１は、画素内アンプを駆動するトランジスタで、ＦＤ容量Ｃ１の電圧に応じた電圧を出力する。リセットトランジスタ（リセットスイッチ）Ｔ１は、リセット制御線２２１に接続され、ＦＤ容量Ｃ１の電圧をリセットする。

選択トランジスタ（選択スイッチ）Ｔ２は、垂直アドレス線２４１に接続され、駆動トランジスタＴｄ１の出力を画素の出力信号として、垂直信号線１０１に出力する。転送トランジスタ（転送スイッチ）Ｔ３は、転送制御線２６１に接続され、光電変換素子Ｄ１からＦＤ容量Ｃ１への電荷の転送を制御する。電源Ｖｄは、駆動トランジスタＴｄ１及びリセットトランジスタＴ１の電源である。

本実施形態において、駆動トランジスタＴｄ１以外のトランジスタは、スイッチとして働き、ゲートに接続されている制御線のオンで導通し、オフで遮断することとする。

ここで、撮像素子２におけるノイズ読みと画素信号読みについて説明する。

まず、撮像素子２の水平１行の画素を読み出す場合のノイズ読みを説明する。垂直制御線は、水平１行の画素すべてを制御するので、ここでは、画素（１，１）を例に説明するが、他の画素の動作も同様である。

転送トランジスタＴ３がオフの状態で、リセット制御線２２１によりリセットトランジスタＴ１がオンし、ＦＤ容量Ｃ１の電圧がリセットされた後、リセットトランジスタＴ１をオフする。

次に、垂直アドレス線２４１により選択トランジスタＴ２がオンし、ＦＤ容量Ｃ１のリセット電圧を垂直信号線（信号出力線）１０１に出力する。この信号がノイズ信号（第一の信号）となり、ノイズ信号の読出し動作（第一の読出し動作）をノイズ読みと定義する。そして、必要であれば、垂直アドレス線２４１により選択トランジスタＴ２をオフする。

次に、画素信号読みを説明する。リセットトランジスタＴ１がオフの状態で、転送制御線２６１により転送トランジスタＴ３がオンすると、光電変換素子Ｄ１からＦＤ容量Ｃ１へ電荷が転送される。そして、ＦＤ容量Ｃ１に発生しているノイズ信号と光電変換素子Ｄ１から転送されてきた電荷が加算され、画素信号として電荷電圧変換される。

次に、垂直アドレス線２４１により選択トランジスタＴ２がオンし、ＦＤ容量Ｃ１の信号電圧を垂直信号線１０１に出力する。この信号が画素信号（第二の信号）となり、この画素信号の読出し動作（第二の読出し動作）を画素信号読みと定義する。そして、必要であれば、垂直アドレス線２４１により選択トランジスタＴ２をオフする。

以上の説明においては、ノイズ読みと画素信号読みを別々に定義したが、ノイズ読みから画素信号読みまでの一連の動作を次のように連続信号読みとして定義してもよい。

連続信号読みにおいては、まず、ノイズ読みを行う。撮像素子２の水平１行の画素を読み出す場合、転送トランジスタＴ３がオフの状態で、リセット制御線２２１によりリセットトランジスタＴ１がオンし、ＦＤ容量Ｃ１の電圧がリセットされた後、リセットトランジスタＴ１をオフする。

次に、垂直アドレス線２４１により選択トランジスタＴ２がオンし、ＦＤ容量Ｃ１のリセット電圧を垂直信号線１０１に出力する。この信号がノイズ信号となる。この状態においては、リセットトランジスタＴ１がオフの状態なので、続けて、画素信号読みを行う。

転送制御線２６１により転送トランジスタＴ３がオンすると、光電変換素子Ｄ１からＦＤ容量Ｃ１へ電荷が転送される。そして、ＦＤ容量Ｃ１に発生しているノイズ信号と光電変換素子Ｄ１から転送されてきた電荷が加算され、画素信号として電荷電圧変換される。ここで、選択トランジスタＴ２がオンのままなので、加算されたＦＤ容量Ｃ１の信号電圧が垂直信号線１０１に出力され、この信号が画素信号となる。そして、必要であれば、垂直アドレス線２４１により選択トランジスタＴ２をオフする。

図２に戻って、垂直シフトレジスタ２１〜３２は、読み出す画素に接続されている垂直制御線２０１〜２１２を選択することができる。垂直制御回路３３は、制御入力端子１６を介しての同期制御部９からの制御信号の指示により、垂直シフトレジスタ２１〜３２を制御する。

垂直シフトレジスタ制御線３４は、垂直シフトレジスタ２１〜３２に対して、「１行読み動作」、「２行加算動作」、「３行加算動作」のいずれか一つを指示することができる。

垂直レジスタ選択線３５〜３７のうちの垂直レジスタ選択線３５は、垂直シフトレジスタ２１〜３２のすべてを選択することができ、垂直レジスタ選択線３６は、垂直シフトレジスタ２２，２４，２６，２８，３０及び３２を選択することができる。また、垂直レジスタ選択線３７は、垂直シフトレジスタ２３，２６，２９及び３２を選択することができる。

例えば、垂直シフトレジスタ制御線３４が「１行読み動作」を指示し、垂直レジスタ選択線３５が選択されたとすると、垂直制御線２０１〜２１２が順番に選択されるように、垂直シフトレジスタ２１〜３２を制御することができる。

垂直シフトレジスタ制御線３４が「１行読み動作」を指示し、垂直レジスタ選択線３６が選択されたとすると、垂直制御線２０２，２０４，２０６，２０８，２１０及び２１２が順番に選択されるように、垂直シフトレジスタ２１〜３２を制御することができる。

垂直シフトレジスタ制御線３４が「１行読み動作」を指示し、垂直レジスタ選択線３７が選択されたとすると、垂直制御線２０３，２０６，２０９及び２１２が順番に選択されるように、垂直シフトレジスタ２１〜３２を制御することができる。

また、垂直シフトレジスタ制御線３４が「２行加算動作」を指示し、垂直レジスタ選択線３５が選択されたとすると、垂直制御線２０１〜２１２が、１行分の読み動作の中で２行を同時に選択するように、垂直シフトレジスタ２１〜３２を制御することができる。これにより、垂直信号線には、垂直方向に２画素分の信号が加算平均されて出力されることになる。

さらに、垂直シフトレジスタ制御線３４が「３行加算動作」を指示し、垂直レジスタ選択線３５が選択されたとすると、垂直制御線２０１〜２１２が、１行分の読み動作の中で３行を同時に選択するように、垂直シフトレジスタ２１〜３２を制御することができる。これにより、垂直信号線には、垂直方向に３画素分の信号が加算平均されて出力されることになる。

加算回路１２は、垂直信号線１０１〜１１２に送られてくる画素から読み出された信号を加算することができる。加算制御回路４０は、制御入力端子１６を介しての同期制御部９からの制御信号の指示により、加算回路１２を制御する。加算制御線４１〜４８は、加算回路１２を制御する。

水平読出し回路１３は、水平制御線４０１〜４１２に制御され、加算回路１２の加算出力線３０１〜３１２を介して送られてくる加算信号を出力回路１４へ送ることができる。出力回路１４は、電流増幅回路や電圧増幅回路からなり、送られてきた信号を適切な電流増幅や電圧増幅して、出力端子１５を介して前処理部４へ出力する。水平読出し制御線４９〜５１は、水平読出し回路１３を制御する。

水平シフトレジスタ６１〜７２は、水平制御線４０１〜４１２を選択することができる。水平制御回路７３は、制御入力端子１６を介しての同期制御部９からの制御信号の指示により、水平シフトレジスタ６１〜７２を制御する。

水平シフトレジスタ制御線７４は、水平シフトレジスタ６１〜７２に対して、後述する「ノイズ読み有り動作」及び「ノイズ読み無し動作」のいずれか一つを指示することができる。

水平レジスタ選択線７５〜７７のうちの水平レジスタ選択線７５は、水平シフトレジスタ６１〜７２のすべてを選択することができ、水平レジスタ選択線７６は、水平シフトレジスタ６１，６３，６５，６７，６９及び７１を選択することができる。また、水平レジスタ選択線７７は、水平シフトレジスタ６１，６４，６７及び７０を選択することができる。

例えば、水平レジスタ選択線７５が選択されたとすると、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１〜４１２が順番に選択されるように、水平シフトレジスタ６１〜７２を制御することができる。

水平レジスタ選択線７６が選択されたとすると、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１，４０３，４０５，４０７，４０９及び４１１が順番に選択されるように、水平シフトレジスタ６１〜７２を制御することができる。

水平レジスタ選択線７７が選択されたとすると、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１，４０４，４０７及び４１０が順番に選択されるように、水平シフトレジスタ６１〜７２を制御することができる。

図４に、加算回路１２の構成例を示す。図４においては、図２の左側６画素に対応する部分のみを説明するが、右側６画素についても同様の構成となっている。

図４において、トランジスタＴ４１〜Ｔ４８は、同じ番号の加算制御線４１〜４８によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。

蓄積容量Ｃ１０１〜Ｃ１０６（右側６画素は、蓄積容量Ｃ１０７〜Ｃ１１２（不図示））は、垂直信号線１０１〜１０６（右側６画素は、垂直信号線１０７〜１１２（図２））に送られてくる画素から読み出された信号を蓄積する。加算出力線３０１〜３０６（右側６画素は、加算出力線３０７〜３１２（図２））は、加算回路１２の出力となる出力線である。

次に、図４を参照して、加算回路１２の動作例について説明する。

まず、加算制御線４１による制御で、トランジスタＴ４１をオンの状態にし、垂直信号線１０１〜１０６に送られてくる画素から読み出された信号を蓄積容量Ｃ１０１〜Ｃ１０６に蓄積した後に、トランジスタＴ４１をオフする。

加算しない場合は、加算制御線４５〜４８による制御で、トランジスタＴ４５〜Ｔ４８をオンの状態にし、蓄積容量Ｃ１０１〜Ｃ１０６の信号を、加算出力線３０１〜３０６に出力する。

水平２画素加算する場合は、加算制御線４３，４４による制御で、トランジスタＴ４３，Ｔ４４をオンの状態にするとともに、加算制御線４６，４７による制御で、トランジスタＴ４６，Ｔ４７をオンの状態にする。これにより、蓄積容量Ｃ１０１〜Ｃ１０６の信号を２個ずつ加算平均した信号を、それぞれ対応する加算出力線３０１，３０３及び３０５に出力する。

水平３画素加算する場合は、加算制御線４２，４４による制御で、トランジスタＴ４２，Ｔ４４をオンの状態にするとともに、加算制御線４５，４６による制御で、トランジスタＴ４５，Ｔ４６をオンの状態にする。これにより、蓄積容量Ｃ１０１〜Ｃ１０６の信号を３個ずつ加算平均した信号を、それぞれ対応する加算出力線３０１，３０４に出力する。

図５に、水平読出し回路１３の構成例を示す。図５においては、図２の左側３画素に対応する部分のみを説明するが、右側の残り９画素についても同様の構成となっている。

トランジスタＴ４９〜Ｔ５１は、同じ番号の水平読出し制御線４９〜５１によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。

トランジスタＴ４２１〜Ｔ４２３（右側９画素は、Ｔ４２４〜Ｔ４３２）は、同じ番号の制御線４２１〜４２３（右側９画素は、制御線４２４〜４３２）によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。

トランジスタＴ４４１〜Ｔ４４３（右側９画素は、Ｔ４４４〜Ｔ４５２）は、同じ番号の制御線４４１〜４４３（右側９画素は、制御線４４４〜４５２）によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。

水平制御線４０１〜４０３（右側９画素は、水平制御線４０７〜４１２）は、それぞれ対応するノイズ制御線４２１〜４２３（右側９画素は、ノイズ制御線４２４〜４３２）及び信号制御線４４１〜４４３（右側９画素は、信号制御線４４４〜４５２）を纏めて示す。

蓄積容量Ｃ４２１〜Ｃ４２３（右側９画素は、Ｃ４２４〜Ｃ４３２）、Ｃ４４１〜Ｃ４４３（右側９画素は、Ｃ４４４〜Ｃ４５２）は、トランジスタＴ４９，Ｔ５０を介して送られてくる信号を蓄積する。

さらに、可変電圧源Ｖ５１は、水平ノイズ線５０１に所定の電圧を加える。図２の出力回路１４は、水平ノイズ線５０１及び水平信号線５０２を入力とした差動アンプとなっており、差分信号を適切な電流増幅や電圧増幅して、出力端子１５を介して前処理部４へ出力する。

次に、図５を参照して、水平読出し回路１３の動作について説明する。

水平読出し回路１３におけるノイズ読み時は、水平読出し制御線４９による制御で、トランジスタＴ４９をオンの状態にし、加算出力線３０１〜３０３に送られてくるノイズ信号を蓄積容量Ｃ４２１〜Ｃ４２３に蓄積した後、トランジスタＴ４９をオフする。

水平読出し回路１３における画素信号読み時は、水平読出し制御線５０による制御で、トランジスタＴ５０をオンの状態にし、加算出力線３０１〜３０３に送られてくる画素信号を蓄積容量Ｃ４４１〜Ｃ４４３に蓄積した後、トランジスタＴ５０をオフする。

次に、図２における水平読出し回路１３の「ノイズ読み有り動作」及び「ノイズ読み無し動作」を説明する。

同期制御部９からの制御信号により、「ノイズ読み有り動作」が指示された場合、水平シフトレジスタ制御線７４は、水平シフトレジスタ６１〜７２を制御する。そして、それぞれ対応する水平制御線４０１〜４１２において、ノイズ制御線（図５では、４２１〜４２３）及び信号制御線（図５では、４４１〜４４３）の両方が、トランジスタＴ４２１〜Ｔ４２３、Ｔ４４１〜Ｔ４４３を制御するように指示を送る。

これにより、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１〜４１２（図５では、水平制御線４０１〜４０３のノイズ制御線４２１〜４２３及び信号制御線４４１〜４１３）が順番に選択される。

そして、選択された水平制御線に対応する蓄積容量Ｃ４２１〜Ｃ４２３に蓄積しているノイズ信号及び蓄積容量Ｃ４４１〜Ｃ４４３に蓄積している画素信号が、それぞれ水平ノイズ線５０１、水平信号線５０２に出力される。このようにして、水平１行に対応する画素信号とノイズ信号の差動出力が、出力回路１４を介して出力される。

次に、同期制御部９からの制御信号により、「ノイズ読み無し動作」が指示された場合、水平シフトレジスタ制御線７４は、水平シフトレジスタ６１〜７２を制御する。そして、それぞれ対応する水平制御線４０１〜４１２において、信号制御線（図５では、信号制御線４４１〜４４３）が、図５におけるトランジスタＴ４４１〜Ｔ４４３を制御するように指示を送る。

さらに、同期制御部９からの制御信号により、水平読出し制御線５１による制御で、トランジスタＴ５１をオンの状態にし、可変電圧源Ｖ５１に設定されている所定の電圧を水平ノイズ線５０１に加える。

これにより、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１〜４１２（図５では、水平制御線４０１〜４０３の信号制御線４４１〜４４３）が順番に選択される。そして、選択された水平制御線に対応する蓄積容量Ｃ４４１〜Ｃ４４３に蓄積している画素信号が、水平信号線５０２に出力される。

一方、水平ノイズ線５０１は、可変電圧源Ｖ５１に設定されている所定の電圧となっている。このようにして、水平１行に対応する画素信号と可変電圧源Ｖ５１に設定されている所定の電圧の差動出力が、出力回路１４を介して出力される。このとき、可変電圧源Ｖ５１に設定される所定の電圧は、あらかじめノイズ読みしたノイズ信号出力の平均値を計算しておき、その電圧値を用いればよい。

次に、上記＜静止画撮影の制御＞の（４）に相当する全画素を読み出す静止画撮影モードについて説明する。

露光後、撮像素子２において、垂直シフトレジスタ制御線３４が、「１行読み動作」を指示し、垂直レジスタ選択線３５を選択することで、垂直制御線２０１〜２１２が順番に選択される。

この動作により、まずは、撮像素子２の第１行目の画素を読み出すことになるが、画素信号読みに先だって、水平１行分のノイズ読みを行う。静止画撮影モード（第一のモード）においては、加算を行わないので、加算回路１２は、ノイズ信号をそのまま水平読出し回路１３に送る。

水平読出し回路１３では、水平読出し制御線４９によりトランジスタＴ４９をオンの状態にし、加算出力線３０１から送られてくるノイズ信号を蓄積容量Ｃ４２１〜Ｃ４２３に蓄積した後に、トランジスタＴ４９をオフする。以上が、ノイズ読みである。

次に、ノイズ読みを行った行と同じ行の画素信号読みを行う。静止画撮影モードにおいては、加算を行わないので、加算回路１２は、画素信号をそのまま水平読出し回路１３に送る。

水平読出し回路１３では、水平読出し制御線５０によりトランジスタＴ５０をオンの状態にし、加算出力線３０１から送られてくる画素信号を蓄積容量Ｃ４４１〜Ｃ４４３に蓄積した後に、トランジスタＴ５０をオフする。以上が、画素信号読みである。

以上の説明においては、ノイズ読みと画素信号読みを別々に実施したが、図３で説明したように、ノイズ読みから画素信号読みまでの一連の動作を連続信号読みとして実施してもよい。

その後、「ノイズ読み有り動作」が指示されるとともに、水平レジスタ選択線７５が選択されると、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１〜４１２が順番に選択される。

このとき、「ノイズ読み有り動作」が指示されているので、例えば、水平制御線４０１が示すノイズ制御線４２１及び信号制御線４４１の両方が有効に働く。そして、ノイズ信号は、水平ノイズ線５０１、画素信号は水平信号線５０２を介して出力アンプ１４に送られ、画素信号とノイズ信号の差動出力が撮像素子２の出力となる。この動作を水平１行分繰り返すことで、第１行目の画素の読出しが行われる。これを全画素に対して行うことで、静止画撮影モードが終了する。

本実施形態では、この静止画撮影モードのように、画素の増幅手段である画素内アンプの駆動トランジスタＴｄ１の入力に相当するＦＤ容量Ｃ１をリセットしたときのノイズ信号を画素信号から減算する動作を実施する。これにより、画素内アンプで発生するノイズを効果的に除去することが可能となる。

次に、上記＜静止画撮影の制御＞の（２）に相当する測光動作について説明する。測光動作では、撮像素子２において、露光条件を決めるための撮影を行う測光動作モード（第二のモード）を実施する。

この測光動作モードにおいては、ノイズ読みを行わずに、画素信号読みだけを実施するとともに、水平３画素垂直３画素の９画素加算を行うものとする。

撮像素子２において、垂直シフトレジスタ制御線３４が「３行加算動作」を指示し、垂直レジスタ選択線３５を選択することで、垂直制御線２０１〜２１２が順番に３行同時に選択されることになる。

このときに、測光動作モードにおいては、画素信号読みを行う。この動作により、垂直信号線には、垂直方向に３画素分の画素信号が加算平均されて出力されることになる。ここでは、３行同時に選択された画素のうち画素（１，１）、（２，１）、（３，１）、（１，２）、（２，２）、（３，２）、（１，３）、（２，３）及び（３，３）について説明する。これに続く画素も同様な動作で垂直画素加算される。

以後、画素（１，１）、（２，１）及び（３，１）が加算平均された信号を垂直加算画素信号１１と呼び、画素（１，２）、（２，２）及び（３，２）が加算平均された信号を垂直加算画素信号１２と呼ぶ。また、画素（１，３）、（２，３）及び（３，３）が加算平均された信号を垂直加算画素信号１３と呼ぶ。これらの垂直加算画素信号１１〜１３は、それぞれ対応する垂直信号線１０１〜１０３に出力される。

次に、加算回路１２において、水平３画素加算が指示されることで、垂直信号線１０１〜１０３に出力された垂直加算画素信号には、垂直加算画素信号１１〜１３が加算される。そして、水平３画素垂直３画素の９画素分加算されて、加算出力線３０１を介して水平読出し回路１３に送られる。

水平読出し回路１３では、水平読出し制御線５０によりトランジスタＴ５０をオンの状態にし、加算出力線３０１から送られてくる画素信号を蓄積容量Ｃ４４１に蓄積した後に、トランジスタＴ５０をオフする。以上が、９画素加算された画素信号読みである。

その後、「ノイズ読み無し動作」が指示されるとともに、水平レジスタ選択線７７が選択されると、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１、４０４、４０７及び４１０が順番に選択される。

このとき、「ノイズ読み無し動作」が指示されているので、例えば、水平制御線４０１が示すノイズ制御線４２１及び信号制御線４４１のうち、信号制御線４４１のみが有効働き、画素信号は水平信号線５０２を介して出力アンプ１４に送られる。

また、「ノイズ読み無し動作」においては、水平ノイズ線５０１に対して、可変電圧源Ｖ５１に設定されている所定の電圧が加えられているので、この所定の電圧が、出力アンプ１４に送られる。

これにより、９画素加算された画素信号と可変電圧源Ｖ５１に設定されている所定の電圧との差動出力が撮像素子２の出力となる。この動作を水平方向に繰り返すことで、加算された１行分の画素の読出しが行われる。これを全画素に対して行うことで、測光動作モードが終了する。

この測光動作モードにおいては、画素信号からノイズ信号を減算する動作を実施していないので、ノイズ信号を減算する動作を実施した場合に比べて、読出し動作の時間が短縮していることになる。そのため、撮影の指示から撮影画像の露光開始までのシャッタータイムラグを低減した撮影が可能となる。

一方で、ノイズ信号を減算する動作を実施していないため、画素から読み出される画素信号は、ノイズが混入した信号となっている。

一般的に、画素毎に発生するノイズは、加算することで平均化することが知られているので、本実施形態では、画素信号読みだけを実施するとともに、水平３画素垂直３画素の９画素加算を行うことで、加算された画素信号のノイズの低減を実現している。

また、測光動作モードにおいては、水平ノイズ線５０１に対して、可変電圧源Ｖ５１に設定されているノイズ信号出力の平均値の電圧が加えられているので、センサから出力された加算画素信号に含まれるノイズの割合をさらに低減することが可能となっている。

さらに、信号処理部５における、露光条件を決めるＡＥやホワイトバランスを計算するＡＷＢのための測光データの検出において、画像領域を複数に分割して、それぞれの領域の信号の積分値を用いることにすれば、画素毎のノイズの影響はさらに低減される。

本実施形態の測光動作モードにおいては、９画素加算を実施したが、撮像素子２の構成を拡張することで、さらに多くの画素を加算することも可能であり、そうすることで、さらにノイズ低減効果を増すことができようになる。

（第２の実施形態）
次に、本発明の第２の実施形態である撮像装置について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子の基本的な構成と動作は、上記第１の実施形態と同様であるので、図及び符号を流用して説明する。

また、本実施形態の撮像装置の測光動作においては、第一の測光動作モードと第二の測光動作モードとを使用する。

ここで、第一の測光動作モードは、画素信号読みだけを実施するとともに、水平３画素垂直３画素の９画素加算を行う。第二の測光動作モードは、画素信号読みだけを実施するとともに、水平２画素垂直２画素の４画素加算を行う。なお、９画素加算を行う第一の測光動作モードは、上記第１の実施形態の測光動作モードと同じであるため、説明は省略し、第二の測光動作モードについてのみ説明する。

撮像素子２において、垂直シフトレジスタ制御線３４が「２行加算動作」を指示し、垂直レジスタ選択線３５を選択することで、垂直制御線２０１〜２１２が順番に２行同時に選択されることになる。

このとき、第二の測光動作モードにおいては、画素信号読みを行う。この動作により、垂直信号線には、垂直方向に２画素分の画素信号が加算平均されて出力されることになる。ここでは、２行同時に選択された画素のうち、画素（１，１）、（２，１）、（１，２）、（２，２）、（１，３）、（２，３）、（１，４）及び（２，４）について説明する。これに続く画素も同様な動作で垂直画素加算される。

以後、画素（１，１）及び（２，１）が加算平均された信号を垂直加算画素信号２１と呼び、画素（１，２）及び（２，２）が加算平均された信号を垂直加算画素信号２２と呼ぶ。また、画素（１，３）及び（２，３）が加算平均された信号を垂直加算画素信号２３と呼び、画素（１，４）及び（２，４）が加算平均された信号を垂直加算画素信号２４と呼ぶ。これらの垂直加算画素信号２１〜２４は、それぞれ対応する垂直信号線１０１〜１０４に出力される。

次に、加算回路１２において、水平２画素加算が指示されることで、垂直信号線１０１〜１０４に出力された垂直加算画素信号は、垂直加算画素信号２１，２２及び垂直加算画素信号２３，２４がそれぞれ加算される。そして、水平２画素垂直２画素の４画素分加算されて、加算出力線３０１，３０３を介して、水平読出し回路１３に送られる。

水平読出し回路１３では、水平読出し制御線５０によりトランジスタＴ５０をオンの状態にし、加算出力線３０１，３０３から送られてくる画素信号を蓄積容量Ｃ４４１，Ｃ４４３に蓄積した後に、トランジスタＴ５０をオフする。以上が、４画素加算された画素信号読みである。

その後、「ノイズ読み無し動作」が指示されるとともに、水平レジスタ選択線７６が選択されると、水平シフトレジスタ制御線７４からの動作開始指示により、水平制御線４０１，４０３，４０５，４０７，４０９及び４１１が順番に選択される。

このとき、「ノイズ読み無し動作」が指示されているので、例えば、水平制御線４０１が示すノイズ制御線４２１及び信号制御線４４１のうち、信号制御線４４１のみが有効働き、画素信号は水平信号線５０２を介して、出力アンプ１４に送られる。

また、「ノイズ読み無し動作」においては、水平ノイズ線５０１に対して、可変電圧源Ｖ５１に設定されている所定の電圧が加えられているので、この所定の電圧が、出力アンプ１４に送られる。これにより、４画素加算された画素信号と可変電圧源Ｖ５１に設定されている所定の電圧との差動出力が撮像素子２の出力となる。この動作を水平方向に繰り返すことで、加算された１行分の画素の読出しが行われる。これを全画素に対して行うことで、第二の測光動作モードが終了する。

このようにして、撮像素子２から４画素加算された信号が出力される。４画素加算においても、９画素加算程ではないが、ノイズ低減効果は期待できる。

このように、測光動作において、９画素加算を行う第一の測光動作モードと４画素加算を行う第二の測光動作モードを選択可能にしておけば、同期制御部１０が、被写体の明るさや必要なデータ数及びノイズの低減の程度に応じて適切な加算数を選ぶことができる。

第二の測光動作モードにおいても、画素信号からノイズ信号を減算する動作を実施していないので、ノイズ信号を減算する動作を実施した場合に比べて、読出し動作の時間が短縮していることになる。そのため、撮影の指示から撮影画像の露光開始までのシャッタータイムラグを小さくした撮影が可能となる。

また、信号処理部５における、露光条件を決めるＡＥやホワイトバランスを計算するＡＷＢのための測光データの検出において、画像領域を複数に分割して、それぞれの領域の信号の積分値を用いることにすれば、画素毎のノイズの影響はさらに低減される。

以上説明したように、本実施形態によれば、ノイズ除去のために、画素の信号からノイズを減算する動作を行う撮像装置において、測光動作時には、ノイズを減算する動作を省略する。これにより、測光動作の時間短縮を図り、シャッタータイムラグを低減した撮影を実現することができる。

また、本実施形態によれば、測光動作時には、複数の画素の信号を加算することで、ノイズの低減も実現することができる。

なお、本発明は、上記実施形態に例示したものに限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。

２ 撮像素子
３ 駆動回路部
４ 前処理部
５ 信号処理部
１０ 同期制御部
１１ 画素
１２ 加算回路
１３ 水平読出し回路
３３ 垂直制御回路
４０ 加算制御回路
７３ 水平制御回路

Claims (9)

1. 光を電荷に変換する光電変換素子と、前記電荷を蓄積する蓄積部と、前記蓄積部の電荷に応じた信号を増幅して出力する増幅部と、前記光電変換素子の電荷を前記蓄積部に転送する転送スイッチと、前記蓄積部をリセットするリセットスイッチと、前記増幅部からの信号を出力する信号出力線とを有する撮像素子と、
   第一のモードと、第二のモードとを選択的に実行する制御手段とを備え、
   前記第一のモードでは、前記転送スイッチがオフの状態で前記リセットスイッチをオンすることで前記蓄積部をリセットし、さらに、前記リセットスイッチをオフすることで得られる第一の信号を前記信号出力線に出力する第一の読出し動作を実行し、その後、前記転送スイッチをオンすることで得られる第二の信号を前記信号出力線に出力する第二の読出し動作を実行するように前記制御手段が制御し、
   前記第二のモードでは、前記第一の読出し動作の実行時に前記第一の信号の代わりに所定電圧を前記信号出力線に供給すると共に前記第二の読出し動作を実行するように前記制御手段が制御することを特徴とする撮像装置。
2. 前記第一の信号はノイズ信号であり、前記第二の信号は画素信号であることを特徴とする請求項１に記載の撮像装置。
3. 前記第二の信号から前記第一の信号の差分を出力する出力手段を備え、前記第二のモードでは、前記第二の信号から前記所定電圧の差分を出力することを特徴とする請求項１又は２に記載の撮像装置。
4. 前記所定電圧は可変であることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 前記所定電圧は前記第一の信号の平均値に相当する電圧であることを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
6. 前記第二のモードでは、前記撮像素子の複数画素から出力される前記第二の信号を加算して出力するように前記制御手段が制御することを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 前記第一のモードは静止画撮影モードであり、前記第二のモードは測光動作モードであることを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
8. 前記測光動作モードは、前記撮像素子の所定画素数の画素から出力される前記第二の信号を加算して出力する第一の測光動作モードと、前記所定画素数より少ない数の画素から出力される前記第二の信号を加算して出力する第二の測光動作モードとを有し、前記制御手段は、前記第一の測光動作モードと、前記第二の測光動作モードとを選択的に実行することを特徴とする請求項７に記載の撮像装置。
9. 光を電荷に変換する光電変換素子と、前記電荷を蓄積する蓄積部と、前記蓄積部の電荷に応じた信号を増幅して出力する増幅部と、前記光電変換素子の電荷を前記蓄積部に転送する転送スイッチと、前記蓄積部をリセットするリセットスイッチと、前記増幅部からの信号を出力する信号出力線とを有する撮像素子を備え、第一のモードと、第二のモードとを選択的に実行可能な撮像装置の制御方法であって、
   前記第一のモードでは、前記転送スイッチがオフの状態で前記リセットスイッチをオンすることで前記蓄積部をリセットし、さらに、前記リセットスイッチをオフすることで得られる第一の信号を前記信号出力線に出力する第一の読出し動作を実行し、その後、前記転送スイッチをオンすることで得られる第二の信号を前記信号出力線に出力する第二の読出し動作を実行するように制御し、
   前記第二のモードでは、前記第一の読出し動作の実行時に前記第一の信号の代わりに所定電圧を前記信号出力線に供給すると共に前記第二の読出し動作を実行するように制御することを特徴とする撮像方法。

Images