JP5695379B2 - 電力変換装置 - Google Patents

Description

この発明は、直流電圧源から交流電圧を得る電力変換装置に関し、より特定的には、直流電圧源の中性点電圧を交流出力端子に出力する３レベルインバータの低損失化の技術に関する。

電力変換装置として、たとえば特開２００２−２４７８６２号公報（特許文献１）には、２個の直流電源を直列に接続してなる直流電圧源の中性点電圧を交流出力端子に出力するように構成された３レベルインバータが開示される。

この特許文献１に記載される３レベルインバータは、直列接続した２個の直流電源と、直流電源の両端子間に、スイッチング素子とスイッチング素子に逆並列接続されたダイオードとによって構成され、スイッチング素子とダイオードとを１つのパッケージに納めたスイッチングデバイスを２個直列接続して挿入するとともに、２個のスイッチングデバイスの接続点を交流出力端子とし、２個のスイッチングデバイスを逆並列接続して直流電源の中性点と交流出力端子との間に挿入する。

特開２００２−２４７８６２号公報

上記の特許文献１に記載される３レベルインバータは、直流電源の中性点と交流出力端子とを接続する回路をスイッチングデバイス２個で構成することにより、装置の小型・軽量化を実現している。しかしながら、スイッチング素子をオン・オフ動作させるときに発生する電力損失について、上記の特許文献１は何ら言及していない。

それゆえ、この発明の目的は、かかる課題を解決するためになされたものであり、その目的は、低損失化が可能な電力変換装置を提供することである。

この発明に係る電力変換装置は、交流ラインと直流正母線、直流負母線および直流中性点母線との間に設けられ、直流電力を交流電力に変換する。電力変換装置は、直流正母線と交流ラインとの間に接続された第１の半導体スイッチング素子と、直流負母線と交流ラインとの間に接続された第２の半導体スイッチング素子と、直流中性点母線と交流ラインとの間に接続された交流スイッチと、第１および第２の半導体スイッチング素子にそれぞれ逆並列に接続された第１および第２のダイオードとを備える。電力変換装置は、第１の半導体スイッチング素子および第１のダイオードを経由して直流正母線と交流ラインとの間に形成される第１の電流経路、第２の半導体スイッチング素子および第２のダイオードを経由して直流負母線と交流ラインとの間に形成される第２の電流経路、および、交流スイッチを経由して直流中性点母線と交流ラインとの間に形成される第３の電流経路を有し、第１および第２の電流経路の各々のインダクタンス値は、第３の電流経路のインダクタンス値よりも大きい。

好ましくは、電力変換装置は、一方端子が直流正母線に接続され、他方端子が第１の半導体スイッチング素子に接続された第１のヒューズと、一方端子が直流負母線に接続され、他方端子が第２の半導体スイッチング素子に接続された第２のヒューズと、一方端子が直流中性点母線に接続され、他方端子が交流スイッチに接続された第３のヒューズとをさらに備える。第１および第２のヒューズのインダクタンス値は、第３のヒューズのインダクタンス値よりも大きい。

好ましくは、第１および第２のヒューズは、第１の定格電流を有するヒューズ素子で構成され、第３のヒューズは、第１の定格電流よりも小さい第２の定格電流を有するヒューズ素子を、複数個並列に接続して構成される。

好ましくは、第１および第２のヒューズは、所定の定格電流を有するヒューズ素子で構成され、第２のヒューズは、所定の定格電流を有するヒューズ素子と、容量素子とを並列に接続して構成される。

好ましくは、電力変換装置は、直流正母線、直流負母線および直流中性点母線を介してそれぞれ供給された正電圧、負電圧および中性点電圧を交流電圧に変換して交流ラインに与える３レベルインバータである。

この発明によれば、スイッチング素子のスイッチング動作の際に発生するサージ電圧によりスイッチング電流の不要な転流を防止することができる。これにより、不要な転流電流によるリカバリー損失およびリカバリーサージ電圧が発生するのを抑制できるため、電力変換装置の低損失化が可能となる。

本発明の電力変換装置の一実施の形態である３レベルインバータの構成を示す図である。 図１における交流スイッチの構成例を示す図である。 図１に示す３レベルインバータにおけるＵ相出力端子Ｕを含んだ単相インバータを示す図である。 図３の単位インバータの等価回路図である。 図３に示す３レベルインバータの動作を説明する図である。 本実施の形態に係る３レベルインバータの動作を説明する図である。 本実施の形態に係る３レベルインバータの構成例を示す図である。 本実施の形態に係る３レベルインバータの他の構成例を説明する図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当する部分には同一符号を付してその説明は繰返さない。

図１は、本発明の電力変換装置の一実施の形態である３レベルインバータの構成を示す図である。

図１を参照して、３レベルインバータは、直流電圧源からの直流電力を三相交流電力に変換して負荷（図示せず）に供給する。３レベルインバータは、直流正母線８と、直流中性点母線９と、直流負母線１０と、平滑用コンデンサ４と、直流正母線８と直流負母線１０との間に並列に設けられる、Ｕ相上下アーム１５と、Ｖ相上下アーム１６と、Ｗ相上下アーム１７と、交流スイッチ５，６，７とを備える。

直流電圧源は、直列接続された直流電源１，２から構成される。直流電圧源は端子Ｐ，Ｎから給電する。直流電源１，２の中間点は、電源中性点Ｃとして機能する。

直流正母線８は、端子Ｐに接続され、直流負母線１０は、端子Ｎに接続され、直流中性点母線は、電源中性点Ｃに接続されている。平滑用コンデンサ４は、直流正母線８と直流負母線１０との間に接続される。

各相上下アームは、直流正母線８と直流負母線１０との間に直列接続された半導体スイッチから構成される。半導体スイッチは、電力用半導体スイッチング素子を含む。本実施の形態では、電力用半導体スイッチング素子（以下、単に「半導体スイッチング素子」という）としてＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられる。なお、半導体スイッチング素子としては、電力ＭＯＳ（Metal Oxide Semiconductor）あるいは、電力用バイポーラトランジスタ等を用いることができる。

たとえば、Ｕ相上下アーム１５は、ＩＧＢＴ素子Ｑ１，Ｑ２から成り、Ｖ相上下アーム１６は、ＩＧＢＴ素子Ｑ３，Ｑ４から成り、Ｗ相上下アーム１７は、ＩＧＢＴ素子Ｑ５，Ｑ６から成る。また、ＩＧＢＴ素子Ｑ１〜Ｑ６に対して、逆並列ダイオードＤ１〜Ｄ６がそれぞれ接続されている。ＩＧＢＴ素子Ｑ１〜Ｑ６のオン・オフは、図示しない制御装置からのスイッチング制御信号Ｓ１〜Ｓ６によってそれぞれ制御される。本実施の形態では、ＩＧＢＴ素子Ｑ１〜Ｑ６の制御方式として、ＰＷＭ（Pulse Width Modulation）制御を採用する。

各相上下アーム１５〜１７のＩＧＢＴ素子の中間点は、各相出力端子Ｕ，Ｖ，Ｗに接続されている。出力端子Ｕ，Ｖ，Ｗは、図示は省略するが、Ｕ相ライン、Ｖ相ラインおよびＷ相ラインにそれぞれ接続される。出力端子Ｕ，Ｖ，Ｗは、「交流出力端子」を構成し、Ｕ相ライン、Ｖ相ラインおよびＷ相ラインは、「交流ライン」を構成する。

各交流スイッチ５，６，７は、直流中性点母線９と各交流ラインとの間に接続されている。たとえば、交流スイッチ５は、一方端が直流中性点母線９に接続され、他方端がＵ相出力端子Ｕを介してＵ相ラインに接続される。交流スイッチ６は、一方端が直流中性点母線９に接続され、他方端がＶ相出力端子Ｖを介してＶ相ラインに接続される。交流スイッチ７は、一方端が直流中性点母線９に接続され、他方端がＷ相出力端子Ｗを介してＷ相ラインに接続される。

交流スイッチは、双方向に通電可能に構成される。たとえばＵ相出力端子Ｕに関する構成についてみれば、交流スイッチ５は、図２（ａ）〜（ｃ）に示される回路により構成することができる。図２（ａ）の構成例では、交流スイッチ５は、Ｕ相出力端子Ｕを電源中性点Ｃに接続するためのＩＧＢＴ素子Ｑ７，Ｑ８と、ダイオードＤ７，Ｄ８とを含む。ＩＧＢＴ素子Ｑ８のエミッタはＵ相出力端子Ｕに接続され、そのコレクタはＩＧＢＴ素子Ｑ７のコレクタに接続される。ＩＧＢＴ素子Ｑ７のエミッタは直流中性点母線９に接続される。ＩＧＢＴ素子Ｑ７，Ｑ８に対して、逆並列ダイオードＤ７，Ｄ８がそれぞれ接続される。なお、図１におけるダイオードＤ１〜Ｄ６が還流ダイオードとして機能するのに対し、ダイオードＤ７，Ｄ８はクランプダイオードとして機能する。

図２（ｂ）の構成例では、交流スイッチ５は、Ｕ相出力端子Ｕと電源中性点Ｃとの間に、ＩＧＢＴ素子Ｑ７およびダイオードＤ８、およびＩＧＢＴ素子Ｑ８およびダイオードＤ７の各直列回路を逆並列に接続して構成される。

図２（ｃ）の構成例では、交流スイッチ５は、Ｕ相出力端子Ｕと電源中性点Ｃとの間に、ＩＧＢＴ素子Ｑ７およびＩＧＢＴ素子Ｑ８を逆並列に接続して構成される。

このような構成とすることにより、Ｕ相出力端子Ｕが０電位になるべきとき、Ｕ相出力端子Ｕの電位が電源中性点Ｃに対して正電位であれば、ＩＧＢＴ素子Ｑ７（およびダイオードＤ８）を介して、また負電位であればＩＧＢＴ素子Ｑ８（およびダイオードＤ７）を介して等電位電流が流れ、Ｕ相出力端子Ｕと電源中性点Ｃとが０電位となる。この構成は、Ｖ相出力端子ＶおよびＷ相出力端子Ｗについても同様である。

次に、３レベルインバータの動作について説明する。図３は、図１に示す３レベルインバータにおけるＵ相出力端子Ｕを含んだ単相インバータを示す図である。

図３を参照して、交流スイッチ５がオン（図２のＩＧＢＴ素子Ｑ７，Ｑ８がオン）であって、ＩＧＢＴ素子Ｑ１，Ｑ２がオフであるときには、Ｕ相出力端子Ｕは、交流スイッチ５を介して電源中性点Ｃに接続される一方、端子Ｐ，Ｎから切り離されるため、Ｕ相出力端子Ｕの電位は電源中性点Ｃの電位に固定される。次に、ＩＧＢＴ素子Ｑ１，Ｑ８がオンとなり、ＩＧＢＴ素子Ｑ２，Ｑ７がオフとなると、Ｕ相出力端子Ｕは端子Ｐに接続される一方、電源中性点Ｃおよび端子Ｎから切り離されるため、Ｕ相出力端子Ｕの電位は端子Ｐの電位となる。この状態がある時点まで続いた後、再びＩＧＢＴ素子Ｑ７，Ｑ８がオン、ＩＧＢＴ素子Ｑ１，Ｑ２がオフとなることにより、Ｕ相出力端子Ｕの電位が再び電源中性点Ｃの電位となる。

次に、ＩＧＢＴ素子Ｑ２，Ｑ８がオンとなり、ＩＧＢＴ素子Ｑ１，Ｑ７がオフとなると、Ｕ相出力端子Ｕは端子Ｎに接続される一方、電源中性点Ｃおよび端子Ｐから切り離されるため、Ｕ相出力端子Ｕの電位は端子Ｎの電位となる。

以上の動作において、ＩＧＢＴ素子Ｑ１とＩＧＢＴ素子Ｑ７とは、一方がオンのとき他方がオフとなるように同期的に反転動作を行なう。また、ＩＧＢＴ素子Ｑ２とＩＧＢＴ素子Ｑ８とは、一方がオンのとき他方がオフとなるように同期的に反転動作を行なう。これにより、Ｕ相出力端子Ｕの電位は、端子Ｐ，Ｎのいずれか一方の電位および電源中性点Ｃの電位の３つの電位のいずれかとなる。この結果、変調時におけるＵ相出力端子Ｕの電位に変化幅は、交流スイッチ５を有さない一般的な２レベルインバータと比較して１／２に低減されるため、インバータ出力における高調波の振幅が半減するとともに、高調波含有率も約半分に低減される。

その一方、３レベルインバータにおいては、ＩＧＢＴ素子Ｑ１〜Ｑ６のスイッチング動作の際にサージ電圧が発生する。このサージ電圧Ｖは、ＩＧＢＴ素子のターンオン動作またはターンオフ動作が開始されたときのスイッチング電流Ｉｓｗの変化速度（ｄＩｓｗ／ｄｔ）に比例する（Ｖ＝Ｌ・ｄＩｓｗ／ｄｔ）。但し、Ｌは３レベルインバータの内部配線、バスバーおよび半導体スイッチ等のインダクタンスを示す。発生したサージ電圧は、ＩＧＢＴ素子のスイッチング電圧Ｖｓｗに重畳されて各相出力端子Ｕ，Ｖ，Ｗに出力される。そして、サージ電圧がＩＧＢＴ素子に逆並列に接続されたダイオードの立ち上り電圧Ｖ_Ｆを超えた場合には、当該ダイオードの順方向に電流が流れる。

ここで、理想ダイオードでは、逆方向には電流が流れないが、実際には、順方向に電流が流れた後に急に逆電圧が印加されると一瞬逆方向に電流が流れる。この電流は、ダイオードの「リカバリー電流」と呼ばれる。リカバリー電流の発生時には、半導体スイッチに内蔵されているダイオード自体の損失に加え、リカバリー電流が流れるＩＧＢＴ素子にも損失（以下、これらの損失を総じて「リカバリー損失」ともいう）が発生する。

以下では、一般的な３レベルインバータにおいて発生するリカバリー電流およびリカバリー損失について、図４および図５を用いて説明する。

図４は、図３の単位インバータの等価回路図である。
図４を参照して、電源中性点ＣとＵ相出力端子Ｕとの間には負荷２０が接続される。Ｕ相出力端子Ｕと負荷２０とは、Ｕ相ラインＵＬによって接続されている。負荷２０流れるＵ相電流Ｉｕは、負荷２０からＵ相出力端子Ｕに向かう方向を正とし、Ｕ相出力端子Ｕから負荷２０に向かう方向を負とする。

図４において、Ｌｐは直流正母線８を構成する配線のインダクタンスを示し、Ｌｃは直流中性点母線９を構成する配線のインダクタンスを示し、Ｌｎは直流負母線１０を構成する配線のインダクタンスを示す。また、Ｌｅ１，Ｌｅ２，Ｌａｃは、Ｕ相上下アーム１５を構成する半導体スイッチおよびバスバー等のインダクタンスを示す。具体的には、Ｌｅ１は、ＩＧＢＴ素子Ｑ１およびダイオードＤ１からなる半導体スイッチのインダクタンスであり、Ｌｅ２は、ＩＧＢＴ素子Ｑ２およびダイオードＤ２からなる半導体スイッチのインダクタンスであり、Ｌａｃは半導体スイッチの中間点とＵ相出力端子Ｕとの間の配線のインダクタンスである。

まず、ＩＧＢＴ素子Ｑ２，Ｑ８がオン、ＩＧＢＴ素子Ｑ１，Ｑ７がオフであるときには、Ｕ相出力端子Ｕは端子Ｎに接続される。これにより、直流電圧源の中間点Ｃから負荷２０〜Ｕ相ラインＵＬ〜Ｕ相出力端子Ｕ〜ＩＧＢＴ素子Ｑ２〜直流負母線１０〜端子Ｎを経由する電流経路が形成され、当該電流経路をＵ相電流Ｉｕが流れる。なお、図中の電流Ｉ２はＩＧＢＴ素子Ｑ２を流れるスイッチング電流であり、電圧Ｖ２はＩＧＢＴ素子Ｑ２のコレクタ−エミッタ間のスイッチング電圧である。ＩＧＢＴ素子Ｑ２がオンされた状態では、スイッチング電流Ｉ２≠０である一方でスイッチング電圧Ｖ２＝０である。

次に、交流スイッチ５のＩＧＢＴ素子Ｑ７，Ｑ８がオン、ＩＧＢＴ素子Ｑ１，Ｑ２がオフに切替えられると、すなわち、交流スイッチ５がオンされ、ＩＧＢＴ素子Ｑ２がオフされると、ＩＧＢＴ素子Ｑ２に流れていた電流Ｉ２は、交流スイッチ５に転流し、直流電圧源の中間点Ｃに流れ込む。その際、ＩＧＢＴ素子Ｑ２のターンオフ時のスイッチング電流Ｉ２の変化速度ｄＩ２／ｄｔによって、インダクタンスＬａｃ，Ｌｎには図中の＋方向に電圧Ｌａｃ・ｄＩ２／ｄｔ，Ｌｎ・ｄＩ２／ｄｔがそれぞれ発生する。また、インダクタンスＬｃには図中の＋方向に電圧Ｌｃ・ｄＩ５／ｄｔが発生する。

このときのＩＧＢＴ素子Ｑ２に印加されるスイッチング電圧Ｖ２およびスイッチング電流Ｉ２と、ＩＧＢＴ素子Ｑ１に印加されるスイッチング電圧Ｖ１およびスイッチング電流Ｉ１との波形を図５に示す。

図５では、ＩＧＢＴ素子Ｑ２，Ｑ８がオン、ＩＧＢＴ素子Ｑ１，Ｑ７がオフである状態から時刻ｔ１において、ＩＧＢＴ素子Ｑ７，Ｑ８がオン、ＩＧＢＴ素子Ｑ１，Ｑ２がオフに切替えられた後のスイッチング電圧Ｖ１，Ｖ２およびスイッチング電流Ｉ１，Ｉ２の状態を示している。

時刻ｔ１においてＩＧＢＴ素子Ｑ２がオフに切替えられると、スイッチング電圧Ｖ２は、直流電源２の直流電圧Ｖｂ２に対してサージ電圧ΔＶ分増加する。
サージ電圧ΔＶは、式（１）により表わされる。

ΔＶ＝Ｌａｃ・ｄＩ２／ｄｔ＋Ｌｃ・ｄＩ５／ｄｔ ・・・（１）
ここで、Ｉ２≒Ｉ５の場合には、式（１）は式（２）となる。

ΔＶ＝（Ｌａｃ＋Ｌｃ）・ｄＩ２／ｄｔ ・・・（２）
時刻ｔ２において、このサージ電圧ΔＶがＩＧＢＴ素子Ｑ１のスイッチング電圧Ｖ１を超えると、ダイオードＤ１が順方向にバイアスされるため、ＩＧＢＴ素子Ｑ２から交流スイッチ５に転流する電流の一部が、ダイオードＤ１の順方向に流れて直流電源１側に転流する（図４のスイッチング電流Ｉ１参照）。

そして、このように順方向に電流が流れた後に急に逆電圧が印加されると、時刻ｔ２以後の時刻ｔ３においてダイオードＤ１には一瞬逆方向に電流（リカバリー電流）が流れる。このとき、ダイオードＤ１およびＩＧＢＴ素子Ｑ１にはリカバリー損失が発生する。また、スイッチング電圧Ｖ１には、スイッチング電流Ｉ１の変化速度ｄＩ１／ｄｔによって、図中の＋方向に電圧（Ｌｐ＋Ｌｅ１）・ｄＩ１／ｄｔが発生する。以下、この電圧を「リカバリーサージ電圧」ともいう。

本実施の形態に係る３レベルインバータは、このリカバリー損失およびリカバリーサージ電圧の発生を防止する手段として、３レベルインバータの内部配線、バスバーおよび半導体スイッチ等のインダクタンス値の大小関係を設定することによりリカバリー電流の発生を抑制する。詳細には、以下の式（３），（４）に示す関係が成立するように、３レベルインバータの内部配線等のインダクタンス値を設定する。

Ｌｐ＋Ｌｅ１＞Ｌｃ＋Ｌａｃ ・・・（３）
Ｌｎ＋Ｌｅ２＞Ｌｃ＋Ｌａｃ ・・・（４）
ここで、上記式（３）に示す関係は、交流スイッチ５がオンされ、ＩＧＢＴ素子Ｑ２がオフされるときにインダクタンスＬａｃ，Ｌｃ，Ｌｅ１，Ｌｐに発生する電圧の方向（図中の＋方向）に基づいて導出される。同様に、上記式（４）に示す関係は、交流スイッチ５がオンされ、ＩＧＢＴ素子Ｑ１がオフされるときにインダクタンスＬａｃ，Ｌｃ，Ｌｅ２，Ｌｎに発生する電圧の方向に基づいて導出される。

これにより、たとえば交流スイッチ５をオンし、ＩＧＢＴ素子Ｑ２をオフさせるときには、上記式（３）に示す関係により、Ｕ相出力端子Ｕ〜ＩＧＢＴ素子Ｑ１〜直流正母線８〜端子Ｐを経由する電流経路のインダクタンス値が、Ｕ相出力端子Ｕ〜交流スイッチ５〜直流中性点母線９〜電源中性点Ｃを経由する電流経路のインダクタンス値よりも大きくなる。これにより、ＩＧＢＴ素子Ｑ２を流れていた電流Ｉ２がすべて交流スイッチ５に転流し、ダイオードＤ１に転流し難くなる。この結果、ダイオードＤ１にリカバリー電流が流れるのを防止できるため、リカバリー損失およびリカバリーサージ電圧の発生を抑制することができる。

図６は、本実施の形態に係る３レベルインバータにおいて、交流スイッチ５のＩＧＢＴ素子Ｑ７，Ｑ８がオン、ＩＧＢＴ素子Ｑ１，Ｑ２がオフに切替えられるときのＩＧＢＴ素子Ｑ２に印加されるスイッチング電圧Ｖ２およびスイッチング電流Ｉ２と、ＩＧＢＴ素子Ｑ１に印加されるスイッチング電圧Ｖ１およびスイッチング電流Ｉ１との波形を示す図である。

図６では、ＩＧＢＴ素子Ｑ２，Ｑ８がオン、ＩＧＢＴ素子Ｑ１，Ｑ７がオフである状態から時刻ｔ１において、ＩＧＢＴ素子Ｑ７，Ｑ８がオン、ＩＧＢＴ素子Ｑ１，Ｑ２がオフに切替えられた後のスイッチング電圧Ｖ１，Ｖ２およびスイッチング電流Ｉ１，Ｉ２の状態を示している。

図６の各波形と図５の各波形とを比較すると、時刻ｔ１においてＩＧＢＴ素子Ｑ２がオフに切替えられたときに、スイッチング電圧Ｖ２が、直流電源２の直流電圧Ｖｂ２に対してサージ電圧ΔＶ分増加する点で共通するが、図６では、スイッチング電流Ｉ１が流れず、リカバリー電流の発生が抑制されている。これにより、リカバリー損失およびリカバリーサージ電圧の発生も抑制されている。

（３レベルインバータの構成例）
以下では、上記（３），（４）に示すインダクタンス値の関係を実現するための３レベルインバータの構成例について図面を参照して説明する。

図７は、本実施の形態に係る３レベルインバータの構成例を示す図である。なお、図７では、図１に示す３レベルインバータにおけるＵ相出力端子Ｕを含んだ単相インバータを示しているが、Ｖ相出力端子ＶおよびＷ相出力端子Ｗについても同様に構成される。

図７に示す単相インバータは、図３に示す単相インバータと対比して、ヒューズ１１，１２，１３，１４を含む点で異なる。

ヒューズ１１，１２，１３，１４は、ＩＧＢＴ素子が故障して短絡状態となったときにヒューズを経由する電流経路を短絡電流が流れることにより切断される。そして、ヒューズの切断により該電流経路が遮断されるため、故障点を速やかに切り離され、過電流や過電圧の発生を防止することができる。

図７の例では、ＩＧＢＴ素子Ｑ１のコレクタと端子Ｐとの間に１個のヒューズ１１を接続し、ＩＧＢＴ素子Ｑ２のエミッタと端子Ｎとの間に１個のヒューズ１４を接続するのに対して、交流スイッチ５と電源中性点Ｃとの間には、２個のヒューズ１２，１３を並列接続する。これにより、Ｕ相出力端子Ｕと電源中性点Ｃとの間の過渡的な転流インダクタンスを、Ｕ相出力端子Ｕと端子Ｐとの間のインダクタンス、およびＵ相出力端子Ｕと端子Ｎとの間のインダクタンスよりも小さくしている。したがって、ＩＧＢＴ素子Ｑ１（またはＱ２）をオフするときのスイッチング電流が交流スイッチ５に転流し易くなるため、ダイオードＤ２（またはＤ１）に転流するのを防止して、不要にリカバリー損失およびリカバリーサージ電圧が発生するのを抑制することができる。

なお、図７では、２個のヒューズ１２，１３を並列接続した例について説明したが、これに限定されず、複数個のヒューズを並列接続する構成とすることができる。あるいは、２個のヒューズ１２，１３を並列接続する構成に代えて、ヒューズ１１，１４よりもインダクタンス値の小さいヒューズを１個接続する構成としてもよい。

（変更例）
図８は、本実施の形態に係る３レベルインバータの他の構成例を説明する図である。

図８を参照して、本変更例に係る３レベルインバータは、図７に示す３レベルインバータと対比して、ヒューズ１３に代えて、コンデンサ１３Ａを含む点でのみ異なる。

コンデンサ１３Ａは、交流スイッチ５と電源中性点Ｃとの間に、ヒューズ１２と並列に接続されている。コンデンサ１３Ａは、たとえばフィルムコンデンサからなる。

本変更例では、ＩＧＢＴ素子Ｑ１のコレクタと端子Ｐとの間に接続されるヒューズ１１、ＩＧＢＴ素子Ｑ２のエミッタと端子Ｎとの間に接続されるヒューズ１４に対して、交流スイッチ５と電源中性点Ｃとの間に接続されるヒューズ１２にのみコンデンサ１３Ａを並列に接続することにより、Ｕ相出力端子Ｕと電源中性点Ｃとの間の過渡的な転流インダクタンスを、Ｕ相出力端子Ｕと端子Ｐとの間のインダクタンス、およびＵ相出力端子Ｕと端子Ｎとの間のインダクタンスよりも小さくしている。これにより、ＩＧＢＴ素子Ｑ１（またはＱ２）をオフするときのスイッチング電流が交流スイッチ５に転流し易くなるため、ダイオードＤ２（またはＤ１）に転流するのを防止して、不要にリカバリー損失およびリカバリーサージ電圧が発生するのを抑制することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内ですべての変更が含まれることが意図される。

１，２ 直流電源、４ 平滑用コンデンサ、５，６，７ 交流スイッチ、８ 直流正母線、９ 直流中性点母線、１０ 直流負母線、１１，１２，１３，１４ ヒューズ、１３Ａ コンデンサ、１５ Ｕ相上下アーム、１６ Ｖ相上下アーム、１７ Ｗ相上下アーム、Ｄ１〜Ｄ８ ダイオード、Ｑ１〜Ｑ８ ＩＧＢＴ素子。

Claims (5)

1. 交流ラインと直流正母線、直流負母線および直流中性点母線との間に設けられ、直流電力を交流電力に変換する電力変換装置であって、
   前記直流正母線と前記交流ラインとの間に接続された第１の半導体スイッチング素子と、
   前記直流負母線と前記交流ラインとの間に接続された第２の半導体スイッチング素子と、
   前記直流中性点母線と前記交流ラインとの間に接続された交流スイッチと、
   前記第１および第２の半導体スイッチング素子にそれぞれ逆並列に接続された第１および第２のダイオードとを備え、
   前記電力変換装置は、
   前記第１の半導体スイッチング素子および前記第１のダイオードを経由して前記直流正母線と前記交流ラインとの間に形成される第１の電流経路、前記第２の半導体スイッチング素子および前記第２のダイオードを経由して前記直流負母線と前記交流ラインとの間に形成される第２の電流経路、および、前記交流スイッチを経由して前記直流中性点母線と前記交流ラインとの間に形成される第３の電流経路を有し、
   前記第１および第２の電流経路の各々のインダクタンス値は、前記第３の電流経路のインダクタンス値よりも大きい、電力変換装置。
2. 一方端子が前記直流正母線に接続され、他方端子が前記第１の半導体スイッチング素子に接続された第１のヒューズと、
   一方端子が前記直流負母線に接続され、他方端子が前記第２の半導体スイッチング素子に接続された第２のヒューズと、
   一方端子が前記直流中性点母線に接続され、他方端子が前記交流スイッチに接続された第３のヒューズとをさらに備え、
   前記第１および第２のヒューズのインダクタンス値は、前記第３のヒューズのインダクタンス値よりも大きい、請求項１に記載の電力変換装置。
3. 前記第１および第２のヒューズは、第１の定格電流を有するヒューズ素子で構成され、
   前記第３のヒューズは、前記第１の定格電流よりも小さい第２の定格電流を有するヒューズ素子を、複数個並列に接続して構成される、請求項２に記載の電力変換装置。
4. 前記第１および第２のヒューズは、所定の定格電流を有するヒューズ素子で構成され、
   前記第３のヒューズは、前記所定の定格電流を有するヒューズ素子と、容量素子とを並列に接続して構成される、請求項２に記載の電力変換装置。
5. 前記電力変換装置は、前記直流正母線、前記直流負母線および前記直流中性点母線を介してそれぞれ供給された正電圧、負電圧および中性点電圧を交流電圧に変換して前記交流ラインに与える３レベルインバータである、請求項１から４のいずれか１項に記載の電力変換装置。

Images