JP5694307B2 - 異なるピッチを有する多重アレイ領域を同時に検査する方法および装置 - Google Patents

異なるピッチを有する多重アレイ領域を同時に検査する方法および装置 Download PDF

Info

Publication number
JP5694307B2
JP5694307B2 JP2012516352A JP2012516352A JP5694307B2 JP 5694307 B2 JP5694307 B2 JP 5694307B2 JP 2012516352 A JP2012516352 A JP 2012516352A JP 2012516352 A JP2012516352 A JP 2012516352A JP 5694307 B2 JP5694307 B2 JP 5694307B2
Authority
JP
Japan
Prior art keywords
pixel size
image processing
size
optimal
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012516352A
Other languages
English (en)
Other versions
JP2012530904A (ja
Inventor
チェン・ホン
リン・ジェイソン・ゼット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of JP2012530904A publication Critical patent/JP2012530904A/ja
Application granted granted Critical
Publication of JP5694307B2 publication Critical patent/JP5694307B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84Inspecting
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N2021/95676Masks, reticles, shadow masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Biochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Image Processing (AREA)

Description

[関連出願に対する相互参照]
本出願は、2009年6月19日に出願された米国特許仮出願第61/218,913号に対する優先権を主張し、その全内容は参考文献として本明細書に援用される。
本発明は、一般に、ウェハおよびレチクルの検査装置およびそれを用いる方法に関する。
自動検査/レビューシステムは、半導体および関連するマイクロエレクトロニクス産業界にとって、プロセス制御および歩留まり管理において重要である。このようなシステムは、光学系のシステムおよび電子ビーム(e-beam)系のシステムを含む。
半導体デバイスの製造において、開発および製造過程の早い時期における欠陥の検出は、製品開発サイクルを短縮し、かつ製品歩留まりを増加させるために、ますます重要になっている。高度化されたウェハおよびレチクル検査システムは、欠陥を検出し、レビューし、分類し、かつ将来これらの欠陥を防ぐために、根本原因情報を製造工程にフィードバックするために用いられている。関連する欠陥のサイズは、半導体デバイスの製作に適用されているデザインルールに比例する。適用されるデザインルールが縮小し続けるにつれて、検査システムの性能要求は、画像処理の解像度と速度(1時間当たりに処理される欠陥)の両方の点で増大する。
1つの実施形態は、画像処理装置を用いて、多重アレイ領域を同時に自動的に検査する方法に関する。その方法は、多重アレイ領域における各アレイ領域がサイズにおいて整数個の画素であるグレープ化されたセルを有するように、最適な画素サイズを選択するステップと、選択された最適な画素サイズになるように画像処理装置の画素サイズを調整するするステップとを含む。画素サイズの有効な範囲内の最適な画素サイズは、セルサイズが整数で表現される場合に、多重アレイ領域のセルサイズの最大公約数を見出すことにより究明されてもよい。事前設定された基準は、もしあれば、事前設定された基準に基づいて、最適な画素サイズのどれが容認できるのかを究明するために適用されてもよい。最適な画素サイズのどれも容認できないならば、アレイ領域の1つは、デジタル補間のためにマークされてもよい。
別の実施形態は、製造される基板上の複数のアレイ領域の欠陥を検出するための検査装置に関する。検査装置は、画像処理装置とシステムコントローラとを含む。画像処理装置は、基板の領域を解明し、その領域から画像データを検出するように配置される。前記領域は一組の多重アレイ領域を含む。システムコントローラは、プロセッサと、メモリと、前記メモリ内のコンピュータ読み取り可能なコードとを含む。コンピュータ読み取り可能なコードは、多重アレイ領域における各アレイ領域がサイズにおいて整数個の画素であるグレープ化されたセルを有するように、最適な画素サイズを選択し、選択された最適な画素サイズになるように画像処理装置の画素サイズを調整するように構成される。
他の実施形態、態様、および特徴もまた、開示される。
本発明の一形態によれば、製造される基板上の多重アレイ領域の欠陥を検出するための検査装置が提供される。この検査装置は、基板の領域を解明し、前記領域から画像データを検出するように配置され、前記領域は一組の多重アレイ領域を含み、前記多重アレイ領域は複数のアレイ領域を有し、前記アレイ領域は複数のセルを有する、画像処理装置と;プロセッサと、メモリと、前記メモリ内のコンピュータ読み取り可能なコードとを含むシステムコントローラとを備え;前記コンピュータ読み取り可能なコードは、前記セルサイズが整数で表現される場合に前記多重アレイ領域のセルサイズの最大公約数を見出すことにより、画素サイズの有効な範囲内の最適な画素サイズを究明し;前記多重アレイ領域における各アレイ領域における複数のセルをグループ化することによりグループ化されたセルを形成した場合に、グループ化されたセルのサイズが画素サイズの整数倍となるように、最適な画素サイズを選択し;前記選択された最適な画素サイズになるように前記画像処理装置の画素サイズを調整するように構成される。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
[形態1]
製造される基板上の多重アレイ領域の欠陥を検出するための検査装置であって、
基板の領域を解明し、前記領域から画像データを検出するように配置され、前記領域は一組の多重アレイ領域を含む画像処理装置と、
プロセッサと、メモリと、前記メモリ内のコンピュータ読み取り可能なコードとを含み、前記コンピュータ読み取り可能なコードは、
前記多重アレイ領域における各アレイ領域がサイズにおいて整数個の画素であるグレープ化されたセルを有するように、最適な画素サイズを選択し、
前記選択された最適な画素サイズになるように前記画像処理装置の画素サイズを調整する
ように構成されるシステムコントローラと
を備えることを特徴とする検査装置。
[形態2]
前記画像処理装置のための倍率制御電子回路をさらに備え、前記倍率制御電子回路は、前記画素サイズを調整するために用いられることを特徴とする形態1に記載の検査装置。
[形態3]
前記画像処理装置は、前記画像処理装置の前記解明の下で前記基板の前記領域を移動させるために可動基板ホルダを備えることを特徴とする形態1に記載の検査装置。
[形態4]
前記画像処理装置は、電子ビーム検査ツールを備えることを特徴とする形態1に記載の検査装置。
[形態5]
前記コンピュータ読み取り可能なコードは、前記セルサイズが整数で表現される場合に前記多重アレイ領域のセルサイズの最大公約数を見出すことにより、画素サイズの有効な範囲内の最適な画素サイズを究明するように構成されることを特徴とする形態1に記載の画像処理装置。
[形態6]
前記コンピュータ読み取り可能なコードは、さらに、各々の最適な画素サイズに基づいて各アレイ領域においてグループ化されるのに要するセルの数を究明するように構成されることを特徴とする形態5に記載の画像処理装置。
[形態7]
前記コンピュータ読み取り可能なコードは、さらに、もしあれば、事前設定された基準に基づいて最適な画素サイズのどれが容認できるのかを究明するように構成されることを特徴とする形態6に記載の画像処理装置。
[形態8]
前記コンピュータ読み取り可能なコードは、さらに、前記選択された最適な画素サイズになるように容認できる最適な画素サイズを選択するように構成されることを特徴とする形態7に記載の画像処理装置。
[形態9]
前記コンピュータ読み取り可能なコードは、さらに、複数の容認できる最適な画素サイズがあるならば、最終的な基準を適用することにより、前記容認できる最適な画素サイズの1つが選択されるように構成されることを特徴とする形態7に記載の画像処理装置
[形態10]
前記最終的な基準を適用することは、すべての前記多重アレイ領域からグレープ化されたセルの画素数が相互に合計される場合に、容認できる最適な画素サイズのどれが最小の総ピクセル数を与えるのかを究明することを含むことを特徴とする形態9に記載の画像処理装置。
[形態11]
前記コンピュータ読み取り可能なコードは、さらに、前記事前設定された基準上に基づいて前記最適な画素サイズがどれも容認できない判定されたならば、前記多重アレイ領域の1つがデジタル補間のためにマークされるように構成されることを特徴とする形態7に記載の画像処理装置。
[形態12]
前記コンピュータ読み取り可能なコードは、前記マークされたアレイ領域を取り除くことにより、前記一組の多重アレイ領域を変更し、前記変更された一組の多重アレイ領域に基づいて、前記最適な画素サイズを選択するように構成されることを特徴とする形態11に記載の画像処理装置。
[形態13]
前記コンピュータ読み取り可能なコードは、2次元の各々の最適な画素サイズを選択し、前記2次元の前記画像処理装置の前記画素サイズを調整するように構成されることを特徴とする形態1に記載の画像処理装置。
[形態14]
画像処理装置を用いて自動的に多重アレイ領域を同時に検査する方法であって、
基板の領域の解明するステップと、
前記領域から画像データを検出するステップであって、前記領域は一組の多重アレイ領域を含むステップと、
前記多重アレイ領域における各アレイ領域がサイズにおいて整数個の画素であるグレープ化されたセルを有するように、最適な画素サイズを選択するステップと、
前記選択された最適な画素サイズになるように前記画像処理装置の画素サイズを調整するステップと
を含むことを特徴とする方法。
[形態15]
前記画素サイズを調整するために前記画像処理装置の倍率を変更するステップ
をさらに含むことを特徴とする形態14に記載の方法。
[形態16]
可動基板ホルダによって前記画像処理装置の前記解明の下にある前記基板の前記領域を移動させるステップ
をさらに含むことを特徴とする形態14に記載の方法。
[形態17]
前記画像処理装置は、
前記領域が電子ビームによって解明される電子ビーム検査ツール
を備えることを特徴とする形態14に記載の方法。
[形態18]
前記セルサイズが整数で表現される場合に、前記多重アレイ領域のセルサイズの最大公約数を見出すことにより、画素サイズの有効な範囲内の最適な画素サイズを究明するステップ
をさらに含むことを特徴とする形態14に記載の方法。
[形態19]
各々の最適な画素サイズに基づいて各アレイ領域においてグループ化されるのに要するセルの数を究明するステップ
をさらに含むことを特徴とする形態18に記載の方法。
[形態20]
前記事前設定された基準に基づいて、もしあれば、前記最適な画素サイズのどれが容認できるのかを究明するステップ
をさらに含むことを特徴とする形態19に記載の方法。
[形態21]
前記選択された最適な画素サイズになるように容認できる最適な画素サイズを選択するステップ
をさらに含むことを特徴とする形態20に記載の方法。
[形態22]
複数の容認できる最適な画素サイズがあるならば、前記容認できる最適な画素サイズの1つを選択するために最終的な基準を適用するステップ
をさらに含むことを特徴とする形態20に記載の方法。
[形態23]
前記最終的な基準を適用するステップは、すべての前記多重アレイ領域からグレープ化されたセルの画素の数が相互に合計される場合に、どの容認できる最適な画素サイズが最小の総ピクセル数を与えるのかを究明するステップを含むことを特徴とする形態22に記載の方法。
[形態24]
前記最適な画素サイズが前記事前設定された基準に基づいて容認できないと判定されたならば、デジタル補間のために前記多重アレイ領域の1つをマークするステップ
をさらに含むことを特徴とする形態20に記載の方法。
[形態25]
前記マークされたアレイ領域を取り除くことにより前記一組のアレイ領域を変更するするステップと、
前記変更された一組のアレイ領域に基づいて、前記最適な画素サイズを選択するステップと
をさらに含むことを特徴とする形態24に記載の方法。
[形態26]
2次元の各々における最適な画素サイズを選択するステップと、
前記2次元の前記画像処理装置の前記画素サイズを調整するするステップと
をさらに含むことを特徴とする形態14に記載の方法。
単一の視野内の多重アレイ領域の例を表す図である。 本発明の1つの実施形態による、多重アレイ領域を同時に検査するための画素サイズを選択する方法を表すフローチャートである。 本発明の1つの実施形態による、製造された基板を自動的に検査するために利用できる検査装置の概略図である。
電子ビーム(e-beam)画像装置および光学的画像装置は、リソグラフィ用の半導体ウェハおよびレチクルのような製造される基板の検査のために利用される。一部のこれらの基板は、1つ以上のアレイ領域を含むように設計されている。ここで、各アレイ領域は、同一であるように設計されているセルのアレイを含む。
従来の画像処理装置は、同一であるように設計されたセルの単一アレイ領域を効率的に検査するために利用されてきた。しかしながら、出願人は、従来の画像処理装置が、異なるアレイセルサイズを有する多重アレイ領域を持った半導体ダイを画像処理するために適用される場合に実質的な欠点または制限を有していることを究明した。
本出願は、異なるアレイセルサイズを有する多重アレイ領域を一斉に検査するための、改善された方法および装置を開示する。
単一アレイ領域の検査
ミルピータス(カリフォルニア州)のKLAテンカー社が提供している検査ツールにおいて、単一のサイズの同一であるように設計されたセルから構成される単一アレイ領域を検査するための現在の方法は、(各々の次元における)単一セルの画素数が整数個になるように、光学ズームにより公称の画素サイズを調整することを含む。単一セルの整数個の画素により、セル間比較は、自動閾値設定(AT)、セグメント化された自動閾値設定(SAT)、または多重ダイ自動閾値設定(MDAT)のような様々な欠陥検出アルゴリズムを用いて、欠陥検出における最適な感度を達成するために実行されることができる。
異なるセルサイズを有する多重アレイ領域の同時検査
ウェハにおいて回路が、より密に、より高度に集積されるようになるにつれて、異なるセルサイズ(すなわち、異なるピッチ)を有する多重アレイ領域は、拡張型のウェハまたはレチクルのダイにおいて、より一層普通に出現する。その結果、現在の方法は、各々のアレイ領域に対し1つの多重分割画像処理スキャンを設定することを要求される。各画像処理スキャンは、各々のアレイ領域における最適な感度を達成するために、特定のセルサイズを持つ単一アレイ領域に適合する必要がある。したがって、検査の処理能力は、多重アレイ領域を検査する多重画像処理スキャンに対する必要性のために損なわれる。
処理能力問題を克服する1つの方法は、セル間比較の代わりに、ダイ間比較のためのランダム検査技術を用いて、異なるピッチを有する多重アレイ領域を検査することである。その欠点は、ダイからダイへのより多くのプロセス変更、およびダイ間配列を実行する際にデジタル補間によって与えられた余分なノイズのために、欠陥検出感度が低下してしまうことである。
処理能力を犠牲にせずに、異なるピッチを有する多重アレイ領域を検査するための別の方法は、以下の通りである。第1に、単一アレイ領域の(各々の次元における)ピッチを整数個の画素に対応させる画素サイズが選択される。次に、選択された画素サイズの下の残りのアレイ領域のためにセル間比較が実行されるように、セル間配列が、画像データのデジタル補間によって残りのアレイ領域のために実行される。しかしながら、このアプローチは、ダイ間比較の方法と同様の欠点による影響を受ける。これは、残りのアレイ領域の欠陥検出感度が、デジタル補間によって与えられた余分なノイズにより損なわれるからである。
本出願は、単一のダイ上の異なるセルサイズを有する多重アレイ領域を検査するための革新的な技術を開示する。多重アレイ領域を同時に検査するための特に有用な画素サイズの判定および選択を可能にする方法が開示される。選択された画素サイズは、セル間配列に対するデジタル補間を要するアレイ領域の数を最小限に抑える。そのため、デジタル補間による余分なノイズが回避され、検査システムに対し高いスループット率が維持されることができる。
以下の説明は、最適な画素サイズを選択するための革新的な技術を開示する。説明の容易さのために、この技術は、1次元のアレイ領域に関して論じられる。当業者が認識するように、アレイ領域は、2次元である。したがって、この技術は、2次元の各々における最適な画素サイズを選択するために適用されるべきである。
各アレイ領域の複数のセルをグループ化することによりグレープ化されたセルを形成すること
図1は、同時に検査される4つのアレイ領域を持つ視野100の例を示す。この例における4つのアレイ領域は、アレイ領域1、アレイ領域2、アレイ領域3およびアレイ領域4とラベル付けされる。これらのアレイ領域は、例えば、単一の半導体ダイ上に配置されてもよい。各アレイ領域は、同じアレイ領域の他のセルと同一になるように設計されているセル(それぞれ、アレイ領域1、2、3および4に対して102−1、102−2、102−3および102−4)から構成される。一般に、セルは、矩形であってもよい。(例証の容易さの目的のために、各アレイ領域は、各次元におけるいくつかのセルの長さとして示される。しかしながら、実際のアレイ領域は、典型的には、各次元に沿った実質的に複数のセルを含む。)多重画像スキャンを行なう必要性なしに、4つのアレイ領域のすべてを同時に検査することができるのが望ましい。
以下の説明において、セルサイズおよび画素サイズの両方は、それらが整数個としての表現することができる最小単位で表現される。例えば、最小単位は、1ナノメートル(nm)であってもよい。
表1に示されるように、4つのアレイ領域は、1044ナノメートル(nm)、1278nm、2052nm、および2592nmのセルサイズをそれぞれ有してもよい。160ナノメートルの公称画素サイズを持つ検査ツールの例を検討する。検査のための公称画素サイズを用いて、各領域に対する画素におけるセルサイズは、それぞれ、6.525画素、7.9875画素、12.825画素、および16.2画素になる。
Figure 0005694307
達成することができるストレートな方法は、グレープ化されたセルの(その次元に沿った)画素数が整数個になるように、グレープ化されたセルを形成するために各アレイ領域の多くのセルをグループ化することにより、処理能力を犠牲にせずに、異なるセルサイズを持つ多重アレイ領域を検査するためのより優れた検知感度を検出する。表1に示される例において、6.525画素のセルサイズを整数個の画素にするために、261画素のセルサイズを持つグレープ化されたセルを形成するために40個のセルがグループ化されてもよい。同様に、残りの3つのアレイ領域は、80個のセル、40個のセル、および10個のセルをそれぞれ要する。表2は、グループ化されたセルの数、および画素におけるグレープ化されたセルサイズを示す。
Figure 0005694307
そのため、それぞれのアレイ領域において形成された各グレープ化されたセルが整数個の画素を有すように、セルは、各アレイ領域において組み合わせられてもよいし、またはグループ化されてもよい。
原則として、デジタル補間を要しないので、上記の開示されたグルーピング方法は、ダイ間配列またはセル間配列の従前の方法よりも優れた感度を達成できる。アレイ領域のサイズと比較して、グレープ化されたセルのサイズが相対的に小さいままである場合に、このグルーピング方法が実際に適用されてもよい。
しかしながら、アレイ領域のサイズと比較して、グレープ化されたセルのサイズが相対的に大きい場合では、アレイ領域はごくわずかのグレープ化されたセルのみを含むかもしれない。1つのアレイ領域当たりごくわずかのグレープ化されたセルのみを有することは、有意味のセル間比較を行うための能力を制限する。実際、検査アルゴリズムは、適切に欠陥を検出するためにグレープ化されたセルの最小数を要するかもしれない。その上、画像画素データは、検査の間にフレーム単位(frame-by-frame)で普通に処理される。したがって、有意味のセル間比較が行なわれるように、各フレームは、また、少なくとも3つまたはより多くのグレープ化されたセルを含むべきである。
画素サイズを変更または調整すること
グレープ化されたセルの形成に関連する上記で論じられた制限を克服するために、本出願は、さらに、グレープ化されたセルのサイズを低減する最適な画素サイズを選択するための技術を開示する。以下に記載されるように、画像キャプチャのために用いられた画素のサイズの変更または調整によって、グループ化される必要のあるセル数が実質的に低減されてもよい。例えば、検査装置は、イメージフレームキャプチャのための画素サイズが「光学ズーム」によって(すなわち、各次元における画像処理装置の倍率を変更することによって)数パーセント(例えば、+/−6%)に調整されるように構成されてもよい。調整幅は、用いられる特定の装置に依存して変化してもよい。
本発明の1つの実施形態によれば、画素のサイズは、フレームにおける各アレイ領域に対して、互いにグループ化される必要のあるセルの数が実質的に低減されるような手段で変更または調整される。アレイ領域が受け入れがたいほど大きなグレープ化されたセルを要しないように、画素サイズの調整は、様々な関連するアレイ領域を計算に入れる。
表1および表2に関して、以上に論じられた例を検討する。意外にも、画素サイズが倍率の変更により160nmから162nmの+1.25%に調整されるならば、(その次元における)グレープ化されたセルのサイズは、大幅に低減されてもよい。
表3は、調整された162nmの画素サイズに基づいて各アレイ領域におけるグレープ化されたセルに対する(その次元における)整数個の画素を示す。理解されるように、(それぞれのアレイ領域において形成された各グレープ化されたセルが、その次元における整数個の画素を有するように)4つのアレイ領域における互いにグループ化されたセルの数は、それぞれ、9つのセル、9つのセル、3つのセル、および1つのセルに低減される。相応して、画素におけるグレープ化されたセルサイズは、実質的に低減される。
Figure 0005694307
多重アレイ領域を同時に検査するための最適な画素サイズを選択すること
以上に記載されたように、出願人は、画素サイズにおけるわずかな変更調整が、整数個の画素のグレープ化されたセルを形成するために要するセルの数を劇的に低減することができることを発見した。本出願は、さらに、同時に多重アレイ領域を検査するための最適な画素サイズを選択するための技術を開示する。
1つのアプローチは、調整可能範囲内のすべての画素サイズを検索し、次に、ある前もって調整された基準を満たす最適な画素サイズを選択することを含む。この「しらみつぶし的」アプローチは、成功するかもしれないが、全く非能率的にもなりえる。本出願は、以下に記載される高度に革新的なアプローチを記載する。出願人は、このアプローチが典型的なシナリオにおいて完全に効率的であると考える。
N個のアレイ領域が同時に検査されなければならないと仮定すると、各アレイ領域は、セルサイズCi(nm)を有する(ここでiは1からNの範囲の数値である)。アレイ領域を検査するための公称画素サイズは、P(nm)である。画像データをキャプチャするために用いられる実際の画素サイズは、その範囲内で調整されてもよい。例えば、その範囲は、わずかな割合αプラス/マイナス公称画素サイズであってもよい。
上記の表2の例において理解されたように、各アレイ領域が公称画素サイズに基づいた整数個の画素を有するために、極めて大きい数のセルは、各アレイ領域に対して互いにグループ化されるべきかもしれない。セル間比較のための可能な限り小さなセルサイズを有することが望ましいので、最適な画素サイズPoは、アレイ領域がすべて同時に検査されるための整数個の画素を各セルサイズCiが含むために要するセルの数を最小限に抑えるために選択されてもよい。さらに、最適な画素サイズPoは、公称画素サイズPの調整可能範囲内にあらなければならない。すなわち、
min<=Po<=Pmax (式1)
または
もしPmin=(1−α)PかつPmax=(1+α)Pであれば、
(1−α)P<=Po<=(1+α)P (式2)
上記の仮定および考察が与えられ、図2は、本発明の1つの実施形態による、同時に多重アレイ領域を検査するための最適な画素サイズを選択する方法200を開示する。最初のステップ202において、方法200は、すべてのアレイ領域iの中のCiにおける最大公約数Dを見出す(ここで、i=1〜Nである)。言いかえれば、最大公約数Dは、Ci=KiD(I=1〜N)を満たす最大の整数である(ここで、Kiは整数である)。
次のステップ204によると、出願人は、調整可能な画素サイズを制約する上記の方程式を満たすために最大公約数Dの整数除算を見出すことができれば、その整数除算は、各アレイ領域が多くのセルを互いにグループ化せずに整数個の画素を有すことができる最適な(すなわち、候補の)画素サイズPoになることを究明した。言いかえれば、
D/Poが整数であり、
および
(1−α)P<=Po<=(1+α)P (式2)
であるようなPoが存在するならば、Poは、最適な画素サイズである。
より一般には、しかしながら、最大公約数Dは、整数除算が調整可能な画素範囲の制約を満たすために見出されることができる前に、ある整数の因数mを乗算されなければならない少数であってもよい。言いかえれば、
mD/Poが整数であり、
および
(1−α)P<=Po<=(1+α)P (式2)
であるようなPoが存在するならば、Poは、最適な画素サイズである。これは、いくつかまたはすべてのアレイ領域における複数のセルが、すべてのアレイ領域が同時に検査されるときのセル間比較のための整数個の画素を提供することができる最適な画素サイズを取得するように互いにグループ化されるべきであるということを意味する。言いかえれば、最適な画素サイズを究明する問題は、調整可能な画素範囲内のP0に対して、
mD=nPo (式3)
または
0=(mD)/n (式4)
であるような整数の因数mおよびnを見出すことになる。(ここで、mとnの両方は整数である)上記の方程式を満たす複数の「最適な」画素サイズPoがあってもよいことに注目されたい。最適な画素サイズPoの究明に加えて、図2の方法200は、また、多重アレイ領域の同時検査における実使用のための1つの特定の最適な画素サイズを選択する。この特許出願において、実使用のために選択される特定の最適な画素サイズは「理想」画素サイズと呼ばれでもよい。
次のステップ206によって、各々の最適な画素サイズPoに基づいて、各アレイ領域においてグループ化されるのに要するセルの数mに関して究明が行なわれる。以上の式2および式4を組み合わせると、以下を満たされなければならない以下の式に帰着する。
(1−α)P<=((m)/n)<=(1+α)P (式5)
または
m<=n((1+α)P/D) (式6a)
および
m>=n((1−α)P/D) (式6b)
一般に、それはグレープ化されたセルを整数個の画素にするために、互いにグループ化される必要があるセルの数を表わすので、より小さなmは、より優れた解法を提供する。しかしながら、フレームサイズおよび以上に論じられるような各アレイ領域のサイズのような他の制限も、理想的な画素サイズを究明する前に検討されるべきである。したがって、次のステップ208は、事前設定された基準を満たす容認できる最適な画素サイズを究明することを含む。
一例として、表1に示される使用ケースを挙げる。4つのアレイ領域は、セルサイズ1044nm、1278nm、2052nm、および2592nmをそれぞれ有し、公称画素サイズは、160nmである。4つのセルサイズの間の最大公約数は、D=18であると見出すことができる。公称画素サイズの調整可能範囲が6%(すなわちα=0.06)であると仮定する。公称画素サイズP=160により、画素サイズを究明するための式は、
m<=n((1+α)P/D)=9.42n (式7a)
および
m>=n((1−α)P/D)=8.53n (式7b)
となる。
複数の解(例えば、(m=9、n=1)、(m=26、n=3)および(m=28、n=3))が、上記の式7aおよび式7bから得られてもよい。ごくわずかの解のみが、グレープ化されたセルの許容最大値サイズを制限するフレームサイズのような、事前設定された基準に基づいていると見なされるべきであってもよい。この例において、理想的な画素サイズのための候補のように見なされてもよい容認できる最適な画素サイズPoに、上記の3つのソリューションが対応すると仮定する。式4を用いると、容認できる最適な画素サイズPoは、それぞれ、9×18/1=162nm、26×18/3=156nm、および28×18/3=168nmになる。
上記プロセスは、少なくとも1つの容認できる最適な画素サイズを究明してもよいし、究明しなくてもよい。判定ブロック209によって、少なくとも1つの容認できる最適な画素サイズがあるならば、さらなる判定ブロック210は、1つの容認できる最適な画素サイズのみがあるのか、それとも1つ以上の容認できる最適な画素サイズがあるのかを判定する。
あるケースでは、それが事前設定されたすべての基準を単独で満たすという点で容認できると考えられる、1つの最適な画素サイズのみがあってもよい。このようなケースにおいて、1つの容認できる最適な画素サイズのみがある場合に、その最適な画素サイズは、多重アレイ領域の同時の検査での使用のために、ステップ211によって選択される。
他のケースにおいて、容認できる複数の最適な画素サイズが、なおまた存在することも可能かもしれない。このようなケースにおいて、複数の最適な画素サイズは、すべて公称画素サイズの調整可能範囲内であり、また、それらは、これまでに容認できるように事前設定された基準をすべて満たす。この状況の下では、終局の基準は、画像キャプチャでの使用のための最適な画素サイズを選択するために適用されてもよい。一般にセルサイズが小さいほど欠陥検出感度は優れているので、1つの可能な最終的な基準は、選択される最適な画素サイズがすべてのアレイ領域からグレープ化されたセル内の最小総画素数を提供する、ということである。この基準は、多少便宜的であり、別の基準のほうがより望ましいならば変更することもできる。よって、判定ブロック211により、1つ以上の容認できる最適な画素サイズがあるならば、それらの画素サイズのどれが選択されるべきであるかを選択するために最終的な基準が適用されてもよい。ステップ212によって、すべてのアレイ領域からグレープ化されたセルの画素数が互いに合計された場合、選択された画素サイズが、最小総画素数を提供する容認できる最適な画素サイズであってもよい。セル間比較を行う場合にはより小さなセルサイズを有することが望ましいので、グレープ化されたセルの少ない総画素数を有することが好ましい。
上記で論じられた使用ケースを継続すると、使用されるために選択された画素サイズは、P0=162nmであることが判明する。これは、その画素サイズがグレープ化されたセル内の最小の総ピクセル数に対応するからである。
究明された最適な画素サイズ下の整数個の画素の1つのグレープ化されたセルを形成するために、mはグループ化されるべきであるセルの数であるように見えるが、グループ化されるのに要するセルの数が、いくつかのアレイ領域において、実際はより少なくてもよいことは、触れるだけの価値がある。以前に記載されたように、各アレイ領域のセルサイズは、Ci=KiDとして表現することができる。Kiおよびmが、いくつかの公約数を有すならば、セルの基数は、低減されることができる。よって、各アレイ領域におけるグループ化される必要のあるセルの数は、次式によって究明することができる。
i=m/ε(Ki,m) (式8)
ここで、ε(Ki,m)は、Kiとmとの間の最大公約数を表わす。
図2の判定ブロック209に戻って、事前設定された基準に基づいて容認できるためには、最適な画素サイズが見出されないような使用ケースがあってもよい。このようなケースは、最適な画素サイズのいずれかによっても満たされていない、事前設定された基準の1つ以上に起因してもよい。例えば、1つ以上のアレイ領域においてグループ化されるべきセルの数は、最大フレームサイズ、検査アルゴリズムによって必要とされるセルの最小数、またはアレイ領域の限られた物理的サイズによって課された1つ以上の事前設定された基準を満たすのに大き過ぎてもよい。
この場合には、方法200は、分岐し、グレープ化されたセル内の総ピクセル数を最小限に抑える最適な画素サイズが見出されるステップ214を実行してもよい。言いかえれば、このステップ214は、すべてのアレイ領域からグレープ化されたセル内の画素数が相互に合計される場合に、最小の総ピクセル数を提供する最適な画素サイズを見出す。次に、特にこの最適な画素サイズは、アレイ領域をグレープ化された最大のセルサイズと識別し、かつデジタル補間のためにそのアレイ領域をマークするために、ステップ216によって利用されてもよい。他の実施形態において、(ステップ214およびステップ216において与えられる以外の)別の技術が、デジタル補間のためのアレイ領域を識別するために利用されてもよい。
ステップ218によって、デジタル補間のためにマークされたアレイ領域は、解析される一組の多重アレイ領域から取り除かれる。その後、方法200は、一巡してステップ202に戻り、残りのアレイ領域に基づいて事前設定された基準をすべて満たす最適な画素サイズを見出すように、残りのアレイ領域に基づいて画素サイズを再最適化してもよい。プロセスは、容認できる最適な画素サイズを見出すことができる前に、必要であればデジタル補間のために別のアレイ領域を選択することをさらに繰り返してもよい。
事前設定された基準のさらなる詳細
以上に論じられたように、事前設定された基準は、多重アレイ領域を同時に検査するために容認できる最適な画素サイズ(もし、あれば)を究明するために用いられてもよい。事前設定された基準は、以上に論じられた式が比較可能な複数の最適な画素サイズに帰着する場合に、特に有用かもしれない。ここでは、このような事前設定された基準を、さらに詳細に検討しよう。
本発明の1つの実施形態による、事前設定された基準は、アレイ検査のための実行セル間比較において、ある制限に基づいてもよい。セル間検査の実際的な実施において、画像ピクセルは、通常、アルゴリズムの実施および記憶管理を簡易化するために、あるサイズに限られる各フレームによるフレームに分割される。検査アルゴリズムにおいて、通常、アルゴリズムを実行することができるように、幾らかのセルがフレームに存在するべきであるという要求もまたある。したがって、フレームサイズおよび必要とされたセルの最小数は、多重アレイ領域を同時に検査するために、最適な画素サイズを究明するのを支援するために用いることができる2つの重要な基準を表わす。検査アルゴリズムにおけるセルの必要な最小数は、M個のセルであり、各アレイ領域のグレープ化されたセルサイズにおける画素数は、F/m以下であるべきである。
さらに、各アレイ領域は、また、限られた物理的サイズを有する。その結果、アレイ領域において有効なセルの最大値は、満たされなければならない別の基準である。容認可能にされるために、最適な画素サイズは、各アレイ領域が検査のためのグレープ化されたセルの十分な数を有することを保証しなければならない。言いかえれば、検査アルゴリズムがM個のグレープ化されたセルの最小値を必要とするならば、各アレイ領域は、M個のグレープ化されたセルのサイズより大きくなければならない。要約すると、前のセクションで記載された式を満足させることに加えて、最適な画素サイズは、また、以下の事前設定された基準を満たすべきである。最適な画素サイズは、各アレイ領域のグレープ化されたセルのサイズにおける画素数(以上に規定されたようにF/m以下)に帰着するに違いないさらに、各アレイ領域が最適な画素サイズの下のM個のグレープ化されたセルのサイズより大きい場合にのみ、最適な画素サイズは容認される。用いることができる最終的な基準として、すべてのアレイ領域からグレープ化されたセルにおける画素数が相互に合計されるならば、最適な画素サイズは、最小の総ピクセル数を提供するべきである。
このような事前設定された基準を用いて方法を例証するために、表1に示されたものと同じセルサイズを持つ(しかし65nmに変更されている公称画素サイズを持つ)4つのアレイ領域を有する例を検討する。公称画素サイズP=65を持つ前のセクションに記載された同じ式に追従すると、画素サイズを究明するための式は、以下のようになる。
m<=n((1+α)P/D)=3.83n (式9a)
および
m>=n((1−α)P/D)=3.39n (式6b)
ごくわずかの解(例えば、(m=7,n=2),(m=11,n=3),(m=15,n=4),(m=17,n=5),(m=18,n=5),および(m=19,n=5))は、上記の式から取得されることができる。これらの解のための対応する画素サイズ(nmの小数点第1位まで)は、それぞれ63nm、66nm、67.5nm、61.2nm、64.8nm、および68.4nmである。それらは、すべて、65nmの6%の調整可能な画素範囲内にある。
表4は、(括弧内の)各アレイ領域におけるグループ化されたセルの数、およびグレープ化されたセル内の画素の対応番号を示す。
Figure 0005694307
よって、上記で理解されるように、61.2nmの画素サイズに関して、1044nm、1278nm、2052nmおよび2592nmのセルサイズを持つアレイ領域に関して、グループ化されたセルの数は、各アレイ領域において17であり、グレープ化されたセル内の画素の対応番号は、それぞれ、290、355、570、および720である。63.0nmの画素サイズに関して、1044nm、1278nm、2052nmおよび2592nmのセルサイズを持つアレイ領域に関して、グループ化されたセルの数は、各アレイ領域において7であり、グレープ化されたセル内の画素の対応番号は、それぞれ、116、142、228および288である。64.8nmの画素サイズに関して、1044nm、1278nm、2052nmおよび2592nmのセルサイズを持つアレイ領域に関して、グループ化されたセルの数は、9、18、3および1であり、グレープ化されたセル内の画素の対応番号は、それぞれ、145、355、95および40である。など。
どの画素サイズが容認できる画素サイズであるのかをさらに究明するために、フレームサイズの制限が5000画素であり、検査アルゴリズム用の(この次元における)セルの必要な最小数が5であると仮定する。これは、5000/5の=1000画素のように、最大の容認できるグレープ化されたセルのサイズを制限する。表4に示された画素サイズは、すべてこの要求を満たしているように見える。
ここで、これらの4つのアレイ領域がすべて約150ミクロンに等しい同一の物理的サイズを有していて、したがって、各アレイ領域の(グループ化されていない)セルの数がそれぞれ143、117、73および57である、と仮定しよう。見て分かるように、検査アルゴリズムは、最低5つのグレープ化されたセル(すなわち17×5=85の(グループ化されていない)セル)を必要とするが、第3のアレイ領域および第4のアレイ領域のみが、73個のセルおよび57個のセルをそれぞれ有するので、画素サイズ61.2nmを除外しなければならない。同様に、画素サイズ68.4nmを除外しなければならない。
残りの4つの候補の画素サイズの中から選ぶと、すべてのアレイ領域からグレープ化されたセル内の画素数が相互に合計されるならば、最適な画素サイズが、最小の総ピクセル数を提供するべき基準の適用により達成されてもよい。この最終的な基準に基づいて、最適な画素サイズ64.8nmが選択される。
ここで、検査アルゴリズムのための(この次元における)セルの必要な最小数が7である場合の異なる状況を検討する。この使用ケースにおいて、解が異なるだろう。まず、最大の容認できるグレープ化されたセルサイズは、画素サイズ61.2nmおよび68.4nmを除外する5000/7=714画素になる。いくつかのアレイ領域は、グループ化されていないセルの十分な数を有していないので、画素サイズ64.8nmおよび66nmもまた除外される。最後に、すべてのアレイ領域からグレープ化されたセルの画素数が相互に合計されるならば、最適な画素サイズが最小の総ピクセル数を提供するべき最終的な基準上に基づいて、最適な画素サイズ63.0nmが選択される。
検査アルゴリズムのための(この次元における)セルの必要とされる最小数が11である場合の別のシナリオをさらに検討する。この場合には、すべてのアレイ領域を同時に検査するために用いることができる最適な画素サイズはないだろう。これは、どの画素サイズが用いられるのかに関係なく、グループ化されていないセルの十分な数を有しないいくつかのアレイ領域があるからである。例えば、画素サイズ64.8nmは、すべてのアレイ領域からグレープ化されたセルの画素数が相互に合計されるならば、最小の総ピクセル数を提供する最も近い解であるように見える。しかしながら、第2のアレイ領域は、十分なセルを有していない。
方法の概要
本発明の1つの実施形態による、多重アレイ領域を同時に検査する際に用いるための最適な画素サイズを選択する方法は、以下のように概説されてもよい。
1.多重アレイ領域のセルサイズから最大公約数を見出す。(図2のステップ202を参照。)
2.最大公約数、および検査の公称画素サイズの調整可能範囲に基づいて候補の画素サイズを究明する。(図2のステップ204を参照。)
3.各候補の画素サイズに基づいて各アレイ領域におけるグループ化されるのに要するセルの数を究明する。(図2のステップ206を参照。)
4.最大フレームサイズと、検査アルゴリズムにおいて必要とされるセルの最小数と、各アレイ領域における有効なセルの数と同様に、グループ化されるのに要するセルの数とに基づいて、事前設定された基準をすべて満たす候補画素サイズから容認できる画素サイズをすべて究明する。(図2のステップ208を参照。)
5.すべての容認できる画素サイズから、すべてのアレイ領域からグレープ化されたセルの画素数が相互に合計される場合、最小の総ピクセル数を提供する画素サイズを見出し、ステップ4において容認できる画素サイズがあるならば、ステップ8を継続する。(図2のステップ208およびステップ212を参照。)
6.ステップ4において容認できる画素サイズがないならば、すべてのアレイ領域からグレープ化されたセルの画素数が相互に合計されるならば、すべての候補の画素サイズから、最小の数総ピクセル数を提供する画素サイズを見出す。(図2のステップ214を参照。)
7.多重アレイ領域の中で最大のグレープ化されたセルサイズを有するアレイ領域を識別し、デジタル補間のためのアレイ領域として、アレイ領域をマークし、ステップ1〜ステップ7を繰り返す。(図2のステップ216およびステップ218を参照。)
8.ステップ5において画素サイズを見出すことができているならば、容認できる最適な画素サイズは、デジタル補間を用いるアレイ領域がなしで、またはデジタル補間を用いるいくつかのアレイ領域により、多重アレイ領域を同時に検査するために見出されている。(図2のステップ208およびステップ212を参照。)
装置の例
図3は、本発明の1つの実施形態による、製造される基板の検査のために利用されてもよい検査装置の概略図である。図3に示されるように、検査装置は、画像処理装置310と、可動基板ホルダ320と、検出器330と、データ処理システム340と、システムコントローラ350とを含む。
1つの実施形態において、画像処理装置310は、電子ビーム画像処理装置を含む。代替の実施形態において、画像処理装置310は、光学的画像装置を含む。本発明の1つの実施形態による画像処理装置310は、画像化の倍率を制御し調整するための電子機器315を含む。
可動基板ホルダ320は、ターゲット基板325を保持するために平行移動可能なメカニズムを含んでもよい。ターゲット基板325は、例えば、リソグラフィのための半導体ウェハまたはレチクルであってもよい。検出器330は、特定の画像処理装置のために必要な検出器であり、データ処理システム340は、検出器330からの画像データを処理するように構成される。
システムコントローラ350は、プロセッサと、プロセッサで実行可能なコードおよびデータを格納するためのメモリと、システムバス、データ記憶システム、入出力インタフェースなどのような様々な他のコンポーネントとを含んでもよい。システムコントローラ350は、画像処理装置310の動作を電子的に制御するように、画像処理装置310に通信的に連結されてもよい。本発明の1つの実施形態によるシステムコントローラ350は、画像処理装置310の倍率制御電子回路315と接続し制御するように構成される。
上記の説明において、多数の特定の詳細が、本発明の実施形態の充分な理解を与えるために示される。しかしながら、本発明の例証された実施形態の上記の説明は、網羅的であるように、または、開示された綿密な形式に本発明を制限するようには、意図されない。当該技術分野の当業者は、1つ以上の特定の詳細な記述がなくても、または他の方法、コンポーネントなどにより、本発明を実施することができることを認識するだろう。
他の事例において、周知の構造または動作は、本発明の態様を不明瞭にしないようにするために詳細には示されない、または記載されない。本発明の特定の実施形態および本発明の例が、例示の目的のために本明細書に記載されているが、当業者が認識するように、様々な同等の変形は、本発明の範囲内において可能である。
これらの変形は、上記の詳細な説明の観点から本発明に対して行うことができる。以下の特許請求の範囲において用いられる用語は、明細書および特許請求の範囲において開示された特定の実施形態に本発明を制限するようには解釈されるべきでない。もっと正確に言えば、本発明の範囲は、以下の請求項によって決定されることになっている。それは請求項の解釈の既定の原則にしたがって、解釈されるべきものである。

Claims (24)

  1. 製造される基板上の多重アレイ領域の欠陥を検出するための検査装置であって、
    基板の領域を解明し、前記領域から画像データを検出するように配置され、前記領域は一組の多重アレイ領域を含み、前記多重アレイ領域は複数のアレイ領域を有し、前記アレイ領域は複数のセルを有する、画像処理装置と、
    プロセッサと、メモリと、前記メモリ内のコンピュータ読み取り可能なコードとを含むシステムコントローラと
    を備え、
    前記コンピュータ読み取り可能なコードは、
    前記セルサイズが整数で表現される場合に前記多重アレイ領域のセルサイズの最大公約数を見出すことにより、画素サイズの有効な範囲内の最適な画素サイズを究明し、
    前記多重アレイ領域における各アレイ領域における複数のセルをグループ化することによりグループ化されたセルを形成した場合に、グループ化されたセルのサイズが画素サイズの整数倍となるように、最適な画素サイズを選択し、
    前記選択された最適な画素サイズになるように前記画像処理装置の画素サイズを調整するように構成される、検査装置。
  2. 前記画像処理装置のための倍率制御電子回路をさらに備え、前記倍率制御電子回路は、前記画素サイズを調整するために用いられることを特徴とする請求項1に記載の検査装置。
  3. 前記画像処理装置は、前記画像処理装置の前記解明の下で前記基板の前記領域を移動させるために可動基板ホルダを備えることを特徴とする請求項1に記載の検査装置。
  4. 前記画像処理装置は、電子ビーム検査ツールを備えることを特徴とする請求項1に記載の検査装置。
  5. 前記コンピュータ読み取り可能なコードは、さらに、各々の最適な画素サイズに基づいて各アレイ領域においてグループ化されるのに要するセルの数を究明するように構成されることを特徴とする請求項に記載の画像処理装置。
  6. 前記コンピュータ読み取り可能なコードは、さらに、事前設定された基準に基づいて最適な画素サイズのどれが容認できるのかを究明するように構成されることを特徴とする請求項に記載の画像処理装置。
  7. 前記コンピュータ読み取り可能なコードは、さらに、前記選択された最適な画素サイズになるように容認できる最適な画素サイズを選択するように構成されることを特徴とする請求項に記載の画像処理装置。
  8. 前記コンピュータ読み取り可能なコードは、さらに、複数の容認できる最適な画素サイズがあるならば、最終的な基準を適用することにより、前記容認できる最適な画素サイズの1つが選択されるように構成されることを特徴とする請求項に記載の画像処理装置
  9. 前記最終的な基準を適用することは、すべての前記多重アレイ領域からグレープ化されたセルの画素数が相互に合計される場合に、容認できる最適な画素サイズのどれが最小の総ピクセル数を与えるのかを究明することを含むことを特徴とする請求項に記載の画像処理装置。
  10. 前記コンピュータ読み取り可能なコードは、さらに、前記事前設定された基準上に基づいて前記最適な画素サイズがどれも容認できない判定されたならば、前記多重アレイ領域の1つがデジタル補間のためにマークされるように構成されることを特徴とする請求項に記載の画像処理装置。
  11. 前記コンピュータ読み取り可能なコードは、前記マークされたアレイ領域を取り除くことにより、前記一組の多重アレイ領域を変更し、前記変更された一組の多重アレイ領域に基づいて、前記最適な画素サイズを選択するように構成されることを特徴とする請求項10に記載の画像処理装置。
  12. 前記コンピュータ読み取り可能なコードは、2次元の各々の最適な画素サイズを選択し、前記2次元の前記画像処理装置の前記画素サイズを調整するように構成されることを特徴とする請求項1に記載の画像処理装置。
  13. 画像処理装置を用いて自動的に多重アレイ領域を同時に検査する方法であって、
    基板の領域の解明するステップと、
    前記領域から画像データを検出するステップであって、前記領域は一組の多重アレイ領域を含み、前記多重アレイ領域は複数のアレイ領域を有し、前記アレイ領域は複数のセルを有する、ステップと
    前記セルサイズが整数で表現される場合に、前記多重アレイ領域のセルサイズの最大公約数を見出すことにより、画素サイズの有効な範囲内の最適な画素サイズを究明するステップと、
    前記多重アレイ領域における各アレイ領域における複数のセルをグループ化することによりグループ化されたセルを形成した場合に、グループ化されたセルのサイズが画素サイズの整数倍となるように、最適な画素サイズを選択するステップと、
    前記選択された最適な画素サイズになるように前記画像処理装置の画素サイズを調整するステップと
    を含むことを特徴とする方法。
  14. 前記画素サイズを調整するために前記画像処理装置の倍率を変更するステップ
    をさらに含むことを特徴とする請求項13に記載の方法。
  15. 可動基板ホルダによって前記画像処理装置の前記解明の下にある前記基板の前記領域を移動させるステップ
    をさらに含むことを特徴とする請求項13に記載の方法。
  16. 前記画像処理装置は、
    前記領域が電子ビームによって解明される電子ビーム検査ツール
    を備えることを特徴とする請求項13に記載の方法。
  17. 各々の最適な画素サイズに基づいて各アレイ領域においてグループ化されるのに要するセルの数を究明するステップ
    をさらに含むことを特徴とする請求項13に記載の方法。
  18. 前記事前設定された基準に基づいて、前記最適な画素サイズのどれが容認できるのかを究明するステップ
    をさらに含むことを特徴とする請求項17に記載の方法。
  19. 前記選択された最適な画素サイズになるように容認できる最適な画素サイズを選択するステップ
    をさらに含むことを特徴とする請求項18に記載の方法。
  20. 複数の容認できる最適な画素サイズがあるならば、前記容認できる最適な画素サイズの1つを選択するために最終的な基準を適用するステップ
    をさらに含むことを特徴とする請求項18に記載の方法。
  21. 前記最終的な基準を適用するステップは、すべての前記多重アレイ領域からグレープ化されたセルの画素の数が相互に合計される場合に、どの容認できる最適な画素サイズが最小の総ピクセル数を与えるのかを究明するステップを含むことを特徴とする請求項20に記載の方法。
  22. 前記最適な画素サイズが前記事前設定された基準に基づいて容認できないと判定されたならば、デジタル補間のために前記多重アレイ領域の1つをマークするステップ
    をさらに含むことを特徴とする請求項18に記載の方法。
  23. 前記マークされたアレイ領域を取り除くことにより前記一組のアレイ領域を変更するするステップと、
    前記変更された一組のアレイ領域に基づいて、前記最適な画素サイズを選択するステップと
    をさらに含むことを特徴とする請求項22に記載の方法。
  24. 2次元の各々における最適な画素サイズを選択するステップと、
    前記2次元の前記画像処理装置の前記画素サイズを調整するするステップと
    をさらに含むことを特徴とする請求項13に記載の方法。
JP2012516352A 2009-06-19 2010-06-18 異なるピッチを有する多重アレイ領域を同時に検査する方法および装置 Active JP5694307B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US21891309P 2009-06-19 2009-06-19
US61/218,913 2009-06-19
PCT/US2010/039238 WO2010148343A2 (en) 2009-06-19 2010-06-18 Methods and apparatus for simultaneously inspecting multiple array regions having different pitches

Publications (2)

Publication Number Publication Date
JP2012530904A JP2012530904A (ja) 2012-12-06
JP5694307B2 true JP5694307B2 (ja) 2015-04-01

Family

ID=43357078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012516352A Active JP5694307B2 (ja) 2009-06-19 2010-06-18 異なるピッチを有する多重アレイ領域を同時に検査する方法および装置

Country Status (5)

Country Link
US (1) US8692878B2 (ja)
JP (1) JP5694307B2 (ja)
KR (1) KR101448967B1 (ja)
CN (1) CN102803939B (ja)
WO (1) WO2010148343A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247548B (zh) * 2012-02-09 2016-01-20 无锡华润上华科技有限公司 一种晶圆缺陷检测装置及方法
US20130286227A1 (en) * 2012-04-30 2013-10-31 T-Mobile Usa, Inc. Data Transfer Reduction During Video Broadcasts
US10192303B2 (en) * 2012-11-12 2019-01-29 Kla Tencor Corporation Method and system for mixed mode wafer inspection
US9766187B2 (en) 2014-08-27 2017-09-19 Kla-Tencor Corp. Repeater detection
US9766186B2 (en) 2014-08-27 2017-09-19 Kla-Tencor Corp. Array mode repeater detection
US11475556B2 (en) * 2019-05-30 2022-10-18 Bruker Nano, Inc. Method and apparatus for rapidly classifying defects in subcomponents of manufactured component

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411377B1 (en) * 1991-04-02 2002-06-25 Hitachi, Ltd. Optical apparatus for defect and particle size inspection
US7065239B2 (en) 2001-10-24 2006-06-20 Applied Materials, Inc. Automated repetitive array microstructure defect inspection
IL162156A0 (en) * 2001-11-28 2005-11-20 Applied Materials Inc Method for detecting defects
US20030160163A1 (en) * 2002-02-25 2003-08-28 Alan Wong Optical metrology target design for simultaneous measurement of multiple periodic structures
US7397941B1 (en) 2003-06-24 2008-07-08 Kla-Tencor Technologies Corporation Method and apparatus for electron beam inspection of repeated patterns
JP2006216611A (ja) * 2005-02-01 2006-08-17 Hitachi High-Technologies Corp パターン検査装置
US20060171593A1 (en) * 2005-02-01 2006-08-03 Hitachi High-Technologies Corporation Inspection apparatus for inspecting patterns of a substrate
JP2006226833A (ja) * 2005-02-17 2006-08-31 Ebara Corp 欠陥検査装置及び欠陥検査装置を用いたデバイス製造方法
US7310585B2 (en) * 2005-05-12 2007-12-18 International Business Machines Corporation Method of inspecting integrated circuits during fabrication
JP2009031006A (ja) * 2007-07-24 2009-02-12 Hitachi High-Technologies Corp 外観検査装置及び方法

Also Published As

Publication number Publication date
US8692878B2 (en) 2014-04-08
CN102803939A (zh) 2012-11-28
JP2012530904A (ja) 2012-12-06
WO2010148343A3 (en) 2011-02-24
KR101448967B1 (ko) 2014-10-13
KR20120030151A (ko) 2012-03-27
WO2010148343A2 (en) 2010-12-23
CN102803939B (zh) 2014-12-31
US20110164130A1 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
JP7216822B2 (ja) 画素レベル画像定量のための深層学習式欠陥検出及び分類方式の使用
JP5694307B2 (ja) 異なるピッチを有する多重アレイ領域を同時に検査する方法および装置
KR101530456B1 (ko) 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
JP4336672B2 (ja) 試料検査装置、試料検査方法及びプログラム
JP6637375B2 (ja) パターン検査方法及びパターン検査装置
JP6472447B2 (ja) フォトマスク欠陥性における変化の監視
KR102352701B1 (ko) 투명 또는 반투명 웨이퍼 상에서의 결함 검출
JP2017050222A (ja) 検査装置及び検査方法
JP2000067797A (ja) パターン検査装置およびその方法
KR102201122B1 (ko) 민감도 개선 및 뉴슨스 억제를 위해 로직 및 핫스팟 검사에서 z-층 컨텍스트를 사용하는 시스템 및 방법
KR20220070490A (ko) 웨이퍼 결함 검출을 위한 변형 기반 분할
JP2014211417A (ja) パターン検査装置及びパターン検査方法
JP2007072173A (ja) パターン検査装置、パターン検査方法、及びレチクル
JP4977123B2 (ja) 試料検査装置、試料検査方法及びプログラム
TWI843894B (zh) 用於半導體晶圓檢測之系統及方法,及電腦可讀儲存媒體
KR20210000317A (ko) 디자인 정렬 개선을 위한 타겟 선택 개선
JP2004257928A (ja) 欠陥観察方法
JP2016133613A (ja) パターン検査方法
JP2009188099A (ja) 欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140912

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150204

R150 Certificate of patent or registration of utility model

Ref document number: 5694307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250