JP5694307B2 - 異なるピッチを有する多重アレイ領域を同時に検査する方法および装置 - Google Patents
異なるピッチを有する多重アレイ領域を同時に検査する方法および装置 Download PDFInfo
- Publication number
- JP5694307B2 JP5694307B2 JP2012516352A JP2012516352A JP5694307B2 JP 5694307 B2 JP5694307 B2 JP 5694307B2 JP 2012516352 A JP2012516352 A JP 2012516352A JP 2012516352 A JP2012516352 A JP 2012516352A JP 5694307 B2 JP5694307 B2 JP 5694307B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel size
- image processing
- size
- optimal
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 64
- 239000011295 pitch Substances 0.000 title description 5
- 238000012545 processing Methods 0.000 claims description 71
- 238000007689 inspection Methods 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 26
- 230000007547 defect Effects 0.000 claims description 15
- 238000010894 electron beam technology Methods 0.000 claims description 8
- 241000219095 Vitis Species 0.000 description 12
- 235000009754 Vitis X bourquina Nutrition 0.000 description 12
- 235000012333 Vitis X labruscana Nutrition 0.000 description 12
- 235000014787 Vitis vinifera Nutrition 0.000 description 12
- 238000001514 detection method Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000012634 optical imaging Methods 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
- G03F1/84—Inspecting
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N2021/95676—Masks, reticles, shadow masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Immunology (AREA)
- Health & Medical Sciences (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Pathology (AREA)
- Analytical Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Description
本出願は、2009年6月19日に出願された米国特許仮出願第61/218,913号に対する優先権を主張し、その全内容は参考文献として本明細書に援用される。
本発明の一形態によれば、製造される基板上の多重アレイ領域の欠陥を検出するための検査装置が提供される。この検査装置は、基板の領域を解明し、前記領域から画像データを検出するように配置され、前記領域は一組の多重アレイ領域を含み、前記多重アレイ領域は複数のアレイ領域を有し、前記アレイ領域は複数のセルを有する、画像処理装置と;プロセッサと、メモリと、前記メモリ内のコンピュータ読み取り可能なコードとを含むシステムコントローラとを備え;前記コンピュータ読み取り可能なコードは、前記セルサイズが整数で表現される場合に前記多重アレイ領域のセルサイズの最大公約数を見出すことにより、画素サイズの有効な範囲内の最適な画素サイズを究明し;前記多重アレイ領域における各アレイ領域における複数のセルをグループ化することによりグループ化されたセルを形成した場合に、グループ化されたセルのサイズが画素サイズの整数倍となるように、最適な画素サイズを選択し;前記選択された最適な画素サイズになるように前記画像処理装置の画素サイズを調整するように構成される。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
[形態1]
製造される基板上の多重アレイ領域の欠陥を検出するための検査装置であって、
基板の領域を解明し、前記領域から画像データを検出するように配置され、前記領域は一組の多重アレイ領域を含む画像処理装置と、
プロセッサと、メモリと、前記メモリ内のコンピュータ読み取り可能なコードとを含み、前記コンピュータ読み取り可能なコードは、
前記多重アレイ領域における各アレイ領域がサイズにおいて整数個の画素であるグレープ化されたセルを有するように、最適な画素サイズを選択し、
前記選択された最適な画素サイズになるように前記画像処理装置の画素サイズを調整する
ように構成されるシステムコントローラと
を備えることを特徴とする検査装置。
[形態2]
前記画像処理装置のための倍率制御電子回路をさらに備え、前記倍率制御電子回路は、前記画素サイズを調整するために用いられることを特徴とする形態1に記載の検査装置。
[形態3]
前記画像処理装置は、前記画像処理装置の前記解明の下で前記基板の前記領域を移動させるために可動基板ホルダを備えることを特徴とする形態1に記載の検査装置。
[形態4]
前記画像処理装置は、電子ビーム検査ツールを備えることを特徴とする形態1に記載の検査装置。
[形態5]
前記コンピュータ読み取り可能なコードは、前記セルサイズが整数で表現される場合に前記多重アレイ領域のセルサイズの最大公約数を見出すことにより、画素サイズの有効な範囲内の最適な画素サイズを究明するように構成されることを特徴とする形態1に記載の画像処理装置。
[形態6]
前記コンピュータ読み取り可能なコードは、さらに、各々の最適な画素サイズに基づいて各アレイ領域においてグループ化されるのに要するセルの数を究明するように構成されることを特徴とする形態5に記載の画像処理装置。
[形態7]
前記コンピュータ読み取り可能なコードは、さらに、もしあれば、事前設定された基準に基づいて最適な画素サイズのどれが容認できるのかを究明するように構成されることを特徴とする形態6に記載の画像処理装置。
[形態8]
前記コンピュータ読み取り可能なコードは、さらに、前記選択された最適な画素サイズになるように容認できる最適な画素サイズを選択するように構成されることを特徴とする形態7に記載の画像処理装置。
[形態9]
前記コンピュータ読み取り可能なコードは、さらに、複数の容認できる最適な画素サイズがあるならば、最終的な基準を適用することにより、前記容認できる最適な画素サイズの1つが選択されるように構成されることを特徴とする形態7に記載の画像処理装置
[形態10]
前記最終的な基準を適用することは、すべての前記多重アレイ領域からグレープ化されたセルの画素数が相互に合計される場合に、容認できる最適な画素サイズのどれが最小の総ピクセル数を与えるのかを究明することを含むことを特徴とする形態9に記載の画像処理装置。
[形態11]
前記コンピュータ読み取り可能なコードは、さらに、前記事前設定された基準上に基づいて前記最適な画素サイズがどれも容認できない判定されたならば、前記多重アレイ領域の1つがデジタル補間のためにマークされるように構成されることを特徴とする形態7に記載の画像処理装置。
[形態12]
前記コンピュータ読み取り可能なコードは、前記マークされたアレイ領域を取り除くことにより、前記一組の多重アレイ領域を変更し、前記変更された一組の多重アレイ領域に基づいて、前記最適な画素サイズを選択するように構成されることを特徴とする形態11に記載の画像処理装置。
[形態13]
前記コンピュータ読み取り可能なコードは、2次元の各々の最適な画素サイズを選択し、前記2次元の前記画像処理装置の前記画素サイズを調整するように構成されることを特徴とする形態1に記載の画像処理装置。
[形態14]
画像処理装置を用いて自動的に多重アレイ領域を同時に検査する方法であって、
基板の領域の解明するステップと、
前記領域から画像データを検出するステップであって、前記領域は一組の多重アレイ領域を含むステップと、
前記多重アレイ領域における各アレイ領域がサイズにおいて整数個の画素であるグレープ化されたセルを有するように、最適な画素サイズを選択するステップと、
前記選択された最適な画素サイズになるように前記画像処理装置の画素サイズを調整するステップと
を含むことを特徴とする方法。
[形態15]
前記画素サイズを調整するために前記画像処理装置の倍率を変更するステップ
をさらに含むことを特徴とする形態14に記載の方法。
[形態16]
可動基板ホルダによって前記画像処理装置の前記解明の下にある前記基板の前記領域を移動させるステップ
をさらに含むことを特徴とする形態14に記載の方法。
[形態17]
前記画像処理装置は、
前記領域が電子ビームによって解明される電子ビーム検査ツール
を備えることを特徴とする形態14に記載の方法。
[形態18]
前記セルサイズが整数で表現される場合に、前記多重アレイ領域のセルサイズの最大公約数を見出すことにより、画素サイズの有効な範囲内の最適な画素サイズを究明するステップ
をさらに含むことを特徴とする形態14に記載の方法。
[形態19]
各々の最適な画素サイズに基づいて各アレイ領域においてグループ化されるのに要するセルの数を究明するステップ
をさらに含むことを特徴とする形態18に記載の方法。
[形態20]
前記事前設定された基準に基づいて、もしあれば、前記最適な画素サイズのどれが容認できるのかを究明するステップ
をさらに含むことを特徴とする形態19に記載の方法。
[形態21]
前記選択された最適な画素サイズになるように容認できる最適な画素サイズを選択するステップ
をさらに含むことを特徴とする形態20に記載の方法。
[形態22]
複数の容認できる最適な画素サイズがあるならば、前記容認できる最適な画素サイズの1つを選択するために最終的な基準を適用するステップ
をさらに含むことを特徴とする形態20に記載の方法。
[形態23]
前記最終的な基準を適用するステップは、すべての前記多重アレイ領域からグレープ化されたセルの画素の数が相互に合計される場合に、どの容認できる最適な画素サイズが最小の総ピクセル数を与えるのかを究明するステップを含むことを特徴とする形態22に記載の方法。
[形態24]
前記最適な画素サイズが前記事前設定された基準に基づいて容認できないと判定されたならば、デジタル補間のために前記多重アレイ領域の1つをマークするステップ
をさらに含むことを特徴とする形態20に記載の方法。
[形態25]
前記マークされたアレイ領域を取り除くことにより前記一組のアレイ領域を変更するするステップと、
前記変更された一組のアレイ領域に基づいて、前記最適な画素サイズを選択するステップと
をさらに含むことを特徴とする形態24に記載の方法。
[形態26]
2次元の各々における最適な画素サイズを選択するステップと、
前記2次元の前記画像処理装置の前記画素サイズを調整するするステップと
をさらに含むことを特徴とする形態14に記載の方法。
ミルピータス(カリフォルニア州)のKLAテンカー社が提供している検査ツールにおいて、単一のサイズの同一であるように設計されたセルから構成される単一アレイ領域を検査するための現在の方法は、(各々の次元における)単一セルの画素数が整数個になるように、光学ズームにより公称の画素サイズを調整することを含む。単一セルの整数個の画素により、セル間比較は、自動閾値設定(AT)、セグメント化された自動閾値設定(SAT)、または多重ダイ自動閾値設定(MDAT)のような様々な欠陥検出アルゴリズムを用いて、欠陥検出における最適な感度を達成するために実行されることができる。
ウェハにおいて回路が、より密に、より高度に集積されるようになるにつれて、異なるセルサイズ(すなわち、異なるピッチ)を有する多重アレイ領域は、拡張型のウェハまたはレチクルのダイにおいて、より一層普通に出現する。その結果、現在の方法は、各々のアレイ領域に対し1つの多重分割画像処理スキャンを設定することを要求される。各画像処理スキャンは、各々のアレイ領域における最適な感度を達成するために、特定のセルサイズを持つ単一アレイ領域に適合する必要がある。したがって、検査の処理能力は、多重アレイ領域を検査する多重画像処理スキャンに対する必要性のために損なわれる。
図1は、同時に検査される4つのアレイ領域を持つ視野100の例を示す。この例における4つのアレイ領域は、アレイ領域1、アレイ領域2、アレイ領域3およびアレイ領域4とラベル付けされる。これらのアレイ領域は、例えば、単一の半導体ダイ上に配置されてもよい。各アレイ領域は、同じアレイ領域の他のセルと同一になるように設計されているセル(それぞれ、アレイ領域1、2、3および4に対して102−1、102−2、102−3および102−4)から構成される。一般に、セルは、矩形であってもよい。(例証の容易さの目的のために、各アレイ領域は、各次元におけるいくつかのセルの長さとして示される。しかしながら、実際のアレイ領域は、典型的には、各次元に沿った実質的に複数のセルを含む。)多重画像スキャンを行なう必要性なしに、4つのアレイ領域のすべてを同時に検査することができるのが望ましい。
グレープ化されたセルの形成に関連する上記で論じられた制限を克服するために、本出願は、さらに、グレープ化されたセルのサイズを低減する最適な画素サイズを選択するための技術を開示する。以下に記載されるように、画像キャプチャのために用いられた画素のサイズの変更または調整によって、グループ化される必要のあるセル数が実質的に低減されてもよい。例えば、検査装置は、イメージフレームキャプチャのための画素サイズが「光学ズーム」によって(すなわち、各次元における画像処理装置の倍率を変更することによって)数パーセント(例えば、+/−6%)に調整されるように構成されてもよい。調整幅は、用いられる特定の装置に依存して変化してもよい。
以上に記載されたように、出願人は、画素サイズにおけるわずかな変更調整が、整数個の画素のグレープ化されたセルを形成するために要するセルの数を劇的に低減することができることを発見した。本出願は、さらに、同時に多重アレイ領域を検査するための最適な画素サイズを選択するための技術を開示する。
Pmin<=Po<=Pmax (式1)
または
もしPmin=(1−α)PかつPmax=(1+α)Pであれば、
(1−α)P<=Po<=(1+α)P (式2)
D/Poが整数であり、
および
(1−α)P<=Po<=(1+α)P (式2)
であるようなPoが存在するならば、Poは、最適な画素サイズである。
mD/Poが整数であり、
および
(1−α)P<=Po<=(1+α)P (式2)
であるようなPoが存在するならば、Poは、最適な画素サイズである。これは、いくつかまたはすべてのアレイ領域における複数のセルが、すべてのアレイ領域が同時に検査されるときのセル間比較のための整数個の画素を提供することができる最適な画素サイズを取得するように互いにグループ化されるべきであるということを意味する。言いかえれば、最適な画素サイズを究明する問題は、調整可能な画素範囲内のP0に対して、
mD=nPo (式3)
または
P0=(mD)/n (式4)
であるような整数の因数mおよびnを見出すことになる。(ここで、mとnの両方は整数である)上記の方程式を満たす複数の「最適な」画素サイズPoがあってもよいことに注目されたい。最適な画素サイズPoの究明に加えて、図2の方法200は、また、多重アレイ領域の同時検査における実使用のための1つの特定の最適な画素サイズを選択する。この特許出願において、実使用のために選択される特定の最適な画素サイズは「理想」画素サイズと呼ばれでもよい。
(1−α)P<=((m)/n)<=(1+α)P (式5)
または
m<=n((1+α)P/D) (式6a)
および
m>=n((1−α)P/D) (式6b)
m<=n((1+α)P/D)=9.42n (式7a)
および
m>=n((1−α)P/D)=8.53n (式7b)
となる。
mi=m/ε(Ki,m) (式8)
ここで、ε(Ki,m)は、Kiとmとの間の最大公約数を表わす。
以上に論じられたように、事前設定された基準は、多重アレイ領域を同時に検査するために容認できる最適な画素サイズ(もし、あれば)を究明するために用いられてもよい。事前設定された基準は、以上に論じられた式が比較可能な複数の最適な画素サイズに帰着する場合に、特に有用かもしれない。ここでは、このような事前設定された基準を、さらに詳細に検討しよう。
m<=n((1+α)P/D)=3.83n (式9a)
および
m>=n((1−α)P/D)=3.39n (式6b)
本発明の1つの実施形態による、多重アレイ領域を同時に検査する際に用いるための最適な画素サイズを選択する方法は、以下のように概説されてもよい。
図3は、本発明の1つの実施形態による、製造される基板の検査のために利用されてもよい検査装置の概略図である。図3に示されるように、検査装置は、画像処理装置310と、可動基板ホルダ320と、検出器330と、データ処理システム340と、システムコントローラ350とを含む。
Claims (24)
- 製造される基板上の多重アレイ領域の欠陥を検出するための検査装置であって、
基板の領域を解明し、前記領域から画像データを検出するように配置され、前記領域は一組の多重アレイ領域を含み、前記多重アレイ領域は複数のアレイ領域を有し、前記アレイ領域は複数のセルを有する、画像処理装置と、
プロセッサと、メモリと、前記メモリ内のコンピュータ読み取り可能なコードとを含むシステムコントローラと
を備え、
前記コンピュータ読み取り可能なコードは、
前記セルサイズが整数で表現される場合に前記多重アレイ領域のセルサイズの最大公約数を見出すことにより、画素サイズの有効な範囲内の最適な画素サイズを究明し、
前記多重アレイ領域における各アレイ領域における複数のセルをグループ化することによりグループ化されたセルを形成した場合に、グループ化されたセルのサイズが画素サイズの整数倍となるように、最適な画素サイズを選択し、
前記選択された最適な画素サイズになるように前記画像処理装置の画素サイズを調整するように構成される、検査装置。 - 前記画像処理装置のための倍率制御電子回路をさらに備え、前記倍率制御電子回路は、前記画素サイズを調整するために用いられることを特徴とする請求項1に記載の検査装置。
- 前記画像処理装置は、前記画像処理装置の前記解明の下で前記基板の前記領域を移動させるために可動基板ホルダを備えることを特徴とする請求項1に記載の検査装置。
- 前記画像処理装置は、電子ビーム検査ツールを備えることを特徴とする請求項1に記載の検査装置。
- 前記コンピュータ読み取り可能なコードは、さらに、各々の最適な画素サイズに基づいて各アレイ領域においてグループ化されるのに要するセルの数を究明するように構成されることを特徴とする請求項1に記載の画像処理装置。
- 前記コンピュータ読み取り可能なコードは、さらに、事前設定された基準に基づいて最適な画素サイズのどれが容認できるのかを究明するように構成されることを特徴とする請求項5に記載の画像処理装置。
- 前記コンピュータ読み取り可能なコードは、さらに、前記選択された最適な画素サイズになるように容認できる最適な画素サイズを選択するように構成されることを特徴とする請求項6に記載の画像処理装置。
- 前記コンピュータ読み取り可能なコードは、さらに、複数の容認できる最適な画素サイズがあるならば、最終的な基準を適用することにより、前記容認できる最適な画素サイズの1つが選択されるように構成されることを特徴とする請求項6に記載の画像処理装置
- 前記最終的な基準を適用することは、すべての前記多重アレイ領域からグレープ化されたセルの画素数が相互に合計される場合に、容認できる最適な画素サイズのどれが最小の総ピクセル数を与えるのかを究明することを含むことを特徴とする請求項8に記載の画像処理装置。
- 前記コンピュータ読み取り可能なコードは、さらに、前記事前設定された基準上に基づいて前記最適な画素サイズがどれも容認できない判定されたならば、前記多重アレイ領域の1つがデジタル補間のためにマークされるように構成されることを特徴とする請求項6に記載の画像処理装置。
- 前記コンピュータ読み取り可能なコードは、前記マークされたアレイ領域を取り除くことにより、前記一組の多重アレイ領域を変更し、前記変更された一組の多重アレイ領域に基づいて、前記最適な画素サイズを選択するように構成されることを特徴とする請求項10に記載の画像処理装置。
- 前記コンピュータ読み取り可能なコードは、2次元の各々の最適な画素サイズを選択し、前記2次元の前記画像処理装置の前記画素サイズを調整するように構成されることを特徴とする請求項1に記載の画像処理装置。
- 画像処理装置を用いて自動的に多重アレイ領域を同時に検査する方法であって、
基板の領域の解明するステップと、
前記領域から画像データを検出するステップであって、前記領域は一組の多重アレイ領域を含み、前記多重アレイ領域は複数のアレイ領域を有し、前記アレイ領域は複数のセルを有する、ステップと、
前記セルサイズが整数で表現される場合に、前記多重アレイ領域のセルサイズの最大公約数を見出すことにより、画素サイズの有効な範囲内の最適な画素サイズを究明するステップと、
前記多重アレイ領域における各アレイ領域における複数のセルをグループ化することによりグループ化されたセルを形成した場合に、グループ化されたセルのサイズが画素サイズの整数倍となるように、最適な画素サイズを選択するステップと、
前記選択された最適な画素サイズになるように前記画像処理装置の画素サイズを調整するステップと
を含むことを特徴とする方法。 - 前記画素サイズを調整するために前記画像処理装置の倍率を変更するステップ
をさらに含むことを特徴とする請求項13に記載の方法。 - 可動基板ホルダによって前記画像処理装置の前記解明の下にある前記基板の前記領域を移動させるステップ
をさらに含むことを特徴とする請求項13に記載の方法。 - 前記画像処理装置は、
前記領域が電子ビームによって解明される電子ビーム検査ツール
を備えることを特徴とする請求項13に記載の方法。 - 各々の最適な画素サイズに基づいて各アレイ領域においてグループ化されるのに要するセルの数を究明するステップ
をさらに含むことを特徴とする請求項13に記載の方法。 - 前記事前設定された基準に基づいて、前記最適な画素サイズのどれが容認できるのかを究明するステップ
をさらに含むことを特徴とする請求項17に記載の方法。 - 前記選択された最適な画素サイズになるように容認できる最適な画素サイズを選択するステップ
をさらに含むことを特徴とする請求項18に記載の方法。 - 複数の容認できる最適な画素サイズがあるならば、前記容認できる最適な画素サイズの1つを選択するために最終的な基準を適用するステップ
をさらに含むことを特徴とする請求項18に記載の方法。 - 前記最終的な基準を適用するステップは、すべての前記多重アレイ領域からグレープ化されたセルの画素の数が相互に合計される場合に、どの容認できる最適な画素サイズが最小の総ピクセル数を与えるのかを究明するステップを含むことを特徴とする請求項20に記載の方法。
- 前記最適な画素サイズが前記事前設定された基準に基づいて容認できないと判定されたならば、デジタル補間のために前記多重アレイ領域の1つをマークするステップ
をさらに含むことを特徴とする請求項18に記載の方法。 - 前記マークされたアレイ領域を取り除くことにより前記一組のアレイ領域を変更するするステップと、
前記変更された一組のアレイ領域に基づいて、前記最適な画素サイズを選択するステップと
をさらに含むことを特徴とする請求項22に記載の方法。 - 2次元の各々における最適な画素サイズを選択するステップと、
前記2次元の前記画像処理装置の前記画素サイズを調整するするステップと
をさらに含むことを特徴とする請求項13に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US21891309P | 2009-06-19 | 2009-06-19 | |
US61/218,913 | 2009-06-19 | ||
PCT/US2010/039238 WO2010148343A2 (en) | 2009-06-19 | 2010-06-18 | Methods and apparatus for simultaneously inspecting multiple array regions having different pitches |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012530904A JP2012530904A (ja) | 2012-12-06 |
JP5694307B2 true JP5694307B2 (ja) | 2015-04-01 |
Family
ID=43357078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012516352A Active JP5694307B2 (ja) | 2009-06-19 | 2010-06-18 | 異なるピッチを有する多重アレイ領域を同時に検査する方法および装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8692878B2 (ja) |
JP (1) | JP5694307B2 (ja) |
KR (1) | KR101448967B1 (ja) |
CN (1) | CN102803939B (ja) |
WO (1) | WO2010148343A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103247548B (zh) * | 2012-02-09 | 2016-01-20 | 无锡华润上华科技有限公司 | 一种晶圆缺陷检测装置及方法 |
US20130286227A1 (en) * | 2012-04-30 | 2013-10-31 | T-Mobile Usa, Inc. | Data Transfer Reduction During Video Broadcasts |
US10192303B2 (en) | 2012-11-12 | 2019-01-29 | Kla Tencor Corporation | Method and system for mixed mode wafer inspection |
US9766186B2 (en) | 2014-08-27 | 2017-09-19 | Kla-Tencor Corp. | Array mode repeater detection |
US9766187B2 (en) | 2014-08-27 | 2017-09-19 | Kla-Tencor Corp. | Repeater detection |
US11475556B2 (en) * | 2019-05-30 | 2022-10-18 | Bruker Nano, Inc. | Method and apparatus for rapidly classifying defects in subcomponents of manufactured component |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6411377B1 (en) * | 1991-04-02 | 2002-06-25 | Hitachi, Ltd. | Optical apparatus for defect and particle size inspection |
US7065239B2 (en) * | 2001-10-24 | 2006-06-20 | Applied Materials, Inc. | Automated repetitive array microstructure defect inspection |
JP4472341B2 (ja) * | 2001-11-28 | 2010-06-02 | アプライド マテリアルズ インコーポレイテッド | 欠陥検出方法 |
US20030160163A1 (en) * | 2002-02-25 | 2003-08-28 | Alan Wong | Optical metrology target design for simultaneous measurement of multiple periodic structures |
US7397941B1 (en) * | 2003-06-24 | 2008-07-08 | Kla-Tencor Technologies Corporation | Method and apparatus for electron beam inspection of repeated patterns |
JP2006216611A (ja) | 2005-02-01 | 2006-08-17 | Hitachi High-Technologies Corp | パターン検査装置 |
US20060171593A1 (en) * | 2005-02-01 | 2006-08-03 | Hitachi High-Technologies Corporation | Inspection apparatus for inspecting patterns of a substrate |
JP2006226833A (ja) | 2005-02-17 | 2006-08-31 | Ebara Corp | 欠陥検査装置及び欠陥検査装置を用いたデバイス製造方法 |
US7310585B2 (en) * | 2005-05-12 | 2007-12-18 | International Business Machines Corporation | Method of inspecting integrated circuits during fabrication |
JP2009031006A (ja) * | 2007-07-24 | 2009-02-12 | Hitachi High-Technologies Corp | 外観検査装置及び方法 |
-
2010
- 2010-06-18 CN CN201080028830.5A patent/CN102803939B/zh active Active
- 2010-06-18 JP JP2012516352A patent/JP5694307B2/ja active Active
- 2010-06-18 US US13/062,934 patent/US8692878B2/en active Active
- 2010-06-18 WO PCT/US2010/039238 patent/WO2010148343A2/en active Application Filing
- 2010-06-18 KR KR1020127001645A patent/KR101448967B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US20110164130A1 (en) | 2011-07-07 |
KR20120030151A (ko) | 2012-03-27 |
CN102803939A (zh) | 2012-11-28 |
JP2012530904A (ja) | 2012-12-06 |
WO2010148343A2 (en) | 2010-12-23 |
US8692878B2 (en) | 2014-04-08 |
CN102803939B (zh) | 2014-12-31 |
WO2010148343A3 (en) | 2011-02-24 |
KR101448967B1 (ko) | 2014-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7216822B2 (ja) | 画素レベル画像定量のための深層学習式欠陥検出及び分類方式の使用 | |
JP5694307B2 (ja) | 異なるピッチを有する多重アレイ領域を同時に検査する方法および装置 | |
KR101530456B1 (ko) | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템 | |
JP6472447B2 (ja) | フォトマスク欠陥性における変化の監視 | |
TWI751372B (zh) | 用於缺陷偵測之系統及方法 | |
JP2007088375A (ja) | 試料検査装置、試料検査方法及びプログラム | |
JP2017050222A (ja) | 検査装置及び検査方法 | |
JP6170707B2 (ja) | 検査方法および検査装置 | |
JP2017198589A (ja) | パターン検査方法及びパターン検査装置 | |
TWI843894B (zh) | 用於半導體晶圓檢測之系統及方法,及電腦可讀儲存媒體 | |
KR102201122B1 (ko) | 민감도 개선 및 뉴슨스 억제를 위해 로직 및 핫스팟 검사에서 z-층 컨텍스트를 사용하는 시스템 및 방법 | |
JP2014211417A (ja) | パターン検査装置及びパターン検査方法 | |
JP2007072173A (ja) | パターン検査装置、パターン検査方法、及びレチクル | |
JP4977123B2 (ja) | 試料検査装置、試料検査方法及びプログラム | |
KR20210000317A (ko) | 디자인 정렬 개선을 위한 타겟 선택 개선 | |
TWI851864B (zh) | 用於半導體晶圓檢驗之系統及方法以及相關的非暫時性電腦可讀儲存媒體 | |
CN118297785A (zh) | 检定工具的配方的优化 | |
JP2016133613A (ja) | パターン検査方法 | |
JP2004257928A (ja) | 欠陥観察方法 | |
JP2009188099A (ja) | 欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140912 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140922 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5694307 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |