JP5693450B2 - 複数のオプトエレクトロニクス素子の製造方法 - Google Patents
複数のオプトエレクトロニクス素子の製造方法 Download PDFInfo
- Publication number
- JP5693450B2 JP5693450B2 JP2011515089A JP2011515089A JP5693450B2 JP 5693450 B2 JP5693450 B2 JP 5693450B2 JP 2011515089 A JP2011515089 A JP 2011515089A JP 2011515089 A JP2011515089 A JP 2011515089A JP 5693450 B2 JP5693450 B2 JP 5693450B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor body
- semiconductor
- body support
- optoelectronic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005693 optoelectronics Effects 0.000 title claims description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 150
- 239000000463 material Substances 0.000 claims description 34
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 230000005670 electromagnetic radiation Effects 0.000 claims description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 2
- 230000000712 assembly Effects 0.000 claims 2
- 238000000429 assembly Methods 0.000 claims 2
- 238000012856 packing Methods 0.000 claims 1
- 230000005855 radiation Effects 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 7
- 238000004020 luminiscence type Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- -1 nitride compound Chemical class 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Description
本発明は、複数のオプトエレクトロニクス素子の製造方法に関する。
製造後に接続支持体上に固定されて接触接続されるべき複数のオプトエレクトロニクス素子を製造するために、各素子の製造のために個別に実施されなければならない一連の個別処理ステップが必要になることが多い。
しかしながら個別処理ステップ、すなわち各素子に対して別々に実施されるステップは、複数の素子に対して同時に実施することができる処理ステップに比べてコストが掛かり、また煩雑である。
本発明の課題は、簡単に製造することができる複数のオプトエレクトロニクス素子の製造方法を提供することである。
この課題は、以下のステップを有する、複数のオプトエレクトロニクス素子の製造方法によって解決される：
それぞれに１つのコンタクト構造が設けられており、且つ、電磁放射の形成に適した活性層を半導体層列内に備えている半導体ボディを第１の主面上に有している半導体ボディ支持体を準備するステップ、
半導体ボディを覆うことなく、コンタクト構造および半導体ボディ支持体の上の領域を少なくとも部分的に覆う平坦な充填構造を第１の主面上に形成するステップ。
それぞれに１つのコンタクト構造が設けられており、且つ、電磁放射の形成に適した活性層を半導体層列内に備えている半導体ボディを第１の主面上に有している半導体ボディ支持体を準備するステップ、
半導体ボディを覆うことなく、コンタクト構造および半導体ボディ支持体の上の領域を少なくとも部分的に覆う平坦な充填構造を第１の主面上に形成するステップ。
本発明によれば、個々のオプトエレクトロニクス素子または１つのモジュールに統合される複数のオプトエレクトロニクス素子がウェハレベルの平面に構成される、オプトエレクトロニクス素子の製造コンセプトが提供される。このことは、半導体ボディ支持体上に配置されているオプトエレクトロニクス半導体ボディには充填構造によりケーシングが設けられることを意味する。
このために例えばチップエンベロープが形成され、このチップエンベロープは、セラミックに類似する特性を有する不均一性のプラスチック、例えばエポキシシリコン混合物から成る。しかしながら、プラスチック固体粉末混合物から成る封止材料を使用することも考えられる。充填構造が平坦な層を形成することが製造コンセプトの特徴である。
このことは後続の処理ステップ、例えば半導体ボディの電気的な結線、変換部の被着、または、レンズのような光学素子の形成を容易にする。これらの処理ステップを全てウェハレベル平面で実施することができるので、冒頭で述べたような時間の掛かる個別処理ステップを大部分省略することができる。
別の実施形態においては、平坦な充填構造を形成するステップが以下のように実施される。すなわち、少なくとも半導体ボディを覆う構造化されたレジスト層が形成され、構造化されたレジスト層の外側に平坦な充填構造が形成され、続いて構造化されたレジスト層が除去される。
したがって、ケーシングとして使用される充填構造はリソグラフィ的な製造方法により形成され、これにより半導体ボディの製造時の通常のリソグラフィ的な精度をケーシングエンベロープにも拡張することができる。
別の実施形態においては、半導体ボディがルミネセンスダイオードチップ、有利には薄膜ルミネセンスダイオードチップとして製造される。
薄膜ルミネセンスダイオードチップの製造においては、殊に放射を放出する活性層を包含する機能的な半導体層列が先ず成長基板上にエピタキシャルに成長され、続けて新たな支持体が半導体層列の成長基板側とは反対側の表面に取り付けられ、その後、成長基板が除去される。殊に、窒化物化合物半導体のために使用される成長基板、例えば、ＳｉＣ、サファイアまたはＧａＮは比較的高価なので、この方法は殊に成長基板を再利用できるという利点を提供する。窒化物化合物半導体から成る半導体層列からのサファイアから成る成長基板の引き剥がしを例えばリフトオフ法によって行うことができる。
殊に、ルミネセンスダイオードチップは、ＩＩＩ−Ｖ族化合物半導体材料、有利には窒化物化合物半導体を基礎とするエピタキシャル層列を有することができるが、リン化物化合物半導体材料またはヒ化物化合物半導体材料を基礎とするエピタキシャル層列も有することができる。
本発明との関係において「窒化物化合物半導体を基礎とする」とは、活性エピタキシャル層列またはこの層列の内の少なくとも１つの層が窒化物ＩＩＩ−Ｖ族化合物半導体材料、有利にはＡｌxＧａyＩｎ1-x-yＮ（但し０≦ｘ≦１，０≦ｙ≦１，且つｘ＋ｙ≦１）を含有することを意味している。その際、この材料は必ずしも上述の式に従った数学的に正確な組成を有していなくてもよい。むしろこの材料は、ＡｌxＧａyＩｎ1-x-yＮ材料の特徴的な物理特性を実質的に変化させない、１つまたは複数のドーパントならびに付加的な成分を含有していてよい。しかしながら分かり易くするために、僅かな量の他の材料によって部分的に置換されている可能性があるにしても、上述の式には結晶格子（Ａｌ，Ｇａ，Ｉｎ，Ｎ）の主要な成分のみが含まれている。
本発明との関係において「リン化物化合物半導体を基礎とする」とは、活性領域、殊に半導体ボディが有利にはＡｌｎＧａｍＩｎ1-ｎ-ｍＰ（但し０≦ｎ≦１，０≦ｍ≦１，且つｎ＋ｍ≦１、有利にはｎ≠０，ｎ≠１，ｍ≠０および／またはｍ≠１）を含有するか、その材料から構成されていることを意味している。その際、この材料は必ずしも上述の式に従った数学的に正確な組成を有していなくてもよい。むしろこの材料は、その物理特性を実質的に変化させない、１つまたは複数のドーパントならびに付加的な成分を含有していてよい。しかしながら分かり易くするために、僅かな量の他の材料によって部分的に置換されている可能性があるにしても、上述の式には結晶格子（Ａｌ，Ｇａ，Ｉｎ，Ｐ)の主要な成分のみが含まれている。
本発明との関係において「ヒ化物化合物半導体を基礎とする」とは、活性領域、殊に半導体ボディが有利にはＡｌｎＧａｍＩｎ1-ｎ-ｍＡｓ（但し０≦ｎ≦１，０≦ｍ≦１，且つｎ＋ｍ≦１、有利にはｎ≠０，ｎ≠１，ｍ≠０および／またはｍ≠１）を含有するか、その材料から構成されていることを意味している。その際、この材料は必ずしも上述の式に従った数学的に正確な組成を有していなくてもよい。むしろこの材料は、その物理特性を実質的に変化させない、１つまたは複数のドーパントならびに付加的な成分を含有していてよい。しかしながら分かり易くするために、僅かな量の他の材料によって部分的に置換されている可能性があるにしても、上述の式には結晶格子（Ａｌ，Ｇａ，Ｉｎ，Ａｓ）の主要な成分のみが含まれている。
別の実施形態においては、半導体ボディ支持体を準備するステップは、半導体ボディ支持体上に被着される複数の半導体ボディをウェハ結合体から個別に半導体ボディ上に運ぶステップを含む。
したがって、複数の半導体ボディを備えた半導体ボディ支持体は異なるウェハに由来するオプトエレクトロニクスチップセグメントを収容し、１つの新たな結合体を形成することができる。このことは、種々の半導体ボディの放射特性のばらつき、効率損失などの補償に有利である。つまり例えば、複数の半導体ボディを例えばウェハテスタを用いて事前に検査することができるので、オプトエレクトロニクス素子の放射特性は所期の仕様を満たす。
別の実施形態では、種々の半導体ウェハに由来する半導体ボディを半導体ボディ支持体上に配置し、種々の色印象を有するモジュールまたはＲＧＢモジュールを形成することができる。このために、例えば、従来から公知のピックアンドプレース技術を使用することができる。
別の実施形態においては、半導体ボディ支持体を準備するステップは、半導体ボディ支持体上に被着される複数の半導体ボディをウェハ結合体から補助支持体を用いて一緒に半導体ボディ上に運ぶステップを含む。
このために例えばフィルムを使用することができ、１つのウェハ上に製造された半導体ボディがこのフィルムに収容され、半導体ボディ支持体上に載置される。
本発明の有利な実施形態および発展形態は従属請求項に記載されている。
以下では、図面に示された複数の実施例に基づき本発明を詳細に説明する。
機能的に同一の作用を有する素子、領域および構造には同一の参照番号を付している。素子、領域または構造が図面において対応している限り、それらに関して必要がなければ後続の各図面では説明しない。
図１Ａを参照しながら、以下では本発明による方法の出発点を説明する。図１Ａは半導体ボディ支持体１０を示し、この半導体ボディ支持体１０においては第１の主面１２上に複数の半導体ボディ１４が設けられている。
半導体ボディ１４はそれぞれ１つのコンタクト構造２０を有し、このコンタクト構造２０は半導体ボディ１４の電気的な接触接続に適している。コンタクト構造２０の上に配置されている半導体ボディ１４は活性層１６を有し、この活性層１６は半導体層列１５内に埋め込まれている。活性層１６は有利には放射を形成するために構成されている。有利には、それぞれの半導体ボディがルミネセンスダイオード半導体ボディとして構成されている。
さらに半導体ボディ１４は半導体層列１５を有する。半導体層列１５は例えば２つの半導体層を有することができ、これら２つの半導体層の間には活性層１６が配置されている。これらの半導体層は有利には導電型が異なるものであり、殊に異なる導電型にドープされている（ｎ導電型またはｐ導電型）。半導体ボディ１４はさらに有利にはエピタキシャルに成長されている。
本導体ボディ１４のための半導体層構造を、例えば有機金属気相エピタキシャル法によって成長基板上にエピタキシャルに析出することができる。続いて、半導体層構造から例えばエッチングにより半導体ボディを形成することができる。
半導体ボディ１４の上面には放射放出面１８が形成されており、この放射放出面１８の面積は実質的に半導体構造の大きさに対応する。半導体ボディ１４を例えば矩形に構成することができ、この矩形の辺長を広い範囲にわたり変更することができる。つまり一方では５０μｍよりも短い辺長を有する半導体ボディを形成することができるが、他方では５ｍｍまでの辺長を有する大面積の半導体ボディを使用することもできる。
この実施例では、半導体層列１５は例えば約６μｍの厚さを有しているが、この値を広い範囲で変更することができる。通常の場合、コンタクト構造２０は、例えばスパッタリングされた金属層からフォトリソグラフィ技術を用いて形成される金属路である。その厚さは通常の場合、数μｍである。
図１Ａに示されている実施例は、半導体ボディの構造の１つのヴァリエーションを表しているに過ぎない。例えば、異なる構成の接触接続によって、すなわち接続支持体２０を異なる構成で形成することによって、図１Ａによる実施例とは異なる他の配置構成も考えられる。
つまり図１Ｂにおいては、両方の側面にそれぞれ１つのコンタクトを有し、このコンタクトがコンタクト構造２０と接続されている半導体ボディ１４が示されている。したがってこれらのコンタクトはこの実施例において対向する面に配置されている。
しかしながらまた図１Ｃに示されているように、半導体ボディの縁部を介して接触接続を行うことも考えられる。
このために半導体ボディ１４は半導体ボディ支持体１０の上方に配置されており、また一方の面には絶縁材料３０が設けられている。半導体層列との接続部を絶縁材料３０の上ないし下に配置することができる。
さらに有利には、図２に示されているように、半導体ボディ１４は半導体ボディ支持体１０上に規則的なパターンに従って配置されている。図２に示されている平面図からは、半導体ボディ１４が例えばマトリクスの形態で配置されていることが見て取れる。
半導体ボディ１４を自由に選択できるパターンで半導体ボディ支持体１０上に配置することができる。多数の半導体ボディ１４は例えば１つのウェハ結合体に由来するものでよく、この場合には半導体ボディ１４は個別に半導体ボディ支持体１０上に運ばれる。このために、従来から公知のピックアンドプレース法を使用することができる。
したがって、例えば半導体ボディ支持体１０の上に配置すべき半導体ボディ１４をその放射特性に関して事前に選択するために、ウェハ結合体の半導体ボディ１４を既に製造後に検査することができる。しかしながらまた、例えば電磁放射の形成に適した種々の活性層１６を有する種々のウェハ結合体の半導体ボディを使用することもでき、それにより半導体ボディ支持体１０上の半導体ボディ１４は種々の波長の電磁放射を放出することができる。
同様に別の実施形態においては、ウェハ結合体の半導体ボディを補助支持体、例えばフィルム、有利には放熱フィルムを用いて半導体ボディの上に運ぶことも可能である。この場合には殊に個別処理ステップを省略することができる。
以下では、図３Ａから３Ｅを参照しながら、複数のオプトエレクトロニクス素子を製造するための第１の実施例を説明する。この方法では、図１Ａから図１Ｃにおいて説明した、半導体ボディ支持体１０上に配置されている半導体ボディ１４が出発点となる。
図３Ａに示されているように、第１のステップにおいては、フォトラック層が被着され、続いて構造化される。フォトラック層の構造化を例えば従来技術から公知のフォトリソグラフィ的な露光によって実施することができる。構造化の結果、フォトレジスト構造４０が得られ、このフォトレジスト構造４０は半導体ボディ１４ならびにコンタクト構造２０の一部を覆う。フォトレジスト層は、半導体ボディ１４の側面にはそれぞれこのフォトレジスト層が覆っていない領域が生じるように構造化される。フォトレジスト層はまた隣接する半導体ボディのコンタクト構造２０の間においても除去される。
半導体ボディ支持体１０に対して多くの材料を使用することができる。つまり、例えば、セラミック基板またはシリコン基板を使用することができる。考えられる別の材料には、酸化マグネシウム、酸化アルミニウム、サファイア、窒化アルミニウムまたは当業者には公知の別の材料が含まれる。
図３Ｂには、充填層を被着し、続いてこの充填層を平坦化するステップが示されている。これにより充填構造が得られ、この充填構造はフォトレジストが除去されている部分に埋められている。平坦化を行うステップによって充填構造４２はレジスト構造４０と実質的に同一の高さを有する。充填材料は例えばプラスチックでよい。有利にはベンゾシクロブテンが使用される。
図３Ｃに示されている後続のステップにおいては、レジスト構造４０が除去され、さらなる平坦化ステップが実施される。さらなる平坦化ステップによって充填構造４２の高さが低減され、これにより半導体ボディ１４の上面と同じ高さの平坦な充填構造４４が形成される。
したがって、他の全ての処理ステップをウェハ結合体のレベルの平坦な系で実施することができる。他の処理ステップには、保護ダイオードの形成、変換部の被着、反射層の形成またはレンズのような光学素子の被着が含まれる。しかしながら、それらの別の処理ステップを必ずしも全て実施する必要はないことを言及しておく。つまり、例えば、変換部を必要としないオプトエレクトロニクス素子、または保護ダイオードが無くとも駆動するオプトエレクトロニクス素子を製造することも可能である。したがって、以下において説明する処理ステップは単に例示的なものに過ぎない。
図３Ｄには、保護ダイオード４６を形成するステップが示されている。この保護ダイオード４６は接続支持体２０の相応の第１のコンタクト面２１ないし第２のコンタクト面２２の上に配置される。さらにこの処理ステップにおいては電気的な接続も実施される。
図３Ｅには、半導体ボディ１４の放射面の上に変換部を形成するステップが示されている。変換層は、例えば、少なくとも１つのルミネセンス変換材料が埋め込まれているシリコン層である。少なくとも１つのルミネセンス変換材料は、例えばＹＡＧ：Ｃｅまたは公知のルミネセンス変換材料でよい。
ルミネセンス変換材料によって、例えば、活性層１２から放出される、例えば緑色光、青色光または紫外線光である放射の少なくとも一部の波長が白色光を生じさせるように相補的なスペクトル領域に変換される。
シリコン層をルミネセンス変換材料のためのキャリア層として使用することは、短波長の青色または紫外線の放射に対してシリコンが比較的鈍感であるという利点を有する。このことは殊に、放出される放射が通常は短波長の青色または紫外線のスペクトル領域の成分を少なくとも一部含んでいる、窒化物化合物半導体を基礎とするルミネセンスダイオードチップにとって有利である。択一的に、他の透明な有機材料または無機材料も少なくとも１つのルミネセンス変化材料のためのキャリア層として機能することができる。
別の処理ステップは反射性のコンタクト層としてのコンタクト層の被着を含む。さらに、コンタクト層２０と結合層との間にバリア層を配置することもできる。バリア層は例えばＴｉＷＮを含有する。殊にバリア層によって、例えばはんだ層である結合層の材料の反射性のコンタクト層への拡散が阻止される。このような材料の拡散は殊に反射性のコンタクト層の反射を劣化させる虞がある。しかしながらこれらのステップは当業者に周知であるので、ここでは詳細には説明しない。
変換部を例えば支持体フィルムの上に準備し、１つのステップで複数のオプトエレクトロニクス素子のそれぞれの半導体ボディの上に運ぶことができる。したがって、個々のオプトエレクトロニクス素子の時間の掛かる個別処理ステップを省略することができる。変換部４８の変換材料に関しては従来技術から種々の製造方法が公知である。
以下では、図４Ａから４Ｅを参照しながら、複数のオプトエレクトロニクス素子を製造するための第２の実施例を説明する。
図４Ａから図４Ｅによる方法は、充填構造のさらなる平坦化を行うステップが省略される点で前述の方法とは異なる。したがって、レジスト構造は半導体ボディの放射放出面を越えて突出しており、これにより半導体ボディの上方には中空部が生じる。
したがってこの中空部を、図４Ｃに示されているように、変換部４８で充填するために使用することができる。このために有利には、液状の凝集状態で存在し、中空部への充填後に硬化する変換材料が使用される。さらには、放射放出面と変換部との間に空隙を残すか、カバーを設けることが同様に行われている。このことは、紫外線領域の放射を放出するオプトエレクトロニクス素子を使用する際の熱的な利点を有する。
さらなるステップが図４Ｄに示されている。この図４Ｄにおいては、コンタクト構造２０のコンタクト面２１，２２を第１の主面１２側とは反対側の面からスルーコンタクト５４（いわゆるバイア）によって接触接続することが示されている。したがって、表面実装に適しているオプトエレクトロニクス素子の製造が可能である。
図３または図４には示していない別のヴァリエーションは保護ダイオードの形成に関する。殊に、半導体ボディ支持体１０としてシリコン基板を使用する場合、例えば適切なドーピングによって保護ダイオードを半導体ボディ１０内に直接形成することができる。
相応の寸法設計によって、すなわちドープされる領域の大きさを適合させることによって、保護ダイオードの電気的な特性をそれぞれの用途に適合させることができる。
このヴァリエーションは殊に、図３Ｄに示したような外部保護ダイオードのコストの掛かる実装を省略する。
図４Ｅには、オプトエレクトロニクス素子の上に光学系を被着するステップが示されている。この実施例において光学系は、支持体５０の上に配置されている複数のレンズ５２から構成されている。したがって、半導体ボディ支持体１０上のオプトエレクトロニクス素子の各々に対して１つレンズ５２が１つの処理ステップで形成される。
以下では、図５Ａおよび図５Ｂを参照しながら、本発明の別の実施例を説明する。図示されている処理ステップは図３Ａから図３Ｅまたは図４Ａから図４Ｅによるステップに続いて行われるものである。
図５Ａに示されているように、規則的なパターンで半導体ボディ支持体１０上に配置されている複数のオプトエレクトロニクス素子を個別化することができる。
半導体ボディ１０は図５Ａの紙面に関して水平方向においても垂直方向においても分割される。図５Ａに示されているように、例えば、１つまたは２つのルミネセンスダイオードチップを含むモジュールを形成することができる。
このために、例えば、図５Ｂにおいて切断線６１および６２に基づき概略的に示されているように、隣接する半導体ボディ１４間の充填材料の位置で切断が行われる。
図６に基づき、別の実施例における保護ダイオード４６の実装を詳細に説明する。保護ダイオード４６は例えば表面実装法により第１のコンタクト面２１および第２のコンタクト面２２上に配置される。保護ダイオード４６の被着は有利には、オプトエレクトロニクス素子の個別化の前に実施される。
以下では、図７Ａおよび図７Ｂを参照しながら、本発明の別のヴァリエーションを説明する。
このヴァリエーションは充填材料の被着に関する。充填材料はこの実施例によれば封止材料より成る。このために半導体ボディ支持体１０に対して封止材料７０が準備される。封止材料を例えば滴の形で落とすことができる。
半導体ボディ支持体１０は２つのワークピース７２と７４との間に配置され、これら２つのワークピース７２，７４が加熱される。上側のワークピース７４は、半導体ボディ支持体１０上の半導体ボディ１４と接触しないために開口部（キャビティ）を有する。プレスによって封止材料７０が半導体ボディ１４間に押し付けられる。平坦化ステップを実施した後に、図３Ｂないし図４Ｂに基づき説明した、さらなる処理ステップが続けて実施される。
図８には別の実施形態が示されており、この実施形態においては複数のオプトエレクトロニクス素子が共通の結合支持体上に被着されている。
図８から見て取れるように、外側に配置されている半導体ボディ１４には接続面２１ないし２２がそれぞれ設けられている。この配置構成において内側に設けられている半導体ボディは、その上に配置されているチップの導体路を介して延びるブリッジコンタクト８４によりコンタクトフィールド２３へと案内される。
この実施形態によれば、複数のオプトエレクトロニクス素子から構成されている任意の大きさのモジュールを形成することができる。上述したように、複数の個別処理ステップを実施する必要なく、オプトエレクトロニクス素子を形成することができる。
このことを、図９を参照しながらもう一度概説する。この図９には複数のオプトエレクトロニクス素子を含む半導体ボディ支持体１０が示されている。半導体ボディ支持体１０は例えば６インチウェハでよい。左側には、ウェハ結合体で製造される複数のレンズが示されている。したがって、例えば半導体ボディ１４の上への光学素子の被着を単一のステップで、半導体ボディ支持体上の複数のオプトエレクトロニクス素子に対して実施することができる。
別の実施例が図１０に示されている。この実施例によれば、例えば赤色、緑色または青色を放射する半導体ボディを形成するために、例えば３つの半導体層列から成り、それぞれに異なる活性層が設けられている、いわゆる積層化半導体ボディが使用される。
これらの半導体ボディは上下に重なって配置されており、その下にはミラー層、拡散バリアおよびはんだ層を配置することができる。この積層体の側縁には例えばパッシベーション層を配置することができる。
さらには、充填材料の側縁に同様にミラー９０を形成することもできる。充填材料の側縁のエッジ角は可変でよい。パッシベーション層９２ないし側縁に配置されるミラーを形成するために、図３Ａから図３Ｅないし図４Ａから図４Ｅと同様に実施されるプロセスを実行することができる。
しかしながらこのプロセスは、例えば図３Ａに示されているようなレジスト層の構造化が、このレジスト層が半導体ボディ１４の側縁も覆うように実施される点において異なる。したがって、半導体ボディ１４と充填構造との間のレジスト構造を除去した後には空隙が生じ、この空隙にパッシベーション層ないしミラーを設けることができる。
本発明は実施例に基づいた説明によって制限されるものではない。むしろ本発明はあらゆる新規の特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴の組み合わせ各々が含まれ、このことはそのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていないにしてもあてはまる。
本願は、ドイツ連邦共和国特許出願102008030815.3の優先権を主張するものであり、その開示内容は参照により本願に取り入れられる。
Claims (11)
- 複数のオプトエレクトロニクス素子の製造方法において、
それぞれに１つのコンタクト構造（２０）が設けられており、且つ、電磁放射の形成に適した活性層（１６）を半導体層列（１５）内に備えている複数の半導体ボディ（１４）を第１の主面（１２）上に有している半導体ボディ支持体（１０）を準備するステップと、
前記半導体ボディ（１４）を覆うことなく、前記コンタクト構造（２０）および前記半導体ボディ支持体（１０）の上の領域を少なくとも部分的に覆う平坦な充填構造（４２，４４）を前記第１の主面（１２）上に形成するステップとを有し、
前記半導体ボディ支持体（１０）を準備するステップは、複数の半導体ボディ（１４）を、少なくとも１つのウェハ結合体から個別にまたは一緒に前記半導体ボディ支持体（１０）に運ぶステップを含み、
前記平坦な充填構造を前記半導体ボディの少なくとも１つの側縁に対して距離を空けて配置し、前記半導体ボディの側方にミラー層を形成し、
少なくとも前記半導体ボディ（１４）を覆う構造化されたレジスト層を形成し、構造化された前記レジスト層の外側に平坦な充填構造を形成し、構造化された前記レジスト層を除去することにより、平坦な充填構造を形成するステップを実施し、さらに、
前記平坦な充填構造は、前記半導体ボディ（１４）の上面と同じ高さで平坦に形成されることを特徴とする、複数のオプトエレクトロニクス素子の製造方法。 - 複数の半導体ボディ（１４）を複数のウェハ結合体から個別に前記半導体ボディ支持体（１０）に運び、前記複数のウェハ結合体から運ばれた前記半導体ボディ（１４）は、異なる波長の電磁放射の形成に適した活性層（１６）を有する、請求項１記載の方法。
- 前記複数の半導体ボディ（１４）を自由に選択可能なパターンで前記半導体ボディ支持体上に配置する、請求項１または２記載の方法。
- 前記複数の半導体ボディ（１４）をウェハ結合体から補助支持体を用いて一緒に前記半導体ボディ支持体（１０）に運ぶ、請求項１または２記載の方法。
- 前記半導体ボディ支持体（１０）は半導体材料を含有し、該半導体材料内に保護ダイオードを形成し、該保護ダイオードを前記コンタクト構造の接続面に接続させる、請求項１から４までのいずれか１項記載の方法。
- 前記半導体ボディ支持体の上に保護ダイオードを配置し、該保護ダイオードを前記コンタクト構造の接続面に接続させる、請求項１から５までのいずれか１項記載の方法。
- 前記半導体ボディ支持体は接続面を有し、該接続面をスルーコンタクトを介して前記半導体ボディ支持体の前記第１の主面側とは反対側の面と接続し、オプトエレクトロニクス素子の表面実装を実施する、請求項１から６までのいずれか１項記載の方法。
- 前記平坦な充填構造はプラスチックを含む、請求項１から７までのいずれか１項記載の方法。
- 前記プラスチックはベンゾシクロブテンを含む、請求項８記載の方法。
- １つまたは複数のオプトエレクトロニクス素子を前記半導体ボディ支持体の分割により個別化する、請求項１から９までのいずれか１項記載の方法。
- 複数のオプトエレクトロニクス素子を前記半導体ボディ支持体の分割により個別化し、複数のオプトエレクトロニクス素子から成る結合体を形成し、前記結合体の端部に位置するオプトエレクトロニクス素子をブリッジコンタクトを介して前記結合体の内側に位置するオプトエレクトロニクス素子と接触接続させる、請求項１から１０までのいずれか１項記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102008030815A DE102008030815A1 (de) | 2008-06-30 | 2008-06-30 | Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen |
| DE102008030815.3 | 2008-06-30 | ||
| PCT/DE2009/000857 WO2010000224A2 (de) | 2008-06-30 | 2009-06-18 | Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011526418A JP2011526418A (ja) | 2011-10-06 |
| JP2011526418A5 JP2011526418A5 (ja) | 2012-08-02 |
| JP5693450B2 true JP5693450B2 (ja) | 2015-04-01 |
Family
ID=41228784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011515089A Expired - Fee Related JP5693450B2 (ja) | 2008-06-30 | 2009-06-18 | 複数のオプトエレクトロニクス素子の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8431422B2 (ja) |
| EP (1) | EP2294614B1 (ja) |
| JP (1) | JP5693450B2 (ja) |
| KR (1) | KR101587299B1 (ja) |
| CN (1) | CN101983428B (ja) |
| DE (1) | DE102008030815A1 (ja) |
| WO (1) | WO2010000224A2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8816383B2 (en) * | 2012-07-06 | 2014-08-26 | Invensas Corporation | High performance light emitting diode with vias |
| DE102012217776A1 (de) | 2012-09-28 | 2014-06-12 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements |
| DE102013107862A1 (de) * | 2013-07-23 | 2015-01-29 | Osram Opto Semiconductors Gmbh | Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines oberflächenmontierbaren optoelektronischen Halbleiterbauteils |
| DE102014114188B4 (de) * | 2014-09-30 | 2022-01-20 | Osram Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
| DE102015103835A1 (de) * | 2015-03-16 | 2016-09-22 | Osram Opto Semiconductors Gmbh | Lichtemittierendes Bauelement und Verfahren zur Herstellung eines lichtemittierenden Bauelements |
| JP6217711B2 (ja) | 2015-08-21 | 2017-10-25 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| TWI688121B (zh) | 2018-08-24 | 2020-03-11 | 隆達電子股份有限公司 | 發光二極體結構 |
| US11038088B2 (en) | 2019-10-14 | 2021-06-15 | Lextar Electronics Corporation | Light emitting diode package |
| CN111883552B (zh) * | 2020-08-04 | 2023-09-05 | 厦门乾照光电股份有限公司 | 一种集成式led芯片模组及其制作、测试、切割方法 |
| CN118472152B (zh) * | 2024-07-12 | 2024-09-17 | 诺视科技(浙江)有限公司 | 集成反射穹顶的微显示器件及其制备方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5104824A (en) * | 1990-11-06 | 1992-04-14 | Bell Communications Research, Inc. | Selective area regrowth for surface-emitting lasers and other sharp features |
| JPH11177138A (ja) * | 1997-12-11 | 1999-07-02 | Stanley Electric Co Ltd | 面実装型装置およびこれを用いた発光装置または受光装置 |
| JP3829594B2 (ja) * | 2000-06-30 | 2006-10-04 | セイコーエプソン株式会社 | 素子実装方法と光伝送装置 |
| US6432752B1 (en) * | 2000-08-17 | 2002-08-13 | Micron Technology, Inc. | Stereolithographic methods for fabricating hermetic semiconductor device packages and semiconductor devices including stereolithographically fabricated hermetic packages |
| TW473951B (en) * | 2001-01-17 | 2002-01-21 | Siliconware Precision Industries Co Ltd | Non-leaded quad flat image sensor package |
| DE10128271C1 (de) * | 2001-06-12 | 2002-11-28 | Liz Electronics Corp | Verfahren zur Herstellung von Dioden |
| DE10222609B4 (de) * | 2002-04-15 | 2008-07-10 | Schott Ag | Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat |
| DE10235332A1 (de) * | 2002-08-01 | 2004-02-19 | Infineon Technologies Ag | Mehrlagiger Schaltungsträger und Herstellung desselben |
| DE10245930A1 (de) * | 2002-09-30 | 2004-04-08 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Bauelement-Modul |
| KR101025234B1 (ko) * | 2003-02-28 | 2011-04-01 | 오스람 옵토 세미컨덕터스 게엠베하 | 구조화 방식으로 금속화된 하우징 바디를 갖는 광전자소자,상기 광전자소자의 제조 방법 및 플라스틱을 포함하는하우징 바디를 구조화 방식으로 금속화하기 위한 방법 |
| JP2004304161A (ja) * | 2003-03-14 | 2004-10-28 | Sony Corp | 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法 |
| US20070126016A1 (en) * | 2005-05-12 | 2007-06-07 | Epistar Corporation | Light emitting device and manufacture method thereof |
| US7084496B2 (en) * | 2004-01-14 | 2006-08-01 | International Business Machines Corporation | Method and apparatus for providing optoelectronic communication with an electronic device |
| KR100880812B1 (ko) * | 2004-03-29 | 2009-01-30 | 아티큘레이티드 테크놀러지스 엘엘씨 | 롤-투-롤 제조된 광 시트 및 캡슐화된 반도체 회로디바이스들 |
| DE102004021233A1 (de) | 2004-04-30 | 2005-12-01 | Osram Opto Semiconductors Gmbh | Leuchtdiodenanordnung |
| JP2006108204A (ja) * | 2004-10-01 | 2006-04-20 | Renesas Technology Corp | 半導体モジュール及び電子装置 |
| DE102006032047A1 (de) * | 2006-07-10 | 2008-01-24 | Schott Ag | Verfahren zur Herstellung optoelektronischer Bauelemente und damit hergestellte Erzeugnisse |
| JP2008027999A (ja) * | 2006-07-19 | 2008-02-07 | Matsushita Electric Ind Co Ltd | 発光装置の製造方法および発光装置 |
| DE102007004303A1 (de) | 2006-08-04 | 2008-02-07 | Osram Opto Semiconductors Gmbh | Dünnfilm-Halbleiterbauelement und Bauelement-Verbund |
| DE102006051746A1 (de) * | 2006-09-29 | 2008-04-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit einer Lumineszenzkonversionsschicht |
| WO2008086090A1 (en) * | 2007-01-05 | 2008-07-17 | University Of Washington | Self-assembled heterogeneous integrated optical analysis system |
| DE102007008524A1 (de) * | 2007-02-21 | 2008-08-28 | Osram Opto Semiconductors Gmbh | Strahlung emittierender Chip mit mindestens einem Halbleiterkörper |
| DE102007030129A1 (de) * | 2007-06-29 | 2009-01-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement |
| DE102007043877A1 (de) * | 2007-06-29 | 2009-01-08 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement |
| DE102008013030A1 (de) | 2007-12-14 | 2009-06-25 | Osram Opto Semiconductors Gmbh | Strahlungsemittierende Vorrichtung |
| DE102008014094A1 (de) | 2008-03-13 | 2009-09-17 | Osram Opto Semiconductors Gmbh | Strahlungsemittierende Vorrichtung und Verfahren zur Herstellung einer strahlungsemittierenden Vorrichtung |
-
2008
- 2008-06-30 DE DE102008030815A patent/DE102008030815A1/de not_active Withdrawn
-
2009
- 2009-06-18 WO PCT/DE2009/000857 patent/WO2010000224A2/de active Application Filing
- 2009-06-18 JP JP2011515089A patent/JP5693450B2/ja not_active Expired - Fee Related
- 2009-06-18 EP EP09771994.2A patent/EP2294614B1/de not_active Not-in-force
- 2009-06-18 US US12/922,397 patent/US8431422B2/en active Active
- 2009-06-18 KR KR1020107020383A patent/KR101587299B1/ko active IP Right Grant
- 2009-06-18 CN CN2009801119833A patent/CN101983428B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011526418A (ja) | 2011-10-06 |
| KR20110025164A (ko) | 2011-03-09 |
| EP2294614B1 (de) | 2017-11-22 |
| WO2010000224A2 (de) | 2010-01-07 |
| US20110086447A1 (en) | 2011-04-14 |
| CN101983428B (zh) | 2013-06-12 |
| EP2294614A2 (de) | 2011-03-16 |
| CN101983428A (zh) | 2011-03-02 |
| WO2010000224A3 (de) | 2010-03-04 |
| US8431422B2 (en) | 2013-04-30 |
| DE102008030815A1 (de) | 2009-12-31 |
| KR101587299B1 (ko) | 2016-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5693450B2 (ja) | 複数のオプトエレクトロニクス素子の製造方法 | |
| JP7136834B2 (ja) | 小型光源を有する波長変換発光デバイス | |
| US10043955B2 (en) | Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same | |
| KR101460392B1 (ko) | 복수 개의 광전 소자들의 제조 방법 및 광전 소자 | |
| US7456035B2 (en) | Flip chip light emitting diode devices having thinned or removed substrates | |
| TWI612693B (zh) | 發光裝置及其製造方法 | |
| CN101681964B (zh) | 用于制造光电子器件的方法以及光电子器件 | |
| US7842547B2 (en) | Laser lift-off of sapphire from a nitride flip-chip | |
| US9324926B2 (en) | Wavelength converted light emitting device | |
| US9666771B2 (en) | Method of forming a wavelength converted light emitting device | |
| JP2016518033A (ja) | 光学エレメントとリフレクタを用いた発光デバイス | |
| KR100823089B1 (ko) | 파장변환 물질층을 갖는 발광 다이오드 제조방법 | |
| KR20160010206A (ko) | 웨이퍼 레벨 패키지 공정을 이용한 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120618 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131203 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140407 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140626 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5693450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |