JP5691831B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5691831B2
JP5691831B2 JP2011111137A JP2011111137A JP5691831B2 JP 5691831 B2 JP5691831 B2 JP 5691831B2 JP 2011111137 A JP2011111137 A JP 2011111137A JP 2011111137 A JP2011111137 A JP 2011111137A JP 5691831 B2 JP5691831 B2 JP 5691831B2
Authority
JP
Japan
Prior art keywords
mounting
solder
mounting member
mold resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011111137A
Other languages
Japanese (ja)
Other versions
JP2012243889A (en
Inventor
野村　和也
和也 野村
弘幸 和戸
弘幸 和戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011111137A priority Critical patent/JP5691831B2/en
Publication of JP2012243889A publication Critical patent/JP2012243889A/en
Application granted granted Critical
Publication of JP5691831B2 publication Critical patent/JP5691831B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、搭載部材の一面上に半導体チップを搭載し、搭載部材および半導体チップをモールド樹脂にて封止してなる半導体装置およびその製造方法に関するものである。   The present invention relates to a semiconductor device in which a semiconductor chip is mounted on one surface of a mounting member, and the mounting member and the semiconductor chip are sealed with a mold resin, and a manufacturing method thereof.

従来より、例えば、特許文献１には、搭載部材の一面上にはんだを介して半導体チップを搭載し、搭載部材および半導体チップをモールド樹脂にて封止してなる半導体装置が開示されている。具体的には、この半導体装置では、搭載部材はモールド樹脂と接する部位は凹凸形状とされている。   Conventionally, for example, Patent Document 1 discloses a semiconductor device in which a semiconductor chip is mounted on one surface of a mounting member via solder, and the mounting member and the semiconductor chip are sealed with a mold resin. Specifically, in this semiconductor device, the mounting member has a concavo-convex shape at a portion in contact with the mold resin.

これによれば、搭載部材はモールド樹脂と接する部位が凹凸形状とされているため、アンカー効果等によって搭載部材とモールド樹脂との密着性を向上させることができ、モールド樹脂が剥離することを抑制することができる。   According to this, since the mounting member has a concave-convex portion in contact with the mold resin, the adhesion between the mounting member and the mold resin can be improved by an anchor effect or the like, and the mold resin is prevented from peeling off. can do.

特開２００７−２０１０３６号公報JP 2007-201036 A

しかしながら、上記半導体装置は、搭載部材の凹凸形状によってモールド樹脂との密着性を向上させているものの、高温環境下と低温環境下との間で繰り返し使用される場合には、モールド樹脂の剥離が生じる可能性がある。このため、最近では、さらにモールド樹脂の剥離が抑制可能な半導体装置が望まれている。   However, although the semiconductor device improves the adhesion with the mold resin due to the uneven shape of the mounting member, the mold resin is peeled off when repeatedly used between a high temperature environment and a low temperature environment. It can happen. For this reason, recently, a semiconductor device that can further suppress the peeling of the mold resin is desired.

本発明は上記点に鑑みて、モールド樹脂の剥離を抑制可能な半導体装置およびその製造方法を提供することを目的とする。   An object of this invention is to provide the semiconductor device which can suppress peeling of mold resin, and its manufacturing method in view of the said point.

上記目的を達成するために、本発明者らは、ヒートシンクの一面にニッケルメッキ膜が形成されてなる搭載部材を用い、搭載部材のうちニッケルメッキ膜が形成されている一面に半導体チップが搭載されていると共に当該搭載部材におけるニッケルメッキ膜のうちモールド樹脂と接する部位が凹凸形状とされている半導体装置に対して、せん断接着強度（ＭＰａ）に関する実験を行った。そして、モールド樹脂の化学的な結合力を利用することにより、さらにモールド樹脂の剥離が抑制できることを見出した。図１３は、せん断接着強度と、搭載部材の一面との関係を示す図である。なお、ニッケルメッキ膜ははんだ濡れ性を向上させるための膜であり、本実験ではヒートシンクの一面全面に形成されている。   In order to achieve the above object, the present inventors use a mounting member in which a nickel plating film is formed on one surface of a heat sink, and a semiconductor chip is mounted on one surface of the mounting member on which the nickel plating film is formed. In addition, an experiment relating to shear bonding strength (MPa) was performed on a semiconductor device in which a portion in contact with the mold resin in the nickel plating film of the mounting member has an uneven shape. And it discovered that peeling of mold resin could further be suppressed by utilizing the chemical bond strength of mold resin. FIG. 13 is a diagram illustrating the relationship between the shear adhesive strength and one surface of the mounting member. The nickel plating film is a film for improving solder wettability, and is formed on the entire surface of the heat sink in this experiment.

図１３に示されるように、ヒートシンクにニッケルメッキ膜を形成し、当該ニッケルメッキ膜を平坦とした場合には、せん断接着強度は５ＭＰａであった。また、ニッケルメッキ膜のうちモールド樹脂と接する部位を凹凸形状とした場合には、せん断接着強度の平均は１０ＭＰａであった。そして、ニッケルメッキ膜のうちモールド樹脂と接する部位を凹凸形状とすると共に表面に水酸化物としての水酸化ニッケル（Ｎｉ（ＯＨ）２）を形成した場合には、せん断接着強度の平均は約１５ＭＰａであった。 As shown in FIG. 13, when a nickel plating film was formed on the heat sink and the nickel plating film was flattened, the shear bond strength was 5 MPa. Moreover, when the part which contacts mold resin among nickel plating films was made into uneven | corrugated shape, the average of shear adhesive strength was 10 MPa. When the portion of the nickel plating film in contact with the mold resin has an uneven shape and nickel hydroxide (Ni (OH) 2 ) as a hydroxide is formed on the surface, the average shear bond strength is about 15 MPa. Met.

すなわち、ニッケルメッキ膜のうちモールド樹脂と接する部位を凹凸形状とすると共に表面に水酸化ニッケル（Ｎｉ（ＯＨ）２）を形成した場合には、ニッケルメッキ膜のうちモールド樹脂と接する部位を凹凸形状とした半導体装置と比較して、せん断接着強度の平均を約１．５倍高くすることができた。この理由については未だ完全に解明されていないが、本発明者らは、水酸化ニッケル（Ｎｉ（ＯＨ）２）に含まれるＯＨ基がニッケルやニッケルメッキ膜の表面に形成される自然酸化膜と比較してモールド樹脂（エポキシ環）と結合しやすく、化学結合力によって密着性が向上するためであると考えている。 That is, when the portion of the nickel plating film in contact with the mold resin has an uneven shape and nickel hydroxide (Ni (OH) 2 ) is formed on the surface, the portion of the nickel plating film in contact with the mold resin has an uneven shape. Compared with the semiconductor device described above, the average shear bond strength could be increased by about 1.5 times. Although the reason for this has not yet been fully elucidated, the present inventors have proposed a natural oxide film in which an OH group contained in nickel hydroxide (Ni (OH) 2 ) is formed on the surface of nickel or a nickel plating film. Compared to mold resin (epoxy ring), it is considered that adhesion is improved by chemical bonding force.

このため、請求項１に記載の発明では、搭載部材（１０）のうちモールド樹脂（４０）と接する部位の表面には、水酸化物（１３）が形成されていることを特徴としている。また、請求項１に記載の発明では、搭載部材（１０）は、板状のヒートシンク（１１）と、ヒートシンク（１１）とモールド樹脂（４０）との間に形成され、表面が凹凸形状とされたニッケルメッキ膜（１２）と、を備え、ニッケルメッキ膜（１２）の表面に水酸化物（１３）としてのニッケル水酸化物が形成されていることを特徴としている。 For this reason, the invention described in claim 1 is characterized in that a hydroxide (13) is formed on the surface of a portion of the mounting member (10) in contact with the mold resin (40). In the first aspect of the invention, the mounting member (10) is formed between the plate-shaped heat sink (11), the heat sink (11), and the mold resin (40), and the surface has an uneven shape. And nickel plating film (12), and nickel hydroxide as hydroxide (13) is formed on the surface of nickel plating film (12).

このような半導体装置では、搭載部材（１０）のうちモールド樹脂（４０）と接する部位の表面に水酸化物（１３）が形成されているため、ＯＨ基によるモールド樹脂（４０）との化学結合力によってモールド樹脂（４０）の剥離を抑制することができる。   In such a semiconductor device, since the hydroxide (13) is formed on the surface of the portion of the mounting member (10) that contacts the mold resin (40), chemical bonding with the mold resin (40) by the OH group is performed. The peeling of the mold resin (40) can be suppressed by the force.

そして、請求項２に記載の発明のように、ニッケル水酸化物を水酸化ニッケルとすることができる。 Their to, as in the embodiment described in claim 2, it is possible to nickel hydroxide and nickel hydroxide.

また、請求項３に記載の発明のように、導電性部材（３０）をはんだとし、搭載部材（１０）の導電性部材搭載領域に、搭載部材（１０）のうちモールド樹脂（４０）と接する部位よりもはんだ濡れ性が高いはんだ接合膜（１１０）を形成することができる。 Further, as in the invention described in claim 3 , the conductive member (30) is made of solder, and the conductive member mounting region of the mounting member (10) is in contact with the mold resin (40) of the mounting member (10). A solder bonding film (110) having a higher solder wettability than the portion can be formed.

この場合、請求項４に記載の発明のように、はんだ接合膜（１１０）を金メッキ膜とすることができる。また、請求項５に記載の発明のように、はんだ接合膜（１１０）を凹凸形状とされたニッケルメッキ膜とすることができる。 In this case, as in the invention described in claim 4 , the solder joint film (110) can be a gold plating film. Further, as in the invention described in claim 5 , the solder joint film (110) can be a nickel plating film having an uneven shape.

また、請求項６に記載の発明では、搭載部材（１０）を用意する工程と、搭載部材（１０）の一面（１０ａ）に導電性部材（３０）を介して半導体チップ（２０）を搭載する搭載工程と、搭載部材（１０）にウェットブラストを行い、搭載部材（１０）のうちモールド樹脂（４０）と接する部位の表面を凹凸形状にすると共に当該表面に水酸化物（１３）を形成する粗化工程と、搭載部材（１０）の少なくとも一部および半導体チップ（２０）をモールド樹脂（４０）にて封止する封止工程と、を行うことを特徴としている。 In the invention according to claim 6 , the step of preparing the mounting member (10) and mounting the semiconductor chip (20) on the one surface (10a) of the mounting member (10) via the conductive member (30). The mounting step and wet blasting the mounting member (10) to make the surface of the mounting member (10) in contact with the mold resin (40) uneven and form a hydroxide (13) on the surface. A roughening step and a sealing step of sealing at least a part of the mounting member (10) and the semiconductor chip (20) with a mold resin (40) are performed.

このように、搭載部材（１０）にウェットブラストを行って水酸化物（１３）を形成することにより、モールド樹脂（４０）の剥離を抑制することができる。   Thus, peeling of mold resin (40) can be suppressed by wet-blasting the mounting member (10) to form the hydroxide (13).

この場合、請求項７に記載の発明のように、搭載部材（１０）を用意する工程は、一面を有する板状のヒートシンク（１１）にニッケルメッキ膜（１２）が備えられたものを用意し、粗化工程では水酸化物（１３）としてニッケル水酸化物を形成することができる。 In this case, as in the invention described in claim 7 , the step of preparing the mounting member (10) includes preparing a plate-shaped heat sink (11) having a surface and a nickel plating film (12). In the roughening step, nickel hydroxide can be formed as the hydroxide (13).

また、請求項８に記載の発明のように、粗化工程は、搭載工定の後に行い、搭載部材（１０）の一面（１０ａ）をウェットブラストする際には、半導体チップ（２０）をマスクとしてウェットブラストすることができる。これによれば、半導体チップ（２０）をマスクとしているため、搭載部材（１０）の一面（１０ａ）のうち導電性部材（３０）と接触する導電性部材接触領域と、ウェットブラストされた粗化領域との間に非粗化領域が形成されることを抑制することができる。 Further, as in the invention described in claim 8 , the roughening step is performed after the mounting work, and when the one surface (10a) of the mounting member (10) is wet-blasted, the semiconductor chip (20) is masked. Can be wet blasted. According to this, since the semiconductor chip (20) is used as a mask, the conductive member contact region in contact with the conductive member (30) of the one surface (10a) of the mounting member (10) and the roughening by wet blasting The formation of a non-roughened region between the regions can be suppressed.

そして、請求項９に記載の発明のように、粗化工程は、導電性部材搭載領域にマスク（８０）を配置して行い、搭載工程は、粗化工程の後に行い、導電性部材搭載領域に導電性部材（３０）としてのはんだを配置し、スパンカ（１１０）によってはんだを導電性部材搭載領域の全面に広げた後に当該はんだを介して搭載部材（１０）に半導体チップ（２０）を搭載することができる。 And as invention of Claim 9 , a roughening process arrange | positions a mask (80) in a conductive member mounting area | region, a mounting process is performed after a roughening process, and a conductive member mounting area | region Solder as a conductive member (30) is arranged on the surface, and the solder is spread over the entire surface of the conductive member mounting area by the spanker (110), and then the semiconductor chip (20) is mounted on the mounting member (10) via the solder. can do.

これによれば、スパンカ（１１０）によってはんだを導電性部材搭載領域の全面に広げているため、はんだ引けやはんだ乗り上げが発生することを抑制することができる。   According to this, since the solder is spread over the entire surface of the conductive member mounting region by the spanker (110), it is possible to suppress the occurrence of solder pulling and solder running.

さらに、請求項１０に記載の発明のように、搭載部材（１０）を用意する工程は、導電性部材搭載領域に、搭載部材（１０）のうちモールド樹脂（４０）と接する部位よりもはんだ濡れ性が高いはんだ接合膜（１１０）が形成されたものを用意し、搭載工程は、導電性部材（３０）としてのはんだを介してはんだ接合膜（１１０）に半導体チップ（２０）を搭載することができる。 Furthermore, as in the invention according to claim 1 0, the step of providing a mounting member (10) is a conductive member mounting region, the solder than a portion contacting with the mold resin (40) of the mounting member (10) In the mounting step, a semiconductor chip (20) is mounted on the solder bonding film (110) through solder as a conductive member (30). be able to.

この場合、請求項１１に記載の発明のように、搭載部材（１０）を用意する工程は、導電性部材搭載領域を含む領域にはんだ接合膜（１１０）が形成されたものを用意し、粗化工程は、搭載部材（１０）のうちモールド樹脂（４０）と接する部位に形成されたはんだ接合膜（１１０）を除去しつつ、モールド樹脂（４０）と接する部位の表面を凹凸形状にすると共に当該表面に水酸化物（１３）を形成し、搭載工程は、粗化工程の後に行うことができる。 In this case, as in the invention of claim 1 1, the step of providing a mounting member (10) is prepared which solder bonding film (110) is formed in a region including a conductive member mounting region, In the roughening step, the surface of the part in contact with the mold resin (40) is made uneven while removing the solder bonding film (110) formed in the part in contact with the mold resin (40) in the mounting member (10). In addition, a hydroxide (13) is formed on the surface, and the mounting step can be performed after the roughening step.

また、請求項１２に記載の発明のように、搭載部材（１０）を用意する工程は、導電性部材搭載領域に、無電界メッキにて形成され、表面が凹凸形状とされたニッケルメッキ膜（１２）を有するものを用意し、搭載工程は、粗化工程の後に行うことができる。 It is preferable as defined in claim 1 2, the step of providing a mounting member (10) is a conductive member mounting region is formed by electroless plating, nickel plating film of which the surface is a concavo-convex shape What has (12) is prepared and a mounting process can be performed after a roughening process.

これら請求項１０ないし１２に記載のように、搭載部材（１０）のうちモールド樹脂（４０）と接する部位よりもはんだ濡れ性が高いはんだ接合膜（１１０）にはんだを介して半導体チップ（２０）を搭載することにより、はんだが濡れ広がりやすくなるため、はんだ引けやはんだ乗り上げが発生することを抑制することができる。 It These claim 1 0 1 as described in 2, mounting member (10) semiconductor via a solder mold resin (40) and the solder than a portion contacting a high wettability of solder bonding film (110) of the chip ( By mounting 20), it becomes easy for the solder to wet and spread, so that it is possible to suppress the occurrence of solder drawing or solder climbing.

また、請求項１３に記載の発明のように、粗化工程は、搭載部材（１０）の一面（１０ａ）および一面（１０ａ）と反対側の他面（１０ｂ）側から同時にウェットブラストを行うことができる。 It is preferable as defined in claim 1 3, roughening step is carried out wet blasting at the same time from the other surface (10b) side of the one surface (10a) and one side with (10a) opposite the mounting member (10) be able to.

このように、搭載部材（１０）一面（１０ａ）側および他面（１０ｂ）側から同時にウェットブラストを行うことにより、搭載部材（１０）が反ることを抑制することができる。   Thus, it is possible to suppress the mounting member (10) from warping by simultaneously performing wet blasting from the one surface (10a) side and the other surface (10b) side of the mounting member (10).

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第１実施形態における半導体装置の断面構成を示す図である。It is a figure showing the section composition of the semiconductor device in a 1st embodiment of the present invention. 図１中の領域Ａの拡大図である。It is an enlarged view of the area | region A in FIG. 図１に示す半導体装置の製造工程を示す断面図であるFIG. 2 is a cross-sectional view showing a manufacturing process of the semiconductor device shown in FIG. 1. （ａ）は搭載部材の平面図であり、（ｂ）は（ａ）中の領域Ｂの拡大図である。(A) is a top view of a mounting member, (b) is an enlarged view of the area | region B in (a). ニッケルメッキ膜におけるはんだ接触領域と粗化領域との間の距離と、モールド樹脂の剥離の有無を調べた結果である。It is the result of having investigated the distance between the solder contact area | region and roughening area | region in a nickel plating film | membrane, and the presence or absence of peeling of mold resin. 本発明の第２実施形態における半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device in 2nd Embodiment of this invention. 本発明の第３実施形態における半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device in 3rd Embodiment of this invention. 搭載部材の平面図である。It is a top view of a mounting member. スパンカによってはんだを押圧している際の断面図である。It is sectional drawing at the time of pressing the solder with a spanker. 本発明の第４実施形態における半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device in 4th Embodiment of this invention. 本発明の第５実施形態における半導体装置の断面構成を示す図である。It is a figure which shows the cross-sectional structure of the semiconductor device in 5th Embodiment of this invention. 図１１に示す半導体装置の製造工程を示す図である。FIG. 12 is a diagram showing a manufacturing process of the semiconductor device shown in FIG. 11. せん断接着強度と搭載部材の一面との関係を示す図である。It is a figure which shows the relationship between shearing adhesive strength and one surface of a mounting member.

（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。図１は、本実施形態における半導体装置の断面構成を示す図であり、図２は、図１中の領域Ａの拡大図である。 (First embodiment)
A first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a cross-sectional configuration of the semiconductor device according to the present embodiment, and FIG. 2 is an enlarged view of a region A in FIG.

図１に示されるように、半導体装置は、搭載部材１０に半導体チップ２０が本発明の導電性部材に相当するはんだ３０を介して搭載され、これら搭載部材１０および半導体チップ２０がモールド樹脂４０にて封止されて構成されている。   As shown in FIG. 1, in the semiconductor device, a semiconductor chip 20 is mounted on a mounting member 10 via a solder 30 corresponding to the conductive member of the present invention, and the mounting member 10 and the semiconductor chip 20 are mounted on a mold resin 40. It is configured to be sealed.

搭載部材１０は、一面１０ａおよび当該一面１０ａと反対側の他面１０ｂを有し、板状のヒートシンク１１がニッケルメッキ膜１２に覆われて構成されている。ヒートシンク１１は、Ｆｅ、Ｃｕ、Ｍｏ、４２アロイ、コバール等の放熱性に優れた金属材料で構成されており、一面１０ａ側から他面１０ｂ側に向かって面積が小さくなるテーパ形状の板状とされている。特に限定されるものではないが、本実施形態のヒートシンク１１は、一面１０ａ側が一辺が２０ｍｍとされた正方形状とされ、厚さが２ｍｍとされている。また、ヒートシンク１１は、所定の一辺に図１中紙面右側方向へ突出する端子部１１ａを備えており、端子部１１ａを介して外部と電気的な接続が図られるようになっている。   The mounting member 10 has one surface 10 a and the other surface 10 b opposite to the one surface 10 a, and a plate-like heat sink 11 is covered with a nickel plating film 12. The heat sink 11 is made of a metal material excellent in heat dissipation, such as Fe, Cu, Mo, 42 alloy, Kovar, etc., and has a tapered plate shape whose area decreases from the one surface 10a side to the other surface 10b side. Has been. Although not particularly limited, the heat sink 11 of the present embodiment has a square shape in which one side 10a is 20 mm on a side and has a thickness of 2 mm. Further, the heat sink 11 is provided with a terminal portion 11a protruding on the right side in FIG. 1 on a predetermined side, and is electrically connected to the outside through the terminal portion 11a.

半導体チップ２０は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）素子等のパワー素子が形成されてチップの表裏面の間に電流を流すものであり、一辺が１０ｍｍの正方形状とされていると共に厚さが０．２ｍｍとされている。以下では、半導体チップ２０の裏面をコレクタ面とし、半導体チップ２０の表面をエミッタ面として説明する。   The semiconductor chip 20 is formed with a power element such as an insulated gate bipolar transistor (IGBT) element and allows a current to flow between the front and back surfaces of the chip. The semiconductor chip 20 has a square shape with a side of 10 mm and a thickness of 0. .2 mm. Hereinafter, the back surface of the semiconductor chip 20 is described as a collector surface, and the surface of the semiconductor chip 20 is described as an emitter surface.

半導体チップ２０は、裏面が搭載部材１０の一面１０ａと対向するように、搭載部材１０の一面１０ａの略中央部にはんだ３０を介して搭載されており、搭載部材１０と電気的および熱的に接続されている。すなわち、半導体チップ２０のコレクタ面が搭載部材１０と電気的に接続されている。   The semiconductor chip 20 is mounted on the substantially central portion of the one surface 10a of the mounting member 10 via the solder 30 so that the back surface faces the one surface 10a of the mounting member 10, and is electrically and thermally connected to the mounting member 10. It is connected. That is, the collector surface of the semiconductor chip 20 is electrically connected to the mounting member 10.

また、搭載部材１０の外側には、接続端子部５０が備えられている。接続端子部５０は、金属性の棒状部材５１がニッケルメッキ膜１２に覆われて構成されている。本実施形態では、搭載部材１０を挟んで端子部１１ａと反対側に２本の接続端子部５０が備えられているが、接続端子部５０は、例えば、端子部１１ａ側に備えられていてもよい。そして、これら接続端子部５０は、半導体チップ２０のエミッタ面に形成されたゲートパッドおよびエミッタパッドとボンディングワイヤ６０を介して結線されて電気的に接続されている。なお、図１では、エミッタパッドと電気的に接続される接続端子部、およびエミッタパッドと接続端子部とを結線するボンディングワイヤを省略して示してある。   Further, a connection terminal portion 50 is provided outside the mounting member 10. The connection terminal portion 50 is configured by a metallic rod-like member 51 covered with a nickel plating film 12. In the present embodiment, the two connection terminal portions 50 are provided on the side opposite to the terminal portion 11a across the mounting member 10, but the connection terminal portion 50 may be provided on the terminal portion 11a side, for example. Good. These connection terminal portions 50 are connected to and electrically connected to the gate pads and emitter pads formed on the emitter surface of the semiconductor chip 20 via bonding wires 60. In FIG. 1, connection terminals that are electrically connected to the emitter pad and bonding wires that connect the emitter pad and the connection terminal are omitted.

そして、これら搭載部材１０、半導体チップ２０、接続端子部５０、およびボンディングワイヤ６０は、端子部１１ａの一部および接続端子部５０の一部がアウターリードとして露出するように、モールド樹脂４０によって封止されている。   The mounting member 10, the semiconductor chip 20, the connection terminal portion 50, and the bonding wire 60 are sealed with the mold resin 40 so that a part of the terminal portion 11a and a part of the connection terminal portion 50 are exposed as outer leads. It has been stopped.

なお、モールド樹脂４０は、エポキシ系樹脂にシリカ、アルミナ、窒化ボロン（ＢＮ）等のフィラーが混在され、ヒートシンク１１の熱膨張係数に近づけたものを用いることが好ましい。   The mold resin 40 is preferably made of epoxy resin mixed with fillers such as silica, alumina, boron nitride (BN), etc. and having a thermal expansion coefficient close to that of the heat sink 11.

そして、図２に示されるように、搭載部材１０の一面１０ａにおけるニッケルメッキ膜１２のうちモールド樹脂４０と接する部位は凹凸形状とされていると共に表面にニッケル水酸化物１３としての水酸化ニッケル（Ｎｉ（ＯＨ）２）が形成されている。本実施形態では、ニッケルメッキ膜１２は７μｍ程度形成されており、ニッケル水酸化物１３が５ｎｍ程度形成されている。 As shown in FIG. 2, a portion of the nickel plating film 12 on the one surface 10 a of the mounting member 10 that is in contact with the mold resin 40 has an uneven shape, and nickel hydroxide ( Ni (OH) 2 ) is formed. In this embodiment, the nickel plating film 12 is formed with a thickness of about 7 μm, and the nickel hydroxide 13 is formed with a thickness of about 5 nm.

以上説明した半導体装置は、次の製造方法により製造される。図３は、図１に示す半導体装置の製造工程を示す断面図である。   The semiconductor device described above is manufactured by the following manufacturing method. FIG. 3 is a cross-sectional view showing a manufacturing process of the semiconductor device shown in FIG.

まず、図３（ａ）に示されるように、ヒートシンク１１および棒状部材５１が図示しないフレーム部によって一体化されたリードフレーム７０を用意し、リードフレーム７０の表面全面に無電界メッキ等によってニッケルメッキ膜１２を７μｍ程度形成する。そして、搭載部材１０の一面１０ａのうちはんだ搭載領域にＳＵＳ等で構成されるマスク８０を配置する。なお、はんだ搭載領域とは、搭載部材１０と半導体チップ２０とを接続するはんだ３０が搭載される領域のことであり、本発明の導電性部材搭載領域に相当している。   First, as shown in FIG. 3A, a lead frame 70 in which the heat sink 11 and the rod-like member 51 are integrated by a frame portion (not shown) is prepared, and nickel is plated on the entire surface of the lead frame 70 by electroless plating or the like. A film 12 is formed to a thickness of about 7 μm. And the mask 80 comprised by SUS etc. is arrange | positioned in the solder mounting area | region among the one surfaces 10a of the mounting member 10. FIG. The solder mounting area is an area where the solder 30 for connecting the mounting member 10 and the semiconductor chip 20 is mounted, and corresponds to the conductive member mounting area of the present invention.

その後、搭載部材１０の一面１０ａがブラストガン９０と対向するようにリードフレーム７０を配置し、ブラストガン９０から水と研磨材からなるスラリーを吹き付けることによってウェットブラストを行う。これによって、図３（ａ）中では図示しないが、図２に示されるように、搭載部材１０の一面１０ａにおけるニッケルメッキ膜１２のうちマスク８０が配置されていない部位、すなわちはんだ３０が搭載されずにモールド樹脂４０と接する部位は、スラリーによって凹凸形状となると共に表面にニッケル水酸化物１３としての水酸化ニッケル（Ｎｉ（ＯＨ）２）が形成される。 After that, the lead frame 70 is disposed so that the one surface 10 a of the mounting member 10 faces the blast gun 90, and wet blasting is performed by spraying water and abrasive slurry from the blast gun 90. Thus, although not shown in FIG. 3 (a), as shown in FIG. 2, a portion of the nickel plating film 12 on the surface 10a of the mounting member 10 where the mask 80 is not disposed, that is, the solder 30 is mounted. Instead, the portion in contact with the mold resin 40 has an uneven shape due to the slurry, and nickel hydroxide (Ni (OH) 2 ) as the nickel hydroxide 13 is formed on the surface.

特に限定されるものではないが、ウェットブラストは、例えば、研磨材として粒子径が４〜４０μｍ程度であるアルミナを用いることができ、０．２〜０．３ＭＰａの圧力でブラストガン９０からスラリーを吹き付けることによって行うことができる。この条件でウェットブラストを行うことにより、ニッケルメッキ膜１２を７μｍ形成した場合には、最も凹まされた部分の最大深さを７μｍ以下とすることができ、リードフレーム７０がニッケルメッキ膜１２から露出しないようにすることができると共に、ニッケルメッキ膜１２の表面に１ｎｍ程度のニッケル水酸化物１３を形成することができる。   Although not particularly limited, the wet blasting can use, for example, alumina having a particle diameter of about 4 to 40 μm as an abrasive, and slurry from the blast gun 90 at a pressure of 0.2 to 0.3 MPa. Can be done by spraying. By performing wet blasting under these conditions, when the nickel plating film 12 is formed with a thickness of 7 μm, the maximum depth of the most recessed portion can be reduced to 7 μm or less, and the lead frame 70 is exposed from the nickel plating film 12. The nickel hydroxide 13 having a thickness of about 1 nm can be formed on the surface of the nickel plating film 12.

続いて、図３（ｂ）に示されるように、リードフレーム７０からマスク８０を除去した後、はんだ搭載領域にはんだ３０を配置すると共に半導体チップ２０を配置する。そして、真空リフローによって、搭載部材１０に半導体チップ２０をはんだ３０を介して接合する。このリフロー工程は、はんだ３０のボイド率を低減させるために還元雰囲気にて行うことが好ましい。   Subsequently, as shown in FIG. 3B, after removing the mask 80 from the lead frame 70, the solder 30 is disposed in the solder mounting area and the semiconductor chip 20 is disposed. Then, the semiconductor chip 20 is joined to the mounting member 10 via the solder 30 by vacuum reflow. This reflow process is preferably performed in a reducing atmosphere in order to reduce the void ratio of the solder 30.

なお、ニッケル水酸化物１３としての水酸化ニッケルは、還元雰囲気下においてもはんだ濡れ性が低いため、リフロー工程の際に、はんだ搭載領域に配置されたはんだ３０が必要以上に濡れ広がることを抑制することができる。すなわち、はんだ３０がはんだ搭載領域からはみ出すことを抑制することができる。   In addition, since nickel hydroxide as the nickel hydroxide 13 has low solder wettability even in a reducing atmosphere, the solder 30 disposed in the solder mounting region is prevented from spreading more than necessary during the reflow process. can do. That is, it can suppress that the solder 30 protrudes from a solder mounting area | region.

次に、図３（ｃ）に示されるように、半導体チップ２０と接続端子部５０とをボンディングワイヤ６０を介して結線して電気的に接続する。続いて、上記のように、シリカ等を混在させて熱膨張係数をヒートシンク１１に近づけたモールド樹脂４０によって、端子部１１ａおよび接続端子部５０の一部が露出するように、搭載部材１０、半導体チップ２０、はんだ３０、ボンディングワイヤ６０を封止し、図示しないフレーム部を切断して搭載部材１０と接続端子部５０とを分離することにより、図１に示す半導体装置が製造される。   Next, as shown in FIG. 3C, the semiconductor chip 20 and the connection terminal portion 50 are connected via a bonding wire 60 to be electrically connected. Subsequently, as described above, the mounting member 10, the semiconductor, and the semiconductor are so exposed as to be partially exposed by the mold resin 40 in which silica or the like is mixed and the thermal expansion coefficient is close to that of the heat sink 11. The semiconductor device shown in FIG. 1 is manufactured by sealing the chip 20, the solder 30, and the bonding wire 60, and cutting the frame portion (not shown) to separate the mounting member 10 and the connection terminal portion 50.

以上説明したように、本実施形態の半導体装置では、搭載部材１０の一面１０ａにおけるニッケルメッキ膜１２のうちモールド樹脂４０と接する部位は、凹凸形状とされていると共に表面にニッケル水酸化物１３が形成されている。このため、凹凸形状により、アンカー効果によってモールド樹脂４０の剥離を抑制することができる。また、ニッケル水酸化物１３に含まれるＯＨ基によるモールド樹脂４０との化学結合力によって、さらにモールド樹脂４０の剥離を抑制することができる。   As described above, in the semiconductor device of the present embodiment, the portion of the nickel plating film 12 on the one surface 10a of the mounting member 10 that is in contact with the mold resin 40 has an uneven shape, and the nickel hydroxide 13 is formed on the surface. Is formed. For this reason, peeling of the mold resin 40 can be suppressed by the anchor effect due to the uneven shape. Moreover, peeling of the mold resin 40 can be further suppressed by the chemical bonding force with the mold resin 40 due to the OH group contained in the nickel hydroxide 13.

なお、上記では、搭載部材１０の一面１０ａにおけるニッケルメッキ膜１２のうちモールド樹脂４０と接する部位が凹凸形状とされていると共に表面にニッケル水酸化物１３が形成されている例について説明した。しかしながら、搭載部材１０の側面や他面１０ｂに形成されたニッケルメッキ膜１２についても、凹凸形状とされていると共に表面にニッケル水酸化物１３が形成されていてもよく、この場合はさらにモールド樹脂４０の剥離を抑制することができる。なお、このように搭載部材１０の側面や他面１０ｂに形成されたニッケルメッキ膜１２を凹凸形状にすると共に表面にニッケル水酸化物１３を形成する場合には、例えば、図３（ａ）の工程において、リードフレーム７０の配置を変更しながらウェットブラストを行えばよい。   In the above description, the example in which the portion of the nickel plating film 12 on the one surface 10a of the mounting member 10 that is in contact with the mold resin 40 has an uneven shape and the nickel hydroxide 13 is formed on the surface has been described. However, the nickel plating film 12 formed on the side surface or the other surface 10b of the mounting member 10 may also have an uneven shape and a nickel hydroxide 13 may be formed on the surface. 40 peeling can be suppressed. In the case where the nickel plating film 12 formed on the side surface or the other surface 10b of the mounting member 10 is made uneven as described above and the nickel hydroxide 13 is formed on the surface, for example, as shown in FIG. In the process, wet blasting may be performed while changing the arrangement of the lead frame 70.

（第２実施形態）
本発明の第２実施形態について説明する。上記第１実施形態では、搭載部材１０にマスク８０を配置してウェットブラストを行っているが、マスク８０を配置する際や半導体チップ２０を搭載する際に位置ズレが生じることがある。この場合、ニッケルメッキ膜１２のうちはんだ３０と接触するはんだ接触領域と、ニッケルメッキ膜１２のうちウェットブラストされた粗化領域（以下では、単に粗化領域という）との間に非粗化領域が形成される場合がある。すなわち、マスク８０が配置されるはんだ搭載領域と、実際にはんだ３０が接触するはんだ接触領域とが異なる可能性があり、この場合には次の問題が発生する。 (Second Embodiment)
A second embodiment of the present invention will be described. In the first embodiment, the mask 80 is disposed on the mounting member 10 and wet blasting is performed. However, a positional shift may occur when the mask 80 is disposed or when the semiconductor chip 20 is mounted. In this case, a non-roughened region between a solder contact region in contact with the solder 30 in the nickel plated film 12 and a roughened region (hereinafter simply referred to as a roughened region) wet-blasted in the nickel plated film 12. May be formed. That is, there is a possibility that the solder mounting area where the mask 80 is disposed and the solder contact area where the solder 30 actually contacts are different. In this case, the following problem occurs.

図４（ａ）は搭載部材１０の平面図であり、ニッケルメッキ膜１２のうちはんだ接触領域と粗化領域との間に非粗化領域が形成されるように半導体チップ２０を搭載して半導体装置を構成したときのものであって半導体チップ２０は省略して示してある。また、図４（ｂ）は図４（ａ）中の領域Ｂの拡大図である。図５は、ニッケルメッキ膜１２におけるはんだ接触領域と粗化領域との間の距離と、モールド樹脂４０の剥離の有無を調べた結果である。なお、図５は、ヒートシンク１１として熱膨張係数が１７ｐｐｍ／℃であるＣｕを用い、モールド樹脂４０として熱膨張係数が１４ｐｐｍ／℃になるようにエポキシ系樹脂にシリカを混在させたものを用い、外部温度を−４０℃から１５０℃の温度範囲で１０００回繰り返し変化させたときの結果である。   4A is a plan view of the mounting member 10. The semiconductor chip 20 is mounted on the nickel plating film 12 so that a non-roughened region is formed between the solder contact region and the roughened region. When the apparatus is configured, the semiconductor chip 20 is omitted. FIG. 4B is an enlarged view of a region B in FIG. FIG. 5 shows the results of examining the distance between the solder contact area and the roughened area in the nickel plating film 12 and the presence or absence of peeling of the mold resin 40. 5 uses Cu having a thermal expansion coefficient of 17 ppm / ° C. as the heat sink 11, and uses a resin in which silica is mixed in an epoxy resin so that the thermal expansion coefficient is 14 ppm / ° C. as the mold resin 40. This is a result when the external temperature is repeatedly changed 1000 times in a temperature range of −40 ° C. to 150 ° C.

図４に示されるように、ニッケルメッキ膜１２のうちはんだ接触領域１２ａと粗化領域１２ｂとの間の距離、すなわち非粗化領域１２ｃの幅をｄとする。この場合、図５に示されるように、はんだ接触領域１２ａと粗化領域１２ｂとの間の距離が１ｍｍ以下である場合には、モールド樹脂４０の剥離は観察されなかったが、はんだ接触領域１２ａと粗化領域１２ｂとの間の距離が１．２ｍｍ以上である場合にはモールド樹脂４０の剥離が観察された。なお、図５中では、モールド樹脂４０の剥離が生じなかった場合を○、剥離が生じた場合を×として示してある。   As shown in FIG. 4, the distance between the solder contact region 12a and the roughened region 12b in the nickel plating film 12, that is, the width of the non-roughened region 12c is defined as d. In this case, as shown in FIG. 5, when the distance between the solder contact region 12a and the roughened region 12b is 1 mm or less, no peeling of the mold resin 40 was observed, but the solder contact region 12a. When the distance between the roughened region 12b and the roughened region 12b was 1.2 mm or more, peeling of the mold resin 40 was observed. In FIG. 5, the case where peeling of the mold resin 40 does not occur is shown as “◯”, and the case where peeling occurs is shown as “X”.

すなわち、上記第１実施形態の半導体装置では、ヒートシンク１１として熱膨張係数が１７ｐｐｍ／℃であるＣｕを用い、モールド樹脂４０として熱膨張係数が１４ｐｐｍ／℃になるようにエポキシ系樹脂にシリカを混在させたものを用いた場合には、マスク８０の位置ズレや半導体チップ２０を搭載する際の位置ズレが発生し、ニッケルメッキ膜１２のうちはんだ接触領域１２ａと粗化領域１２ｂとの間の距離が１ｍｍより大きくなると、ニッケル水酸化物１３によってモールド樹脂４０の剥離を抑制することができるものの、最終的にはモールド樹脂４０が剥離することになる。   That is, in the semiconductor device of the first embodiment, Cu having a thermal expansion coefficient of 17 ppm / ° C. is used as the heat sink 11, and silica is mixed in the epoxy resin so that the thermal expansion coefficient is 14 ppm / ° C. as the mold resin 40. In the case of using the above-described one, a positional deviation of the mask 80 or a positional deviation when mounting the semiconductor chip 20 occurs, and the distance between the solder contact area 12a and the roughened area 12b in the nickel plating film 12 is generated. When the thickness exceeds 1 mm, the mold resin 40 can be prevented from being peeled off by the nickel hydroxide 13, but the mold resin 40 is finally peeled off.

また、マスク８０や半導体チップ２０の位置ズレが発生すると、はんだ搭載領域のうち端部まではんだ３０が行き渡らずにはんだ引けが発生したり、はんだ搭載領域を超えてはんだが広がるはんだ乗り上げが発生したりする。この場合、はんだ引けが発生した部分では接続不良が発生する可能性がある。また、はんだ乗り上げが発生した部分では、粗化領域は水酸化物によってはんだ濡れ性が低くなるため、ボイドが発生しやすく接続不良が発生する可能性がある。   In addition, when the mask 80 or the semiconductor chip 20 is misaligned, the solder 30 does not reach the end of the solder mounting area, and solder pulling occurs or the solder spreads beyond the solder mounting area. Or In this case, connection failure may occur in the portion where the soldering has occurred. Further, in the portion where the solder has run up, the wettability of the roughened region is lowered by the hydroxide, so that voids are likely to occur and connection failure may occur.

このため、本実施形態は第１実施形態に対してウェットブラストを行う際のマスク８０を変更し、ニッケルメッキ膜１２におけるはんだ接触領域１２ａと粗化領域１２ｂとの間の距離が１ｍｍ以下となるようにしたものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図６は、本実施形態における半導体装置の製造工程を示す断面図である。   For this reason, this embodiment changes the mask 80 when performing wet blasting to the first embodiment, and the distance between the solder contact region 12a and the roughened region 12b in the nickel plating film 12 is 1 mm or less. Since the rest is the same as in the first embodiment, the description thereof is omitted here. FIG. 6 is a cross-sectional view showing the manufacturing process of the semiconductor device in this embodiment.

まず、図６（ａ）に示されるように、図２（ａ）と同様に、リードフレーム７０を用意し、リードフレーム７０の表面全面にニッケルメッキ膜１２を形成する。そして、搭載部材１０の一面１０ａのうちはんだ搭載領域にはんだ３０を配置すると共に半導体チップ２０を配置し、リフロー工程を行って搭載部材１０に半導体チップ２０をはんだ３０を介して接合する。   First, as shown in FIG. 6A, a lead frame 70 is prepared as in FIG. 2A, and the nickel plating film 12 is formed on the entire surface of the lead frame 70. Then, the solder 30 is disposed in the solder mounting region of the one surface 10 a of the mounting member 10 and the semiconductor chip 20 is disposed, and the reflow process is performed to join the semiconductor chip 20 to the mounting member 10 via the solder 30.

続いて、図６（ｂ）に示されるように、搭載部材１０の一面１０ａがブラストガン９０と対向するように、半導体チップ２０を搭載したリードフレーム７０を配置し、半導体チップ２０をマスクとしてウェットブラストを行う。これにより、搭載部材１０の一面１０ａにおけるニッケルメッキ膜１２のうち、はんだ３０と接触するはんだ接触領域以外の領域はウェットブラストされることになる。このため、ニッケルメッキ膜１２のうちはんだ接触領域１２ａと粗化領域１２ｂとの間に非粗化領域１２ｃが形成されることを抑制することができ、はんだ接触領域１２ａと非粗化領域１２ｃとの間の距離をほぼ無くすことができる。すなわち、本実施形態では、はんだ搭載領域とはんだ接触領域とが完全に等しくなる。   Subsequently, as shown in FIG. 6B, the lead frame 70 on which the semiconductor chip 20 is mounted is disposed so that the one surface 10 a of the mounting member 10 faces the blast gun 90, and wet using the semiconductor chip 20 as a mask. Blast. Thereby, areas other than the solder contact area in contact with the solder 30 in the nickel plating film 12 on the one surface 10a of the mounting member 10 are wet-blasted. For this reason, it can suppress that the non-roughening area | region 12c is formed between the solder contact area | region 12a and the roughening area | region 12b among the nickel plating films 12, and the solder contact area | region 12a and the non-roughening area | region 12c The distance between can be almost eliminated. That is, in the present embodiment, the solder mounting area and the solder contact area are completely equal.

その後は、図６（ｃ）に示されるように、上記図２（ｃ）と同様に、モールド樹脂４０によって、端子部１１ａおよび接続端子部５０の一部が露出するように、搭載部材１０、半導体チップ２０、はんだ３０、ボンディングワイヤ６０を封止する。   After that, as shown in FIG. 6C, the mounting member 10, so that a part of the terminal portion 11 a and the connection terminal portion 50 are exposed by the mold resin 40, as in FIG. 2C. The semiconductor chip 20, the solder 30, and the bonding wire 60 are sealed.

このような製造方法では、搭載部材１０に半導体チップ２０を搭載した後にウェットブラストを行っている。このため、ニッケルメッキ膜１２のうちはんだ接触領域１２ａと粗化領域１２ｂとの間に非粗化領域１２ｃが形成されることを抑制することができ、モールド樹脂４０が剥離することを抑制することができる。   In such a manufacturing method, wet blasting is performed after mounting the semiconductor chip 20 on the mounting member 10. For this reason, it can suppress that the non-roughening area | region 12c is formed between the solder contact area | region 12a and the roughening area | region 12b among the nickel plating films 12, and suppresses peeling of the mold resin 40. Can do.

また、搭載部材１０に半導体チップ２０を搭載した後にウェットブラストを行うため、はんだ引けやはんだ乗り上げが発生することも抑制することができる。   In addition, since wet blasting is performed after the semiconductor chip 20 is mounted on the mounting member 10, it is possible to suppress the occurrence of solder drawing or solder climbing.

さらに、図６では、はんだ３０を簡易化して示してあるが、実際には搭載部材１０の一面１０ａ側から視たとき、はんだ３０は半導体チップ２０からわずかにはみ出している。このため、半導体チップ２０からはみ出しているはんだ３０にも凹凸形状が形成されることになる。したがって、はんだ３０とモールド樹脂４０との密着性を向上させることもできる。   Further, in FIG. 6, the solder 30 is shown in a simplified manner, but actually, the solder 30 slightly protrudes from the semiconductor chip 20 when viewed from the one surface 10 a side of the mounting member 10. For this reason, an uneven shape is also formed on the solder 30 protruding from the semiconductor chip 20. Therefore, the adhesion between the solder 30 and the mold resin 40 can be improved.

（第３実施形態）
本発明の第３実施形態について説明する。上記第１実施形態では、はんだ引けやはんだ乗り上げが発生してしまう可能性があり、上記第２実施形態では半導体チップ２０をマスクとするために半導体チップ２０にスラリーによってダメージが印加されて素子不良が発生する可能性がある。このため、本実施形態では、半導体チップ２０を搭載する際にスパンカによってはんだ３０を広げる工程を行うものであり、その他に関しては上記第１実施形態と同様であるため、ここでは説明を省略する。図７は、本実施形態における半導体装置の製造工程を示す図である。 (Third embodiment)
A third embodiment of the present invention will be described. In the first embodiment, there is a possibility that solder pulling or soldering may occur. In the second embodiment, since the semiconductor chip 20 is used as a mask, damage is applied to the semiconductor chip 20 by slurry, resulting in an element failure. May occur. For this reason, in this embodiment, when mounting the semiconductor chip 20, a step of spreading the solder 30 with a spanker is performed, and the others are the same as those in the first embodiment, and thus the description thereof is omitted here. FIG. 7 is a diagram showing a manufacturing process of the semiconductor device in the present embodiment.

まず、上記図２（ａ）と同様に、リードフレーム７０を用意し、リードフレーム７０の表面全面にニッケルメッキ膜１２を形成する。そして、搭載部材１０の一面１０ａのうちはんだ搭載領域にマスク８０を配置してウェットブラストを行う。   First, as in FIG. 2A, a lead frame 70 is prepared, and the nickel plating film 12 is formed on the entire surface of the lead frame 70. Then, the mask 80 is disposed in the solder mounting region of the one surface 10a of the mounting member 10 and wet blasting is performed.

次に、図７（ｂ）に示されるように、搭載部材１０のうちはんだ搭載領域にはんだ３０を塗布する。続いて、図７（ｃ）に示されるように、はんだ３０を所定形状に整形するスパンカ１００によってはんだ３０を押圧し、はんだ３０をはんだ搭載領域の端部まで押圧して広げる。   Next, as illustrated in FIG. 7B, the solder 30 is applied to the solder mounting region of the mounting member 10. Subsequently, as shown in FIG. 7C, the solder 30 is pressed by the spanker 100 that shapes the solder 30 into a predetermined shape, and the solder 30 is pressed and spread to the end of the solder mounting area.

ここで、本実施形態のスパンカ１００について説明する。本実施形態のスパンカ１００は、はんだ３０を押圧する底面１００ａと、底面の外縁に沿って設けられた側面１００ｂとを有している。底面１００ａは、はんだ搭載領域に対応する形状とされており、正方形状とされている。側面１００ｂは、底面１００ａとのなす内角θが鈍角とされており、本実施形態では１２０°となるテーパ形状とされている。そして、このスパンカ１００によってはんだ３０を押圧することにより、はんだ３０をはんだ搭載領域の全域に行き渡らせている。   Here, the spanker 100 of this embodiment will be described. The spanker 100 of this embodiment has a bottom surface 100a that presses the solder 30 and a side surface 100b that is provided along the outer edge of the bottom surface. The bottom surface 100a has a shape corresponding to the solder mounting area, and has a square shape. The side surface 100b has an inner angle θ formed with the bottom surface 100a as an obtuse angle, and in the present embodiment, the side surface 100b has a tapered shape of 120 °. Then, by pressing the solder 30 with the spanker 100, the solder 30 is spread over the entire solder mounting area.

図８は、搭載部材１０の平面図であり、マスク８０の位置ズレが生じたときのものである。図９は、スパンカ１００によってはんだ３０を押圧している際の断面図であり、（ａ）の搭載部材１０は図８中のＣ−Ｃ断面図、（ｂ）の搭載部材１０は図８中のＤ―Ｄ断面図に相当している。なお、図９では、ニッケル水酸化物１３は省略して示してある。   FIG. 8 is a plan view of the mounting member 10 when the mask 80 is misaligned. 9 is a cross-sectional view when the solder 30 is pressed by the spanker 100. The mounting member 10 in FIG. 9A is a cross-sectional view taken along the line CC in FIG. 8, and the mounting member 10 in FIG. This corresponds to the DD cross-sectional view of FIG. In FIG. 9, the nickel hydroxide 13 is omitted.

例えば、図８に示されるように、はんだ搭載予定領域（図８中点線）に対してマスク８０が紙面右側にずれてしまい、実際のはんだ搭載領域（図８中実線）が紙面右側にずれてしまう場合がある。この場合、スパンカ１００をはんだ搭載予定領域と底面１００ａとが対向する状態で配置し、はんだ３０を押圧すると、側面１００ｂは底面１００ａとの成す内角θが鈍角となるテーパとされているため、図９（ａ）に示されるように、はんだ搭載予定領域に対して内側にズレた領域では、はんだ３０が濡れ広がるときにニッケル水酸化物１３および側面１００ｂによりはんだ３０の濡れ広がりが止まる。また、図９（ｂ）に示されるように、はんだ搭載予定領域に対して外側にズレた領域では、スパンカ１００の側面によってはんだ３０が粗化領域まで濡れ広がる。   For example, as shown in FIG. 8, the mask 80 shifts to the right side of the paper with respect to the solder mounting scheduled area (dotted line in FIG. 8), and the actual solder mounting area (solid line in FIG. 8) shifts to the right side of the paper. May end up. In this case, when the spanker 100 is disposed in a state where the solder mounting planned area and the bottom surface 100a face each other and the solder 30 is pressed, the side surface 100b is tapered so that the internal angle θ formed with the bottom surface 100a becomes an obtuse angle. As shown in FIG. 9A, in the region shifted inward with respect to the solder mounting planned region, when the solder 30 spreads wet, the nickel hydroxide 13 and the side surface 100b stop the wet spread of the solder 30. Further, as shown in FIG. 9B, in the region shifted outward with respect to the solder mounting scheduled region, the solder 30 wets and spreads to the roughened region by the side surface of the spanker 100.

なお、ここでは、スパンカ１００の底面１００ａがはんだ搭載予定領域と対応する形状とされたものについて説明したが、例えば、スパンカ１００の底面１００ａがはんだ搭載領域より大きくされていてもよい。この場合であっても、はんだ３０をスパンカ１００によって押圧することにより、はんだ３０は、ニッケル水酸化物１３が形成された領域では濡れ広がりが止まって濡れ広がっていない領域に濡れ広がろうとするため、はんだ搭載領域の端部まで濡れ広がることになる。   Here, the description has been given of the case where the bottom surface 100a of the spanker 100 has a shape corresponding to the solder mounting scheduled region. However, for example, the bottom surface 100a of the spanker 100 may be larger than the solder mounting region. Even in this case, when the solder 30 is pressed by the spanker 100, the solder 30 stops wet in the area where the nickel hydroxide 13 is formed and tends to wet and spread in an area where the wet hydroxide does not spread. Then, it will spread to the end of the solder mounting area.

その後は、図７（ｄ）に示されるように、上記図２（ｂ）と同様に、搭載部材１０に半導体チップ２０を搭載し、図７（ｅ）に示されるように、上記図２（ｃ）と同様に、モールド樹脂４０によって、端子部１１ａおよび接続端子部５０の一部が露出するように、搭載部材１０、半導体チップ２０、はんだ３０、ボンディングワイヤ６０を封止する。   Thereafter, as shown in FIG. 7D, the semiconductor chip 20 is mounted on the mounting member 10 as in FIG. 2B, and as shown in FIG. Similarly to c), the mounting member 10, the semiconductor chip 20, the solder 30, and the bonding wire 60 are sealed with the mold resin 40 so that the terminal portion 11 a and a part of the connection terminal portion 50 are exposed.

このような製造方法では、スパンカ１００によってはんだ３０を押圧してはんだ搭載領域の全域に行き渡らせた後、搭載部材１０に半導体チップ２０を搭載している。このため、半導体チップ２０にダメージを印加することなく、はんだ引けが発生したり、はんだ乗り上げが発生したりすることを抑制することができる。   In such a manufacturing method, the semiconductor chip 20 is mounted on the mounting member 10 after the solder 30 is pressed by the spanker 100 and spread over the entire solder mounting region. For this reason, it is possible to suppress the occurrence of solder drawing or the occurrence of solder climbing without applying damage to the semiconductor chip 20.

（第４実施形態）
本発明の第４実施形態について説明する。上記第１〜第３実施形態では、搭載部材１０の一面１０ａ側からウェットブラストを行う方法を説明したが、ウェットブラストはスラリーを衝突させるために搭載部材１０（リードフレーム７０）に反りが発生する可能性がある。このため、本実施形態は、搭載部材１０の一面１０ａ側および他面１０ｂ側から同時にウェットブラストを行うものであり、その他に関しては上記第１実施形態と同様であるため、ここでは説明を省略する。図１０は、本実施形態における半導体装置の製造工程を示す断面図である。 (Fourth embodiment)
A fourth embodiment of the present invention will be described. In the first to third embodiments, the method of performing wet blasting from the one surface 10a side of the mounting member 10 has been described. However, since the wet blasting causes the slurry to collide, the mounting member 10 (lead frame 70) warps. there is a possibility. For this reason, in the present embodiment, wet blasting is performed simultaneously from the one surface 10a side and the other surface 10b side of the mounting member 10, and the other aspects are the same as those in the first embodiment, and thus description thereof is omitted here. . FIG. 10 is a cross-sectional view showing the manufacturing process of the semiconductor device in this embodiment.

まず、図１０(ａ)に示されるように、リードフレーム７０を用意し、リードフレーム７０の表面全面にニッケルメッキ膜１２を形成する。そして、搭載部材１０の一面１０ａのうちはんだ搭載領域にマスク８０を配置する。その後、搭載部材１０の一面１０ａおよび他面１０ｂがブラストガン９０と対向するようにリードフレーム７０を配置し、搭載部材１０の一面１０ａ側に配置されているブラストガン９０および他面１０ｂ側に配置されているブラストガン９０からスラリーを吹き付けて同時にウェットブラストを行う。   First, as shown in FIG. 10A, a lead frame 70 is prepared, and a nickel plating film 12 is formed on the entire surface of the lead frame 70. Then, the mask 80 is disposed in the solder mounting area of the one surface 10 a of the mounting member 10. Thereafter, the lead frame 70 is disposed so that the one surface 10a and the other surface 10b of the mounting member 10 face the blast gun 90, and the lead frame 70 is disposed on the one surface 10a side of the mounting member 10 and the other surface 10b side. The slurry is sprayed from the blast gun 90, and wet blasting is simultaneously performed.

なお、ウェットブラストは、搭載部材１０の一面１０ａ側に配置されているブラストガン９０および他面１０ｂ側に配置されているブラストガン９０から同じスラリーを同じ圧力で吹き付け、搭載部材１０の一面１０ａ側および他面１０ｂ側に同じ力が印加されるようにする。   In the wet blasting, the same slurry is sprayed at the same pressure from the blast gun 90 disposed on the one surface 10a side of the mounting member 10 and the blast gun 90 disposed on the other surface 10b side, and the one surface 10a side of the mounting member 10 The same force is applied to the other surface 10b side.

その後は、図１０（ｂ）に示されるように、上記図２（ｂ）と同様に、搭載部材１０に半導体チップ２０を搭載し、図１０（ｃ）に示されるように、上記図２（ｃ）と同様に、モールド樹脂４０によって、端子部１１ａおよび接続端子部５０の一部が露出するように、搭載部材１０、半導体チップ２０、はんだ３０、ボンディングワイヤ６０を封止する。   After that, as shown in FIG. 10B, the semiconductor chip 20 is mounted on the mounting member 10 as in FIG. 2B, and as shown in FIG. Similarly to c), the mounting member 10, the semiconductor chip 20, the solder 30, and the bonding wire 60 are sealed with the mold resin 40 so that the terminal portion 11 a and a part of the connection terminal portion 50 are exposed.

このような製造方法では、搭載部材１０の一面１０ａ側および他面１０ｂ側から同時にウェットブラストを行うため、搭載部材１０が沿ってしまうことを抑制することができる。また、搭載部材１０における側面および他面１０ｂのニッケルメッキ膜１２もウェットブラストされるため、さらにモールド樹脂４０の剥離を抑制することができる。   In such a manufacturing method, since wet blasting is simultaneously performed from the one surface 10a side and the other surface 10b side of the mounting member 10, it is possible to suppress the mounting member 10 from being along. Further, since the nickel plating film 12 on the side surface and the other surface 10b of the mounting member 10 is also wet blasted, the peeling of the mold resin 40 can be further suppressed.

（第５実施形態）
本発明の第５実施形態について説明する。本実施形態では、第１実施形態に対して搭載部材１０のはんだ搭載領域に、搭載部材１０のうちモールド樹脂４０と接する部位よりもはんだ濡れ性が高いはんだ接合膜１１０を配置したものであり、その他に関しては上記第４実施形態と同様であるため、ここでは説明を省略する。図１１は、本実施形態における半導体装置の断面構成を示す図である。 (Fifth embodiment)
A fifth embodiment of the present invention will be described. In the present embodiment, the solder bonding film 110 having higher solder wettability than the portion in contact with the mold resin 40 in the mounting member 10 is disposed in the solder mounting region of the mounting member 10 with respect to the first embodiment. Since other aspects are the same as those in the fourth embodiment, description thereof is omitted here. FIG. 11 is a diagram showing a cross-sectional configuration of the semiconductor device according to the present embodiment.

図１１に示されるように、搭載部材１０の一面１０ａのうち、はんだ搭載領域には、ニッケルメッキ膜１２よりもはんだ濡れ性の高いはんだ接合膜１１０としての金メッキ膜が１μｍ程度形成されている。そして、この金メッキ膜上に半導体チップ２０がはんだ３０を介して搭載されている。   As shown in FIG. 11, a gold plating film as a solder bonding film 110 having a solder wettability higher than that of the nickel plating film 12 is formed in the solder mounting region on one surface 10 a of the mounting member 10. The semiconductor chip 20 is mounted on the gold plating film via the solder 30.

図１２は、本実施形態における半導体装置の製造工程を示す断面図である。まず、図１２（ａ）に示されるように、リードフレーム７０を用意し、リードフレーム７０の全面にニッケルメッキ膜１２を形成する。その後、ニッケルメッキ膜１２の全面にはんだ接合膜１１０としての金メッキ膜を１μｍ程度形成する。そして、搭載部材１０の一面１０ａのうちはんだ搭載領域にマスク８０を配置する。   FIG. 12 is a cross-sectional view showing the manufacturing process of the semiconductor device in this embodiment. First, as shown in FIG. 12A, a lead frame 70 is prepared, and a nickel plating film 12 is formed on the entire surface of the lead frame 70. Thereafter, a gold plating film as a solder bonding film 110 is formed on the entire surface of the nickel plating film 12 to about 1 μm. Then, the mask 80 is disposed in the solder mounting area of the one surface 10 a of the mounting member 10.

続いて、搭載部材１０の一面１０ａおよび他面１０ｂがブラストガン９０と対向するようにリードフレーム７０を配置し、ウェットブラストを行う。ウェットブラストは、マスク８０が配置されていない部分のはんだ接合膜１１０が除去されてニッケルメッキ膜１２が露出し、露出したニッケルメッキ膜１２に凹凸形状が形成されると共に表面にニッケル水酸化物１３が形成されるまで行う。特に限定されるものではないが、例えば、金メッキ膜を１μｍ形成した場合には、粒子を粒子径が１０μｍ程度であるアルミナを用い、圧力を０．２Ｍｐａとしてウェットブラストを行うことで金メッキ膜を除去すると共にニッケルメッキ膜１２の表面に凹凸形状を形成することができ、表面にニッケル水酸化物１３を形成することができる。   Subsequently, the lead frame 70 is disposed so that the one surface 10a and the other surface 10b of the mounting member 10 face the blast gun 90, and wet blasting is performed. In the wet blasting, the portion of the solder bonding film 110 where the mask 80 is not disposed is removed to expose the nickel plating film 12, and an uneven shape is formed on the exposed nickel plating film 12, and the nickel hydroxide 13 is formed on the surface. This is done until formed. Although not particularly limited, for example, when a 1 μm gold plating film is formed, the gold plating film is removed by wet blasting using alumina having a particle diameter of about 10 μm and a pressure of 0.2 Mpa. In addition, an uneven shape can be formed on the surface of the nickel plating film 12, and the nickel hydroxide 13 can be formed on the surface.

その後は、図１２（ｂ）に示されるように、上記図２（ｂ）と同様に、搭載部材１０に半導体チップ２０を搭載し、図１２（ｃ）に示されるように、上記図２（ｃ）と同様に、モールド樹脂４０によって、端子部１１ａおよび接続端子部５０の一部が露出するように、搭載部材１０、半導体チップ２０、はんだ３０、ボンディングワイヤ６０を封止する。   After that, as shown in FIG. 12B, the semiconductor chip 20 is mounted on the mounting member 10 as in FIG. 2B, and as shown in FIG. Similarly to c), the mounting member 10, the semiconductor chip 20, the solder 30, and the bonding wire 60 are sealed with the mold resin 40 so that the terminal portion 11 a and a part of the connection terminal portion 50 are exposed.

このように、はんだ搭載領域にニッケルメッキ膜１２よりはんだ濡れ性の高いはんだ接合膜１１０を形成することにより、リフロー工程の際にはんだ３０がはんだ搭載領域の端部まで濡れ広がりやすくなるため、接続不良が発生することを抑制することができる。また、上記第３実施形態のようにスパンカ１００を用いる必要もないため、製造工程を簡略化することもできる。   In this way, by forming the solder joint film 110 having higher solder wettability than the nickel plating film 12 in the solder mounting area, the solder 30 is easily spread to the end of the solder mounting area during the reflow process. It is possible to suppress the occurrence of defects. Moreover, since it is not necessary to use the spanker 100 as in the third embodiment, the manufacturing process can be simplified.

（他の実施形態）
上記各実施形態では、導電性部材としてはんだ３０を例に挙げて説明したが、例えば、導電性部材として銀ペーストや導電性接着剤等を用いることもできる。 (Other embodiments)
In each said embodiment, although the solder 30 was mentioned as an example as an electroconductive member, for example, a silver paste, an electroconductive adhesive agent, etc. can also be used as an electroconductive member.

また、上記各実施形態では、搭載部材１０が完全にモールド樹脂４０に封止されている例について説明したが、例えば、搭載部材１０の他面１０ｂがモールド樹脂４０から露出するハーフモールド構造とされていてもよい。すなわち、搭載部材１０は少なくとも一部がモールド樹脂４０によって封止されていればよい。   In each of the above embodiments, the example in which the mounting member 10 is completely sealed with the mold resin 40 has been described. However, for example, a half mold structure in which the other surface 10b of the mounting member 10 is exposed from the mold resin 40 is employed. It may be. That is, it is sufficient that at least a part of the mounting member 10 is sealed with the mold resin 40.

さらに、上記各実施形態では、ヒートシンク１１がテーパ形状であるものについて説明したが、ヒートシンク１１はテーパ形状とされておらず、直方体状のものとされていてもよい。   Further, in each of the above embodiments, the heat sink 11 has been described as having a tapered shape, but the heat sink 11 may not have a tapered shape but may have a rectangular parallelepiped shape.

また、上記各実施形態では、端子部１１ａはヒートシンク１１に備えられた例について説明したが、例えば、端子部１１ａは、ヒートシンク１１と分離されており、はんだ等を介してヒートシンク１１に接合されることでヒートシンク１１と電気的に接続されるようになっていてもよい。   In each of the above embodiments, the example in which the terminal portion 11a is provided in the heat sink 11 has been described. For example, the terminal portion 11a is separated from the heat sink 11, and is joined to the heat sink 11 via solder or the like. Thus, it may be electrically connected to the heat sink 11.

そして、上記各実施形態では、搭載部材１０はヒートシンク１１がニッケルメッキ膜１２によって覆われてなるものについて説明したが、搭載部材１０をヒートシンク１１のみで構成することもできる。この場合もウェットブラストを行うことによって、モールド樹脂４０と接する部位が凹凸形状になると共に表面に水酸化物が形成されるため、本発明の効果を得ることができる。   In each of the above-described embodiments, the mounting member 10 has been described in which the heat sink 11 is covered with the nickel plating film 12. However, the mounting member 10 can be configured with only the heat sink 11. Also in this case, by performing wet blasting, the portion in contact with the mold resin 40 becomes uneven and a hydroxide is formed on the surface, so that the effect of the present invention can be obtained.

さらに、上記第５実施形態では、はんだ接合膜１１０として金メッキ膜を例に挙げて説明したが、はんだ接合膜１１０として次のものを用いることができる。例えば、はんだ接合膜１１０として、はんだ搭載領域のニッケルメッキ膜１２を凹凸形状とし、平坦なニッケルメッキ膜よりはんだ濡れ性を向上させたものとすることができる。このように、はんだ接合膜１１０を凹凸形状を有するニッケルメッキ膜１２とする場合には、メッキ条件を適宜変更することによりヒートシンク１１の全面に凹凸形状を有するニッケルメッキ膜１２を形成するようにしてもよいし、ヒートシンク１１のうちはんだ搭載領域となるニッケルメッキ膜１２のみ凹凸形状となるようにしてもよい。また、ヒートシンク１１の全面にニッケルメッキ膜１２を形成し、はんだ搭載領域が開口しているマスクを搭載部材１０に配置した後、ドライブラスト等によってはんだ搭載領域のニッケルメッキ膜１２に凹凸形状を形成してもよい。なお、ニッケルメッキ膜１２のうちモールド樹脂４０と接する部位は、ウェットブラストされることによって凹凸形状になるもののニッケル水酸化物１３が形成されるため、はんだ接合膜１１０よりはんだ濡れ性は低くなる。   Further, in the fifth embodiment, the gold plating film has been described as an example of the solder bonding film 110. However, the following can be used as the solder bonding film 110. For example, as the solder bonding film 110, the nickel plating film 12 in the solder mounting region can be formed into an uneven shape, and the solder wettability can be improved as compared with a flat nickel plating film. Thus, when the solder bonding film 110 is the nickel plating film 12 having the uneven shape, the nickel plating film 12 having the uneven shape is formed on the entire surface of the heat sink 11 by appropriately changing the plating conditions. Alternatively, only the nickel plating film 12 serving as a solder mounting region in the heat sink 11 may be formed in an uneven shape. Further, a nickel plating film 12 is formed on the entire surface of the heat sink 11 and a mask having an opening for solder mounting is placed on the mounting member 10, and then an uneven shape is formed on the nickel plating film 12 in the solder mounting area by drive last or the like. May be. Note that the portion of the nickel plating film 12 that comes into contact with the mold resin 40 becomes uneven by being wet blasted, but the nickel hydroxide 13 is formed. Therefore, the solder wettability is lower than that of the solder bonding film 110.

１０ 搭載部材
１１ ヒートシンク
１１ａ 端子部
１２ ニッケルメッキ膜
１３ ニッケル水酸化物
２０ 半導体チップ
３０ はんだ
４０ モールド樹脂
５０ 接続端子部
６０ ボンディングワイヤ DESCRIPTION OF SYMBOLS 10 Mounting member 11 Heat sink 11a Terminal part 12 Nickel plating film 13 Nickel hydroxide 20 Semiconductor chip 30 Solder 40 Mold resin 50 Connection terminal part 60 Bonding wire

Claims (13)

半導体チップ（２０）と、
一面（１０ａ）を有すると共に前記一面（１０ａ）に導電性部材搭載領域を有し、前記導電性部材搭載領域に前記半導体チップ（２０）が導電性部材（３０）を介して搭載される搭載部材（１０）と、
前記搭載部材（１０）の少なくとも一部および前記半導体チップ（２０）を封止するモールド樹脂（４０）と、を有し、
前記搭載部材（１０）のうち前記モールド樹脂（４０）と接する部位が凹凸形状とされている半導体装置において、
前記搭載部材（１０）のうち前記モールド樹脂（４０）と接する部位の表面には、水酸化物（１３）が形成されており、
前記搭載部材（１０）は、板状のヒートシンク（１１）と、前記ヒートシンク（１１）と前記モールド樹脂（４０）との間に形成され、表面が凹凸形状とされたニッケルメッキ膜（１２）と、を備え、
前記ニッケルメッキ膜（１２）の表面に前記水酸化物（１３）としてのニッケル水酸化物が形成されていることを特徴とする半導体装置。 A semiconductor chip (20);
A mounting member having one surface (10a) and a conductive member mounting region on the one surface (10a), and the semiconductor chip (20) mounted on the conductive member mounting region via a conductive member (30) (10) and
A mold resin (40) for sealing at least a part of the mounting member (10) and the semiconductor chip (20);
In the semiconductor device in which the portion of the mounting member (10) in contact with the mold resin (40) has an uneven shape,
A hydroxide (13) is formed on a surface of the mounting member (10) in contact with the mold resin (40) ,
The mounting member (10) includes a plate-shaped heat sink (11), a nickel plating film (12) formed between the heat sink (11) and the mold resin (40), and having an uneven surface. With
A semiconductor device , wherein nickel hydroxide as the hydroxide (13) is formed on a surface of the nickel plating film (12) . 前記ニッケル水酸化物は、水酸化ニッケルであることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1 , wherein the nickel hydroxide is nickel hydroxide. 前記導電性部材（３０）は、はんだであり、
前記搭載部材（１０）の前記導電性部材搭載領域には、前記搭載部材（１０）のうち前記モールド樹脂（４０）と接する部位よりもはんだ濡れ性が高いはんだ接合膜（１１０）が形成されていることを特徴とする請求項１または２に記載の半導体装置。 The conductive member (30) is solder,
In the conductive member mounting region of the mounting member (10), a solder bonding film (110) having higher solder wettability than a portion of the mounting member (10) that is in contact with the mold resin (40) is formed. the semiconductor device according to claim 1 or 2, characterized in that there. 前記はんだ接合膜（１１０）は、金メッキ膜であることを特徴とする請求項３に記載の半導体装置。 The semiconductor device according to claim 3 , wherein the solder bonding film is a gold plating film. 前記はんだ接合膜（１１０）は、凹凸形状とされたニッケルメッキ膜であることを特徴とする請求項３に記載の半導体装置。 4. The semiconductor device according to claim 3 , wherein the solder bonding film (110) is a nickel plating film having an uneven shape. 導電性部材搭載領域を有する一面（１０ａ）を備えた搭載部材（１０）の前記一面（１０ａ）に半導体チップ（２０）が導電性部材（３０）を介して搭載されており、前記搭載部材（１０）の少なくとも一部および前記半導体チップ（２０）がモールド樹脂（４０）に封止されてなる半導体装置の製造方法において、
搭載部材（１０）を用意する工程と、
前記搭載部材（１０）の前記一面（１０ａ）に導電性部材（３０）を介して半導体チップ（２０）を搭載する搭載工程と、
前記搭載部材（１０）にウェットブラストを行い、前記搭載部材（１０）のうちモールド樹脂（４０）と接する部位の表面を凹凸形状にすると共に当該表面に水酸化物（１３）を形成する粗化工程と、
前記搭載部材（１０）の少なくとも一部および前記半導体チップ（２０）を前記モールド樹脂（４０）にて封止する封止工程と、を行うことを特徴とする半導体装置の製造方法。 The semiconductor chip (20) is mounted via the conductive member (30) on the one surface (10a) of the mounting member (10) having the one surface (10a) having the conductive member mounting region. 10) In a method for manufacturing a semiconductor device, wherein at least a part of the semiconductor chip and the semiconductor chip (20) are sealed with a mold resin (40).
Preparing a mounting member (10);
A mounting step of mounting a semiconductor chip (20) on the one surface (10a) of the mounting member (10) via a conductive member (30);
The mounting member (10) is wet-blasted to roughen the surface of the mounting member (10) in contact with the mold resin (40) and form a hydroxide (13) on the surface. Process,
And a sealing step of sealing at least a part of the mounting member (10) and the semiconductor chip (20) with the mold resin (40). 前記搭載部材（１０）を用意する工程は、板状のヒートシンク（１１）にニッケルメッキ膜（１２）が備えられたものを用意し、
前記粗化工程では前記水酸化物（１３）としてニッケル水酸化物を形成することを特徴とする請求項６に記載の半導体装置の製造方法。 The step of preparing the mounting member (10) prepares a plate-shaped heat sink (11) provided with a nickel plating film (12),
The method of manufacturing a semiconductor device according to claim 6 , wherein nickel hydroxide is formed as the hydroxide (13) in the roughening step. 前記粗化工程は、前記搭載工定の後に行い、前記搭載部材（１０）の前記一面（１０ａ）をウェットブラストする際には、前記半導体チップ（２０）をマスクとしてウェットブラストすることを特徴とする請求項６または７に記載の半導体装置の製造方法。 The roughening step is performed after the mounting operation, and when the one surface (10a) of the mounting member (10) is wet-blasted, the semiconductor chip (20) is used as a mask for wet blasting. A method for manufacturing a semiconductor device according to claim 6 or 7 . 前記粗化工程は、前記導電性部材搭載領域にマスク（８０）を配置して行い、
前記搭載工程は、前記粗化工程の後に行い、前記導電性部材搭載領域に前記導電性部材（３０）としてのはんだを配置し、スパンカ（１１０）によって前記はんだを前記導電性部材搭載領域の全面に広げた後に当該はんだを介して前記搭載部材（１０）に前記半導体チップ（２０）を搭載することを特徴とする請求項６または７に記載の半導体装置の製造方法。 The roughening step is performed by arranging a mask (80) in the conductive member mounting region,
The mounting step is performed after the roughening step, and solder as the conductive member (30) is disposed in the conductive member mounting region, and the solder is placed on the entire surface of the conductive member mounting region by a spanker (110). The method of manufacturing a semiconductor device according to claim 6 or 7 , wherein the semiconductor chip (20) is mounted on the mounting member (10) through the solder after being spread. 前記搭載部材（１０）を用意する工程は、前記導電性部材搭載領域に、前記搭載部材（１０）のうち前記モールド樹脂（４０）と接する部位よりもはんだ濡れ性が高いはんだ接合膜（１１０）が形成されたものを用意し、
前記搭載工程は、前記導電性部材（３０）としてのはんだを介して前記はんだ接合膜（１１０）に前記半導体チップ（２０）を搭載することを特徴とする請求項６または７に記載の半導体装置の製造方法。 The step of preparing the mounting member (10) includes the step of preparing a solder joint film (110) having higher solder wettability than the portion of the mounting member (10) in contact with the mold resin (40) in the conductive member mounting region. Prepare what is formed,
The mounting step is a semiconductor device according to claim 6 or 7, characterized in that for mounting the semiconductor chip (20) solder on the solder joint layer (110) through as the conductive member (30) Manufacturing method. 前記搭載部材（１０）を用意する工程は、前記導電性部材搭載領域を含む領域に前記はんだ接合膜（１１０）が形成されたものを用意し、
前記粗化工程は、前記搭載部材（１０）のうち前記モールド樹脂（４０）と接する部位に形成されたはんだ接合膜（１１０）を除去しつつ、前記モールド樹脂（４０）と接する部位の表面を凹凸形状にすると共に当該表面に前記水酸化物（１３）を形成し、
前記搭載工程は、前記粗化工程の後に行うことを特徴とする請求項１０に記載の半導体装置の製造方法。 The step of preparing the mounting member (10) prepares the solder bonding film (110) formed in a region including the conductive member mounting region,
In the roughening step, the surface of the portion in contact with the mold resin (40) is removed while removing the solder bonding film (110) formed in the portion in contact with the mold resin (40) in the mounting member (10). Form the concavo-convex shape and the hydroxide (13) on the surface,
The mounting step is a method of manufacturing a semiconductor device according to claim 1 0, characterized in that to carry out after the roughening step. 前記搭載部材（１０）を用意する工程は、前記導電性部材搭載領域に、無電界メッキにて形成され、表面が凹凸形状とされたニッケルメッキ膜（１２）を有するものを用意し、
前記搭載工程は、前記粗化工程の後に行うことを特徴とする請求項１０に記載の半導体装置の製造方法。 The step of preparing the mounting member (10) includes preparing a nickel plating film (12) having an uneven surface formed on the conductive member mounting region by electroless plating,
The mounting step is a method of manufacturing a semiconductor device according to claim 1 0, characterized in that to carry out after the roughening step. 前記粗化工程は、前記搭載部材（１０）の前記一面（１０ａ）および前記一面（１０ａ）と反対側の他面（１０ｂ）側から同時にウェットブラストを行うことを特徴とする請求項６ないし１２のいずれか１つに記載の半導体装置の製造方法。 The roughening step is 6 to claim and performing the one surface (10a) and said one face (10a) and the other surface (10b) Wet blasting simultaneously from side opposite to the mounting member (10) 1 3. A method for manufacturing a semiconductor device according to any one of 2 above.
JP2011111137A 2011-05-18 2011-05-18 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5691831B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011111137A JP5691831B2 (en) 2011-05-18 2011-05-18 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011111137A JP5691831B2 (en) 2011-05-18 2011-05-18 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012243889A JP2012243889A (en) 2012-12-10
JP5691831B2 true JP5691831B2 (en) 2015-04-01

Family

ID=47465281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011111137A Expired - Fee Related JP5691831B2 (en) 2011-05-18 2011-05-18 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5691831B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604579A (en) * 2016-04-04 2018-09-28 株式会社电装 Electronic device and its manufacturing method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6578900B2 (en) 2014-12-10 2019-09-25 株式会社デンソー Semiconductor device and manufacturing method thereof
JP6579037B2 (en) * 2016-05-30 2019-09-25 日本軽金属株式会社 Manufacturing method of cooler for power device
JP6724851B2 (en) 2017-04-14 2020-07-15 株式会社デンソー Base material, mold package using the same, base material manufacturing method, and mold package manufacturing method
JP7016677B2 (en) * 2017-11-21 2022-02-07 新光電気工業株式会社 Manufacturing method of lead frame, semiconductor device, lead frame
JP6791105B2 (en) * 2017-11-30 2020-11-25 日亜化学工業株式会社 Manufacturing method of light emitting device
JPWO2021153504A1 (en) * 2020-01-31 2021-08-05

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163210A (en) * 1997-12-01 1999-06-18 Mitsubishi Shindoh Co Ltd Surface-treatment metal material and manufacture thereof
JP2002326252A (en) * 2001-05-02 2002-11-12 Idemitsu Petrochem Co Ltd Metal inserted polyphenylene sulfide resin molded part
JP3680812B2 (en) * 2002-04-23 2005-08-10 株式会社デンソー Manufacturing method of resin-encapsulated semiconductor device
JP2007088211A (en) * 2005-09-22 2007-04-05 Toppan Printing Co Ltd Lead frame and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604579A (en) * 2016-04-04 2018-09-28 株式会社电装 Electronic device and its manufacturing method
CN108604579B (en) * 2016-04-04 2022-03-18 株式会社电装 Electronic device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2012243889A (en) 2012-12-10

Similar Documents

Publication Publication Date Title
JP5691831B2 (en) Semiconductor device and manufacturing method thereof
JP4262672B2 (en) Semiconductor device and manufacturing method thereof
JP5729126B2 (en) Manufacturing method of semiconductor device
JP4629016B2 (en) Power module substrate with heat sink, method for manufacturing power module substrate with heat sink, and power module
CN107615464B (en) Method for manufacturing power semiconductor device and power semiconductor device
JP2008016818A (en) Semiconductor device and its manufacturing method
WO2018173511A1 (en) Semiconductor device
JP2019186326A (en) Semiconductor device and manufacturing method of the same
JP7149751B2 (en) semiconductor equipment
JP2005259880A (en) Semiconductor device
JP5141566B2 (en) Insulated circuit board manufacturing method, insulated circuit board, and power module substrate
JP2011091259A (en) Semiconductor module and method of manufacturing the same
JP2011052240A (en) Method for manufacturing structure provided with thermal-sprayed insulation film
JP6129090B2 (en) Power module and method for manufacturing power module
JP2012114203A (en) Insulation substrate, manufacturing method thereof, and power semiconductor device
JP6904094B2 (en) Manufacturing method of insulated circuit board
JP2011054889A (en) Resin sealing semiconductor device, and method of manufacturing the same
JP2017092389A (en) Semiconductor device
JP2013191640A (en) Substrate for power module and manufacturing method of the same
JP2013258354A (en) Mold package and manufacturing method of the same
JP5884625B2 (en) Semiconductor device
JP5939185B2 (en) Semiconductor device and manufacturing method thereof
JP2018032684A (en) Semiconductor device, power module, and method of manufacturing semiconductor device
JP2013098456A (en) Power semiconductor device
JP2011249599A (en) Semiconductor packaging substrate and package structure using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R151 Written notification of patent or utility model registration

Ref document number: 5691831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees