JP5687709B2 - インターポーザ上へのパッチ取り付け及びそれにより形成される構造体及びその製造方法 - Google Patents

インターポーザ上へのパッチ取り付け及びそれにより形成される構造体及びその製造方法 Download PDF

Info

Publication number
JP5687709B2
JP5687709B2 JP2012539093A JP2012539093A JP5687709B2 JP 5687709 B2 JP5687709 B2 JP 5687709B2 JP 2012539093 A JP2012539093 A JP 2012539093A JP 2012539093 A JP2012539093 A JP 2012539093A JP 5687709 B2 JP5687709 B2 JP 5687709B2
Authority
JP
Japan
Prior art keywords
interposer
patch
underfill
patch structure
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012539093A
Other languages
English (en)
Other versions
JP2013511160A (ja
Inventor
エム． ロバーツ，ブレント
エム． ロバーツ，ブレント
ケイ． ロイ，ミヒール
ケイ． ロイ，ミヒール
スリニヴァサン，スリラム
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2013511160A publication Critical patent/JP2013511160A/ja
Application granted granted Critical
Publication of JP5687709B2 publication Critical patent/JP5687709B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、インターポーザ上へのパッチ取り付け及びそれにより形成される構造体に関する。
一般的に集積回路は、種々の能動及び受動回路エレメントを含み、それらはしばしばダイと呼ばれて、半導体材料の小片に組み込まれてきた。ダイは、また、パッケージに封入（カプセル化）されることもある。種々のパッケージデザインには、例えば、ピン・グリッド・アレイ（ＰＧＡ）、ボール・グリッド・アレイ（ＢＧＡ）、ランド・グリッド・アレイ（ＬＧＡ）パッケージ等が使用されてきた。また、ダイパッケージは、場合によっては、回路基板のような別の基板に取り付けることもできる。
図１ａ〜１ｅは、本発明の一実施形態による構造体を形成する方法を表わす。 図２ａ〜２ｅは、本発明の一実施形態による構造体を形成する方法を表わす。 図３は、本発明の一実施形態によるシステムを表わす。
本明細書の帰結として、本発明のいくつかの実施形態を特に挙げて、明確に請求範囲としているが、本発明の利点は、以下に記載される発明の記述を、付属の図面と関連させて読むことにより、より容易に理解されるであろう。
以下の詳細な記述において、付属の図面は、本発明が実施され得る特定の実施形態を、例として示す。これらの実施形態は、当業者が本発明を実施できるように十分に詳細に記載されている。本発明の多様な実施形態は、それぞれ異なっていても必ずしも互いを排除するものではないことが理解されるであろう。例えば、ある実施形態に関連して、本明細書に記載されるある特定の特徴や構造体等は、本発明の精神及び範囲を逸脱することなく、他のいくつかの実施形態の範囲において実施可能である。更に、開示された各々の実施形態の範囲の個々のエレメントの位置又は配置を、本発明の精神及び範囲を逸脱することなく変更するということも可能である。したがって、以下に述べる詳細な説明は、限定的な意味でとらえられるべきではなく、本発明の範囲は、添付の請求の範囲によってのみ限定され、請求の範囲で与えられる全ての均等物とともに適切に解釈されるべきである。図面では、同様な数字は、いくつかの図面を通して同じ又は同様の機能を表わす。
パッケージ構造のような、マイクロエレクトロニック（ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ）構造を形成し利用する方法及び関連する構造体が記載される。これらの方法には、熱圧着接合によってインターポーザにパッチ構造を取り付け、そのインターポーザの上面に配置される相互接続構造のアレイの周囲にアンダーフィルを形成し、アンダーフィルを硬化し、その後、パッチ構造にダイを取り付けることも含まれ得る。多様な実施形態の方法は、インターポーザ上にパッチを取り付けた基板のパッケージ技術を可能にし得る。
図１ａ〜１ｅは、例えば、インターポーザ（ＰｏＩＮＴ）構造上のパッチのような、マイクロエレクトロニック構造を形成する方法の実施形態を表わす。図１ａは、インターポーザ１００を表わしている。一実施形態では、インターポーザ１００が、レーザにより形成されたスタックドビアを備える積層インターポーザデザイン（構造）から構成されると良い。スタックドビア１０２は、インターポーザ１００内で垂直方向の相互接続構造の機能を果たすことが可能であり、この垂直方向の相互接続構造は、互いの上に積み上げられ得る。インターポーザ１００は、更に、インターポーザ１００の上面１０５に相互接続構造１０４を有することが可能である。一実施形態では、相互接続構造１０４のアレイは、中間レベル相互接続（ＭＬＩ）はんだボールであって、例えばＭＬＩボール・グリッド・アレイはんだボールを含んでも良いが、これに限られない。一実施形態では、インターポーザは、マザーボードと、セルホンカードのようなスモールカードとのうち少なくとも1つを含んでも良いが、これには限られない。
図１ｂは、パッチ構造１０６を示す。一実施形態では、パッチ構造１０６は、（厚さ約４００μｍの）薄コア（ｔｈｉｎ ｃｏｒｅ）パッチ構造を有することが可能である。実施形態では、パッチ構造１０６は、マイクロエレクトロニックデバイス／システムのルーティング（ＲＴＧ）と電源供給（ＰＤ）機能をサポートすることが可能である。一実施形態では、パッチ構造１０６は、補強材１０８とダイ側キャパシタ（ＤＳＣ）１１０とを有することが可能である。パッチ構造１０６は、更に、パッチ相互接続構造１０７を有しても良く、これはいくつかの実施形態では、はんだボールを有しても良い。
一実施形態では、パッチ構造１０６が、中間レベル相互接続（ＭＬＩ）のＢＧＡ（ボール・グリッド・アレイ）接続構造１０４によりインターポーザ１００に取り付けられることにより、インターポーザ構造１１３上にパッチを形成すると良い（図１ｃ）。インターポーザ１００のＭＬＩ接続構造１０４へのパッチ構造１０６の取り付けは、熱圧着接合（ＴＣＢ）プロセス１１２によって行うことが可能である。いくつかの実施形態では、ＴＣＢ（熱圧着接合）プロセス１１２は、ミニボール（小径はんだボール）又は例えばインターポーザ上へはんだペーストによりＬＧＡ（ランド・グリッド・アレイ）状のパッドを用いる等の表面実装技術（ＳＭＴ）の少なくとも１つの取り付けプロセスを有することが可能である。
一実施形態では、ＴＣＢプロセス１１２は、熱の局部的な適用を有することが可能であり、こうしてパッケージ全体への熱の適用を制限し、潜在的に反りの影響を制限する。一実施形態では、はんだ接合部１０９が、パッチ構造１０６をインターポーザ１００へ取り付ける／接合することを可能とする。
アンダーフィル１１４を、インターポーザ１００のＭＬＩ（接続構造）１０４領域に形成することが可能である（図１ｄ）。アンダーフィル１１４は、インターポーザ１００の上面１０５に配置された相互接続構造１０４のアレイ（配列）の周囲に形成しても良い。その後、アンダーフィル１１４は、硬化プロセス１１５を経ても良い。一実施形態では、硬化プロセス１１５は、ダイ取り付けプロセスより前にインターポーザ構造１１３上のパッチに追加的な強固さを与え得る。いくつかのケースでは、インターポーザの空芯（ａｉｒ ｃｏｒｅ）構造とパッチ構造の薄コア（ｔｈｉｎ ｃｏｒｅ）とにより、インターポーザにパッチを接続するためＭＬＩ構造のリフローを用いる従来技術プロセスが、そのような従来のインターポーザ構造上のパッチ構造に対して、動的な反りを更に生じてしまう。この反りの増加は、そのような従来技術のパッチ、ファーストレベル相互接続（ＦＬＩ）の一体化、そしてまたインターポーザへのそのようなパッチの一体化の歩留まりにかなりの影響を与え得る。
低温でのＭＬＩの一体化を可能にしたことと、アンダーフィル硬化後にのみインターポーザ上のパッチを高温にさらすことによって、本発明の多様な実施形態のインターポーザ構造上のパッチが、マザーボードをベースとしたより強固な／積層のコアのような働きをする。したがって、インターポーザ構造１１３上のパッチが、次に行われるダイ取り付けプロセス中に生じ得る動的な反りを減少させ、結果として、反りの影響を制御することによる改善されたアッセンブリ・フロー（組立てフロー）が得られる。一実施形態では、ダイ１１６が、インターポーザ構造上のパッチに適切に取り付けられ、インターポーザパッケージ構造１１８が形成される（図１ｅ）。
また別の実施形態では、インターポーザ・ストリップ２００は、２つのインターポーザ２０１，２０１’を有するものとして示されているが、いくつかの実施形態では、２つ以上のインターポーザを有することも可能である。一実施形態では、インターポーザ・ストリップ２００を構成するインターポーザの数は、例えば、処理（加工）に使用されるキャリアデザインに依存しても良いし依存しなくても良い。一実施形態では、インターポーザ・ストリップ２００は、各々がレーザにより形成されたスタックドビア（２０２，２０２’）を備える積層インターポーザデザイン（構造）を有するインターポーザ２０１，２０１’から構成されると良い。
スタックドビア構造２０２，２０２’が、インターポーザ２０１，２０１’内で垂直方向の相互接続構造として機能し得る。インターポーザ２０１，２０１’は更に、インターポーザ２０１，２０１’の上面２０５，２０５’に相互接続構造２０４，２０４’を有することが可能である。一実施形態では、相互接続構造２０４，２０４’が、中間レベル相互接続（ＭＬＩ）はんだボールであって、例えばＭＬＩボール・グリッド・アレイ（ＢＧＡ）はんだボールを含んでも良いが、これに限られない。インターポーザ・ストリップ２００は分離ポイント２０３を有しても良い。
一実施形態では、少なくとも１つのパッチ構造２０６，２０６’が、インターポーザ・ストリップ２００に取り付けられ得る（図２ｂ）。一実施形態では、パッチ構造２０６，２０６’が、インターポーザ・ストリップ２００の個々のインターポーザ２０１，２０１’のうち少なくとも１つに取り付けられても良い。一実施形態では、パッチ構造２０６，２０６’が（図１ｂのパッチ構造１０６と同様に）、（例えば厚さ約４００μｍの）薄コアを有すると良い。一実施形態では、パッチ構造２０６，２０６’が、少なくとも１つの補強材２０８，２０８’と少なくとも１つのｄｓｃ（ダイ側キャパシタ）２１０，２１０’とを有しても良い。パッチ構造２０６，２０６’は更に、パッチ相互接続構造２０７，２０７’を有しても良く、これらはいくつかの実施形態では、はんだボールを有しても良い。
一実施形態では、パッチ構造２０６，２０６’が、中間レベル相互接続（ＭＬＩ）のＢＧＡ接続構造２０４，２０４’を介して、インターポーザ・ストリップ２００に取り付けられると良い。パッチ構造２０６，２０６’の、インターポーザ・ストリップ２００のＭＬＩ接続構造２０４，２０４’への取り付けは、熱圧着接合プロセス（ＴＣＢ）２１２によって実行されると良い。いくつかの実施形態では、ＴＣＢプロセス２１２は、ミニボール（小径はんだボール）又は例えばインターポーザ上へはんだペーストによりＬＧＡ状のパッドを用いる等の表面実装技術（ＳＭＴ）の少なくとも１つの取り付けプロセスを有することが可能である。一実施形態では、はんだ接合部２０９（図１ｃのはんだ接合部１０９と同様）が、パッチ構造２０６，２０６’をインターポーザ・ストリップ２００へ取り付ける／接合することを可能とする。
アンダーフィル２１４を、インターポーザ・ストリップ２００のＭＬＩ（接続構造）２０４領域に形成することが可能である（図２ｃ）。一実施形態では、アンダーフィル２１４が、インターポーザ・ストリップ２００の分離プロセスの前に、少なくとも２つの隣接するインターポーザ（例えばインターポーザ・ストリップ２００のインターポーザ２０１，２０１’）のＭＬＩ（接続構造）２０４、２０４’領域の周囲に形成されても良い。アンダーフィル２１４は、その後、硬化プロセス２１５を経ても良い（図２ｄ）。一実施形態では、硬化プロセス２１５は、ダイ取り付けプロセス前のパッケージ構造に、追加的な強固さを与え得る。追加的に強固さを与えることが、パッケージ構造の反りをかなり減少させ得る。ダイ２１６が、パッケージ構造に取り付けられ得る（図２ｅ）。
図３は、本発明の一実施形態のコンピュータシステムを示す。システム３００は、プロセッサ３１０と、メモリ・デバイス３２０と、メモリ・コントローラ３３０と、グラフィック・コントローラ３４０と、入出力（Ｉ／Ｏ）コントローラ３５０と、ディスプレイ３５２と、キーボード３５４と、ポインティング・デバイス３５６と、周辺機器３５８とを有し、それらの全ては、いくつかの実施形態では、バス３６０を介して互いに伝達（通信）可能に連結され得る。プロセッサ３１０は、汎用プロセッサ又は特定用途向集積回路（ＡＳＩＣ）とすることが可能である。Ｉ／Ｏコントローラ３５０は、有線又は無線通信用の通信モジュールを有すると良い。メモリ・デバイス３２０は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）デバイスや、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）デバイス、フラッシュ・メモリ・デバイス、又はこれらメモリ・デバイスの組み合わせであっても良い。したがって、いくつかの実施形態では、システム３００のメモリ・デバイス３２０は、必ずしもＤＲＡＭデバイスを有する必要はない。
システム３００に示された１以上のコンポーネントが、例えば図１ｅのパッケージ構造１１８のように、１つ以上の集積回路パッケージに含まれても良く、及び又は１つ以上の集積回路パッケージを含んでも良い。例えば、プロセッサ３１０、又はメモリ・デバイス３２０、又は少なくともＩ／Ｏコントローラ３５０の一部、又はそれらのコンポーネントの組み合わせが、多様な実施形態に記載された、少なくとも１つの実施態様の構造を有する、集積回路パッケージに含まれても良い。
これらのエレメントは、当技術分野でよく知られる従来の機能を実行する。特に、メモリ・デバイス３２０は、プロセッサ３１０による実行中、場合によっては、本発明の実施形態によるパッケージ構造を形成する方法の実行可能な命令を長期間保存するために使用され、他の実施形態では、本発明の実施形態によるパッケージ構造を形成する方法の実行可能な命令を、短期間ベースで保存するために使用され得る。更に、その命令は、例えばコンパクト・ディスク・リード・オンリ・メモリ（ＣＤ−ＲＯＭｓ）、デジタル多用途ディスク（ＤＶＤｓ）、フロッピー（登録商標）ディスク、搬送波、及び／又は他の伝搬信号等のシステムと、通信可能に接続されたマシンアクセス可能媒体に、保存されるか、又は関連付けられ得る。一実施形態では、メモリ・デバイス３２０は、実行のために、実行可能な命令をプロセッサ３１０に供給し得る。
システム３００は、コンピュータ（例えば、デスクトップ、ラップトップ、携帯、サーバ、ウエブ機器、ルータ等）、無線通信機器（例えば携帯電話、コードレス電話、ポケットベル、携帯端末（ＰＤＡ）等）、コンピュータ関連機器（例えばプリンタ、スキャナ、モニタ等）、娯楽端末（テレビ、ラジオ、ステレオ、テープ、ＣＤプレーヤ、ビデオ・カセット・レコーダ、ビデオカメラ、デジタルカメラ、ＭＰ３（モーション・ピクチャ・エキスパート・グループ・オーディオレイヤ３）プレーヤ、ビデオゲーム、時計等）等を有することが可能である。
本明細書に含まれた実施形態の利点としては、インターポーザ上にパッチを取り付ける基板パッケージング技術が可能になったことが含まれる。インターポーザのＭＬＩ構造とパッチ構造間を熱圧着接合によって結合を形成し、その後、アンダーフィル材料を満たし、次に、ダイ取り付け完了前にパッチとインターポーザとを硬化することは、構造の強固さを増加させ、反りから保護することが可能となる。いくつかの実施形態では、インターポーザと、場合によっては有機基板を有するパッチ基板、及びシリコンから構成し得るダイとの間に、かなりの温度係数（ＣＴＥ）の差があっても良い。反りの改善は、シリコンから構成され得るダイを取り付けるより前に、パッチを同じような温度係数（ＣＴＥ）を有するインターポーザに取り付けることによって達成し得る。また、多様な実施形態は、インターポーザ・ストリップ・キャリアに一体化されるメカニズムを抑える効果がある。
ＴＣＢ（熱圧着接合）処理によって低温度でのＭＬＩの一体化が可能にされ、インターポーザ構造上のパッチは、アンダーフィルの硬化後にのみ、高温にさらされる。したがって、インターポーザ構造上のパッチは、より強固な／積層コアベース状の基板を呈する。一実施形態では、サーバパッケージは、インターポーザ構造上のパッチにアンダーフィル処理する前にパッチ構造が表面実装技術（ＳＭＴ）により取り付けられ、マルチ接続インターポーザ・ストリップ・デザイン（構造）を可能にしたことによって、反りを減少させたＭＬＩのＴＣＢ（熱圧着結合）による組み立てが可能となる。ダイ取り付けプロセスより前にインターポーザ上にパッチを取り付けることが、有機基板とシリコンのダイ間におけるかなりのＣＴＥ（温度係数）の差を避ける。
以上の記述は、本発明の方法において用いられるあるステップや材料を特定しているが、当業者であれば多くの修正や代用が可能であることを理解するであろう。したがって、そのような修正、変更、代用、追加のいずれも、本発明の精神及び付属の請求の範囲によって限定された発明の請求の範囲内となることが想定されている。また、パッケージ構造のような多様なマイクロエレクトロニック構造が当技術分野でよく知られていることが理解される。したがって、本明細書に記載された図面は、本発明の実施に関連した例示的なマイクロエレクトロニック構造のほんの一部を表わしたものであり、本発明は、本明細書に記載された構造に限定されるものではない。

Claims (28)

  1. 熱の局部的な供給を行う熱圧着接合により第１の温度で、パッチ構造をインターポーザに取り付ける手順と；
    前記インターポーザの上面に配置された相互接続構造のアレイの周囲にアンダーフィルを形成する手順と；
    前記アンダーフィルを硬化する手順と；
    前記パッチ構造にダイを取り付ける手順と；
    を有し、
    前記インターポーザに取り付けた前記パッチ構造は、前記アンダーフィルの硬化後にのみ前記第１の温度よりも高い第２の温度にさらされる方法。
  2. 前記パッチ構造が、前記インターポーザの上面に配置された中間レベル相互接続へ取り付けられる手順を更に有する、請求項１に記載の方法。
  3. 前記熱圧着接合が、前記アンダーフィルよりも前に行われる手順を更に有する、請求項２に記載の方法。
  4. 前記アンダーフィルが、中間レベル相互接続構造の周囲に形成される手順を更に有する、請求項２に記載の方法。
  5. 前記アンダーフィルが、ダイ取り付けプロセスより前に硬化される、請求項１に記載の方法。
  6. ダイ取り付け前に前記アンダーフィルを硬化することが、前記インターポーザ上の前記パッチ構造を強固にする、請求項１に記載の方法。
  7. 前記パッチ構造が、約４００μｍに満たない薄コアを有する手順を更に有する、請求項１に記載の方法。
  8. 前記インターポーザが、レーザにより積層される相互接続構造を更に有する積層パッケージデザインを有する、請求項１に記載の方法。
  9. 前記パッチ構造が、デバイスのルーティング及び電源供給機能をサポートすることを可能にする手順を更に有する、請求項１に記載の方法。
  10. はんだ接合部が、前記パッチ構造を前記インターポーザに取り付ける、請求項１に記載の方法。
  11. 熱の局部的な供給を行う熱圧着接合により第１の温度で、インターポーザ・ストリップの個別のインターポーザのうち少なくとも１つにパッチ構造を取り付ける手順であって、前記インターポーザ・ストリップが少なくとも２つの個別のインターポーザを有する、手順と；
    前記個別のインターポーザのうち少なくとも１つに配置された相互接続構造のアレイの周囲にアンダーフィルを形成する手順と；
    前記アンダーフィルを硬化する手順と；
    前記パッチ構造にダイを取り付ける手順と；
    を有し、
    前記インターポーザに取り付けた前記パッチ構造は、前記アンダーフィルの硬化後にのみ前記第１の温度よりも高い第２の温度にさらされる方法。
  12. 前記インターポーザ・ストリップが、マルチ接続インターポーザ・ストリップ・デザインを有する、請求項１１に記載の方法。
  13. 前記アンダーフィルが、前記インターポーザ・ストリップの分離プロセスより前に、前記インターポーザ・ストリップの少なくとも２つの隣接するインターポーザの中間レベル相互接続領域の周囲に形成される、請求項１１に記載の方法。
  14. 前記少なくとも１つのパッチ構造が、前記インターポーザ・ストリップの個別のインターポーザの中間レベル相互接続に取り付けられる、請求項１１に記載の方法。
  15. 前記少なくとも１つのパッチ構造が、前記アンダーフィルの手順より前に、前記インターポーザ・ストリップに取り付けられる手順を更に有する、請求項１１に記載の方法。
  16. 熱圧着接合により第１の温度で、インターポーザの相互接続アレイの上に配置されたパッチ構造であって、前記インターポーザが積み重ねられた相互接続構造を有する、パッチ構造と；
    前記インターポーザに前記パッチ構造を取り付けるはんだ接合部と；
    前記相互接続アレイの周囲に配置されたアンダーフィルと；
    前記パッチ構造に取り付けられたダイと；
    を有し、
    前記インターポーザの相互接続アレイの上に配置された前記パッチ構造は、前記アンダーフィルの硬化後にのみ前記第１の温度よりも高い第２の温度にさらされ、
    前記パッチ構造が、前記パッチ構造の上面に配置された少なくとも１つの補強材を有する構造体。
  17. 前記相互接続アレイが、中間レベル相互接続ボール・グリッド・アレイを有する、請求項１６に記載の構造体。
  18. 前記積み重ねられた相互接続構造が、レーザにより形成されたスタックドビアを有する、請求項１６に記載の構造体。
  19. 前記パッチ構造が、約４００μｍに満たない厚さを有する、請求項１７に記載の構造体。
  20. 前記はんだ接合部が、前記熱圧着接合によって形成されたはんだ接合部を有する、請求項１６に記載の構造体。
  21. 前記パッチ構造が、ルーティング及び電源供給機能をサポートすることが可能である、請求項１６に記載の構造体。
  22. 前記インターポーザが、マザーボード及びスモールカードのうち少なくとも１つを有する、請求項１６に記載の構造体。
  23. 熱圧着接合により第１の温度で、インターポーザ・ストリップの個別のインターポーザに配置された少なくとも１つのパッチ構造であって、前記インターポーザ・ストリップが少なくとも２つの個別のインターポーザを有する、少なくとも１つのパッチ構造と；
    個別のインターポーザの上面に配置された相互接続構造のアレイの周囲に配置されたアンダーフィルと；
    前記少なくとも１つのパッチ構造に取り付けられたダイと；
    を含む構造体を有し、
    前記インターポーザに配置された前記パッチ構造は、前記アンダーフィルの硬化後にのみ前記第１の温度よりも高い第２の温度にさらされ、
    前記構造体に通信可能に接続されたバスと；
    前記バスに通信可能に接続されたＤＲＡＭと；
    を有するシステムを更に有する、構造体。
  24. 前記アンダーフィルが、隣接する個別のインターポーザ下に配置される、請求項２３に記載の構造体。
  25. 前記インターポーザ・ストリップが、マルチ接続インターポーザ・ストリップ・デザインを有する、請求項２３に記載の構造体。
  26. 前記個別のインターポーザに前記少なくとも１つのパッチ構造を取り付けるはんだ接合部を更に有する、請求項２３に記載の構造体。
  27. 前記パッチ構造が、薄いパッチ構造を有する、請求項２３に記載の構造体。
  28. 前記構造体が、サーバパッケージの一部を更に有する、請求項２３に記載の構造体。
JP2012539093A 2009-12-31 2010-12-10 インターポーザ上へのパッチ取り付け及びそれにより形成される構造体及びその製造方法 Active JP5687709B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/655,588 US8389337B2 (en) 2009-12-31 2009-12-31 Patch on interposer assembly and structures formed thereby
US12/655,588 2009-12-31
PCT/US2010/059843 WO2011081844A2 (en) 2009-12-31 2010-12-10 Patch on interposer assembly and structures formed thereby

Publications (2)

Publication Number Publication Date
JP2013511160A JP2013511160A (ja) 2013-03-28
JP5687709B2 true JP5687709B2 (ja) 2015-03-18

Family

ID=44186472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012539093A Active JP5687709B2 (ja) 2009-12-31 2010-12-10 インターポーザ上へのパッチ取り付け及びそれにより形成される構造体及びその製造方法

Country Status (6)

Country Link
US (2) US8389337B2 (ja)
JP (1) JP5687709B2 (ja)
KR (1) KR101374433B1 (ja)
CN (1) CN102668067B (ja)
TW (1) TWI543281B (ja)
WO (1) WO2011081844A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389337B2 (en) 2009-12-31 2013-03-05 Intel Corporation Patch on interposer assembly and structures formed thereby
US9059241B2 (en) 2013-01-29 2015-06-16 International Business Machines Corporation 3D assembly for interposer bow
TWI489227B (zh) * 2013-05-06 2015-06-21 巨擘科技股份有限公司 腕錶結構、腕錶用的電子旋鈕以及顯示器型腕錶
TWI556074B (zh) * 2013-05-06 2016-11-01 巨擘科技股份有限公司 腕錶結構
CN104142623A (zh) * 2013-05-06 2014-11-12 巨擘科技股份有限公司 腕表结构及腕表用的电子机芯
TW201503768A (zh) * 2013-07-05 2015-01-16 Phison Electronics Corp 焊墊結構及應用其之印刷電路板與記憶體儲存裝置
DE112015006975T5 (de) * 2015-09-25 2019-05-09 Intel Corporation Mikroelektronische Packung mit drahtloser Zwischenverbindung
US9607973B1 (en) 2015-11-19 2017-03-28 Globalfoundries Inc. Method for establishing interconnects in packages using thin interposers
US9761535B1 (en) 2016-06-27 2017-09-12 Nanya Technology Corporation Interposer, semiconductor package with the same and method for preparing a semiconductor package with the same
US11552019B2 (en) * 2019-03-12 2023-01-10 Intel Corporation Substrate patch reconstitution options
US11973058B2 (en) 2021-11-25 2024-04-30 International Business Machines Corporation Multiple die assembly

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
US6294407B1 (en) * 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6670430B1 (en) * 1999-12-17 2003-12-30 Henkel Loctite Corporation Thermosetting resin compositions comprising epoxy resins, adhesion promoters, and curatives based on the combination of nitrogen compounds and transition metal complexes
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
JP2005011908A (ja) * 2003-06-17 2005-01-13 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
US7027289B2 (en) * 2004-03-25 2006-04-11 Intel Corporation Extended thin film capacitor (TFC)
JP2006086399A (ja) * 2004-09-17 2006-03-30 Ngk Spark Plug Co Ltd 半導体パッケージの製造方法、中継基板の製造方法
US7372126B2 (en) * 2005-03-31 2008-05-13 Intel Corporation Organic substrates with embedded thin-film capacitors, methods of making same, and systems containing same
US7495330B2 (en) * 2005-06-30 2009-02-24 Intel Corporation Substrate connector for integrated circuit devices
WO2007052422A1 (ja) * 2005-11-01 2007-05-10 Murata Manufacturing Co., Ltd. 回路装置の製造方法および回路装置
KR100929839B1 (ko) * 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
US8116097B2 (en) * 2007-11-02 2012-02-14 Oracle America, Inc. Apparatus for electrically coupling a semiconductor package to a printed circuit board
US8193624B1 (en) * 2008-02-25 2012-06-05 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
US8389337B2 (en) 2009-12-31 2013-03-05 Intel Corporation Patch on interposer assembly and structures formed thereby

Also Published As

Publication number Publication date
US20130141859A1 (en) 2013-06-06
KR101374433B1 (ko) 2014-03-17
CN102668067A (zh) 2012-09-12
CN102668067B (zh) 2016-06-01
WO2011081844A2 (en) 2011-07-07
US8659171B2 (en) 2014-02-25
JP2013511160A (ja) 2013-03-28
US20110156276A1 (en) 2011-06-30
KR20120098847A (ko) 2012-09-05
TWI543281B (zh) 2016-07-21
US8389337B2 (en) 2013-03-05
WO2011081844A3 (en) 2011-10-13
TW201133670A (en) 2011-10-01

Similar Documents

Publication Publication Date Title
JP5687709B2 (ja) インターポーザ上へのパッチ取り付け及びそれにより形成される構造体及びその製造方法
US11011482B2 (en) Fan-out semiconductor package
JP6124164B2 (ja) 低コストなパッケージの反りの解決法
US9553075B2 (en) Recessed and embedded die coreless package
US20200083179A1 (en) Substrate having embedded interconnect structure
US20200185296A1 (en) Semiconductor package including organic interposer
US20190287924A1 (en) Fan-out semiconductor package
US7038316B2 (en) Bumpless die and heat spreader lid module bonded to bumped die carrier
US20210391281A1 (en) Warpage control for microelectronics packages
US9685388B2 (en) Picture frame stiffeners for microelectronic packages
KR20130083478A (ko) 복수의 수직으로 내장된 다이를 갖는 기판을 가진 멀티 칩 패키지 및 그 형성 프로세스
US20190333837A1 (en) Fan-out semiconductor package
US20190287938A1 (en) Fan-out component package
US20200152569A1 (en) Fan-out semiconductor package
TWI667750B (zh) 扇出型半導體封裝
TWI658519B (zh) 減少半導體封裝基板之翹曲的方法以及減少翹曲的裝置
US20090278262A1 (en) Multi-chip package including component supporting die overhang and system including same
US8381393B2 (en) Patch on interposer through PGA interconnect structures

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140922

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141021

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150122

R150 Certificate of patent or registration of utility model

Ref document number: 5687709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250