KR20120098847A - 패치 온 인터포저 조립체 및 그에 의해 형성된 구조물 - Google Patents

패치 온 인터포저 조립체 및 그에 의해 형성된 구조물 Download PDF

Info

Publication number
KR20120098847A
KR20120098847A KR1020127016948A KR20127016948A KR20120098847A KR 20120098847 A KR20120098847 A KR 20120098847A KR 1020127016948 A KR1020127016948 A KR 1020127016948A KR 20127016948 A KR20127016948 A KR 20127016948A KR 20120098847 A KR20120098847 A KR 20120098847A
Authority
KR
South Korea
Prior art keywords
interposer
patch
underfill
way
strip
Prior art date
Application number
KR1020127016948A
Other languages
English (en)
Other versions
KR101374433B1 (ko
Inventor
브렌트 엠 로버츠
미히르 케이 로이
스리람 스리니바산
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20120098847A publication Critical patent/KR20120098847A/ko
Application granted granted Critical
Publication of KR101374433B1 publication Critical patent/KR101374433B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

마이크로 전자 구조물을 형성하는 방법이 설명된다. 이들 방법의 실시예들은 열 압축 본딩에 의해 인터포저에 패치 구조물을 부착하는 단계, 인터포저의 상부 표면에 배치된 상호 연결 구조물의 어레이 주변에 언더필을 형성하는 단계, 언더필을 경화시키는 단계, 및 그 후 패치 구조물에 다이를 부착하는 단계를 포함한다.

Description

패치 온 인터포저 조립체 및 그에 의해 형성된 구조물{PATCH ON INTERPOSER ASSEMBLY AND STRUCTURES FORMED THEREBY}
집적 회로는 전형적으로 종종 다이로 지칭되는 한 개의 반도체 재료로 집적된 여러 능동 및 수동 회로 요소를 포함한다. 결국, 다이는 패키지로 캡슐화될 수 있다. 예컨대, 핀 그리드 어레이(PGA), 볼 그리드 어레이(BGA) 및 랜드 그리드 어레이(LGA) 패키지와 같은 여러 패키지 설계가 이용되어 왔다. 그 후, 다이 패키지는 일부 경우에 회로판과 같은 다른 기판에 부착될 수 있다.
본 명세서는 본 발명의 특정 실시예들을 특별히 지적하며 구별해서 청구하는 청구범위로 종료하지만, 본 발명의 장점은 첨부 도면과 연계하여 판독될 때 본 발명의 다음의 설명으로부터 보다 용이하게 확인될 수 있다:
도 1a-1e는 본 발명의 실시예에 따른 구조물을 형성하는 방법을 나타낸다.
도 2a-2e는 본 발명의 실시예에 따른 구조물을 형성하는 방법을 나타낸다.
도 3은 본 발명의 실시예에 따른 시스템을 나타낸다.
다음의 상세한 설명에서, 예시로서 본 발명이 실시될 수 있는 특정 실시예들을 도시하는 첨부 도면이 참조된다. 이들 실시예들은 당업자가 본 발명을 실시할 수 있도록 충분히 상세하게 설명된다. 본 발명의 여러 실시예들은 서로 다를 지라도 반드시 상호 배타적이 아닌 것으로 이해되어야 한다. 예컨대, 여기에 설명된 특정한 특징, 구조, 또는 특성은 일 실시예와 관련하여 본 발명의 사상 및 범위에서 벗어남이 없이 다른 실시예들 내에서 구현될 수 있다. 게다가, 각 개시된 실시예 내의 개별 요소의 위치 또는 배치는 본 발명의 사상 및 범위에서 벗어나지 않고 수정될 수 있는 것으로 이해되어야 한다. 그래서, 다음의 상세한 설명은 제한하는 의미로 해석되지 않아야 하며, 본 발명의 범위는 청구범위가 권리를 갖는 등가물의 전체 범위와 함께 적절하게 해석된 첨부된 청구범위에 의해서만 규정된다. 도면에서, 유사한 참조번호는 여러 도면에 걸쳐 동일하거나 유사한 기능을 나타낸다.
패키지 구조물과 같은 마이크로 전자 구조물을 형성하여 활용하는 방법 및 관련 구조물이 설명된다. 이들 방법은 열 압축 본딩에 의해 인터포저(interposer)에 패치 구조물을 부착하는 단계, 인터포저의 상부 표면에 배치된 상호 연결 구조물의 어레이 주변에 언더필(underfill)을 형성하는 단계, 언더필을 경화시키는 단계, 및 패치 구조물에 다이를 부착하는 단계를 포함할 수 있다. 여러 실시예들의 방법은 패치 온 인터포저 기판 패키지 기술을 가능하게 한다.
도 1a-1e는 예컨대 패치 온 인터포저(PoINT) 구조물과 같은 마이크로 전자 구조물을 형성하는 방법의 실시예들을 예시한다. 도 1a는 인터포저(100)를 예시한다. 일 실시예에서, 인터포저(100)는 적층된(stacked) 레이저 제조 비아(via)를 가진 적층 인터포저 설계를 포함할 수 있다. 적층된 비아(102)는 인터포저(100) 내의 수직 상호 연결 구조물의 역할을 할 수 있으며, 수직 상호 연결 구조물은 서로 적층될 수 있다. 인터포저(100)는 인터포저(100)의 상부 표면(105)에 상호 연결 구조물(104)를 더 포함할 수 있다. 실시예에서, 상호 연결 구조물(104)의 어레이는 중간 레벨 상호 연결(MLI) 솔더 볼(solder ball)을 포함할 수 있지만, MLI 볼로 제한되지 않고 모든 그리드 어레이 솔더 볼을 포함할 수 있다. 실시예에서, 인터포저는 마더보드(motherboard) 및 휴대폰 카드가 예이지만 이에 한정되지는 않는 작은 카드 중 적어도 하나를 포함할 수 있다.
도 1b는 패치 구조물(106)을 도시한다. 실시예에서, 패치 구조물(106)은 얇은 코어(예컨대, 약 400 미크론의 두께) 패치 구조물(106)을 포함할 수 있다. 실시예들에서, 패치 구조물(106)은 마이크로 전자 장치/시스템의 라우팅(RTG) 및 전력 전달(PD) 기능을 지원할 수 있다. 실시예에서, 패치 구조물(106)은 보강재(stiiffener)(108) 및 다이 사이드 캐패시터(DSC)(110)를 포함할 수 있다. 패치 구조물(106)은 패치 상호 연결 구조물(107)을 더 포함할 수 있으며, 이것은 일부 실시예들에서 솔더 볼을 포함할 수 있다.
실시예에서, 패치 구조물(106)은 패치 온 인터포저 구조물(113)(도 1c)을 형성하도록 중간 레벨 상호 연결(MLI) BGA 연결부(104)를 통해 인터포저(100)에 부착될 수 있다. 인터포저(100)의 MLI(104)에 대한 패치 구조물(106)의 부착은 열 압축 본딩(TCB) 프로세스(112)에 의해 수행될 수 있다. 일부 실시예들에서, TCB 프로세스(112)는 미니볼(감소된 직경의 솔더 볼) 또는 예컨대 인터포저 상에서 솔더 페이스트와 함께 LGA형 패드를 이용하는 것과 같은 표면 실장 기술(SMT) 부착 프로세스 중 적어도 하나를 포함할 수 있다.
실시예에서, TCB 프로세스(112)는 열의 국부적 적용(localized application)을 포함하여, 전체 패키지에 대한 열의 노출을 제한하며 잠재적으로 휨 영향(warpage impact)을 제한한다. 실시예에서, 솔더 조인트(solder joint)(109)는 인터포저(100)에 패치 구조물(106)을 부착/결합할 수 있다.
언더필(114)은 인터포저(100)의 MLI(104) 영역(도 1d)에 적용될 수 있다. 언더필(114)은 인터포저(100)의 상부 표면(105)에 배치된 상호 연결 구조물(104)의 어레이 주변에 형성될 수 있다. 그 후, 언더필(114)은 경화 프로세스(115)를 받을 수 있다. 일 실시예에서, 경화 프로세스(115)는 다이 부착 프로세스 전에 패치 온 인터포저 구조물(113)에 부가적인 보강을 제공하는 역할을 할 수 있다. 어떤 경우에, 인터포저 및 패치 구조물의 얇은 코어의 공기 코어 구조물로 인해, 인터포저에 패치를 연결하기 위한 MLI 구조물의 리플로(reflow)를 이용하는 종래 기술의 프로세스는 이와 같은 종래 기술의 패치 온 인터포저 구조물에 대한 부가적인 인커밍(incoming) 및 동적 휨을 경험할 수 있다. 이러한 휨의 증가는 이와 같은 종래 기술의 패치의 수율(yield), 제 1 레벨 상호 연결(FLI) 통합(integration) 및 또한 인터포저에 대한 이러한 패치의 통합에 크게 영향을 미칠 수 있다.
저온에서 MLI 통합을 가능하게 하여, 언더필 경화 후에만 고온으로 패치 온 인터포저를 노출함으로써, 본 발명의 여러 실시예들의 패치 온 인터포저 구조물은 여기서 보강재/적층 코어 기반 마더보드처럼 더 잘 작용하는 경향이 있다. 따라서, 패치 온 인터포저 구조물(113)은 후속 다이 부착 프로세스 동안에 발생할 수 있는 동적 휨을 감소시켜, 휨 영향을 제어하여 조립 흐름을 향상시킨다. 실시예에서, 다이(116)는 패치 온 인터포저 패키지 구조물(116)(도 1e)을 형성하도록 포인트 온 인터포저 구조물에 부착될 수 있다.
다른 실시예에서, 두 개의 인터포저(201, 201')를 포함하는 것으로 도시되는 인터포저 스트립(200)은 일부 실시예들에서 두 개 이상의 인터포저를 포함할 수 있다. 실시예에서, 인터포저 스트립(200)을 포함하는 인터포저의 수는 예컨대 처리를 위해 이용되는 캐리어 설계에 의존하거나 의존하지 않을 수 있다. 일 실시예에서, 인터포저 스트립(200)은 각각 적층된 레이저 제조 비아(202, 202')를 가진 적층된 인터포저 설계를 포함할 수 있는 인터포저(201, 201')를 포함할 수 있다.
적층된 레이저 제조 비아(202, 202')는 인터포저(201,201') 내의 수직 상호 연결 구조물의 역할을 할 수 있다. 인터포저(201,201')는 인터포저(201,201')의 상부 표면(205,205')에 상호 연결 구조물(204,204')을 더 포함할 수 있다. 실시예에서, 상호 연결 구조물(204,204')은 MLI 볼 그리드 어레이(BGA) 솔더 볼을 예로 들 수 있지만 이에 한정되지는 않는 중간 레벨 상호 연결(MLI) 솔더 볼을 포함할 수 있다. 인터포저 스트립(200)은 싱귤레이션(singulation) 포인트(203)를 포함할 수 있다.
실시예에서, 적어도 하나의 패치 구조물(206,206')은 인터포저 스트립(200)에 부착될 수 있다(도 2b). 실시예에서, 패치 구조물(206,206')은 인터포저 스트립(200)의 개별 인터포저(200,200')의 적어도 하나에 부착될 수 있다. 실시예에서, (도 2b의 패치 구조물(106)과 유사한) 패치 구조물(206,206')은 얇은 코어(예컨대, 약 400 미크론의 두께)를 포함할 수 있다. 실시예들에서, 패치 구조물(206,206')은 적어도 하나의 보강재(208,208') 및 적어도 하나의 dsc(210,210')를 포함할 수 있다. 패치 구조물(206,206')은 일부 실시예에서 솔더 볼을 포함할 수 있는 패치 상호 연결 구조물(207,207')을 더 포함할 수 있다.
실시예에서, 패치 구조물(206,206')은 중간 레벨 상호 연결(MLI) BGA 연결부(204,204')를 통해 인터포저 스트립(200)에 부착될 수 있다. 인터포저 스트립(200)의 MLI(204,204')에 대한 패치(206,206')의 부착은 열 압축 본딩 프로세스(TCB)(212)에 의해 수행될 수 있다. 일부 실시예들에서, TCB 프로세스(212)는 미니볼(감소된 직경 솔더 볼) 또는 인터포저에서 솔더 페이스트와 함께 LGA형 패드를 이용하는 것과 같은 표면 실장 기술(SMT) 부착 프로세스 중 적어도 하나를 포함할 수 있다. 실시예에서, (도 1b의 솔더 조인트(109)와 유사한) 솔더 조인트(209)는 인터포저 스트립(200)에 패치 구조물(206,206')을 부착/결합할 수 있다.
언더필(214)은 인터포저 스트립(200)의 MLI(204) 영역(도 2c)에 적용될 수 있다. 실시예에서, 언더필(214)은 인터포저 스트립(200)의 싱귤레이션 프로세스 전에 적어도 두 개의 인접한 인터포저(예컨대, 인터포저 스트립(200)의 인터포저(201,201')의 MLI 영역(204,204') 주변에 형성될 수 있다. 그 후, 언더필(214)은 경화 프로세스(215)를 받을 수 있다(도 2d). 일 실시예에서, 경화 프로세스(215)는 다이 부착 프로세스 전에 패키지 구조물에 부가적인 보강을 제공하는 역할을 할 수 있다. 부가적인 보강은 패키지 구조물의 휨을 상당히 감소시킬 수 있다. 다이(216)는 패키지 구조물에 부착될 수 있다(도 2e).
도 3은 본 발명의 실시예에 따른 컴퓨터 시스템을 도시한다. 시스템(300)은 프로세서(310), 메모리 장치(320), 메모리 제어기(330), 그래픽 제어기(340), 입력 및 출력(I/O) 제어기(350), 디스플레이(352), 키보드(354), 포인팅 장치(356) 및 주변 장치(358)를 포함하며, 이의 모두는 일부 실시예들에서 버스(360)를 통해 서로 통신 가능하게 결합될 수 있다. 프로세서(310)는 범용 프로세서 또는 주문형 반도체(ASIC)일 수 있다. I/O 제어기(350)는 유선 또는 무선 통신을 위한 통신 모듈을 포함할 수 있다. 메모리 장치(320)는 동적 랜덤 액세스 메모리(DRAM) 장치, 정적 랜덤 액세스 메모리(SRAM) 장치, 플래시 메모리 장치, 또는 이들 메모리 장치의 조합일 수 있다. 따라서, 일부 실시예들에서, 시스템(300)의 메모리 장치(320)는 DRAM 장치를 포함할 필요가 없다.
시스템(300)에 나타낸 구성 요소 중 하나 이상은 예컨대 도 1e의 패키지 구조물(118)과 같은 하나 이상의 집적 회로 패키지 내에 포함되거나 이를 포함할 수 있다. 예컨대, 프로세서(310), 메모리 장치(320), I/O 제어기(350)의 적어도 일부, 또는 이들 구성 요소의 조합은 여러 실시예들에서 설명된 구조물의 적어도 하나의 실시예를 포함하는 집적 회로 패키지에 포함될 수 있다.
이들 요소는 기술 분야에서 공지된 통상의 기능을 수행한다. 특히, 메모리 장치(320)는 일부 경우에 본 발명의 실시예들에 따라 패키지 구조물을 형성하는 방법을 위한 실행 가능한 명령어를 장기 저장하기 위해 이용될 수 있으며, 다른 실시예들에서는 프로세서(310)에 의한 실행 중에 본 발명의 실시예들에 따라 패키지 구조물을 형성하는 방법의 실행 가능한 명령어를 단기적으로 저장하기 위해 이용될 수 있다. 게다가, 명령어는 저장되거나, 그렇지 않으면 예컨대 컴팩트 디스크 판독 전용 메모리(CD-ROMs), 디지털 다용도 디스크(DVDs), 및 플로피 디스크, 반송파, 및/또는 다른 전파 신호와 같이 시스템과 통신 가능하게 결합되는 머신 액세스 가능 매체와 연관될 수 있다. 일 실시예에서, 메모리 장치(320)는 실행을 위한 실행 가능한 명령어를 프로세서(310)에 공급할 수 있다.
시스템(300)은 컴퓨터(예컨대, 데스크탑, 랩탑, 핸드헬즈, 서버, 웹 어플라 이언스, 라우터 등), 무선 통신 기기(예컨대, 휴대폰, 무선 전화기, 페이저, 개인 휴대 단말기 등), 컴퓨터-관련 주변 기기(예컨대, 프린터, 스캐너, 모니터 등), 엔터테인먼트 장치(예컨대, 텔레비전, 라디오, 스테레오, 테이프 및 컴팩트 디스크 플레이어, 비디오 카세트 레코더, 캠코더, 디지털 카메라, MP3(Motion Picture Experts Group, Audio Layer 3) 플레이어, 비디오 게임, 시계 등) 등을 포함할 수 있다.
여기에 포함된 실시예들의 이점은 패치 온 인터포저 기판 패키징 기술을 실시 가능하게 하는 것(enablement)을 포함한다. 인터포저 MLI 구조물과 열 압축 본딩에 의한 패치 구조물 사이에 조인트를 형성하며, 그 후 다이 부착을 완료하기 전에 패치 및 인터포저를 언더필 및 경화하면 구조물의 보강이 증가되어, 휨을 방지한다. 일부 실시예들에서는, 일부 경우에 유기 기판을 포함할 수 있는 인터포저와 패치 기판, 및 실리콘을 포함할 수 있는 다이 사이에 상당한 CTE 차이가 있을 수 있다. 휨 개선은 실리콘을 포함할 수 있는 다이를 부착하기 전에 유사한 온도의 계수(coefficients of tempeature(CTE))를 가질 수 있는 인터포저에 패치를 부착함으로써 달성될 수 있다. 부가적으로, 여러 실시예들은 인터포저 스트립 캐리어로 통합되는 메커니즘을 억제한다.
저온에서 MLI 통합은 TCB 처리에 의해 가능하게 되며, 패치 온 인터포저 구조물은 언더필 경화 후에만 고온으로 노출된다. 따라서, 패치 온 인터포저 구조물은 보강재/적층 코어 기반형 기판을 나타낸다. 실시예에서, 서버 패키지는 패치 온 인터포저 구조물을 언더필하기 전에 패치 구조물이 표면 실장될 수 있는 다중 연결 인터포저 스트립 설계를 가능하게 함으로써 휨을 감소시키는 MLI을 위한 TCB에 의해 조립될 수 있다. 다이 부착 처리 전에 패치 온 인터포저를 조립하면, 유기 기판과 실리콘 다이 사이의 상당한 CTE 차이가 회피된다.
상술한 설명이 본 발명의 방법에 이용될 수 있는 특정 단계 및 재료를 특정하였지만, 당업자는 많은 수정 및 대체가 행해질 수 있다는 점을 이해할 것이다. 따라서, 이와 같은 모든 수정, 변경, 대체 및 추가가 첨부된 청구범위에 의해 규정된 바와 같은 본 발명의 사상 및 범위 내에 속하는 것으로 간주되도록 의도된다. 게다가, 패키지 구조물과 같은 여러 마이크로 전자 구조물은 기술 분야에서 공지되어 있다는 점이 이해된다. 따라서, 여기에 제공된 도면들은 본 발명의 실시에 관련되는 예시적인 마이크로 전자 구조물의 부분만을 도시한다. 그러므로, 본 발명은 여기에 설명된 구조물에 한정되지 않는다.

Claims (30)

  1. 열 압축 본딩에 의해 인터포저에 패치 구조물을 부착하는 단계와,
    상기 인터포저의 상부 표면에 배치된 상호 연결 구조물의 어레이 주변에 언더필(underfill)을 형성하는 단계와,
    상기 언더필을 경화시키는 단계와,
    상기 패치 구조물에 다이를 부착하는 단계를 포함하는
    방법.
  2. 제1항에 있어서,
    상기 패치 구조물은 상기 인터포저의 상부 표면에 배치된 MLI에 부착되는
    방법.
  3. 제2항에 있어서,
    상기 열 압축 본딩은 상기 언더필 전에 수행되는
    방법.
  4. 제2항에 있어서,
    상기 언더필은 MLI 구조물 주변에 형성되는
    방법.
  5. 제1항에 있어서,
    상기 언더필은 다이 부착 프로세스 전에 경화되는
    방법.
  6. 제1항에 있어서,
    다이 부착 전에 상기 언더필을 경화시키는 단계는 패치 온 인터포저 구조물을 강화하는
    방법.
  7. 제1항에 있어서,
    상기 패치 구조물은 약 400 미크론 미만인 박막 코어를 포함하는
    방법.
  8. 제1항에 있어서,
    상기 인터포저는 적층된 레이저 상호 연결 구조물을 더 포함하는 적층 패키지 디자인을 포함하는
    방법.
  9. 제1항에 있어서,
    상기 패치 구조물은 장치의 라우팅 및 전력 전달 기능을 지원할 수 있는
    방법.
  10. 제1항에 있어서,
    솔더 조인트가 상기 인터포저에 상기 패치 구조물을 부착하는
    방법.
  11. 열 압축 본딩에 의해 인터포저 스트립의 개별 인터포저 중 적어도 하나에 패치 구조물을 부착하는 단계－상기 인터포저 스트립은 적어도 두 개의 개별 인터포저를 포함함－와,
    상기 개별 인터포저 중 상기 적어도 하나에 배치된 상호 연결 구조물의 어레이 주변에 언더필을 형성하는 단계와,
    상기 언더필을 경화시키는 단계와,
    상기 패치 구조물에 다이를 부착하는 단계를 포함하는
    방법.
  12. 제11항에 있어서,
    상기 인터포저 스트립은 다중 연결 인터포저 스트립 디자인을 포함하는
    방법.
  13. 제11항에 있어서,
    상기 언더필은 싱귤레이션 프로세스(a singulation process) 전에 상기 인터포저 스트립의 적어도 두 개의 인접한 인터포저의 MLI 영역 주변에 형성되는
    방법.
  14. 제11항에 있어서,
    상기 적어도 하나의 패치는 상기 인터포저 스트립의 개별 인터포저의 MLI에 부착되는
    방법.
  15. 제11항에 있어서,
    상기 적어도 하나의 패치 구조물은 상기 언더필 단계 전에 상기 인터포저 스트립에 부착되는
    방법.
  16. 인터포저의 상호 연결 어레이에 배치된 패치 구조물－상기 인터포저는 적층된 상호 연결 구조물을 포함함－과,
    상기 인터포저에 상기 패치 구조물을 부착하는 솔더 조인트와,
    상기 상호 연결 어레이 주변에 배치된 언더필과,
    상기 패치에 부착된 다이를 포함하는
    구조물.
  17. 제16항에 있어서,
    상기 상호 연결 어레이는 중간 레벨 상호 연결 볼 그리드 어레이를 포함하는
    구조물.
  18. 제16항에 있어서, 상기 적층된 상호 연결 구조물은 적층된 레이저 생성 비아를 포함하는
    구조물.
  19. 제17항에 있어서,
    상기 패치 구조물은 두께가 약 400 미크론 미만인
    구조물.
  20. 제16항에 있어서,
    상기 솔더 조인트는 열 압축 본딩에 의해 형성된 솔더 조인트를 포함하는
    구조물.
  21. 제16항에 있어서,
    상기 패치 구조물은 라우팅 및 전력 전달 기능을 지원할 수 있는
    구조물.
  22. 제21항에 있어서,
    상기 패치 구조물은 상기 패치 구조물의 상부 표면에 배치된 적어도 하나의 보강재를 포함하는
    구조물.
  23. 제16항에 있어서,
    상기 인터포저는 마더보드와 소형 카드 중 적어도 하나를 포함하는
    구조물.
  24. 인터포저 스트립의 개별 인터포저에 배치된 적어도 하나의 패치 구조물－상기 인터포저 스트립은 적어도 두 개의 개별 인터포저를 포함함－과,
    개별 인터포저의 상부 표면에 배치된 상호 연결 구조물의 어레이 주변에 배치된 언더필과,
    상기 적어도 하나의 패치 구조물에 부착된 다이를 포함하는
    구조물.
  25. 제24항에 있어서,
    시스템을 더 포함하되, 상기 시스템은
    상기 구조물에 통신 가능하게 결합되는 버스와,
    상기 버스에 통신 가능하게 결합되는 DRAM을 포함하는
    구조물.
  26. 제24항에 있어서,
    상기 언더필은 인접한 개별 인터포저 아래에 배치되는
    구조물.
  27. 제24에 있어서,
    상기 인터포저 스트립은 다중 연결 인터포저 스트립 디자인을 포함하는
    구조물.
  28. 제24항에 있어서,
    상기 개별 인터포저에 상기 적어도 하나의 패치 구조물을 부착하는 솔더 조인트를 더 포함하는
    구조물.
  29. 제24항에 있어서,
    상기 패치 구조물은 박막 패치 구조물을 포함하는
    구조물.
  30. 제24항에 있어서,
    상기 구조물은 서버 패키지의 부분을 더 포함하는
    구조물.
KR1020127016948A 2009-12-31 2010-12-10 패치 온 인터포저 조립체 및 그에 의해 형성된 구조물 KR101374433B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/655,588 US8389337B2 (en) 2009-12-31 2009-12-31 Patch on interposer assembly and structures formed thereby
US12/655,588 2009-12-31
PCT/US2010/059843 WO2011081844A2 (en) 2009-12-31 2010-12-10 Patch on interposer assembly and structures formed thereby

Publications (2)

Publication Number Publication Date
KR20120098847A true KR20120098847A (ko) 2012-09-05
KR101374433B1 KR101374433B1 (ko) 2014-03-17

Family

ID=44186472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127016948A KR101374433B1 (ko) 2009-12-31 2010-12-10 패치 온 인터포저 조립체 및 그에 의해 형성된 구조물

Country Status (6)

Country Link
US (2) US8389337B2 (ko)
JP (1) JP5687709B2 (ko)
KR (1) KR101374433B1 (ko)
CN (1) CN102668067B (ko)
TW (1) TWI543281B (ko)
WO (1) WO2011081844A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389337B2 (en) 2009-12-31 2013-03-05 Intel Corporation Patch on interposer assembly and structures formed thereby
US9059241B2 (en) 2013-01-29 2015-06-16 International Business Machines Corporation 3D assembly for interposer bow
TWI489227B (zh) * 2013-05-06 2015-06-21 巨擘科技股份有限公司 腕錶結構、腕錶用的電子旋鈕以及顯示器型腕錶
CN104142623A (zh) 2013-05-06 2014-11-12 巨擘科技股份有限公司 腕表结构及腕表用的电子机芯
TWI556074B (zh) * 2013-05-06 2016-11-01 巨擘科技股份有限公司 腕錶結構
TW201503768A (zh) * 2013-07-05 2015-01-16 Phison Electronics Corp 焊墊結構及應用其之印刷電路板與記憶體儲存裝置
WO2017052648A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Microelectronic Package with Wireless Interconnect
US9607973B1 (en) 2015-11-19 2017-03-28 Globalfoundries Inc. Method for establishing interconnects in packages using thin interposers
US9761535B1 (en) 2016-06-27 2017-09-12 Nanya Technology Corporation Interposer, semiconductor package with the same and method for preparing a semiconductor package with the same
US11552019B2 (en) * 2019-03-12 2023-01-10 Intel Corporation Substrate patch reconstitution options
US11973058B2 (en) 2021-11-25 2024-04-30 International Business Machines Corporation Multiple die assembly

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2966972B2 (ja) 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
US6294407B1 (en) 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6670430B1 (en) * 1999-12-17 2003-12-30 Henkel Loctite Corporation Thermosetting resin compositions comprising epoxy resins, adhesion promoters, and curatives based on the combination of nitrogen compounds and transition metal complexes
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
JP2005011908A (ja) * 2003-06-17 2005-01-13 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
US7027289B2 (en) 2004-03-25 2006-04-11 Intel Corporation Extended thin film capacitor (TFC)
JP2006086399A (ja) * 2004-09-17 2006-03-30 Ngk Spark Plug Co Ltd 半導体パッケージの製造方法、中継基板の製造方法
US7372126B2 (en) 2005-03-31 2008-05-13 Intel Corporation Organic substrates with embedded thin-film capacitors, methods of making same, and systems containing same
US7495330B2 (en) 2005-06-30 2009-02-24 Intel Corporation Substrate connector for integrated circuit devices
JPWO2007052422A1 (ja) * 2005-11-01 2009-04-30 株式会社村田製作所 回路装置の製造方法および回路装置
KR100929839B1 (ko) * 2007-09-28 2009-12-04 삼성전기주식회사 기판제조방법
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
US8116097B2 (en) 2007-11-02 2012-02-14 Oracle America, Inc. Apparatus for electrically coupling a semiconductor package to a printed circuit board
US8193624B1 (en) * 2008-02-25 2012-06-05 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
US8389337B2 (en) 2009-12-31 2013-03-05 Intel Corporation Patch on interposer assembly and structures formed thereby

Also Published As

Publication number Publication date
US20110156276A1 (en) 2011-06-30
CN102668067B (zh) 2016-06-01
TW201133670A (en) 2011-10-01
JP5687709B2 (ja) 2015-03-18
JP2013511160A (ja) 2013-03-28
US8389337B2 (en) 2013-03-05
US20130141859A1 (en) 2013-06-06
CN102668067A (zh) 2012-09-12
WO2011081844A3 (en) 2011-10-13
WO2011081844A2 (en) 2011-07-07
TWI543281B (zh) 2016-07-21
KR101374433B1 (ko) 2014-03-17
US8659171B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
KR101374433B1 (ko) 패치 온 인터포저 조립체 및 그에 의해 형성된 구조물
US11011482B2 (en) Fan-out semiconductor package
US20180061794A1 (en) Fan-out semiconductor package
US20200185296A1 (en) Semiconductor package including organic interposer
US10026703B2 (en) Fan-out semiconductor package
US10083929B2 (en) Fan-out semiconductor package
US10217709B2 (en) Fan-out semiconductor package
US10504825B2 (en) Fan-out semiconductor package
US20190131232A1 (en) Fan-out semiconductor package
US10096559B2 (en) Fan-out semiconductor package
US20050224953A1 (en) Heat spreader lid cavity filled with cured molding compound
KR20130083478A (ko) 복수의 수직으로 내장된 다이를 갖는 기판을 가진 멀티 칩 패키지 및 그 형성 프로세스
US10741461B2 (en) Fan-out semiconductor package
US11094623B2 (en) Fan-out semiconductor package
US10134695B2 (en) Fan-out semiconductor package
US20190027419A1 (en) Fan-out semiconductor package and package substrate comprising the same
TWI658519B (zh) 減少半導體封裝基板之翹曲的方法以及減少翹曲的裝置
US8381393B2 (en) Patch on interposer through PGA interconnect structures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 7