JP5673911B2 - Tftアレイ検査装置およびtftアレイ検査方法 - Google Patents

Tftアレイ検査装置およびtftアレイ検査方法 Download PDF

Info

Publication number
JP5673911B2
JP5673911B2 JP2009165498A JP2009165498A JP5673911B2 JP 5673911 B2 JP5673911 B2 JP 5673911B2 JP 2009165498 A JP2009165498 A JP 2009165498A JP 2009165498 A JP2009165498 A JP 2009165498A JP 5673911 B2 JP5673911 B2 JP 5673911B2
Authority
JP
Japan
Prior art keywords
panel
scanning
data processing
data
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009165498A
Other languages
English (en)
Other versions
JP2011021927A (ja
Inventor
藤原 忠幸
忠幸 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP2009165498A priority Critical patent/JP5673911B2/ja
Publication of JP2011021927A publication Critical patent/JP2011021927A/ja
Application granted granted Critical
Publication of JP5673911B2 publication Critical patent/JP5673911B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明はTFTアレイ基板の検査に使用するTFTアレイ検査装置およびTFTアレイ検査方法に関し、特に欠陥検出を行うために、二次電子の検出信号からパネル全体の検出データを取得する信号処理に関する。
TFTアレイ基板の電気的検査において、非接触で試料の電位を測定する技術として電位コントラストを用いた検査方法が知られている。この電位コントラストによれば、試料に電子線を照射することにより試料表面から放出される2次電子のエネルギーを測定することにより試料の電位を測定することができる。
このTFTアレイ検査装置では、液晶ディスプレイや有機ELディスプレイなどに使われるTFTアレイ基板に所定パターンの検査信号を印加して所定に電位状態とし、この基板に電子線を照射してTFT基板から発生する二次電子を検出し、二次電子から得られる信号により基板のパネルに所定の電圧が印加されているかを測定し、その測定結果に基づいて短絡等のパネルの欠陥の判別を行う。パネルは、複数のピクセルが配列されて構成され、各ピクセルには当該ピクセルを選択的に駆動するためのアレイが形成されている。
パネル欠陥の検出において、欠陥種に応じた所定のパターンの検査信号を印加し、印加によって得られる電位状態が、検査信号のパターンに応じた電位状態と比較することによって欠陥検出を行う。このようなTFTアレイ検査装置として、例えば、特許文献1が知られている。
図11は、従来のTFTアレイ検査のデータ処理の概略を説明するための図である。TFTアレイ検査は、基板上のパネルに所定パラメータに検査信号を印加した状態において、電子銃から照射される電子線を基板のパネル上で走査し、この電子線走査によってパネルから放出される二次電子の信号強度を検出し、この信号強度に基づいてパネルの欠陥検出を行う。
パネルの欠陥検出は、図11において、電子線走査で放出される二次電子を検出して得られる二次電子の検出データの取得処理、検出データをパネルの各ピクセル11に対応付ける割り付け処理、各ピクセル11に対応付けられた複数の検出データに基づいて、各ピクセル11を代表する正規化データを生成する正規化処理を有している。
さらに、正規化処理で得られた各ピクセル11の正規化データは電子銃を単位として分割して求められているため、合成処理によって分割された正規化データを合成して検出データを生成する。欠陥検出処理は、合成して得られた検出データに基づいて欠陥を検出する。
特開2004−228431号公報
通常、基板上には複数のパネルが形成されており、TFTアレイ検査において上記した検出データの取得処理および欠陥検出の検出処理を行う際には、基板を単位として行っている。
TFTアレイ検査に必要となるデータ点数は基板種によって異なる。基板の大型化や、高精細化に伴うピクセル数の増加等によって、TFTアレイ検査に要するデータ点数は増加する傾向にある。そのため、必要とするデータ点数が増加し、TFTアレイ検査装置が備えるメモリ容量を超える場合には、データ処理に支障が生じるという問題が発生する。
そこで、本発明は上記課題を解決して、大型基板や高精細パネルのTFTアレイ検査において、処理を要するデータ点数が増加した場合であっても、データ処理に用いるメモリ容量が不足することによって、データ処理に支障が発生するという事態を防ぐことを目的とする。
本発明のTFTアレイ検査装置は、基板上に形成されるパネル上を電子線で走査し、当該電子線走査により得られる二次電子を検出することによりパネルのTFTアレイを検査するTFTアレイ検査装置において、パネルのTFTアレイに検査信号を印加して、パネル上に所定パターンの電位分布を形成する検査信号印加手段と、二次電子の検出信号を用いてパネル欠陥を検出する信号処理手段とを備える。
信号処理手段は、二次電子の検出信号の検出強度から得られる検出データを各ピクセルに対応付ける割り付け処理部と、割り付け処理によって各ピクセルに対応付けられた検出データを正規化して各ピクセルを代表する信号強度を算出する正規化処理部と、正規化処理部で得られる各ピクセルの信号強度から得られる一パネルの信号強度の配列に基づいて、一パネル内のピクセル欠陥を検出する欠陥検出部とを備える。
本発明の割り付け処理部と正規化処理部は、一基板の全領域および各パネルの全領域を複数のデータ処理領域に分け、各データ処理領域内の検出データを処理単位として処理を行い、欠陥検出部は、各データ処理領域で算出した各ピクセルの信号強度を合成して一パネルの全領域の信号強度の配列を形成し、一パネルのピクセル欠陥を検出する。
本願発明は、基板が大型化したり、パネルが高精細化することによって、一パネルのTFTアレイ検査に処理を要するデータ点数が増加した場合であっても、割り付け処理部と正規化処理部が行う処理において、一基板の全領域を複数のデータ処理領域に分け、各データ処理領域内の検出データを処理単位として行うことによって、データ処理を行うデータ量を減少させ、データ容量が不足することによるデータ処理の支障を回避する。
本願発明は、データ処理の処理単位を、基板単位に代えて、一基板の全領域を複数のデータ処理領域に分け、各データ処理領域を単位としてピクセルの信号強度を求め、得られた各データ処理領域の信号強度を合成することによって、一パネルの全領域の信号強度の配列を形成する。
一基板の全領域を複数のデータ処理領域に分ける際、分割するデータ処理領域の個数は、一パネルのデータ点数、TFTアレイ検査装置がデータ処理用に備えるデータ容量等に基づいて定めることができる。
また、一基板を分割してなるデータ処理領域は、一基板上のパネルの配置にかかわらず定めることができ、データ処理領域内にパネルを含むように設定する他、パネルを跨って設定してもよい。
データ処理領域は、複数の電子銃の電子線がそれぞれ走査する複数の走査範囲から成る。また、走査範囲は、各電子線が一回走査又は連続して複数回走査する範囲である。データ処理領域内の検出データは、各走査範囲を各電子線がそれぞれ走査して得られる検出データから成る。
データ処理領域の第1の形態は、複数の電子銃の配列方向および各電子銃による電子線の走査方向をパネルの行方向とし、一基板の全領域をパネルの行方向に分けた複数行の領域とする。各行のデータ処理領域は、各電子銃の電子線が走査する走査領域を行方向に複数個配列して構成される。データ処理領域内の検出データは、行方向に配列される各走査範囲を各電子線がそれぞれ走査して得られる検出データから成る。
第1の形態において、一基板を行方向に分ける各行のデータ量は、例えば、TFTアレイ検査装置がデータ処理用に備えるデータ容量等に応じて任意に定めることができる。
データ処理領域の第2の形態は、複数の電子銃の配列方向および各電子銃による電子線の走査方向をパネルの行方向とし、データ処理領域は、各電子銃が走査する走査領域をパネルの行方向と直交する方向に分けた複数パスの領域とする。データ処理領域内の検出データは、少なくとも1つのパスを各電子線が走査して得られる検出データから成る。
本願発明のTFTアレイ検査方法は、電子線を基板に形成されるパネル上を走査して得られる二次電子を検出することによりパネルのTFTアレイを検査するTFTアレイ検査方法であり、パネルのTFTアレイに検査信号を印加して、パネル上に所定パターンの電位分布を形成する検査信号印加工程と、二次電子の検出強度を用いてパネル欠陥を検出する信号処理工程とを備える。
信号処理工程は、二次電子を検出して得られる検出データを各ピクセルに対応付ける割り付け処理と、割り付け処理によって各ピクセルに対応付けられた検出データを正規化して各ピクセルを代表する信号強度を算出する正規化処理と、正規化処理部で得られる各ピクセルの信号強度から得られる一パネル分の信号強度の配列に基づいて、一パネル内のピクセル欠陥を検出する欠陥検出処理とを備える。
割り付け処理および正規化処理は、一基板の全領域および各パネルの全領域を複数のデータ処理領域に分け、各データ処理領域で得られる検出データを処理単位として処理を行う。
一方、欠陥検出処理は、各データ処理領域で算出した各ピクセルの信号強度を組み合わせて一パネルの信号強度の配列を形成し、一パネルのピクセル欠陥を検出する。
本発明によれば、大型基板や高精細パネルのTFTアレイ検査において、データ処理に用いるメモリ容量が不足することによる支障を防ぐことができる。
本発明のTFTアレイ検査装置の構成を説明するための概略図である。 本発明のTFTアレイ検査のデータ処理の概略を説明するための図である。 本発明のTFTアレイ検査のデータ処理の概略を説明するための図である。 本発明のパネル(基板)の全領域と複数のデータ処理領域との関係を説明するための図である。 本発明のデータ処理領域を処理単位とする処理の第1の形態を説明するための図である。 本発明のデータ処理領域を処理単位とする処理の第1の形態を説明するためのフローチャートある。 本発明のデータ処理領域を処理単位とする処理の第2の形態を説明するための図である。 本発明のデータ処理領域を処理単位とする処理の第2の形態を説明するためのフローチャートある。 本発明のデータ処理領域を処理単位とする処理の第2の形態を説明するための図である。 本発明のデータ処理領域を処理単位とする処理の第2の形態を説明するためのフローチャートある。 従来のTFTアレイ検査のデータ処理の概略を説明するための図である。
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。
図1は本発明のTFTアレイ検査装置の構成を説明するための概略図である。
図1において、TFTアレイ検査装置1は、電子銃6から電子線を基板10上のパネル(図示していない)に照射し、パネルから放出された二次電子を二次電子検出器7で検出することによってTFTアレイの欠陥検出を行う検査装置の一構成例を示している。
基板10はXYステージ5上に載置され、X方向およびY方向に移動自在としている。走査制御回路3は、このXYステージ5のX/Y方向の移動と、電子銃6から照射される電子線の偏向を制御することによって電子線を基板上で走査させ、パネルに電子線を照射する。なお、走査制御回路3は、TFTアレイ検査装置1の装置全体を制御する検査制御回路2によって制御される。
TFTアレイの欠陥を検出する際には、パネルのTFTアレイに検査信号を印加してパネル上に所定パターンの電位状態を形成し、この電位状態を電子線の走査によって検出する。検査信号印加回路4は、検査信号をTFTアレイに印加する。検査信号は、TFTアレイの検出する欠陥種に応じた信号パターンを有している。
本発明のTFTアレイ検査装置1は信号処理手段8を備え、二次電子検出器7で検出した検出信号を入力して、TFTアレイの欠陥を検出する信号処理を行う他、検査信号の印加が正常に行われているか否かの点灯状態および不点灯状態を判定する信号処理を行う。
図1に示す信号処理手段8は一回路構成例を示している。信号処理手段8は、二次電子検出器7で検出した検出信号を入力して検出データを形成する検出部8a、検出データをパネルのピクセルに対応付けて割り付ける割り付け処理部8b、各ピクセルに割り付けられた複数の検出データを正規化することによって、そのピクセルを代表する信号強度を生成する正規化処理部8cを備える。
信号処理手段8は、TFTアレイの欠陥を検出する構成として、正規化した信号強度を正常なピクセルで得られるしきい値と比較し、比較結果に基づいて欠陥ピクセルを検出する欠陥検出部8dを備える。欠陥検出部8dの検出結果は、出力部8eから出力される。
なお、正規化処理部8cは、検出部8aで検出した検出データをパネルの各ピクセルに割り付けて、各ピクセルを代表する検出データを求め、この各ピクセルに割り付けられた検出データから正規化データを形成する他、検出部8aで検出した検出データをそのまま使用して正規化データを形成してもよい。
また、信号処理手段8において欠陥ピクセルを特定する場合には、割り付け処理部8cによって各ピクセルに割り付けられた検出データを正規化処理部8cで正規化し、欠陥検出部8eにおいて検出データをしきい値と比較し、比較結果に基づいて欠陥ピクセルを抽出する。
なお、信号処理手段8の各構成8a〜8eは、本発明のTFTアレイ検査による機能を説明するために示したものであり、必ずしもこれらの機能を実現する個別の構成部を有するものではなく、CPUやメモリ等で構成される回路と各機能を実行させるソフトによって構成してもよい。
次に、TFTアレイ検査のデータ処理の概略を、図2,3を用いて説明する。TFTアレイ検査は、基板上のパネルに所定パラメータに検査信号を印加した状態において、電子銃から照射される電子線を基板のパネル上で走査し、この電子線走査によってパネルから放出される二次電子の信号強度を検出し、この信号強度に基づいてパネルの欠陥検出を行う。
パネルの欠陥検出は、図2において、電子線走査で放出される二次電子を検出して得られる二次電子の検出データの取得処理、検出データをパネルの各ピクセル11に対応付ける割り付け処理、各ピクセル11に対応付けられた複数の検出データに基づいて、各ピクセル11を代表する正規化データを生成する正規化処理、および、走査範囲で取得し生成した正規化データを合成して、一パネルの検出データを生成する合成処理の各処理を有している。
正規化処理で得られた各ピクセル11の正規化データは電子銃を単位として分割して求められているため、合成処理によって分割されている正規化データを合成してパネルの検出データを生成する。欠陥検出処理は、合成して得られた検出データに基づいて一パネルについて欠陥を検出する。
図2、3は、3つの電子銃6a,6b,6cを基板10の行方向に沿って所定の間隔を開けて配置し、各電子銃から照射される電子線を基板10上を走査すると共に、基板を列方向に移動することによって、基板10を短冊状に区分してなる複数の検出データを取得する例を示している。図では基板10上に2つのパネル20a,20bが形成された例を示している。
本発明のTFTアレイ検査は、一基板の全領域を複数のデータ処理領域に分け、各データ処理領域内の検出データを処理単位として処理を行う。ここで、データ処理領域を、パネルを行方向に分割した領域とする例を示している。図2,3では2つのパネルを含む一基板10を、方向に分割してなる行方向のデータ処理領域(15A,15B)を構成する例を示している。
図2は方向で第1番目にあるデータ処理領域15Aについて、検出データの取得、検出データの割り付け処理、割り付けた検出データを正規化する正規化処理の各処理を行う例を示し、図3は方向で第2番目にあるデータ処理領域15Bについて、検出データの取得、検出データの割り付け処理、割り付けた検出データを正規化する正規化処理の各処理を行う例を示している。
また、図2,3では、各データ処理領域15は、電子銃6a,6b,6cの走査範囲14Aa,14Ab,14Acの3つの走査範囲から構成される例を示し、走査範囲14Aa,14Ab,14Acの各検出データは、電子銃6a,6b,6cから照射される電子線で各走査範囲を走査し、各走査範囲から放出される二次電子を検出することによって取得する。
割り付け処理は、各走査範囲14Aa,14Ab,14Acで取得される検出データ12を対応するピクセル11に割り付ける。図2,3では、一つのピクセルに4点の検出データを対応づけて割り付ける例を示している。なお、一ピクセルに割り付ける検出データ数は、検出分解能によって定まる。
正規化処理は、各ピクセル11に割り付けた複数の検出データ12に基づいて、その各ピクセルを代表する検出データを生成する。複数の検出データから一つの正規化データを生成する正規化処理は、例えば、平均値処理や、メディアン値処理等の任意のデータ処理を適用することができる。
図2に示す第1番目のデータ処理領域15Aでは、合成処理において各走査範囲14Aa,14Ab,14Acで得られた正規化データを合成して、データ処理領域15Aの各ピクセルの信号強度を求める。これによって、一基板の全領域を複数の部分に分けてなる一つのデータ処理領域において、各ピクセルの信号強度を求めることができる。
また、図3に示す第2番目のデータ処理領域15Bでは、合成処理において各走査範囲14Ba,14Bb,14Bcで得られた正規化データを合成して、データ処理領域15Bの各ピクセルの信号強度を求める。これによって、一基板の全領域を複数の部分に分けて形成される一つのデータ処理領域において、データ処理領域内にあるパネル部分のピクセルの信号強度を求めることができる。
ここで、割り付け処理および正規化処理は、一つのデータ処理領域を単位として処理を行うため、取り扱うデータ量は、全ピクセルあるいは全基板を単位として処理を行う際のデータ量と比較して低減させることができる。
全基板あるいは全パネルをカバーする複数のデータ処理領域15について、それぞれ各ピクセルの信号強度を求め、これらを合成することによって、全基板10あるいは全パネル20a,20bの各ピクセルの信号強度を求めることができる。
データ処理領域が複数のパネルに跨って設定されている場合には、複数のデータ処理領域で得られた各パネル部分の信号強度を合成することによって、一つのパネルについて信号強度を求めることができる。
以下、図4〜図10を用いて、基板あるいはパネルの全領域を複数のデータ処理領域に分け、各データ処理領域を処理単位として割り付け処理および正規化処理を行う態様について説明する。
図4はパネル(基板)の全領域と、全領域を分割して成る複数のデータ処理領域との関係を説明するための図であり、図5,6はデータ処理領域を処理単位とする処理の第1の形態を説明するための図およびフローチャートであり、図7,8はデータ処理領域を処理単位とする処理の第2の形態を説明するための図およびフローチャートであり、図9,10はデータ処理領域を処理単位とする処理の第3の形態を説明するための図およびフローチャートである。
図4に示す例は、基板10上にパネル20a〜20pが形成され、この基板10を、パネル20の行方向(図中の横方向)に沿って所定間隔を開けて配置した10台の電子銃6a〜6jで走査する例を示している。各電子銃6a〜6jは、基板10を列方向(図中の縦方向)に区分した複数の短冊状の走査領域をそれぞれ走査する。
本発明は、基板10の全領域を列方向に分割し、行方向(図中の横方向)の複数のデータ処理領域15A〜15Dとし、このデータ処理領域15A〜15Dを処理単位として検出データの取得、割り付け処理、および正規化処理を行う。
図4では、各データ処理領域15A〜15D内に複数のパネルを含む例を示しているが、複数のデータ処理領域が一パネルを含むようにしてもよい。
[第1の形態]
第1の形態は、基板の全領域を方向で分割して行方向の複数のデータ処理領域15A〜15Dとし、このデータ処理領域15を処理単位として検出データの取得、割り付け処理、および正規化処理を行う。この第1の形態では、各データ処理領域15は、各電子銃が走査する複数の走査領域を含んでいる。
図5に示す例では、各データ処理領域15A〜15Dにおいて、一つのデータ処理領域は10個の走査範囲14a〜14jにより構成されている。各走査範囲14a〜14jは、各電子銃6a〜6jによって走査される。一走査動作によって、各電子銃6a〜6jは各走査範囲14a〜14jを走査する。この走査で得られる検出データは、一つのデータ処理領域15の検出データを生成する。一つのデータ処理領域について走査動作が完了した後、走査範囲を列方向に移動させて、次のデータ処理領域において、同様の走査動作を行う。この動作を繰り返すことによって、データ処理領域15A〜15Dの検出データを順に取得する。
図6のフローチャートにおいて、第1の形態によるデータ処理は、はじめに基板上において、検出データを取得するデータ処理領域15を定める。図5では、データ処理領域15A〜15Dの内から一つを選択し(S1)、選択したデータ処理領域15内において、各走査範囲を電子線で走査し、パネルから放出される二次電子を検出して検出データを取得する(S2)。
割り付け処理によって、取得した検出データの信号強度をピクセルに割り付け(S3)、正規化処理によって、ピクセルに割り付けられた信号強度から各ピクセルを代表する信号強度を求め、求めた信号強度をそのピクセルの信号強度とする(S4)。
通常、基板の全領域を走査するには、電子線を走査方向(図では横方向)に走査させると共に、基板を走査方向と直交する方向(図では縦方向)に移動させる。したがって、縦方向の移動量を少なくするためには、データ処理領域15A〜15Dを例えば上方から下方あるいは下方から上方に向かって順に選択することが適当である。
全領域に設定した複数のデータ処理領域15A〜15Dから未選択のデータ処理領域を選択し、前記S1〜S4の処理を行う(S5)。
全領域に設定した全データ処理領域15A〜15Dについて検出データの取得が完了した後、検出データから求めた正規化データを合成して、全領域の正規化データの配列を求める(S6)。求めた全領域の正規化データに基づいて、基準値との比較処理等の所定処理によってパネルの欠陥ピクセルを検出する(S7)。
[第2の形態]
第2の形態は、基板の全領域を方向で分割して列方向のデータ処理領域を定める。この方向に分割するデータ処理領域は、各電子銃6a〜6jが走査する走査領域に設定されるパスに基づいて定めることができる。
電子銃6による走査において、走査領域を行方向に分割し、走査方向と直交する方向(図中の縦方向)に沿っ複数のパスとし、各パスを単位として走査を行う。したがって、走査領域では、パスを単位として検出データが取得される。第2の形態は、このパスに基づいてデータ処理領域を定める。
第2の形態は、各電子銃が走査する走査領域の内の少なくとも一つのパスをデータ処理領域とすることによって、各電子銃が走査する走査領域についてデータを取得する場合と比較して、データ量を低減させることができる。例えば、一つの電子銃が走査する走査領域を4つのパスに分割し、1つのパスをデータ処理領域とする場合には、一データ処理領域に含まれるデータ点数は1/4とすることができる。
図7に示す例は、電子銃6a〜6jの走査領域に4パスを設定し、1パス分の走査範囲14a〜14jを一データ処理領域15Aとしている。
4パスの内で次のパスを走査範囲14a〜14jとすることでデータ処理領域15Bを設定することができる。同様に、データ処理領域15C,15Dに付いてもパスを順に用いることで設定することができる。
一走査動作によって、各電子銃6a〜6jは1パス分の各走査範囲14a〜14jを走査し、この走査で得られる検出データは、一つのデータ処理領域15の検出データとなる。走査範囲を行方向に移動させて次のパスについて同様の走査動作を行うことによって、次のデータ処理領域15A〜15Dの検出データを順に取得する。
第2の形態によるデータ処理は、図8のフローチャートにおいて、はじめに基板のパネル上において、検出データを取得するデータ処理領域15を定める。図7では、データ処理領域として複数のパス分の内から一つのパスを選択し(S11)、選択したパスの走査範囲について電子線を走査し、パネルから放出される二次電子を検出して検出データを取得する。
通常、走査領域を複数のパスに分けて行う走査では、一パスについて電子線を走査方向(図では横方向)に走査させると共に、基板を走査方向と直交する方向(図では縦方向)に移動させる動作を全パスについて順に繰り返す。したがって、データ処理領域の選択は、パス順に従って定めることが適当である(S12)。
割り付け処理によって、取得した検出データの信号強度をピクセルに割り付け(S13)、正規化処理によって、ピクセルに割り付けられた信号強度から各ピクセルを代表する信号強度を求め、求めた信号強度をそのピクセルの信号強度とする(S14)。前記S11〜S14の処理を全パスについて行う(S15)。
全パスに設定した全てのデータ処理領域について検出データの取得が完了した後、検出データから求めた正規化データを合成して、全領域の正規化データの配列を求める(S16)。求めた全領域の正規化データに基づいて、基準値との比較処理等の所定処理によってパネルの欠陥ピクセルを検出する(S17)。
なお、上記例では、一パスを一データ処理領域に対応付けているが、複数のパスを一データ処理領域に対応付けてもよい。
[第3の形態]
第3の形態は、第1の形態と第2の形態とを組み合わせた形態であり、基板の全領域を行方向と列方向で分割してデータ処理領域を定める。
基板の全領域を行方向で分割し、さらに列方向に分割する。図9では、方向の分割はA行〜D行で示し、方向の分割は各電子銃6a〜6jが走査する走査領域14a〜14jに基づいて設定している。この行方向および列方向の分割によって、16個のデータ処理領域15が設定される。
電子銃6による走査において、行方向に分割した走査領域を走査方向と直交する方向(図中の縦方向)に沿っ複数のパスとし、行方向に定めた範囲(図中のA行〜D行)の各パスについて走査する。
第3の形態は、各電子銃が走査する走査領域の内の少なくとも一つのパスと、行方向に分割した範囲との組み合わせでデータ処理領域とすることによって、各電子銃が走査する全走査領域についてデータを取得する場合と比較して、データ量を低減させることができる。例えば、一つの電子銃が走査する走査領域を4つのパスに分割してなる1つのパスと、行方向の4分割とを組み合わせてなるデータ処理領域では、一データ処理領域に含まれるデータ点数は1/16とすることができる。
図9に示す例は、16個のデータ処理領域の内の一つのデータ処理領域15Aを示している。一データ処理領域15Aは10個の走査範囲14a〜14jにより構成されている。各走査範囲14a〜14jは、各電子銃6a〜6jによって走査される。一走査動作によって、各電子銃6a〜6jは各走査範囲14a〜14jを走査する。この走査で得られる検出データは、一つのデータ処理領域15の検出データを生成する。一つのデータ処理領域について走査動作が完了した後、走査範囲を列方向に移動させて、次のデータ処理領域において、同様の走査動作を行う。この動作を繰り返すことによって、4パス中の1番目のパスについて、データ処理領域15A〜15Dの検出データを取得する。
一パス分について4個のデータ処理領域15A〜15Dの検出データを処理した後、次のパスについて同様の動作を行うことによって、次のデータ処理領域15E〜15Hの検出データを取得する。最後のパスを走査することによってデータ処理領域15M〜15Pの検出データを取得する。
第3の形態によるデータ処理は、図10のフローチャートにおいて、はじめに基板のパネル上において、検出データを取得するデータ処理領域15を定める。図9では、データ処理領域として、行とパスを選択し(S21,S22)、選択したデータ処理領域の走査範囲について電子線を走査し、パネルから放出される二次電子を検出して検出データを取得する(S23)。
割り付け処理によって、取得した検出データの信号強度をピクセルに割り付け(S24)、正規化処理によって、ピクセルに割り付けられた信号強度から各ピクセルを代表する信号強度を求め、求めた信号強度をそのピクセルの信号強度とする(S25)。
前記S21〜S25の処理を全パスおよび全行について行う(S26,S27)。
全てのデータ処理領域について検出データの取得が完了した後、検出データから求めた正規化データを合成して、全領域の正規化データの配列を求める(S28)。求めた全領域の正規化データに基づいて、基準値との比較処理等の所定処理によってパネルの欠陥ピクセルを検出する(S29)。
本発明は、基板の欠陥の有無検出、欠陥種の検出の他、検出した欠陥を修復するリペア装置に適用することができる。
1 アレイ検査装置
2 検査制御回路
3 走査制御回路
4 検査信号印加回路
5 ステージ
6,6a-6j 電子銃
7 二次電子検出器
8 信号処理手段
8a 検出部
8b 割り付け処理部
8c 正規化処理部
8d 欠陥検出部
8e 出力部
10 基板
11 ピクセル
12 検出データ
14Aa,14Ab,14Ac,14Ba,14Bb,14Bc 走査範囲
14a-14j 走査範囲
15,15A-15P データ処理領域
20a-20p パネル

Claims (8)

  1. 基板上に形成されるパネル上を電子線で走査し、当該電子線走査により得られる二次電子を検出することによりパネルのTFTアレイを検査するTFTアレイ検査装置において、
    前記パネルのTFTアレイに検査信号を印加して、パネル上に所定パターンの電位分布を形成する検査信号印加手段と、
    前記二次電子の検出信号を用いてパネル欠陥を検出する信号処理手段とを備え、
    前記信号処理手段は、
    前記二次電子の検出信号の検出強度から得られる検出データを各ピクセルに対応付ける割り付け処理部と、
    前記割り付け処理によって各ピクセルに対応付けられた検出データを正規化して各ピクセルを代表する信号強度を算出する正規化処理部と、
    前記正規化処理部で得られる各ピクセルの信号強度から得られる一パネルの信号強度の配列に基づいて、一パネル内のピクセル欠陥を検出する欠陥検出部とを備え、
    前記割り付け処理部および前記正規化処理部は、一基板の全領域および各パネルの全領域を複数のデータ処理領域に分け、各データ処理領域内の検出データを処理単位として処理を行い、
    前記欠陥検出部は、前記各データ処理領域で算出した各ピクセルの信号強度を合成して一パネルの信号強度の配列を形成し、一パネルのピクセル欠陥を検出することを特徴とする、TFTアレイ検査装置。
  2. 前記各データ処理領域は、複数の電子銃の電子線がそれぞれ走査する複数の走査範囲を含み、
    前記走査範囲は、各電子線が一回走査又は連続して複数回走査する走査領域であり、
    前記データ処理領域内の検出データは、各走査範囲を各電子線がそれぞれ走査して得られる検出データから成ることを特徴とする、請求項1に記載のTFTアレイ検査装置。
  3. 前記複数の電子銃の配列方向および各電子銃による電子線の走査方向をパネルの行方向とし、
    前記データ処理領域は、一基板の全領域をパネルの行方向と直交する列方向に分けた複数行の領域とし、
    前記各行のデータ処理領域は、各電子銃の電子線が走査する走査領域を行方向に複数個配列して構成され、
    前記データ処理領域内の検出データは、前記行方向に配列される各走査範囲を各電子線がそれぞれ走査して得られる検出データから成ることを特徴とする、請求項2に記載のTFTアレイ検査装置。
  4. 前記複数の電子銃の配列方向および各電子銃による電子線の走査方向をパネルの行方向とし、
    前記データ処理領域は、各電子銃が走査する走査領域をパネルの行方向と直交する行方向に分けた複数パスの領域とし、
    前記データ処理領域内の検出データは、前記少なくとも1つのパスを各電子線が走査して得られる検出データから成ることを特徴とする、請求項2に記載のTFTアレイ検査装置。
  5. 電子線を基板に形成されるパネル上を走査して得られる二次電子を検出することによりパネルのTFTアレイを検査するTFTアレイ検査方法において、
    前記パネルのTFTアレイに検査信号を印加して、パネル上に所定パターンの電位分布を形成する検査信号印加工程と、
    前記二次電子の検出強度を用いてパネル欠陥を検出する信号処理工程とを備え、
    前記信号処理工程は、
    二次電子を検出して得られる検出データを各ピクセルに対応付ける割り付け処理と、前記割り付け処理によって各ピクセルに対応付けられた検出データを正規化して各ピクセルを代表する信号強度を算出する正規化処理と、
    前記正規化処理部で得られる各ピクセルの信号強度から得られる一パネル分の信号強度の配列に基づいて、一パネル内のピクセル欠陥を検出する欠陥検出処理とを備え、
    前記割り付け処理および前記正規化処理は、
    一基板の全領域および各パネルの全領域を複数のデータ処理領域に分け、各データ処理領域で得られる検出データを処理単位として処理を行い、
    前記欠陥検出処理は、
    前記各データ処理領域で算出した各ピクセルの信号強度を組み合わせて一パネルの全領域の信号強度の配列を形成し、一パネルのピクセル欠陥を検出することを特徴とする、TFTアレイ検査方法。
  6. 前記データ処理領域は、複数の電子銃の電子線がそれぞれ走査する複数の走査範囲から成り、
    前記走査範囲は、各電子線が一回走査又は連続して複数回走査する範囲であり、
    前記データ処理領域内の検出データは、各走査範囲を各電子線がそれぞれ走査して得られる検出データから成ることを特徴とする、請求項5に記載のTFTアレイ検査方法。
  7. 前記複数の電子銃の配列方向および各電子銃による電子線の走査方向をパネルの行方向とし、
    前記データ処理領域は、一基板の全領域をパネルの行方向と直交する列方向に分けた複数行の領域とし、
    前記各行のデータ処理領域は、各電子銃の電子線が走査する走査領域を行方向に複数個配列して構成され、
    前記データ処理領域内の検出データは、前記行方向に配列される各走査範囲を各電子線がそれぞれ走査して得られる検出データから成ることを特徴とする、請求項6に記載のTFTアレイ検査方法。
  8. 前記複数の電子銃の配列方向および各電子銃による電子線の走査方向をパネルの行方向とし、
    前記データ処理領域は、各電子銃が走査する走査領域をパネルの行方向と直交する行方向に分けた複数パスの領域とし、
    前記データ処理領域内の検出データは、前記少なくとも1つのパスを各電子線が走査して得られる検出データから成ることを特徴とする、請求項6に記載のTFTアレイ検査方法。
JP2009165498A 2009-07-14 2009-07-14 Tftアレイ検査装置およびtftアレイ検査方法 Expired - Fee Related JP5673911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009165498A JP5673911B2 (ja) 2009-07-14 2009-07-14 Tftアレイ検査装置およびtftアレイ検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009165498A JP5673911B2 (ja) 2009-07-14 2009-07-14 Tftアレイ検査装置およびtftアレイ検査方法

Publications (2)

Publication Number Publication Date
JP2011021927A JP2011021927A (ja) 2011-02-03
JP5673911B2 true JP5673911B2 (ja) 2015-02-18

Family

ID=43632151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009165498A Expired - Fee Related JP5673911B2 (ja) 2009-07-14 2009-07-14 Tftアレイ検査装置およびtftアレイ検査方法

Country Status (1)

Country Link
JP (1) JP5673911B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873175B2 (en) * 2003-03-04 2005-03-29 Shimadzu Corporation Apparatus and method for testing pixels arranged in a matrix array
JP2005321308A (ja) * 2004-05-10 2005-11-17 Shimadzu Corp アレイ検査装置
JP2006133258A (ja) * 2004-11-02 2006-05-25 Seiko Epson Corp 電気光学装置用基板、電気光学装置、電子機器及び電気光学装置用基板の検査方法
JP4534768B2 (ja) * 2005-01-18 2010-09-01 株式会社島津製作所 Tftアレイ検査装置、及び欠陥データ抽出方法
JP2007334262A (ja) * 2006-06-19 2007-12-27 Shimadzu Corp Tftアレイ基板の欠陥検出方法、およびtftアレイ基板の欠陥検出装置

Also Published As

Publication number Publication date
JP2011021927A (ja) 2011-02-03

Similar Documents

Publication Publication Date Title
US8295580B2 (en) Substrate and die defect inspection method
US8509516B2 (en) Circuit pattern examining apparatus and circuit pattern examining method
US20090226075A1 (en) Inspection apparatus and an inspection method for inspecting a circuit pattern
JP2013200182A (ja) 欠陥検査装置および欠陥検査方法
JP5590043B2 (ja) Tft基板検査装置およびtft基板検査方法
JP4831525B2 (ja) Tftアレイの検査方法及びtftアレイ検査装置
JP2008058767A (ja) Tftアレイの検査方法及びtftアレイ検査装置
JP5673911B2 (ja) Tftアレイ検査装置およびtftアレイ検査方法
KR100950209B1 (ko) Tft 어레이 검사장치
JP5077544B2 (ja) Tftアレイの検査方法及びtftアレイ検査装置
JP2005321308A (ja) アレイ検査装置
JP5182595B2 (ja) Tftアレイ検査方法およびtftアレイ検査装置
JP4386175B2 (ja) Tftアレイ検査方法
JP5418964B2 (ja) Tftアレイ検査装置およびピクセル座標位置決定方法
JP2008096143A (ja) Tftアレイ基板検査装置
JP5578441B2 (ja) Tftアレイ検査装置およびtftアレイ検査方法
JP5637502B2 (ja) Tftアレイ検査装置およびtftアレイ検査方法
JP5019158B2 (ja) 電子ビーム走査方法、電子ビーム走査装置、およびtftアレイ検査装置
JP5163948B2 (ja) 走査ビーム検査装置、および欠陥検出の信号処理方法
JP5541611B2 (ja) Tftアレイ検査方法
JP5423664B2 (ja) Tftアレイ検査装置
JP5287445B2 (ja) Tftアレイ検査装置およびtftアレイ検査方法
JP4788904B2 (ja) Tftアレイの欠陥検出方法及びtftアレイ欠陥検出装置
JP5152606B2 (ja) 液晶アレイ検査装置および液晶アレイ検査装置の信号処理方法
JP2007333584A (ja) Tftアレイ検査装置およびtftアレイ検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140909

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141216

R151 Written notification of patent or utility model registration

Ref document number: 5673911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees