JP5673911B2 - Tftアレイ検査装置およびtftアレイ検査方法 - Google Patents
Tftアレイ検査装置およびtftアレイ検査方法 Download PDFInfo
- Publication number
- JP5673911B2 JP5673911B2 JP2009165498A JP2009165498A JP5673911B2 JP 5673911 B2 JP5673911 B2 JP 5673911B2 JP 2009165498 A JP2009165498 A JP 2009165498A JP 2009165498 A JP2009165498 A JP 2009165498A JP 5673911 B2 JP5673911 B2 JP 5673911B2
- Authority
- JP
- Japan
- Prior art keywords
- panel
- scanning
- data processing
- data
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
図1において、TFTアレイ検査装置1は、電子銃6から電子線を基板10上のパネル(図示していない)に照射し、パネルから放出された二次電子を二次電子検出器7で検出することによってTFTアレイの欠陥検出を行う検査装置の一構成例を示している。
第1の形態は、基板の全領域を列方向で分割して行方向の複数のデータ処理領域15A〜15Dとし、このデータ処理領域15を処理単位として検出データの取得、割り付け処理、および正規化処理を行う。この第1の形態では、各データ処理領域15は、各電子銃が走査する複数の走査領域を含んでいる。
第2の形態は、基板の全領域を行方向で分割して列方向のデータ処理領域を定める。この行方向に分割するデータ処理領域は、各電子銃6a〜6jが走査する走査領域に設定されるパスに基づいて定めることができる。
第3の形態は、第1の形態と第2の形態とを組み合わせた形態であり、基板の全領域を行方向と列方向で分割してデータ処理領域を定める。
2 検査制御回路
3 走査制御回路
4 検査信号印加回路
5 ステージ
6,6a-6j 電子銃
7 二次電子検出器
8 信号処理手段
8a 検出部
8b 割り付け処理部
8c 正規化処理部
8d 欠陥検出部
8e 出力部
10 基板
11 ピクセル
12 検出データ
14Aa,14Ab,14Ac,14Ba,14Bb,14Bc 走査範囲
14a-14j 走査範囲
15,15A-15P データ処理領域
20a-20p パネル
Claims (8)
- 基板上に形成されるパネル上を電子線で走査し、当該電子線走査により得られる二次電子を検出することによりパネルのTFTアレイを検査するTFTアレイ検査装置において、
前記パネルのTFTアレイに検査信号を印加して、パネル上に所定パターンの電位分布を形成する検査信号印加手段と、
前記二次電子の検出信号を用いてパネル欠陥を検出する信号処理手段とを備え、
前記信号処理手段は、
前記二次電子の検出信号の検出強度から得られる検出データを各ピクセルに対応付ける割り付け処理部と、
前記割り付け処理によって各ピクセルに対応付けられた検出データを正規化して各ピクセルを代表する信号強度を算出する正規化処理部と、
前記正規化処理部で得られる各ピクセルの信号強度から得られる一パネルの信号強度の配列に基づいて、一パネル内のピクセル欠陥を検出する欠陥検出部とを備え、
前記割り付け処理部および前記正規化処理部は、一基板の全領域および各パネルの全領域を複数のデータ処理領域に分け、各データ処理領域内の検出データを処理単位として処理を行い、
前記欠陥検出部は、前記各データ処理領域で算出した各ピクセルの信号強度を合成して一パネルの信号強度の配列を形成し、一パネルのピクセル欠陥を検出することを特徴とする、TFTアレイ検査装置。 - 前記各データ処理領域は、複数の電子銃の電子線がそれぞれ走査する複数の走査範囲を含み、
前記走査範囲は、各電子線が一回走査又は連続して複数回走査する走査領域であり、
前記データ処理領域内の検出データは、各走査範囲を各電子線がそれぞれ走査して得られる検出データから成ることを特徴とする、請求項1に記載のTFTアレイ検査装置。 - 前記複数の電子銃の配列方向および各電子銃による電子線の走査方向をパネルの行方向とし、
前記データ処理領域は、一基板の全領域をパネルの行方向と直交する列方向に分けた複数行の領域とし、
前記各行のデータ処理領域は、各電子銃の電子線が走査する走査領域を行方向に複数個配列して構成され、
前記データ処理領域内の検出データは、前記行方向に配列される各走査範囲を各電子線がそれぞれ走査して得られる検出データから成ることを特徴とする、請求項2に記載のTFTアレイ検査装置。 - 前記複数の電子銃の配列方向および各電子銃による電子線の走査方向をパネルの行方向とし、
前記データ処理領域は、各電子銃が走査する走査領域をパネルの行方向と直交する行方向に分けた複数パスの領域とし、
前記データ処理領域内の検出データは、前記少なくとも1つのパスを各電子線が走査して得られる検出データから成ることを特徴とする、請求項2に記載のTFTアレイ検査装置。 - 電子線を基板に形成されるパネル上を走査して得られる二次電子を検出することによりパネルのTFTアレイを検査するTFTアレイ検査方法において、
前記パネルのTFTアレイに検査信号を印加して、パネル上に所定パターンの電位分布を形成する検査信号印加工程と、
前記二次電子の検出強度を用いてパネル欠陥を検出する信号処理工程とを備え、
前記信号処理工程は、
二次電子を検出して得られる検出データを各ピクセルに対応付ける割り付け処理と、前記割り付け処理によって各ピクセルに対応付けられた検出データを正規化して各ピクセルを代表する信号強度を算出する正規化処理と、
前記正規化処理部で得られる各ピクセルの信号強度から得られる一パネル分の信号強度の配列に基づいて、一パネル内のピクセル欠陥を検出する欠陥検出処理とを備え、
前記割り付け処理および前記正規化処理は、
一基板の全領域および各パネルの全領域を複数のデータ処理領域に分け、各データ処理領域で得られる検出データを処理単位として処理を行い、
前記欠陥検出処理は、
前記各データ処理領域で算出した各ピクセルの信号強度を組み合わせて一パネルの全領域の信号強度の配列を形成し、一パネルのピクセル欠陥を検出することを特徴とする、TFTアレイ検査方法。 - 前記データ処理領域は、複数の電子銃の電子線がそれぞれ走査する複数の走査範囲から成り、
前記走査範囲は、各電子線が一回走査又は連続して複数回走査する範囲であり、
前記データ処理領域内の検出データは、各走査範囲を各電子線がそれぞれ走査して得られる検出データから成ることを特徴とする、請求項5に記載のTFTアレイ検査方法。 - 前記複数の電子銃の配列方向および各電子銃による電子線の走査方向をパネルの行方向とし、
前記データ処理領域は、一基板の全領域をパネルの行方向と直交する列方向に分けた複数行の領域とし、
前記各行のデータ処理領域は、各電子銃の電子線が走査する走査領域を行方向に複数個配列して構成され、
前記データ処理領域内の検出データは、前記行方向に配列される各走査範囲を各電子線がそれぞれ走査して得られる検出データから成ることを特徴とする、請求項6に記載のTFTアレイ検査方法。 - 前記複数の電子銃の配列方向および各電子銃による電子線の走査方向をパネルの行方向とし、
前記データ処理領域は、各電子銃が走査する走査領域をパネルの行方向と直交する行方向に分けた複数パスの領域とし、
前記データ処理領域内の検出データは、前記少なくとも1つのパスを各電子線が走査して得られる検出データから成ることを特徴とする、請求項6に記載のTFTアレイ検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009165498A JP5673911B2 (ja) | 2009-07-14 | 2009-07-14 | Tftアレイ検査装置およびtftアレイ検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009165498A JP5673911B2 (ja) | 2009-07-14 | 2009-07-14 | Tftアレイ検査装置およびtftアレイ検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011021927A JP2011021927A (ja) | 2011-02-03 |
JP5673911B2 true JP5673911B2 (ja) | 2015-02-18 |
Family
ID=43632151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009165498A Expired - Fee Related JP5673911B2 (ja) | 2009-07-14 | 2009-07-14 | Tftアレイ検査装置およびtftアレイ検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5673911B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6873175B2 (en) * | 2003-03-04 | 2005-03-29 | Shimadzu Corporation | Apparatus and method for testing pixels arranged in a matrix array |
JP2005321308A (ja) * | 2004-05-10 | 2005-11-17 | Shimadzu Corp | アレイ検査装置 |
JP2006133258A (ja) * | 2004-11-02 | 2006-05-25 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置、電子機器及び電気光学装置用基板の検査方法 |
JP4534768B2 (ja) * | 2005-01-18 | 2010-09-01 | 株式会社島津製作所 | Tftアレイ検査装置、及び欠陥データ抽出方法 |
JP2007334262A (ja) * | 2006-06-19 | 2007-12-27 | Shimadzu Corp | Tftアレイ基板の欠陥検出方法、およびtftアレイ基板の欠陥検出装置 |
-
2009
- 2009-07-14 JP JP2009165498A patent/JP5673911B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011021927A (ja) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8295580B2 (en) | Substrate and die defect inspection method | |
US8509516B2 (en) | Circuit pattern examining apparatus and circuit pattern examining method | |
US20090226075A1 (en) | Inspection apparatus and an inspection method for inspecting a circuit pattern | |
JP2013200182A (ja) | 欠陥検査装置および欠陥検査方法 | |
JP5590043B2 (ja) | Tft基板検査装置およびtft基板検査方法 | |
JP4831525B2 (ja) | Tftアレイの検査方法及びtftアレイ検査装置 | |
JP2008058767A (ja) | Tftアレイの検査方法及びtftアレイ検査装置 | |
JP5673911B2 (ja) | Tftアレイ検査装置およびtftアレイ検査方法 | |
KR100950209B1 (ko) | Tft 어레이 검사장치 | |
JP5077544B2 (ja) | Tftアレイの検査方法及びtftアレイ検査装置 | |
JP2005321308A (ja) | アレイ検査装置 | |
JP5182595B2 (ja) | Tftアレイ検査方法およびtftアレイ検査装置 | |
JP4386175B2 (ja) | Tftアレイ検査方法 | |
JP5418964B2 (ja) | Tftアレイ検査装置およびピクセル座標位置決定方法 | |
JP2008096143A (ja) | Tftアレイ基板検査装置 | |
JP5578441B2 (ja) | Tftアレイ検査装置およびtftアレイ検査方法 | |
JP5637502B2 (ja) | Tftアレイ検査装置およびtftアレイ検査方法 | |
JP5019158B2 (ja) | 電子ビーム走査方法、電子ビーム走査装置、およびtftアレイ検査装置 | |
JP5163948B2 (ja) | 走査ビーム検査装置、および欠陥検出の信号処理方法 | |
JP5541611B2 (ja) | Tftアレイ検査方法 | |
JP5423664B2 (ja) | Tftアレイ検査装置 | |
JP5287445B2 (ja) | Tftアレイ検査装置およびtftアレイ検査方法 | |
JP4788904B2 (ja) | Tftアレイの欠陥検出方法及びtftアレイ欠陥検出装置 | |
JP5152606B2 (ja) | 液晶アレイ検査装置および液晶アレイ検査装置の信号処理方法 | |
JP2007333584A (ja) | Tftアレイ検査装置およびtftアレイ検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130926 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140909 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141216 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5673911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |