JP5664892B2 - 通信ネットワークにおける受信機性能の改善 - Google Patents

Description

本発明は通信システムに関し、詳細には、通信ネットワークにおける受信機の性能を高めることに関する。

通信システムは、図１に示すように、通信路２０で隔てられた送信機１０と受信機３０としてモデル化され得る。送信機１０はデータを、通信路２０を介した送信に適する信号に変換する。通信路は送信信号を何らかの形でひずませることがある。受信機が目標とするのは、信号から通信路ひずみの影響を除去し、信号を元のデータの推定値に変換することである。

受信機は通信路推定器を含み得る。通信路推定器は、通信路を介した伝送によりひずんでいる受信信号を観測し、この観測値に基づいて通信路推定値を生成する。通信路ひずみには、振幅ひずみ、周波数オフセット、位相オフセット、ドップラー効果、またはレイリーフェージングやライスフェージングやマルチパス通信路といったメモリを備える通信路から生じるひずみ、または相加性雑音や干渉が含まれ得る。受信機は、通信路推定値を使用して通信路の影響を除去し、送信されたデータの推定値を生成する。

理想的な受信機（別称Ｇｅｎｉｅ援用（Ｇｅｎｉｅ−ａｉｄｅｄ）受信機）では、通信路推定値は完全になり、送信データの推定値は最適になるはずである。しかし、実際には、通信路推定値が完全でなく、そのため送信データの推定値が準最適なものとなることもある。さらに、多くの受信機は用途の狭い種類の通信路を介して動作するように設計されている。このような受信機が、その目的と異なる種類の通信路を介して送信されたデータを受信するのに使用された場合、その通信路推定値は誤った通信路推定値を生成する可能性がより高くなり、従って性能が低下し得る。

欧州電気通信標準化機構（ＥＴＳＩ）によって公開されたＤＶＢ−Ｈ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｂｒｏａｄｃａｓｔ Ｈａｎｄｈｅｌｄ）規格は、地上波規格（ＤＶＢ−Ｔ）を拡張したものである。ＤＶＢ−Ｈは、電池式ハンドヘルド端末にマルチメディアサービスを放送する効率のよい手段を規定ためのものである。ＤＶＢ−Ｈは、その地上波先行規格との下位互換性を有する。

これらの規格は、
「Ｄｉｇｉｔａｌ ｖｉｄｅｏ ｂｒｏａｄｃａｓｔｉｎｇ （ＤＶＢ）； ｔｒａｎｓｍｉｓｓｉｏｎ ｓｙｓｔｅｍ ｆｏｒ ｈａｎｄｈｅｌｄ ｔｅｒｍｉｎａｌｓ （ＤＶＢ−Ｈ）， ＥＴＳＩ ＥＮ ３０２ ３０４ Ｖ１．１．１ （２００４−１１）」、欧州電気通信標準化機構、および
「Ｄｉｇｉｔａｌ ｖｉｄｅｏ ｂｒｏａｄｃａｓｔｉｎｇ （ＤＶＢ）； ｆｒａｍｉｎｇ ｓｔｒｕｃｔｕｒｅ， ｃｈａｎｎｅｌ ｃｏｄｉｎｇ ａｎｄ ｍｏｄｕｌａｔｉｏｎ ｆｏｒ ｄｉｇｉｔａｌ ｔｅｒｒｅｓｔｒｉａｌ ｔｅｌｅｖｉｓｉｏｎ， ＥＴＳＩ ＥＮ ３００ ７４４ Ｖ１．５．１ （２００４−１１）」、欧州電気通信標準化機構
として公開されている。

ＤＶＢ−Ｈ規格の目的には以下が含まれる。
ロバストなモバイル接続性、
サービスエリアの最大化、
低電力消費、
インパルス干渉の緩和、および
セル間のユーザローミング
これらの目的に留意して、規格は表１に記載される構成要素を含む。

移動性が存在するとき、ＤＶＢ波形は、移動性によって誘発されるドップラーにより副搬送波が相互に干渉し合う搬送波間干渉（ＩＣＩ）の影響を受けることがある。
この問題に対処するために、ＤＶＢ−Ｈ規格は２Ｋモードおよび８Ｋモードに「４Ｋ」モードを追加することによりＤＶＢ−Ｔを拡張している。この場合の数は、送信されるＤＶＢ波形を生成するのに使用されるＦＦＴにおける副搬送波の数を指す。所与の帯域幅の信号について、副搬送波がより多いことは、副搬送波同士がより近く、ドップラーに対する脆弱性がより高いことを意味する。８Ｋモードは特にドップラーの影響を受けやすい。４Ｋモードは、２Ｋモードによって提供されるような、より幅の広い副搬送波と、８Ｋモードによって提供されるより長いサイクリックプレフィックス（ｃｙｃｌｉｃ ｐｒｅｆｉｘ）の間の折衷とみなされる。

またＤＶＢは、波形が２つのやり方で復調され得る階層モードも有する。一方の方法はより低いデータ転送速度におけるより信頼性の高い復調をもたらし、他方の方法は、復調するのがより難しいが、より高いデータ転送速度をもたらす。より高いデータ転送速度のモードで復調することができれば、エンドユーザへのサービスが向上する。
送信される波形には、受信機におけるコヒーレントな復調および復号のための通信路推定を可能にするようにパイロットシンボルが挿入される。ＤＶＢにおいては、任意の所与の直交周波数分割多重化（ＯＦＤＭ）シンボルにおいて、副搬送波のおおよそ９分の１がこのために使用される。サービスエリアと移動度の境界では、受信機がこのようなパイロットだけを使用して正確な通信路推定値を導出する能力が弱まる。

本明細書における従来技術への言及はいずれも、この従来技術がオーストラリアまたは他の管轄区域における周知の一般的知識の一部を形成するものであること、またはこの従来技術が当分野の技術者によって関連性を有するものであると確認され、理解され、評価されることが合理的に期待され得ることを肯定し、またはいずれかの形でそれを示唆するものではなく、そのようにみなすべきではない。

米国公開特許第２００４／０２６４５６１号明細書 オーストラリア仮特許出願第２００５９０４５２８号明細書 ＰＣＴ出願ＰＣＴ／ＡＵ２００６／００１２０１明細書 ＰＣＴ出願ＰＣＴ／ＡＵ２００７／０００２３１明細書 ＰＣＴ出願ＰＣＴ／ＡＵ２００７／０００７２２明細書 オーストラリア仮特許出願第２００６９０２８１２号明細書

Ｄｉｇｉｔａｌ ｖｉｄｅｏ ｂｒｏａｄｃａｓｔｉｎｇ （ＤＶＢ）； ｔｒａｎｓｍｉｓｓｉｏｎ ｓｙｓｔｅｍ ｆｏｒ ｈａｎｄｈｅｌｄ ｔｅｒｍｉｎａｌｓ （ＤＶＢ−Ｈ）， ＥＴＳＩ ＥＮ ３０２ ３０４ Ｖ１．１．１ （２００４−１１）， Ｅｕｒｏｐｅａｎ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｔａｎｄａｒｄｓ Ｉｎｓｔｉｔｕｔｅ Ｄｉｇｉｔａｌ ｖｉｄｅｏ ｂｒｏａｄｃａｓｔｉｎｇ （ＤＶＢ）； ｆｒａｍｉｎｇ ｓｔｒｕｃｔｕｒｅ， ｃｈａｎｎｅｌ ｃｏｄｉｎｇ ａｎｄ ｍｏｄｕｌａｔｉｏｎ ｆｏｒ ｄｉｇｉｔａｌ ｔｅｒｒｅｓｔｒｉａｌ ｔｅｌｅｖｉｓｉｏｎ， ＥＴＳＩ ＥＮ ３００ ７４４ Ｖ１．５．１ （２００４−１１）， Ｅｕｒｏｐｅａｎ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｔａｎｄａｒｄｓ Ｉｎｓｔｉｔｕｔｅ ＩＥＥＥ８０２．１１ ＷＧ， ″ＩＥＥＥ８０２．１１ Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋｓ （ＷＬＡＮ），″ ｈｔｔｐ：／／ｇｒｏｕｐｅｒ．ｉｅｅｅ．ｏｒｇ／ｇｒｏｕｐｓ／８０２／１１／

本発明の目的は、既存の構成の１つまたは複数の不都合点を実質的に克服し、または少なくとも改善することである。

本発明の第１の態様によれば、通信受信機と共に動作するプリプロセッサであって、
通信路を介して送信される入力信号を受け取るように動作する入力と、
入力信号に基づき通信路の少なくとも１つの特徴を推定するように動作する通信路推定器と、
少なくとも１つの推定された特徴に従って入力信号を調整するように動作する信号調整器と、
調整された信号を通信受信機に提供する出力と
を備えるプリプロセッサが提供される。

本発明の第２の態様によれば、通信受信機に提供するための信号を前処理する方法であって、
通信路を介して送信される入力信号を受け取ること、
入力信号に基づき通信路の少なくとも１つの特徴を推定すること、
少なくとも１つの推定された特徴に従って入力信号を調整すること、および
調整された信号を通信受信機に提供すること
を含む方法が提供される。

本発明の別の態様によれば、機械可読記録媒体に記録された機械可読プログラムコードであり、プログラムコードが実行されるデータ処理装置の動作を、
通信路を介して送信される入力信号を受け取ること、
入力信号に基づき通信路の少なくとも１つの特徴を推定すること、
少なくとも１つの推定された特徴に従って入力信号を調整すること、および
調整された信号を通信受信機に提供すること
を含む、通信受信機に提供するための信号を前処理する方法を実行するように制御するプログラムコードを含むコンピュータプログラム製品が提供される。
また、プリプロセッサを組み込んだ通信システムも説明される。

本発明の別の態様によれば、マルチキャリア通信システムにおいてシンボルを復号する方法であって、
ａ）通信システムにおいて伝送路を介して送信される符号化シンボルを受け取ること、
ｂ）マルチキャリアシステムにおける少なくとも１つの搬送波に対する搬送波間干渉の影響を特徴付ける伝送路のモデルを推定すること、および
ｃ）予測される搬送波間干渉の影響を除去するために推定モデルを使用して受信シンボルを復号すること、
を含む方法が提供される。

本発明の別の態様によれば、マルチキャリア無線通信システム用の受信機における搬送波間干渉の予測および除去の方法であって、
パイロットシンボルに基づき第１の平滑化直接通信路を推定すること、
軟送信シンボル推定値と硬送信シンボル推定値を生成するために第１の平滑化直接通信路推定値を使用して受信シンボルを復号すること、
パイロットと第１の硬送信シンボル推定値を使用して第２の平滑化直接通信路を推定すること、
第１の軟送信シンボル推定値と第２の硬送信シンボル推定値を生成するために第２の平滑化直接通信路推定値を使用して受信シンボルを復号すること、
パイロットシンボルと第２の硬送信シンボル推定値を使用して第３の平滑化直接通信路を推定すること、および
まず、第１の軟送信シンボル推定値を使用して観測値から直接通信路干渉の現在の推定値を除去しておいて、少なくとも隣接する副搬送波の平滑化搬送波間干渉通信路を推定すること
を含む方法が提供される。

好ましくはこの方法は、
通信路推定値に従った少なくとも１つの副搬送波からの干渉の消去、
情報ビット推定値を返すために干渉消去された副搬送波を復号すること
を含む。
加えてこの方法は、平滑通信路推定値に従って、復号の前に干渉消去されたシンボルを合成することを含んでいてもよい。
この方法は、
パイロットシンボルと現在の硬復号結果を使用して新しい平滑化直接通信路を推定すること、
まず、現在の軟送信シンボル推定値を使用して観測値から直接通信路干渉の現在の推定値を除去しておいて、少なくとも隣接する副搬送波の平滑化搬送波間干渉通信路を推定すること、
通信路推定値に従った少なくとも１つの副搬送波からの干渉の消去、
新しい軟送信シンボル推定値と硬送信シンボル推定値を生成するために平滑化直接通信路推定値を使用して受信シンボルを復号すること
の１または複数回の追加反復を含んでいてもよい。

通信路推定値の平滑化は、
低域フィルタによる畳込み、
ＦＦＴ、窓掛けおよびＩＦＦＴによる変換
のどちらかを使用して達成されてもよい。
複数受信機アンテナへの一般化は、各アンテナごとに１組の通信路を定義し、復号プロセスの復調段をベクトル化することにより達成され得る。
また、ＦＦＴの出力に存在するＩＣＩは、測定された周波数オフセットの時間領域系列を訂正するＦＦＴ前モジュールに局部周波数オフセット推定値をフィードバックすることによっても低減され得る。この訂正は、前方のみで行われてもよく、遡及的に、すなわち、周波数オフセット推定値が受信器の適用時に変化する場合、所与のＯＦＤＭシンボルがＦＦＴにより複数回変換されるものとして行われてもよい。
後続のリードソロモン復号の前の消去予測の使用を可能にし、それによってシステムの誤り訂正機能を向上させるために、（事後確率復号などによる）畳込み符号の軟出力復号が使用されてもよい。

本発明の別の態様によれば、マルチキャリア無線通信システム用の受信機における搬送波間干渉の予測および除去の方法であって、
パイロットシンボルに基づき第１の平滑化直接通信路を推定すること、
軟送信シンボル推定値と硬送信シンボル推定値を生成するために第１の平滑化直接通信路推定値を使用して受信シンボルを復号すること、
パイロットシンボルと硬送信シンボル推定値を使用して次の平滑化直接通信路を推定すること、および
好ましくは、まず、軟送信シンボル推定値を使用して観測値から直接通信路干渉の現在の推定値を除去しておいて、少なくとも隣接する副搬送波の平滑化搬送波間干渉通信路を推定すること
を含む方法が提供される。

好ましくはこの方法は、
通信路推定値に従った少なくとも１つの副搬送波からの干渉の消去、
情報ビット推定値を返すために干渉消去された副搬送波を復号すること
を含む。

次に図面を参照して本発明の実施形態を説明する。
通信システムを示す概略図である。 プリプロセッサを組み込んだ通信システムを示す概略図である。 時間領域プリプロセッサ構造を示す概略図である。 周波数領域プリプロセッサ構造を示す概略図である。 最大比合成器（ＭＲＣ）を備える周波数領域プリプロセッサ構造を示す図である。 復調を備える周波数領域プリプロセッサ構造を示す図である。 前方誤り訂正（ＦＥＣ）復号を備える周波数領域プリプロセッサ構造を示す図である。 衛星通信路モデルを示す概略図である。 従来のＩＥＥＥ８０２．１１ａ通信の流れ図である。 従来のＩＥＥＥ８０２．１１ａ受信機実装を示す概略図である。 プリプロセッサ対応ＩＥＥＥ８０２．１１ａ受信機実装を示す概略図である。 プリプロセッサ対応ＩＥＥＥ８０２．１１ａ受信機とプリプロセッサなしの受信機を含む通信ネットワークの一部を示す概略図である。 第１のＩＥＥＥ８０２．１１ａプリプロセッサ周波数領域実施形態を示す概略的ブロック図である。 図１３のプリプロセッサで使用するためのＬＬＲ計算器とビタビ復号器からなるＦＥＣブロックを示す概略図である。 図１３のプリプロセッサで使用するためのＬＬＲ計算器とＡＰＰ復号器からなるＦＥＣブロックを示す概略図である。 ＩＥＥＥ８０２．１１ａプリプロセッサ取得処理を示す図である。 ＩＥＥＥ８０２．１１ａプリアンブル構造を示す図である。 待ち時間のより低い第２のＩＥＥＥ８０２．１１ａプリプロセッサ周波数領域実施形態を示す概略図である。 時間領域処理を使用する第３のＩＥＥＥ８０２．１１ａプリプロセッサを示す概略図である。 硬または軟判定再変調を備える周波数領域処理を使用した別のＩＥＥＥ８０２．１１ａプリプロセッサを示す概略図である。 搬送波間干渉（ＩＣＩ）の影響の予測および除去に使用され得るＦＥＣ制約モジュールを示す概略図である。 通信路推定値の直接成分を推定するのに使用され得るモジュールを示す概略図である。 図２２の直接通信路推定器のＩＣＩ消去および訓練の態様のさらなる詳細を示す図である。 通信路推定値のＩＣＩ成分を推定するモジュールを示す概略図である。 図２４のＩＣＩ通信路推定器のＩＣＩ消去および訓練の態様の詳細を示す図である。 図２１のＦＥＣモジュールで使用されるＩＣＩ消去および合成ブロックを示す概略図である。 図２１〜図２６の各モジュールを使用した、軟再変調に基づくＩＣＩの予測および除去のスケジュールを示す図である。 図２１〜図２６の各モジュールを使用した、硬再変調に基づくＩＣＩの予測および除去のスケジュールを示す図である。 図２１〜図２６の各モジュールを使用したＩＣＩの予測および除去の代替のスケジュールを示す図である。 図２１〜図２６の各モジュールを使用したＩＣＩの予測および除去の代替のスケジュールを示す図である。

プリプロセッサ
通信ネットワークにおいて通信受信機の性能を向上させるために受信機の前に配置され得るプリプロセッサの実施形態を説明する。プリプロセッサは、受信機によって観測される通信路を受信機の機能により良く適合するように調整する。
説明するプリプロセッサは、
ＤＶＢ−Ｔ、ＤＶＢ−Ｈ、ＩＥＥＥ８０２．１１、ＩＥＥＥ８０２．１６、３ＧＰＰ２などの無線通信システム、
衛星通信システム、および
ＡＤＳＬ、ＨｏｍｅＰｌｕｇなどの有線通信システム
に適用される可能性を有する。説明するプリプロセッサは、受信性能を向上させるために一連の既存の通信受信機と組み合わされてもよい。一構成では、プリプロセッサは、非モバイル用の屋内通信路で動作するように設計された既存のＩＥＥＥ８０２．１１受信機がモバイル用の屋外通信路で動作するように受信機と組み合わされる。

プリプロセッサは、システム性能を向上させるために受信機への信号入力を調整するのに使用されてもよい。これを図２に示す。プリプロセッサ４０は、通信路２０の影響を受けている信号を取得し、受信機３０への信号出力が、受信機３０の機能に適合する別の通信路の影響を受けているように見えるようその信号を処理する。プリプロセッサ４０の使用により、既存の受信機が動作し得る通信路の範囲が広がる。既存の受信機を容易に調整することができない場合（既存の受信機が特定用途向け集積回路（ＡＳＩＣ）であるときなど）には、受信機は、その機能を超える通信路の性能要件を満たし得ないこともある。このような場合、既存の受信機の前にプリプロセッサ４０を追加して、受信機３０が動作し得る通信路の範囲を広げることができる。

プリプロセッサ４０は受信信号に基づいて通信路２０の推定を行う。次いでこの通信路推定値を使用して、通信路の影響を除去し、または調整する。プリプロセッサ４０が目標とするのは、受信機への入力を、受信機の観測する実効通信路が、受信機が動作することのできる範囲内になるような形にすることである。

図３に、時間領域で実施されたプリプロセッサ４０のブロック図を示す。プリプロセッサ４０への入力が、通信路推定器４２とフィルタ４１に提供される。この場合通信路推定器４２は時間領域の入力を取得し、推定器出力はモジュール３９により、受信信号を、受信信号が通信システムにおける実際の通信路とは異なる通信路の影響を受けているかのように見えるよう調整する時間領域フィルタ４１のフィルタ係数を計算するのに使用される。フィルタ４１の出力は受信機３０に提供される。

図４に、周波数領域で実施された別のプリプロセッサ４０の一般的なブロック図を示す。この場合受信信号はまず時間領域から周波数領域に変換される。マッパブロック４３が周波数領域信号を、通信システムにおける実際の通信路２０とは異なる通信路の影響を受けているかのように見えるよう調整し、次いでこの信号が時間領域に戻され、出力される。通信路推定器４２は、入力として、時間領域の受信信号４４、または周波数領域の受信信号４５、または時間領域と周波数領域両方の受信信号４４、４５を使用する。また通信路推定器４２は任意選択で、周波数領域のマッピング信号４６、または時間領域のマッピング信号４７、または周波数領域と時間領域両方のマッピング信号４６、４７を使用してもよい。マッパブロック４３によって行われるマッピングは通信路推定器４２によって生成される通信路推定値に基づくものである。

図５に、周波数領域プリプロセッサ構造４０の一変形のブロック図を示す。この場合時間領域から周波数領域への変換が高速フーリエ変換（ＦＦＴ）４８を使用して行われ、周波数領域から時間領域への変換が逆高速フーリエ変換（ＩＦＦＴ）４９を使用して行われる。周波数領域受信信号は、最大比合成器（ＭＲＣ）５０を使用して通信路推定器ブロック４２の出力と合成される。通信路推定器４２は入力として、時間領域の受信信号、または周波数領域の受信信号、または時間領域と周波数領域両方の受信信号を使用する。また通信路推定器は任意選択で、周波数領域のＭＲＣ出力信号、または時間領域のＭＲＣ出力信号、または周波数領域と時間領域両方のＭＲＣ出力信号を使用してもよい。

図６に、周波数領域プリプロセッサ構造の別の変形のブロック図を示す。この場合周波数領域でＭＲＣ５０により出力される調整された入力信号は、通信路推定器４２に指示するのに使用される前に、まず復調され、次いで再変調される。通信路推定器４２は入力として、時間領域の受信信号、または周波数領域の受信信号、または時間領域と周波数領域両方の受信信号を使用する。また通信路推定器は任意選択で、周波数領域の再変調信号、または時間領域の再変調信号、または周波数領域と時間領域両方の再変調信号を使用してもよい。

図７に、周波数領域プリプロセッサ構造の別の変形のブロック図を示す。この場合周波数領域でＭＲＣ５０により出力される調整された入力信号は、通信路推定器４２に指示するのに使用される前に、まず復調され、次いで前方誤り訂正（ＦＥＣ）ブロック５１で復号、再符号化され、次いで再変調される。通信路推定器４２は入力として、時間領域の受信信号、または周波数領域の受信信号、または時間領域と周波数領域両方の受信信号を使用する。また通信路推定器４２は任意選択で、周波数領域の再変調信号、または時間領域の再変調信号、または周波数領域と時間領域両方の再変調信号を使用してもよい。
図５、図６、図７において、ＦＦＴ４８とＩＦＦＴ４９とはそれぞれ、任意の形の時間／周波数領域変換、または周波数／時間領域変換で置き換えられてもよい。またＭＲＣ５０も、最小平均二乗誤差（ＭＭＳＥ）合成器やゼロフォーシング合成器といった任意の形の信号合成器で置き換えられてもよい。

プリプロセッサ４０が適用され得る通信路２０の一例が、周波数オフセット通信路である。周波数オフセット通信路は、送信される信号に周波数オフセットを導入する。受信機が周波数オフセットを正確に推定することができる場合には、通信路の影響を除去することができる。最大１０ｋＨｚまでの周波数オフセットで動作するように設計されている受信機３０の場合を考える。周波数オフセットが、例えば、１００ｋＨｚである場合、性能は非常に低くなる可能性が高い。そうではなく、通信路推定器４２が１００ｋＨｚの周波数オフセットに対処し得るプリプロセッサ４０において使用される場合、プリプロセッサは通信路の影響を除去することができるはずである。これは、１０ｋＨｚの周波数オフセットにしか対処することのできない既存の受信機を、最大１００ｋＨｚまでの周波数オフセットを有する通信路上で使用させ、それによって既存の受信機が動作し得る通信路の範囲を広げることになる。

プリプロセッサ４０が適用され得る通信路２２の別の例は衛星通信路である。衛星通信路は、図８に示すように、パス遅延を伴うライスフェージングを特徴とする。典型的な海事（すなわち海上の船舶が静止衛星を介してやりとりする）衛星通信路は、Ｋ係数１０ｄＢ、フェージング帯域幅０．７Ｈｚ、パス遅延０マイクロ秒を有する。典型的な航空用（すなわち空中の飛行機が静止衛星を介してやりとりする）衛星通信路は、Ｋ係数２０ｄＢ、フェージング帯域幅１００Ｈｚ、パス遅延１５マイクロ秒を有し得る。海事衛星通信路で動作するように設計された受信機は、より粗い航空用衛星には対処し得ない。この場合、海事衛星通信路用に設計された受信機３０の前にプリプロセッサ４０を追加して、受信機３０を航空用衛星通信路上でうまく機能させることができる。
プリプロセッサ４０が適用され得る別の通信路２４の例は、例えば、ＩＥＥＥ８０２．１１ ＷＧ，「ＩＥＥＥ８０２．１１ Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋｓ （ＷＬＡＮ）」， ｈｔｔｐ：／／ｇｒｏｕｐｅｒ．ｉｅｅｅ．ｏｒｇ／ｇｒｏｕｐｓ／８０２／１１／に記載されている、ＩＥＥＥ８０２．１１ａ無線機によって使用される通信路である。

従来のＩＥＥＥ８０２．１１ａ通信の流れ図を図９ａに示す。送信機は入力データに対する一連の操作、すなわち、スクランブル、ＦＥＣ符号化、インターリーブ、変調、ＩＦＦＴ、サイクリックプレフィックス追加、アップサンプリング、およびフィルタリングを実施する。生じる信号は伝送路を介して送信され、相補的受信機が受信信号をフィルタにかけ、ダウンサンプリングし、受信信号は、同期され、サイクリックプレフィックスが除去され、ＦＦＴによって周波数領域に変換される。ＦＦＴの出力は通信路推定器と、通信路推定器の出力を使用する復調器に提供される。復調信号はデインターリーブされ、ＦＥＣ復号され、スクランブル解除される。これらの受信機はマルチパス通信路用に設計されている。従来のＩＥＥＥ８０２．１１ａ受信機は、低いＲＭＳ遅延広がり（２００ナノ秒未満など）および低いドップラー周波数（３００Ｈｚ未満など）を特徴とする、屋内の移動度の低い通信路用に設計されている。これらの受信機は、屋外の移動度の高い通信路に使用されると、障害を生じ得る。しかし、屋外のモバイル通信路の高いＲＭＳ遅延広がりと高いドップラー周波数に対処することのできる通信路推定器および信号プロセッサを実施することができる。

そのような通信路推定器および信号プロセッサがプリプロセッサに組み込まれている場合、プリプロセッサは、既存のＩＥＥＥ８０２．１１ａ受信機が対処することのできる程度まで通信路の影響を低減し得る。そのようなプリプロセッサは、屋内の移動度の低い通信路用に設計されている従来のＩＥＥＥ８０２．１１ａ ＡＳＩＣ受信機を、屋外の移動度の高い通信路上で使用することを可能にする。

以下で説明する例示的実施形態はすべてＩＥＥＥ８０２．１１ａプリプロセッサである。しかし、これらの技法は他の通信システムに適用されてもよい。説明するプリプロセッサは無線周波数（ＲＦ）回路、媒体アクセス制御（ＭＡＣ）回路および物理層（ＰＨＹ）回路を含む通信受信機に関連するものである。ＲＦ／ＰＨＹ／ＭＡＣを含むプロトコルにはＩＥＥＥ８０２．１６およびＩＥＥＥ８０２．１１が含まれる。また、説明するプリプロセッサは、ＤＶＢ−ＨおよびＤＶＢ−Ｔの状況で使用されてもよく、これらはＲＦ／ＰＨＹを含む。ＡＤＳＬやＨｏｍｅＰｌｕｇといったプリプロセッサを使用し得る他の関連用途はＰＨＹ／ＭＡＣだけを含む。

本明細書で説明するプリプロセッサは、例えば、特定用途向け集積回路（ＡＳＩＣ）など、ハードウェアとして実施されてもよい。他のハードウェア実装形態には、それだけに限らないが、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、構造化ＡＳＩＣ、ディジタル信号プロセッサおよびディスクリート論理が含まれる。あるいは、プリプロセッサは、コンピュータシステム内で実行可能な１つまたは複数のアプリケーションプログラムのようなソフトウェアとして実施されてもよい。ソフトウェアはコンピュータ可読媒体に格納され、コンピュータシステムが実行するためにコンピュータ可読媒体からコンピュータシステムにロードされてもよい。コンピュータプログラムを記録しているコンピュータ可読媒体がコンピュータプログラム製品である。そのような媒体の例には、それだけに限らないが、ＣＤ−ＲＯＭ、ハードディスクドライブ、ＲＯＭ、集積回路が含まれる。またプログラムコードは、例えば、無線伝送路や、別のコンピュータもしくはネットワーク接続装置へのネットワーク接続などのコンピュータ可読伝送媒体を介して伝送されてもよい。

一実施形態では、プリプロセッサ４０は、ＩＥＥＥ８０２．１１ａ通信路からマルチパスおよび移動性の影響を除去し、後続の復調および処理のためにＩＥＥＥ８０２．１１ａ受信機に調整された信号を提示するように設計される。図９ｂに、ＩＥＥＥ８０２．１１ノードの典型的な実装形態５３を示す。この場合、市販のＩＥＥＥ８０２．１１ＲＦ ＡＳＩＣ５５がアンテナ５４上で受け取られる信号をベースバンドにダウンコンバートし、この信号を市販のＩＥＥＥ８０２．１１ＰＨＹ／ＭＡＣ ＡＳＩＣ５６に渡し、そこで信号が処理され、いくつかの可能なインターフェースを介してデータがユーザに出力される。図１０に、プリプロセッサ４０のＡＳＩＣ実装形態を組み込んだＩＥＥＥ８０２．１１ノード６０のモデルを示す（他の実装形態も可能である）。この場合、２つの市販のＩＥＥＥ８０２．１１ＲＦ ＡＳＩＣ６３、６４が２つの別個のアンテナ６１、６２上で受け取られる信号をベースバンドにダウンコンバートし、これらの信号をプリプロセッサ４０に渡す。プリプロセッサ４０はこれら２つの信号を合成し、生じる信号から通信路の影響の一部または全部を除去してから、処理された信号を市販のＩＥＥＥ８０２．１１ＰＨＹ／ＭＡＣ ＡＳＩＣ５６に渡し、そこで前と同様に信号が処理され、出力される。図示のプリプロセッサ４０の実施形態は、２つのアンテナ６１、６２からの信号を使用するが、１つのアンテナまたは３つ以上のアンテナを使用することもできる。他の実施形態では、信号合成の代替としてアンテナ選択を行ってもよい。

図１１に、プリプロセッサを組み込んだＩＥＥＥ８０２．１１ノードのシステムの可能な実施形態を示す。この図には、ＩＥＥＥ８０２．１１ネットワークにおいて、プリプロセッサ対応ノード７０が標準（すなわち非プリプロセッサ対応）ノード７２と共存し得ることが示されている。
一構成では、プリプロセッサはアナログベースバンド入力および出力を使用する。しかし、他にもいくつか以下のような可能なインターフェースがある。
ディジタルベースバンド信号。これは、ＲＦ ＡＳＩＣおよび／またはＰＨＹ／ＭＡＣ ＡＳＩＣがディジタルベースバンドインターフェースを有することを必要とし、または外部のアナログ／ディジタルおよびディジタル／アナログ変換器が使用される。
取得後ベースバンド信号。これは、ＰＨＹ／ＭＡＣ ＡＳＩＣがＰＨＹ取得機能を迂回させることができることを必要とするはずである。
ＰＨＹ後復調信号。これは、ＰＨＹ／ＭＡＣ ＡＳＩＣがそのＰＨＹを迂回させることができることを必要とするはずである。またこの構成では、ＭＡＣのみのＡＳＩＣを使用することも可能なはずである。
ＰＨＹブリッジ。この構成では、プリプロセッサがＭＡＣおよび送信機を組み込んでおり、データをＰＨＹ／ＭＡＣ ＡＳＩＣに再送信するはずである。
ＲＦ入力。この構成では、ＲＦ ＡＳＩＣの機能がプリプロセッサＡＳＩＣに組み込まれているはずである。
ＲＦ出力。この構成では、プリプロセッサＡＳＩＣが独立のＲＦ ＡＳＩＣからベースバンド信号を受け取り、統合ＲＦ／ＭＡＣ／ＰＨＹ ＡＳＩＣにＲＦ信号を出力する。
ＲＦ入力およびＲＦ出力。この構成は、ＲＦ ＡＳＩＣとＭＡＣ／ＰＨＹ ＡＳＩＣが統合されている市販のＩＥＥＥ８０２．１１無線機と共に機能するはずである。プリプロセッサＡＳＩＣはアンテナから直接ＲＦの信号を受け取り、それらの信号を処理し、ＲＦでＲＦ／ＭＡＣ／ＰＨＹ ＡＳＩＣに出力するはずである。この場合に行うべき重要なことは、プリプロセッサＡＳＩＣのＲＦ入力とＲＦ出力が干渉し合わないようにすることである。これは、ＲＦ出力の電力レベルを極めて低く保つことにより、かつ／または信号を入力で使用される通信路と異なる通信路上で出力することによって達成され得る。
ＩＥＥＥ８０２．１１プリプロセッサのインターフェースは、複数の製造者によるＲＦ ＡＳＩＣおよびＰＨＹ／ＭＡＣ ＡＳＩＣがサポートされるように設計され得る。

プリプロセッサ４０は、（おそらくは若干の遅延を除いて）調整なしで既存の受信機３０に信号を通過させる。またこのバイパスモードは、プリプロセッサ対応ノード７０の動作を、標準ノード（すなわち非プリプロセッサ対応ノード）７２と見分けがつかないものにすることもできる。
図１２に、ＩＥＥＥ８０２．１１ａプリプロセッサの好ましい実施形態８０を示す。この実施形態は、その内容が相互参照により本明細書に組み込まれる、２００４年１２月３０日に公開された米国公開特許第２００４／０２６４５６１号「Ｆｉｌｔｅｒ ｓｔｒｕｃｔｕｒｅ ｆｏｒ ｉｔｅｒａｔｉｖｅ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ」明細書、２００５年８月２２日に出願されたオーストラリア仮特許出願第２００５９０４５２８号明細書および関連するＰＣＴ出願第ＰＣＴ／ＡＵ２００６／００１２０１号明細書、２００７年２月２７日に出願されたＰＣＴ出願第ＰＣＴ／ＡＵ２００７／０００２３１号「Ｍｅｔｈｏｄ ａｎｄ ｓｙｓｔｅｍ ｆｏｒ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｉｎ ａ ｗｉｒｅｌｅｓｓ ｎｅｔｗｏｒｋ」明細書、ならびに２００７年５月２４日に出願された第ＰＣＴ／ＡＵ２００７／０００７２２号明細書「Ｍｅｔｈｏｄ ａｎｄ ａｐｐａｒａｔｕｓ ｆｏｒ ｍｕｌｔｉｃａｒｒｉｅｒ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ」において定義されているアルゴリズムから導出されるアルゴリズムを使用する。

プリプロセッサ８０は、２つのＲＦ ＡＳＩＣ（６３、６４など）からベースバンド信号を取得し、ブロック８１において自動利得制御（ＡＧＣ）、ＤＣオフセット除去、およびフィルタリングを行う。フィルタリングされた信号は取得ブロック８２に出力され、そこで有効な送信フレームの先頭が識別される。フレームが有効である場合、フレームは高速フーリエ変換（ＦＦＴ）４８を使用して時間領域から周波数領域に変換される。ＦＦＴブロック４８からの出力は、通信路推定器ブロック４２と、図示の構成では最大比合成器（ＭＲＣ）ブロックである線形合成器ブロック８３の両方に進む。最大比合成器ブロック８３は、ＦＦＴブロック４８と通信路推定器ブロック４２の出力を合成する。ＭＲＣブロック８３の出力は前方誤り訂正（ＦＥＣ）ブロック８４に供給される。次いでＦＥＣブロック８４の出力が通信路推定器４２に指示するのに使用される。またＦＥＣブロック８４の出力は逆高速フーリエ変換（ＩＦＦＴ）ブロック８５にも渡され、そこで時間領域に逆変換され、サイクリックプレフィックス（ＣＰ）が挿入される。ブロック８５の出力はブロック８６でフィルタリングされ、プリプロセッサ８０から出力される。

線形合成器ブロック８３は、最大比アルゴリズムの代替として、最小平均二乗誤差（ＭＭＳＥ）アルゴリズムまたはゼロフォーシングアルゴリズムを使用してもよい。
ＦＥＣブロック８４は、ビタビ復号器ブロック、再符号化器／マッパブロック、および任意選択のＬＬＲ計算器ブロック（図１３）を使用してもよく、事後確率（ＡＰＰ）復号器ブロック、再符号化器／マッパブロックおよび任意選択のＬＬＲ計算器（図１４）を使用してもよい。
プリプロセッサ８０の別の実施形態では、オーストラリア仮特許出願第２００６９０２８１２号の優先権を主張するＰＣＴ特許出願ＰＣＴ／ＡＵ２００７／０００７２２に示すように、第２のＦＥＣ復号器が再符号化の前に使用される。これはより多くの待ち時間を導入するが復号利得を増大させる。

ＩＥＥＥ８０２．１１ａプリプロセッサ８０の好ましい実施形態は、短いプリアンブルの語長（すなわち２０ＭＨｚで１６サンプル＝０．８マイクロ秒）に等しい長さの遅延の自己相関を伴う初期取得の方法を使用する。次いで、８サンプルに等しい長さの遅延の別の自己相関がこの第１の自己相関から減算されて、ＣＷおよびＤＣオフセット拒絶が提供される。この初期取得は、ピーク値からの降下（ｄｅｓｃｅｎｄｅｒ）の数を数えることによって検出される（図１５参照）。ピーク値は、降下数が増分される前には事前定義される閾値を上回っていなければならない。降下の数が閾値を超えた後で、取得が生じたとみなされる。実装において最小限の待ち時間が生じ、待ち時間はサンプルだけを受信する制約条件によるものであると仮定した場合、短いプリアンブルの初期取得判定の待ち時間は、長いプリアンブルへの２０ＭＨｚにおける３２サンプルである。この遅延は、短いプリアンブルの開始後１．６マイクロ秒またはパケットの開始後９．６マイクロ秒である。

ＩＥＥＥ８０２．１１ａプリプロセッサ８０の好ましい実施形態では、待ち時間を低減するのに格納されたプリアンブルが使用される。この場合、短いプリアンブルと長いプリアンブルがデータストア８７に格納され、プリプロセッサ８０が着信パケットを取得すると出力される。これは、プリプロセッサ８０がより低い遅延でプリアンブルを出力し始めることができることを意味する。
プリプロセッサ８０の別の実施形態では、通信路から受け取られるプリアンブルが、プリプロセッサの出力に受け渡される。
ＩＥＥＥ８０２．１１ａプリプロセッサの別の実施形態では、格納され、または受け渡されたプリアンブルが、ＭＡＣ／ＰＨＹ ＡＳＩＣに見える通信路の連続性を保証するように処理される。ＭＡＣ／ＰＨＹ ＡＳＩＣ５６は信号に関してさらに独自の通信路推定および除去を行うため、ＡＳＩＣ５６には、性能損失なしで復調することのできる信号が提示され得る。

ＩＥＥＥ８０２．１１ａプリプロセッサ８０の好ましい実施形態では、短いプリアンブルの一部分を出力するだけで待ち時間が低減される。この構成では、プリプロセッサ８０は、より少ない数の短いプリアンブルのサブワードを出力し、その場合短いプリアンブルは１０反復のサブワードで構築されている。図１６にＩＥＥＥ８０２．１１ａの構造を示す。
ＩＥＥＥ８０２．１１ａプリプロセッサ８０の別の実施形態では、ＭＡＣ／ＰＨＹ ＡＳＩＣ５６にパケットが検出されたという短いプリアンブルを即座に出力し始めることによって取得遅延が低減される。その場合、タイミングが長いプリアンブルから決定された後で、プリプロセッサ８０は短いプリアンブルの送信を停止し、格納された長いプリアンブルを送信し始めることができる。送信は２つのやり方のうちの１つで開始することができる。第１には送信は、短いプリアンブルのサブワードの境界で開始することができる。第２には、サブワード境界が無視され、短いプリアンブルのサブワードとは無関係に、長いプリアンブルに受信パケットのタイミングによって指示される正しい位置で送信を始めさせる。

ＩＥＥＥ８０２．１１プリプロセッサ８０の別の実施形態では、パケットが存在しないときでさえも格納された短いプリアンブルをＭＡＣ／ＰＨＹ ＡＳＩＣ５６に絶えず送信することにより取得遅延が低減される。その場合、実際のパケットが検出されると、短いプリアンブルは適切な位置で停止され、長いプリアンブルとパケットの残りの部分がＭＡＣ／ＰＨＹに送信される。

図１７に、待ち時間の低いＩＥＥＥ８０２．１１ａプリプロセッサの代替の実施形態９０を示す。この実施形態９０では、最大比合成器８３の出力９１がＩＦＦＴブロック８５に直接（またはバッファを経由して）渡され、それによって処理遅延が低減される。

図１８に、待ち時間の低いＩＥＥＥ８０２．１１ａプリプロセッサの代替の実施形態１００を示す。この実施形態では、時間領域フィルタ１０２を使用して通信路の影響が低減され、または消去される。時間領域フィルタ１０２の係数は、通信路推定器４２から出力を受け取るフィルタ係数生成器１０４によって生成される。時間領域フィルタ１０２の出力はプリプロセッサ１００の出力に渡される。

図１９に、データを再送信する前に軟または硬再変調および周波数領域での処理を行うＩＥＥＥ８０２．１１ａプリプロセッサ構造の代替の実施形態２００を示す。この構造は、ＭＲＣブロック８３から出力を受け取る軟入力軟出力（ＳＩＳＯ）ＦＥＣブロック２１２を使用する。ＳＩＳＯ ＦＥＣブロックにおける復号器は、軟出力ビタビアルゴリズム（ＳＯＶＡ）やＡＰＰ復号器といった任意のＳＩＳＯ復号器とすることができる。ＳＩＳＯ ＦＥＣ２１２の出力は軟／硬判定再変調器２１４によって処理され、さらに通信路推定器４２に指示する。また、再変調器２１４の出力はＩＦＦＴブロック８５にも渡される。プリアンブルはフィルタ２１０によって処理され、その係数は通信路推定器４２によって提供される。

ＩＥＥＥ８０２．１１ａ規格は、肯定応答（ＡＣＫ）フレームが、受け取られる対応するデータフレームの末尾から１ＳＩＦＳ（短いフレーム間間隔）以内に送信を開始するものと規定している。ＳＩＦＳ時間は１６マイクロ秒であると定義されている。ＩＥＥＥ８０２．１１ａ規格のＩＥＥＥ８０２．１１ｊ修正は、カバレージクラス（Ｃｏｖｅｒａｇｅ Ｃｌａｓｓ）を導入したものであり、カバレージクラスは信号の空気伝搬時間を補償する機構である。ＩＥＥＥ８０２．１１ａプリプロセッサの前述の実施形態では、ＳＩＦＳ時間を超える遅延が存在する場合、そのような遅延は、少なくともその遅延と等しい量だけカバレージクラスを増大させることによって補償される。

いくつかのＩＥＥＥ８０２．１１ＭＡＣ／ＰＨＹ ＡＳＩＣ５６はプログラム可能なＳＩＦＳ時間を有し、そのＳＩＦＳ時間を、１６マイクロ秒未満の値まで低減させることができる。ＩＥＥＥ８０２．１１ａプリプロセッサの前述の実施形態では、プリプロセッサＡＳＩＣとＭＡＣ／ＰＨＹ ＡＳＩＣの組み合わせのＳＩＦＳ時間を超える遅延が存在する場合、そのような遅延または遅延の一部が、ＭＡＣ／ＰＨＹ ＡＳＩＣ５６のプログラム可能なＳＩＦＳ時間を低減することによって補償される。

ＩＥＥＥ８０２．１１ａ規格は、ＡＣＫフレームが、前のフレームの末尾からＳＩＦＳ（１６マイクロ秒）以内に送信されるものと規定している。しかし、ＤＣＦ（分散制御機能）の制御下の他のどんな送信機も、前のフレーム後ＤＩＦＳ（ＤＣＦフレーム間間隔、３４マイクロ秒）までその通信路上で送信を行わない。これはＰＣＦ（集中制御機能）の制御下の送信機に、前のフレーム後ＰＩＦＳ（ＰＣＦフレーム間間隔、２５マイクロ秒）で送信を行わせるためである。しかし、ネットワークでＰＣＦが使用されない場合、ＩＥＥＥ８０２．１１ａプリプロセッサでは、ＳＩＦＳ時間を超える遅延が存在すると、そのような遅延または遅延の一部を、ＡＣＫフレームをＰＩＦＳ時間にわたって待つことによって許容することができる。

ＩＥＥＥ８０２．１１ａ規格は、いくつかのＰＨＹデータ転送速度（６、９、１２、１８、２４、３６、４８、および５４Ｍｂｐｓ）をサポートする。図１２に示すＩＥＥＥ８０２．１１ａプリプロセッサの実施形態では、出力信号の再符号化および再マッピングが入力信号と同じデータ転送速度である必要があるとは限らない。ＳＩＦＳ時間を超える遅延の一部は、プリプロセッサの出力におけるフレームの末尾がプリプロセッサへの入力におけるフレームの末尾に可能な限り近くなるように、遅延した出力信号をより高いデータ転送速度で出力することによって補償され得る。

ＩＥＥＥ８０２．１１ａ規格のスロットタイミング機構が正しく働くように、受信機はＣＣＡ（ｃｌｅａｒ ｃｈａｎｎｅｌ ａｓｓｅｓｓｍｅｎｔ）時間（ＣＣＡ＿ｔｉｍｅ）内に別の８０２．１１ａ信号の有無を検出することができなければならない。ＩＥＥＥ８０２．１１ａでは検出時間は４マイクロ秒である。ＩＥＥＥ８０２．１１ＭＡＣ／ＰＨＹ ＡＳＩＣは典型的には、ＣＣＡを行うのに、ＩＥＥＥ８０２．１１ＲＦ ＡＳＩＣからの受信信号強度表示（ＲＳＳＩ）を使用する。ＩＥＥＥ８０２．１１ａプリプロセッサの一実施形態は、このＲＳＳＩ入力を、ＣＣＡ＿ｐｏｗｅｒ＿ｔｈｒｅｓｈｏｌｄを上回るレベルに設定することによって、ＭＡＣ／ＰＨＹ ＡＳＩＣ５６におけるＣＣＡ＿ｂｕｓｙ状態を強制する（規格は、−６２ｄＢｍより大きいあらゆる信号がＣＣＡ＿ｂｕｓｙ状態を生成するものと定めている）。これは、ＭＡＣ／ＰＨＹ ＡＳＩＣ５６のＣＣＡ回路がプリプロセッサの遅延の影響を受けないことを意味する。

ＩＥＥＥ８０２．１１ａプリプロセッサの好ましい実施形態では、ＩＥＥＥ８０２．１１ＲＦ ＡＳＩＣ（６３、６４など）からの（ＲＳＳＩ信号などの）ステータス信号および制御信号はプリプロセッサＡＳＩＣ４０に入力され、プリプロセッサ４０の出力信号に揃うように遅延され、ＩＥＥＥ８０２．１１ａ ＭＡＣ／ＰＨＹ ＡＳＩＣ５６に出力される。

本明細書で説明するプリプロセッサ構成は以下を提供する。
通信受信機の性能を向上させるために受信機の前に配置されたプリプロセッサを使用する方法。
通信受信機が観測する通信路を変更することにより受信機の性能を向上させるために受信機の前に配置されたプリプロセッサを使用する方法。
通信受信機が動作することのできる通信路の範囲を広げるために受信機の前に配置されたプリプロセッサを使用する方法。
既存の通信受信機の性能を向上させ、受信機が動作することのできる通信路の範囲を広げるために受信機と共にプリプロセッサを使用する方法。
ＩＥＥＥ８０２．１１通信受信機の性能を向上させ、受信機が動作することのできる通信路の範囲を広げるために受信機と共にプリプロセッサを使用する方法。

時間領域で動作するプリプロセッサ。
時間領域で動作し、時間領域フィルタを使用して通信路推定値と受信信号を合成するプリプロセッサ。
周波数領域で動作するプリプロセッサ。
周波数領域で動作し、ＦＦＴとＩＦＦＴを使用して、それぞれ、時間領域から周波数領域への変換と、周波数領域から時間領域への変換を行うプリプロセッサ。
周波数領域で動作し、ＭＲＣを使用して通信路推定値と受信信号を合成するプリプロセッサ。
周波数領域で動作し、ＭＲＣの出力を用いて通信路推定器を駆動するプリプロセッサ。
周波数領域で動作し、復調され、再変調されたＭＲＣの出力を用いて通信路推定器を駆動するプリプロセッサ。

周波数領域で動作し、復調され、ＦＥＣ復号され、ＦＥＣ再符号化され、再変調されたＭＲＣの出力を用いて通信路推定器を駆動するプリプロセッサ。
１つまたは複数のアンテナからの入力を有するプリプロセッサ。
ネットワークにおいてプリプロセッサ対応受信機が非プリプロセッサ対応受信機と共存することを可能にするプリプロセッサ。
アンテナと既存のＩＥＥＥ８０２．１１ＲＦ／ＰＨＹ／ＭＡＣ受信回路の間に配置することのできるプリプロセッサ。
ＩＥＥＥ８０２．１１ＲＦ回路を組み込んでおり、アンテナと既存のＩＥＥＥ８０２．１１ＰＨＹ／ＭＡＣ受信回路の間に配置することのできるプリプロセッサ。
１つまたは複数の既存のＩＥＥＥ８０２．１１ＲＦ回路と既存のＩＥＥＥ８０２．１１ＲＦ／ＰＨＹ／ＭＡＣ受信回路の間に配置することのできるプリプロセッサ。

既存のＩＥＥＥ８０２．１１ＲＦ回路と既存のＩＥＥＥ８０２．１１ＰＨＹ／ＭＡＣ受信回路の間に配置することのできるプリプロセッサ。
既存のＩＥＥＥ８０２．１１ＲＦ回路と既存のＩＥＥＥ８０２．１１ＰＨＹ／ＭＡＣ受信回路の間に配置することができ、既存のＰＨＹ回路の取得回路を迂回するプリプロセッサ。
既存のＩＥＥＥ８０２．１１ＲＦ回路と既存のＩＥＥＥ８０２．１１ＰＨＹ／ＭＡＣ受信回路の間に配置することができ、既存のＰＨＹ回路を迂回するプリプロセッサ。
既存のＩＥＥＥ８０２．１１ＲＦ回路と既存のＩＥＥＥ８０２．１１ＰＨＹ／ＭＡＣ受信回路の間に配置することができ、ブリッジとして働くプリプロセッサ。
ＩＥＥＥ８０２．１１無線機構成部品の複数の製造者のインターフェースをサポートするプリプロセッサ。
ほとんど、またはまったく調整なしで入力信号を出力に受け渡すバイパスモードを有するプリプロセッサ。

ＦＥＣ復号回路の硬判定出力から導出される信号を出力するプリプロセッサ。
ＭＲＣ回路の軟判定出力から導出される信号を出力するプリプロセッサ。
時間領域フィルタ回路から導出される信号を出力するプリプロセッサ。
ビタビ復号器を使用するプリプロセッサ。
ＳＯＶＡ復号器を使用するプリプロセッサ。
ＡＰＰ復号器を使用するプリプロセッサ。
複数のＦＥＣブロックを組み込んだプリプロセッサ。
異なる長さの２つの自己相関を利用する取得回路を使用するプリプロセッサ。
出力される格納されたプリアンブルを使用するプリプロセッサ。
プリアンブルを出力に受け渡すプリプロセッサ。
格納された、または受け渡されたプリアンブルを処理するプリプロセッサ。
プリアンブルの一部を削除するプリプロセッサ。
入力において信号が検出されたという短いプリアンブルを即座に出力し、次いでタイミングが取得された後で長いプリアンブルを出力するプリプロセッサ。
短いプリアンブルを絶えず出力し、タイミングが取得された後で長いプリアンブルを出力するプリプロセッサ。

ＩＥＥＥ８０２．１１ネットワークにおいてカバレージクラスを増大させることによりプリプロセッサ対応ノードにおける遅延を補償する方法。
ＩＥＥＥ８０２．１１ネットワークにおいてＩＥＥＥ８０２．１１ＭＡＣ／ＰＨＹ ＡＳＩＣのＳＩＦＳ時間を減少させることによりプリプロセッサ対応ノードにおける遅延を補償する方法。
ＩＥＥＥ８０２．１１ネットワークにおいてＳＩＦＳ時間をＰＩＦＳ時間まで増大させることによりプリプロセッサ対応ノードにおける遅延を補償する方法。
ＩＥＥＥ８０２．１１ネットワークにおいて通信路から受け取られるデータ転送速度より高いデータ転送速度でプリプロセッサから信号を出力することにより、プリプロセッサ対応ノードにおける遅延を補償する方法。

ＩＥＥＥ８０２．１１ネットワークにおいてＩＥＥＥ８０２．１１ＭＡＣ／ＰＨＹ回路のＣＣＡ信号を早くアサートすることによりプリプロセッサ対応ノードにおける遅延を補償する方法。
ＩＥＥＥ８０２．１１ＲＦ回路から入力されるステータス信号および制御信号を、それらをＩＥＥＥ８０２．１１ＭＡＣ／ＰＨＹ回路に出力する前に処理するプリプロセッサ。

ＩＣＩの予測および除去
受信機性能は、以下で説明するように、搬送波間干渉（ＩＣＩ）を予測し、除去することによって改善され得る。
周波数領域においてＩＣＩの影響を受ける直交周波数分割多重化（ＯＦＤＭ）の通信路は、干渉行列で送信シンボルの等価の受信シンボルの集合への変換をモデル化する行列モデルを使用してモデル化され得る。行列が非ゼロの非対角項を有するとき、ＩＣＩが生じる。ほとんどの場合、優勢な干渉項は、隣接する副搬送波からの干渉を記述する主非対角項である。隣接する副搬送波からの干渉だけを考えるとき、結果として生じる受信ＯＦＤＭシンボルのベクトルモデルｒ［ｉ］は、
ｒ［ｉ］＝ｈ_-1［ｉ］・ｄ_-1［ｉ］＋ｈ₀［ｉ］・ｄ［ｉ］＋ｈ₊₁［ｉ］＋ｄ₊₁［ｉ］
であり、式中、
ｈ₀［ｉ］は、所望のシンボルを含む受信シンボルの成分に対する通信路の直接の影響を特徴付ける通信路干渉行列からのベクトルであり、
ｈ_-1［ｉ］は、当該の副搬送波より１小さい指数を有する副搬送波によって生じる干渉を特徴付ける通信路干渉行列からのベクトルであり（副搬送波には帯域の端から端まで昇順に指数が付される）、
ｈ₊₁［ｉ］は、当該の副搬送波より１大きい指数を有する副搬送波によって生じる干渉を特徴付ける通信路干渉行列からのベクトルであり、
ｄ［ｉ］は、ＯＦＤＭシンボルｉの送信周波数領域シンボルのベクトルであり、
ｄ_-1［ｉ］は、各値をその値の元の位置より１小さい指数を有する新しい場所に移動させることによってｄ［ｉ］から導出され（最低の指数を有する副搬送波の扱いは任意である）、
ｄ₊₁［ｉ］は、各値をその値の元の位置より１大きい指数を有する新しい場所に移動させるｄ［ｉ］の巡回回転であり（最高の指数を有する副搬送波の扱いは任意である）、
演算子・は、同サイズのベクトルの要素ごとの乗算を表す。

ｄ_-1［ｉ］、ｄ₊₁［ｉ］およびｄ［ｉ］はすべて相互のシフトされたバージョンであるが、これはベクトルｈ_-1［ｉ］、ｈ₊₁［ｉ］およびｈ₀［ｉ］には当てはまらないことに留意されたい。受信機におけるこれらのパラメータの推定値はカレット（＾）を使用して識別され、または推定値として明示的に表される。
ｈ₀［ｉ］の推定値を、本明細書では、直接通信路推定値と呼ぶ。ｈ_-1［ｉ］とｈ₊₁［ｉ］の推定値を搬送波間干渉通信路推定値と呼ぶ。

ＩＣＩ除去のシステムおよび方法を、それぞれ、モジュールＡ、モジュールＢおよびモジュールＣと呼ぶ３つのモジュラビルディングブロックを参照して説明する。各モジュールは、例えば、特定用途向け集積回路（ＡＳＩＣ）などのハードウェアとして実施されてもよい。他のハードウェア実装形態には、それだけに限らないが、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、構造化ＡＳＩＣ、ディジタル信号プロセッサおよびディスクリート論理が含まれる。あるいは、各モジュールは、受信機システム内で実行可能な１つまたは複数のアプリケーションプログラムといったソフトウェアとして実施されてもよい。ソフトウェアは、コンピュータ可読媒体に格納され、受信機システムが実行するためにコンピュータ可読媒体から受信機システムにロードされてもよい。コンピュータプログラムが記録されているコンピュータ可読媒体がコンピュータプログラム製品である。そのような媒体の例には、それだけに限らないが、ＣＤ−ＲＯＭ、ハードディスクドライブ、ＲＯＭまたは集積回路が含まれる。またプログラムコードは、例えば無線伝送路や、別のコンピュータまたはネットワーク接続装置へのネットワーク接続など、コンピュータ可読伝送媒体を介して伝送されてもよい。
ＩＣＩ除去は、受信機ユニットで実行されても、受信機ユニットと関連付けられたプリプロセッサで実行されてもよい。

図２０に、ＦＥＣ制約条件を適用するように動作する（モジュールＡと呼ぶ）モジュール３００の機能ブロック図を示す。ＦＥＣモジュール３００への入力は送信シンボル推定値

、通信路推定値

の集合、および受信信号ｒ［ｉ］である。ＦＥＣモジュール３００の出力は情報ビットシーケンスおよび（任意選択で）送信シンボル推定値である。ＦＥＣモジュール３００は機能ブロック３１０（ＩＣＩ消去および合成ブロック）を含む。ブロック３１０では、復調に使用されるシンボル推定値が、まず隣接する副搬送波からの干渉を消去し、次いで当該のシンボルに付随するＩＣＩなしのエネルギーを以下のように合成することによって導出される。

ｓｈｉｆｔ（ｘ，ｍ）関数は前述のｍステップだけのベクトルの巡回回転を実行する。^＊は共役転置を示す。巡回回転は位置ｉのエントリを、ｊ＝ｉ−ｍとする位置ｊにマップする。ｊが負、または入力ベクトルの最大指数より大きい場合にはどんな処置も行われない。書き込まれていない値はゼロに設定される。
ここでは式１の

の使用により最大比合成器の手法を使用している。ＭＭＳＥ基準に従って導出されるような他の重み付けが使用されてもよい。
新しい複合シンボルがそれに対して復調される通信路は以下のように計算される。

任意選択で、複雑さを省くために、式１の第１と第３行を飛ばし、観測値

と複合通信路

を残してもよい。

図２５に所与のＯＦＤＭシンボルｉのＩＣＩ消去および合成処理要素３１０を示す。
ＩＣＩ消去および合成ブロック３１０の出力は復調モジュール３２０に提供される。ＦＥＣ復号３３０は復調器３２０の出力を使用して情報ビット推定値を生成する。ＦＥＣ復号３３０が軟出力法（前向き後向きアルゴリズムを使用した事後確率（ＡＰＰ）復号など）を用いる場合、硬送信シンボル推定値および軟送信シンボル推定値が硬再変調器および軟再変調器３４０を使用して生成される。ＦＥＣ復号器３３０で硬判定復号（ビタビ復号など）が使用された場合、ブロック３４０で硬再変調が適用されて送信シンボルの硬推定値が生成される。いずれの場合も、パイロットシンボル（事前に知られている）が推定値に挿入される必要がある。

また、ＦＥＣ制約条件を無視し、受信シンボルｒ［ｉ］に「スライサ」を適用して送信シンボルｄ［ｉ］の推定値を生成することも可能である。スライサは硬判定または軟判定を生成する。「スライサ」からの硬判定は、通信路モデルを仮定して受信ポイントまで最小の距離を有するコンステレーションポイントを計算することにより生成することができる。「スライサ」からの軟判定は、通信路モデルを仮定して各コンステレーションポイントごとの尤度を計算し、次いで平均シンボルを計算することによって生成することができる。

図２１に直接通信路推定器４００（モジュールＢと呼ぶ）の機能ブロック図を示す。受信シンボルｒ［ｉ］、送信シンボル推定値

およびＩＣＩ通信路推定値

２６０が与えられた場合、直接通信路推定値

は以下のように導出される。

図２２に示すように、ＩＣＩ消去ブロック４１０が受信信号ｒ［ｉ］からＩＣＩ推定値を減算する。訓練ブロック４２０は硬推定値の逆、ｉｎｖ（ｄ［ｉ］）との要素ごとの乗算を生成し、訓練ブロック４２０の出力は、平滑化ブロック４３０により平滑化されて、直接成分通信路の推定値２８０、ｈ_０［ｉ］が生成される。低域フィルタによる畳込みを含めて様々な平滑化技法が使用され得る。別の平滑化法の選択肢は、ＦＦＴを使用して推定値を変換し、変換に窓掛けし、次いでＩＦＦＴを適用するものである。
式２はブロック４１０、ブロック４２０およびブロック４３０の操作の組み合わせを表すものである。図２２には、平滑化機能４３０を除く所与のＯＦＤＭシンボルｉの直接通信路推定器処理要素４００がより詳細に示されている。

図２３に、ＩＣＩ通信路推定器５００（モジュールＣと呼ぶ）の機能ブロック図を示す。ＩＣＩ通信路推定器５００への入力は受信シンボルｒ［ｉ］２５０、送信シンボル推定値

および直接通信路推定値

である。ＩＣＩ通信路推定器５００は

の推定値２９０を以下のように生成する。

式３ａおよび式３ｂは、ＩＣＩ通信路推定器５００の機能ブロック５１０、５２０および５３０の操作全体を表すものである。「直接消去」ブロック５１０は、受信シンボルｒ［ｉ］から、直接通信路とＩＣＩ項の１つの寄与を減算する丸括弧内の式を実施する。訓練ブロック５２０は、ブロック５１０の個々の出力とシンボル推定値ｄ_−１［ｉ］またはｄ_＋１［ｉ］の逆との要素ごとの乗算を実施する。ブロック５２０の未処理の出力（すなわちｈ_−１［ｉ］とｈ_＋１［ｉ］の推定値）は平滑化ブロック５２０で平滑化される。平滑化関数は、時間領域または周波数領域で実施される。平滑化の帯域幅は、無線通信路のコヒーレンス周波数に従って設定され得る。

ｉｎｖ関数はシンボルの逆を計算する（またはルックアップ表によって獲得する）。例えば、副搬送波上の送信シンボルが（１＋ｊ）／ｓｑｒｔ（１０）であった場合、（積を１にする）その逆はｓｑｒｔ（５／２）（１−ｊ）である。
図２４に、平滑化機能５３０を除く所与のＯＦＤＭシンボルｉのＩＣＩ通信路推定器処理要素５００を示す。図示の構成では、送信シンボルの軟推定値がブロック５１０への入力として使用され、硬推定値が訓練ブロック５２０に使用される。

図２６は、受信ＯＦＤＭシンボル２５０を復号するスケジュール７０２を表す概略図である。ＯＦＤＭシンボル２５０には、送信機において畳込み符号化、インターリーブおよび変調が行われるものと仮定する。スケジュール７０２は受信機において、前述のモジュールＡ、ＢおよびＣを使用して実施され得る。
直接通信路推定値、送信シンボル推定値およびＩＣＩ通信路推定値を含むすべての推定値メモリがゼロに初期設定される。スケジュール７０２への入力には、受信ＯＦＤＭシンボル２５０およびパイロットシンボル７０４が含まれる。

スケジュール７０２の第１段７１０で、受信機は受信出力ｒ［ｉ］２５０とパイロットシンボル７０４を使用して第１の直接通信路推定値を獲得する。出力ｒ［ｉ］はＦＦＴ（不図示）からの周波数領域バージョン出力とすることができる。直接通信路の初期推定値は、段７１０において、まず、受信ＯＦＤＭシンボル２５０における対応する副搬送波に対する送信パイロット７０４の影響を除去することによって獲得される。これは典型的には、位相偏移変調（ＰＳＫ）のために送信パイロットの共役との乗算により行われる。これは、訓練ブロック４２０を使用して実施されてもよい。次いで生じる直接通信路の未処理の推定値が、例えば、ブロック４３０を使用して平滑化されて、データを搬送する副搬送波の通信路推定値が獲得される。通信路推定値を獲得する方法の選択肢には以下が含まれる。
ａ）次のパイロット副搬送波が近づくまで周囲の副搬送波上でパイロット副搬送波の通信路推定値を反復すること。
ｂ）パイロットベースの通信路推定値を副搬送波の数に等しい長さのベクトルにコピーし、データ位置をゼロに設定することにより、通信路の周波数領域推定値を構築すること。生じるベクトルはＩＦＦＴを使用して変換される。次いで転置された領域の低周波数項が窓の適用により選択される。次いで窓掛けされたベクトルが周波数領域に逆変換される。
ｃ）別の選択肢は、プロセスａ）を実行し、次いでプロセスｂ）を実行するものである。
ｄ）別の選択肢は、プロセスａ）を実行し、次いで双方向自己回帰を実行するものである（例えば、相互参照によりその内容が本明細書に組み込まれる、オーストラリア特許出願第ＡＵ２００５９０４５２８号の優先権を主張する同時係属のＰＣＴ出願ＰＣＴ／ＡＵ２００６／００１２０１（国際公開ＷＯ２００７／０２２５６４）などに記載されている）。

次いでスケジュール７０２の段７１２で、段７１０から出力される第１の直接通信路推定値を使用してＯＦＤＭシンボル２５０を復調し、復号する。段７１２の出力は（パイロット挿入を含む）第１の送信シンボル推定値である。段７１２はモジュールＡ３００を使用して実施され得る。
スケジュール７０２の次の段７１４で、段７１０から出力される第１の直接通信路推定値２６０出力と、段７１２から出力される第１の送信シンボル推定値２７０出力を使用して、直接通信路の第２の推定値２８０を生成する。段７１４はモジュールＢ４００を使用して実施され得る。

段７１４から出力される直接通信路推定値は、次の段７１６への入力としても、後続の段７１８への入力としても使用される。段７１６ではモジュールＡ３００を使用し、第２の直接通信路推定値２８０を使用してＯＦＤＭシンボル２５０を復調、復号して、（パイロット挿入を含む）第２の送信シンボル推定値を獲得する。段７１６は、送信シンボルの硬周波数領域推定値と軟周波数領域推定値の両方を出力し得る。
スケジュール７０２の次の段７１８では、モジュールＢ４００とモジュールＣ５００を使用して実施され得る。段７１８への入力には、段７１４からの第２の直接通信路推定値と段７１６からの第２の送信シンボル推定値が含まれる。

段７１８では、第２の直接通信路推定値２８０と第２の送信シンボル推定値２７０がモジュールＢ４００に提供されて、直接通信路２８０の第３の推定値が生成される。段７１８では、第３の直接通信路推定値２８０と第２の送信シンボル推定値２７０がモジュールＣ５００に提供されて、第１のＩＣＩ通信路推定値２９０が生成される。
段７２０では、再送信段３４０なしのモジュールＡ３００を使用し、第３の直接通信路推定値２８０と第１のＩＣＩ通信路推定値２９０を使用してＯＦＤＭシンボル２５０を復調、復号して、最終的な情報ビット推定値を獲得する。段７２０では段７１６で出力される軟周波数領域シンボル推定値を使用する。

図２６には、軟判定を使用するスケジュール７０２が示されている。図２８は、スケジュール７０２と同様の、軟判定を使用しないスケジュール７５０の概略図である。入力はパイロットシンボル７０４と受信ＯＦＤＭシンボル２５０を含む。段７５２でパイロットシンボルに基づく直接通信路の初期推定値を提供する。次いで段７５４で送信ＯＦＤＭシンボルの第１の推定値を提供する。次いで段７５６で直接通信路の更新された推定値を提供し、段７５８で周波数領域ＯＦＤＭシンボルの第２の推定値を提供する。段７６０で直接通信路の別の推定値を提供し、ＩＣＩ通信路特性の推定値を提供し、ＩＣＩ通信路特性は段７６２でＩＣＩの影響を消去し、送信シンボルの最終的な推定値を出力するのに使用される。

段７５４、段７５６、段７５８、段７６０、および段７６２はそれぞれ、各段で必要とされる操作を実行するのにモジュールＡ、モジュールＢおよびモジュールＣ（３００、４００、５００）のうちのどれが利用され得るかを示す表示を含む。段７５４はモジュールＡ３００を使用し、段７５６はモジュールＢ４００を使用し、段７５８はモジュールＡ３００を使用し、段７６０はモジュールＢ４００とモジュールＣ５００を使用し、段７６２はモジュールＡ３００のブロックを使用する。スケジュール７０２とスケジュール７５０は、シーケンスＡＢＡＢＣＡで要約され得る。
代替のスケジュール、図２８および図２９
モジュールＡ、モジュールＢ、モジュールＣにおけるインターフェースが同一であるため、すなわち、これらが１組の通信路推定値と送信シンボル推定値を更新するため、他のスケジュールが予想される（モジュール定義は処理の初期段階において生じるゼロ入力も可能とする）。

（スケジュール７０２とスケジュール７０５をＡＢＡＢＣＡとする）コマンドシーケンスの表記を使用して別のスケジュールも定義され、これには以下が含まれる。
Ａ
ＡＢＡ
ＡＢＣＡ
ＡＢＡＣＡ
ＡＢＣＡＢＣＡ

図２８と図２９にこれらの変形のいくつかの例を示す。
図２８には、シーケンスＡＢＡＣＡを使用するスケジュール７７０が示されている。これは、直接通信路推定値の更新が１少ないという点でシーケンス７０２およびシーケンス７５０と異なる。
段７７２で、段７１０を参照して論じたように、パイロットシンボルに基づき直接通信路の初期推定値を提供する。次いで段７７４でＯＦＤＭシンボルの第１の推定値を提供し、これを使用して段７７６で直接通信路の推定値を更新する。次いで段７７８でシンボル推定値を更新し、段７８０でＩＣＩの影響の推定値を生成する。最後に段７８２で、段７８０からのＩＣＩ推定値と段７７６からの直接通信路推定値を使用して、推定されるＩＣＩの影響を消去し、送信シンボルの最終的な推定値を提供する。

図２９に、シーケンスＡＢＣＡを使用するスケジュール７９０を示す。段７９２で、段７１０を参照して論じたように、パイロットシンボルに基づき直接通信路の初期推定値を提供する。次いで段７９４でＯＦＤＭシンボルの第１の推定値を提供し、これを使用して段７９６で直接通信路の推定値を更新すると共に、ＩＣＩ推定値を生成する。段７９６ではモジュールＢとモジュールＣを使用する。段７９８で、段７９６からのＩＣＩ推定値と直接通信路推定値を使用して、推定されるＩＣＩの影響を消去し、送信シンボルの最終的な推定値を提供する。

３：ＦＥＣ復号器からの軟シンボル推定値および硬シンボル推定値
モジュールＡ３００のＦＥＣ復号器３３０は符号器出力ビットの軟推定値を出力し得る。これらの軟出力ビットは、送信ＯＦＤＭシンボルの推定値を生成するのに使用され得る。軟ビットは、シンボルに対応するビットのビットＰＤＦに及ぶコンステレーションマップ上の平均位置を計算することによって軟変調される３４０。またパイロットシンボル（事前に知られている）も挿入される。ＦＥＣ復号器３３０は同時に硬判定も出力し得る。
送信ＯＦＤＭシンボル推定値は、受信機において、
訓練ブロック４２０および５２０における通信路推定のための訓練シンボルとして、および
例えばＩＣＩ消去および合成ブロック３１０などにおける干渉消去に際して
という２つのやり方で使用され得る。
一構成では、軟シンボルが干渉消去に使用され、硬シンボルが訓練に使用される。干渉消去に軟シンボルを使用することの１つの利点は、復号器が不確実である場合、軟シンボルが小さく、これにより干渉消去ステップの正確さが改善され得ることである。訓練に硬シンボルが使用される場合、シンボルの反転を受信機内のルックアップ表に格納することができる。

４：干渉消去された状態の差分更新
複数のモジュールが、受信シンボルから、モデル化されるすべての信号成分を差し引いた量である

を利用し得る。直接成分推定値

を雑音推定値

に加えることにより、直接成分の推定値を獲得することができる。同様のやり方でＩＣＩ項のいずれかを生成することができる。

モジュールが行うどんな更新も、そのモジュールが変更しているパラメータの部分集合によって生じる差分項に関するものとすることができる。
ＩＣＩ消去ステップで別のＩＣＩ項を使用する必要があった場合、この雑音推定値は一般に、

として計算することができる。

５：事前ＦＥＣ（ＦＥＣ ｐｒｉｏｒ）のためのＳＹＮＣバイトの使用
ＦＥＣモジュール（Ａ）３００の性能は、いずれかの知られている符号器入力ビットの使用により改善され得る。ＤＶＢの場合にはＳＹＮＣバイトが符号化される。これらのバイトは畳込み符号を知られている状態にさせる。例えばこの情報は、畳込み符号のビタビ復号器とＡＰＰ復号器の両方で用いることができる。ＡＰＰ復号の場合には、ＳＹＮＣバイト値に従って事前情報ビットが設定される。ビタビ復号の場合には、知られているビットを使用して終端されたトレースバックを実行することができる。

６：周波数オフセット追跡
例えばＦＦＴ４８など、受信機システムにおけるＦＦＴの出力に存在するＩＣＩは、測定された周波数オフセットの時間領域シーケンスを訂正するＦＦＴ前モジュールに局部周波数オフセット推定値をフィードバックすることによっても低減される。この訂正は前方のみで行われてもよく遡及的に、すなわち、周波数オフセット推定値が受信器の適用時に変化する場合、所与のＯＦＤＭシンボルがＦＦＴによって複数回変換されるものとして行われてもよい。

通信路推定モジュール４００、５００（モジュールＢおよび／またはモジュールＣ）のどちらかの一部として導出される量は、周波数オフセット推定値を形成するのに使用され得る。一構成では、２つの連続するＯＦＤＭシンボル間で、量

が比較されて、周波数オフセット推定値が形成される。ＯＦＤＭシンボル期間あたりの位相変化は以下のとおりである。

位相変化は一般にＯＦＤＭシンボルごとに変化する。この場合周波数オフセットの時間領域訂正は、隣接するＯＦＤＭシンボル間の１組のサンプル点のθ［ｉ］の補間に基づくものとすることができる。このようにして、その時間領域信号が正しい周波数は、ＯＦＤＭシンボル期間より高いレートで変化し得る。

７：リードソロモン消去マーキング
軟出力ＦＥＣ復号器３３０は、外部リードソロモン（ＲＳ）消去復号器の消去をマークするのに使用され、リードソロモン外部符号の誤り訂正機能を改善し得る。軟出力を使用してＲＳ符号語シンボルに信頼性が付与され、次いで、いくつかの最小信頼度シンボルの、ＲＳ復号器への入力における消去がマークされる。ＲＳ消去復号器は１または複数の反復にわたって実行されてもよく、その場合、連続する各反復においてマークされる消去の数が低減されてある最小値に至る。最小値がゼロである場合、操作は、誤り訂正ＲＳ復号器の操作と同等である。反復ループは、復号器が復号の成功を報告した場合には、早く打ち切られ得る。用いられる反復の回数、および各反復ステップで消去とマークされるべきシンボルの数は、決められていても、何らかのシステム状態メトリックに従って動的に更新されてもよい。

本明細書で開示し、定義する発明は、前述の個々の特徴の２つ以上のすべての代替の組み合わせにも適用されることが理解され、または図面を吟味すれば明らかになる。これらの異なる組み合わせはすべて、本発明の様々な代替の態様を構成するものである。
また、「備える」という語およびこれの文法的変形は、本明細書で使用する場合、「含む」という語と同等であり、他の要素または特徴の存在を除外するものとみなすべきではないことも理解される。

Claims (29)

1. 通信受信機と共に動作するプリプロセッサであり、
   通信路を介して送信される入力信号を受け取るように動作する入力と、
   前記入力信号とフィードバック信号に基づき前記通信路の少なくとも１つの特徴を推定するとともに、前記入力信号に関連する周波数オフセット推定値を形成するように動作する通信路推定器と、
   前記少なくとも１つの推定された特徴および前記周波数オフセット推定値に従って前記入力信号を調整するように動作する信号調整器と、該信号調整器は前記通信路推定器に供給される前記フィードバック信号を生成する前方誤り訂正ユニットを含むものであり、
   前記調整された信号を前記通信受信機に提供する出力と
   を備えるプリプロセッサ。
2. 前記信号調整器が時間領域フィルタを備える請求項１に記載のプリプロセッサ。
3. 前記通信路推定器の出力に基づき前記時間領域フィルタの１つまたは複数の係数を決定するように動作する係数計算器
   をさらに備える請求項２に記載のプリプロセッサ。
4. 前記信号調整器が周波数領域の前記入力信号を調整する請求項１に記載のプリプロセッサ。
5. 前記信号調整器が、
   前記入力信号と前記通信路推定器の出力を合成するように動作する合成器
   を備える請求項４に記載のプリプロセッサ。
6. 前記合成器が、
   最大比合成器（ＭＲＣ）、
   ゼロフォーシング合成器、および
   最小平均二乗誤差合成器
   からなるグループの中から選択される請求項５に記載のプリプロセッサ。
7. 前記通信路推定器が前記合成器の出力に従って前記少なくとも１つの特徴を推定する請求項５または６に記載のプリプロセッサ。
8. 前記信号調整器がさらに変調ユニットを備え、前記通信路推定器が、
   復調され、再変調された前記合成器の出力、および
   復調され、ＦＥＣ復号され、ＦＥＣ再符号化され、再変調された前記合成器の出力
   からなるグループの中から選択される出力で駆動される請求項５から７のいずれか１項に記載のプリプロセッサ。
9. 前記通信受信機がＲＦ／ＰＨＹ／ＭＡＣ受信機であり、使用に際して１つまたは複数のアンテナと前記通信受信機の間で動作するプリプロセッサである請求項１〜８のいずれか１項に記載のプリプロセッサ。
10. 前記プリプロセッサが１つまたは複数のＲＦ回路から前記入力信号を受け取り、前記通信受信機に出力信号を再送信するブリッジとして動作する請求項１〜９のいずれか１項に記載のプリプロセッサ。
11. 前記通信受信機の取得回路を迂回するように動作する請求項１〜１０のいずれか１項に記載のプリプロセッサ。
12. 前記プリプロセッサがＰＨＹモジュールとして動作する請求項１〜８のいずれか１項に記載のプリプロセッサ。
13. 前記通信受信機のＰＨＹモジュールを迂回するように動作する請求項１２に記載のプリプロセッサ。
14. 前記プリプロセッサがＩＥＥＥ８０２．１１準拠の受信機と共に動作する請求項１〜１３のいずれか１項に記載のプリプロセッサ。
15. 前記入力信号が実質的に調整なしで前記入力から前記出力に渡されるバイパスモードを有する請求項１〜１４のいずれか１項に記載のプリプロセッサ。
16. 異なる長さの２つの自己相関を利用する取得回路
    をさらに備える請求項１〜１５のいずれか１項に記載のプリプロセッサ。
17. 前記通信受信機に提供される前記調整された信号に含めるための少なくとも１つのプリアンブルを格納するデータ記憶装置、
    少なくとも１つのプリアンブルと任意選択でいくつかのデータシンボルが前記入力から前記出力に渡される手段、
    前記通信受信機に提供される前記調整された信号に含めるためのプリアンブルをフィルタリングするフィルタ、および
    前記プリアンブルの一部が、前記調整された信号に含める前に調整され、または削除される手段
    のうちの少なくとも１つをさらに備える請求項１〜１６のいずれか１項に記載のプリプロセッサ。
18. 前記出力が、
    ・前記入力信号が前記入力によって検出される場合、短いプリアンブル、
    ・前記入力信号のタイミングが取得されるとすぐに、長いプリアンブル、
    ・繰り返し出力される前記短いプリアンブル、次いで、前記入力信号の前記タイミングが取得されるとすぐに、前記長いプリアンブル、および
    ・繰り返し出力される前記短いプリアンブルの一部、次いで、前記入力信号の前記タイミングが取得されるとすぐに、前記長いプリアンブル
    のうちの少なくとも１つを出力する請求項１〜１７のいずれか１項に記載のプリプロセッサ。
19. 前記プリプロセッサがＩＥＥＥ８０２．１１ＲＦ回路からのステータス信号および制御信号を処理し、前記出力が前記処理されたステータス信号および制御信号を出力する請求項１〜１８のいずれか１項に記載のプリプロセッサ。
20. 前記入力が複数の入力信号を受け取るように動作する請求項１〜１９のいずれか１項に記載のプリプロセッサ。
21. 前記複数の入力信号の中から入力信号を選択するように動作する選択器を備える請求項２０に記載のプリプロセッサ。
22. １つまたは複数のＲＦ回路を備えるプリプロセッサ、
    使用に際して１つまたは複数のアンテナと前記通信受信機の間で動作するプリプロセッサ、および
    使用に際して１つまたは複数のＲＦ回路と前記通信受信機の間で動作するプリプロセッサ
    からなるグループの中から選択される請求項２０または２１に記載のプリプロセッサ。
23. 前記信号調整器が前記通信受信機の所定の機能に従って前記入力信号を調整するように構成されている請求項１〜２２のいずれか１項に記載のプリプロセッサ。
24. 前記通信受信機が動作する通信路の範囲を広げるように構成されている請求項１〜２３のいずれか１項に記載のプリプロセッサ。
25. 少なくとも１つのプリプロセッサ対応ノードを備える通信システムであって、
    請求項１〜２４のいずれか１項に記載のプリプロセッサと、
    前記プリプロセッサから調整された信号を受け取る通信受信機と
    を備える通信システム。
26. 前記通信システムがＩＥＥＥ８０２．１１ネットワークであり、
    カバレージクラスを増大させることによりプリプロセッサ対応ノードにおける遅延を補償する遅延補償器、
    ＩＥＥＥ８０２．１１ＭＡＣ／ＰＨＹのＳＩＦＳ時間を低減することによりプリプロセッサ対応ノードにおける遅延を補償する遅延補償器、
    ＳＩＦＳ時間をＰＩＦＳ時間まで増大させることによりプリプロセッサ対応ノードにおける遅延を補償する遅延補償器、
    前記通信路から受け取られる前記入力信号のデータ転送速度より高いデータ転送速度で前記プリプロセッサから信号を出力することによりプリプロセッサ対応ノードにおける遅延を補償する遅延補償器、および
    ＩＥＥＥ８０２．１１ＭＡＣ／ＰＨＹのＣＣＡ信号を早くアサートすることによりプリプロセッサ対応ノードにおける遅延を補償する遅延補償器
    からなるグループの中から選択される遅延補償器を備える請求項２５に記載の通信システム。
27. 通信受信機に提供するための信号を前処理する方法であって、
    通信路を介して送信される入力信号を受け取ること、
    前記入力信号と前方誤り訂正ユニットから生成されるフィードバック信号とに基づき前記通信路の少なくとも１つの特徴を推定すること、
    前記入力信号に関連する周波数オフセット推定値を形成すること、
    前記少なくとも１つの推定された特徴、前記周波数オフセット推定値、および前記通信受信機の所定の機能に従って前記入力信号を調整すること、および
    前記調整された信号を前記通信受信機に提供すること
    を含む方法。
28. 機械可読プログラムコードが実行されるデータ処理装置の動作を、
    通信路を介して送信される入力信号を受け取ること、
    前記入力信号と前方誤り訂正ユニットから生成されるフィードバック信号とに基づき前記通信路の少なくとも１つの特徴を推定すること、
    前記入力信号に関連する周波数オフセット推定値を形成すること、
    前記少なくとも１つの推定された特徴、前記周波数オフセット推定値、および通信受信機の所定の機能に従って前記入力信号を調整すること、および
    前記調整された信号を前記通信受信機に提供すること
    を含む、通信受信機に提供するための信号を前処理する方法を実行するように制御する前記プログラムコードが記録された機械可読記憶媒体。
29. 機械可読プログラムコードが実行されるデータ処理装置の動作を、
    通信路を介して送信される入力信号を受け取ること、
    前記入力信号と前方誤り訂正ユニットから生成されるフィードバック信号とに基づき前記通信路の少なくとも１つの特徴を推定すること、
    前記入力信号に関連する周波数オフセット推定値を形成すること、
    前記少なくとも１つの推定された特徴、前記周波数オフセット推定値、および通信受信機の所定の機能に従って前記入力信号を調整すること、および
    前記通信受信機の前記調整された信号を提供すること
    を含む、通信受信機に提供するための信号を前処理する方法を実行するように制御する前記プログラムコードを含むコンピュータプログラム。

Images