JP5660729B2

JP5660729B2 - 電力変換装置及びその制御方法

Info

Publication number: JP5660729B2
Application number: JP2011213788A
Authority: JP
Inventors: 敦木道; 三村　隆之; 隆之三村
Original assignee: Origin Electric Co Ltd
Current assignee: Origin Electric Co Ltd
Priority date: 2011-09-29
Filing date: 2011-09-29
Publication date: 2015-01-28
Anticipated expiration: 2031-09-29
Also published as: JP2013074763A

Description

本発明は，三相交流電源，単相交流電源，直流電源などの入力電源から入力される電圧を直流電圧に変換するチョッパ回路とチョッパ回路の出力側に接続されるＤＣ／ＤＣコンバータとが複数台並列に接続される電力変換装置及びその制御方法に関する。

電力変換装置は，入力電源や負荷に応じてチョッパ回路とＤＣ／ＤＣコンバータとが複数台用いられる。複数台のＤＣ／ＤＣコンバータが出力側で並列に接続される電力変換装置では，出力電圧が定電圧になるように制御されるが，それぞれのＤＣ／ＤＣコンバータの内部インピーダンスが異なるため，ＤＣ／ＤＣコンバータの出力電流が不均等になるという問題がある。

特許文献１に示されるような複数の高周波電力変換器を並列運転させる従来の交流電源装置においては，各電源系統で分担する電流値の差を小さくし，均等な電流分担を実現するために，２つの直列共振回路にそれぞれ備えたコンデンサ直列共振回路が２つの電源系統において共用する。それぞれのコンデンサのキャパシタンスの僅差により生じるそれぞれの電源系統の電流差を互いに打ち消すことで，キャパシタンスの僅差による影響を共用したコンデンサにより吸収し，それぞれの電源系統の電流差への影響を抑えている。

特開２００８−７９４８７

しかし，特許文献１に記載される交流電源装置では，並列に接続された複数の絶縁トランス１０７−１，１０７−２の出力電圧を定電圧に制御するために複数の高周波電力変換器１０３−１，１０３−２ごとに制御を行おうとすると，それぞれの高周波電力変換器１０３−１，１０３−２の台数分の制御回路が必要となり，部品点数が増え，構成や制御が複雑になるという課題があった。また，すべての直列共振回路のコンデンサを共用にするため，直列共振回路の数が増えると構成，動作及び制御が複雑になってしまう。

そこで，本発明は，簡単な回路構成で，出力側が並列接続されるＤＣ／ＤＣコンバータ間の出力電流の分担を均等にすることを目的とする電力変換装置及びその制御方法を提供する。

上記目的を達成するために，具体的には，本発明に係る電力変換装置は，入力電力が供給され，スイッチング素子とインダクタンス手段とコンデンサとを有する複数のチョッパ回路と，複数の前記チョッパ回路の出力側にそれぞれ接続される複数のＤＣ／ＤＣコンバータと，前記チョッパ回路の出力電圧を検出するチョッパ回路出力電圧検出手段と，前記チョッパ回路の電流を検出するチョッパ回路電流検出手段と，前記チョッパ回路内の前記スイッチング素子を制御するチョッパ制御回路と，複数の前記ＤＣ／ＤＣコンバータが並列に接続される出力側の電圧値に基づいて所定電圧になるように制御するＤＣ／ＤＣコンバータ制御回路と，を備え，前記チョッパ制御回路は，前記チョッパ回路出力電圧検出手段で検出されたチョッパ回路出力電圧検出値に前記チョッパ回路電流検出手段で検出されたチョッパ回路電流検出値の電圧換算値を重畳した値が基準値よりも高い場合は前記チョッパ回路の出力電圧を減らす方向に前記スイッチング素子を制御し，前記チョッパ回路出力電圧検出値に前記チョッパ回路電流検出値の電圧換算値を重畳した値が前記基準値よりも低い場合は前記チョッパ回路の出力電圧を増やす方向に前記スイッチング素子を制御することを特徴とする。

本発明に係る電力変換装置の制御方法は，入力電力が供給され，スイッチング素子とインダクタンス手段とコンデンサとを有する複数のチョッパ回路と，複数の前記チョッパ回路の出力側にそれぞれ接続される複数のＤＣ／ＤＣコンバータと，を備え，複数の前記ＤＣ／ＤＣコンバータが出力側で並列に接続される電力変換装置の制御方法であって，前記ＤＣ／ＤＣコンバータの出力電圧値に基づいて前記ＤＣ／ＤＣコンバータが所定電圧になるように制御し，前記チョッパ回路の出力電圧と前記チョッパ回路の電流とを検出し，前記チョッパ回路の出力電圧検出値に前記チョッパ回路の電流検出値の電圧換算値を重畳した値が基準値よりも高い場合は前記チョッパ回路の出力電圧を減らす方向に前記スイッチング素子を制御し，前記チョッパ回路の出力電圧検出値に前記チョッパ回路の電流検出値の電圧換算値を重畳した値が前記基準値よりも低い場合は前記チョッパ回路の出力電圧を増やす方向に前記スイッチング素子を制御することを特徴とする。

従って，本発明は，検出されたチョッパ回路の出力電圧の検出値に検出されたチョッパ回路の電流の検出値の電圧換算値を重畳した値を用いてチョッパ回路の出力電圧を制御することで，出力側が並列接続されるＤＣ／ＤＣコンバータ間の出力電流の分担を均等にすることができる。

また，本発明に係る電力変換装置は，第１のインピーダンス手段と第２のインピーダンス手段との直列回路を有する前記チョッパ回路出力電圧検出手段は前記チョッパ回路の出力側に並列に接続され，第３のインピーダンス手段は前記第１のインピーダンス手段と直列に接続され，前記チョッパ回路の出力電圧によって前記第１のインピーダンス手段の両端に印加される電圧に，前記チョッパ回路電流検出手段からの入力によって前記第３のインピーダンス手段と前記第１のインピーダンス手段とを含む回路に流れる電流により前記第１のインピーダンス手段の両端に印加される電圧が重畳され，前記重畳された電圧値が比較手段に入力されて前記基準値と比較される。従って，本発明は，上述のような簡単な回路構成で，出力側が並列接続されるＤＣ／ＤＣコンバータ間の出力電流の分担を均等にすることができる。

さらに，本発明に係る電力変換装置は，前記ＤＣ／ＤＣコンバータは，容量Ｃｒの共振用のコンデンサとインダクタンスＬｒの共振用のインダクタンス手段との直列共振回路と，２次巻線に対する１次巻線の巻数比がｎ１／ｎ２のトランスとを有し，前記チョッパ回路の出力電圧をＶ１とすると，前記ＤＣ／ＤＣコンバータの出力電流Ｉｏについて，

の数式が成り立つ場合に，それぞれの前記ＤＣ／ＤＣコンバータの出力電流Ｉｏをそれぞれの前記チョッパ回路の出力電圧Ｖ１で調整する。従って，本発明は，それぞれのＤＣ／ＤＣコンバータ内の共振用のコンデンサの容量Ｃｒや共振用のインダクタンス手段のインダクタンスＬｒのバラツキによる複数のＤＣ／ＤＣコンバータ出力電流Ｉｏの不均等を，上述の数式に基づいて，それぞれのチョッパ回路の出力の電圧Ｖ１を調整することによって解消することができる。

本発明によれば，複数台のＤＣ／ＤＣコンバータが出力側で並列に接続される電力変換装置において，簡単な回路構成でＤＣ／ＤＣコンバータ間の出力電流の分担を均等にすることができる。

本発明の第１の実施形態に係る電力変換装置の電気回路図である。本発明の第１の実施形態に係るチョッパ制御回路の電気回路図である。本発明の第１の実施形態に係るＤＣ／ＤＣコンバータの出力電流の波形図である。本発明の第２の実施形態に係る電力変換装置の電気回路図である。本発明の第３の実施形態に係る電力変換装置の電気回路図である。本発明の第４の実施形態に係る電力変換装置の電気回路図である。

以下，本発明の実施形態について，図面を参照しながら詳細に説明する。なお，本発明は，以下に示す実施形態に限定されるものではない。また，本明細書及び図面において符号が同じ構成要素は，相互に同一のものを示すものとする。

（第１の実施形態）
図１〜図３を用いて本発明に係る第１の実施形態の電力変換装置について説明する。図１に，本発明の第１の実施形態に係る電力変換装置の電気回路図を示す。図２は，本発明の第１の実施形態に係るチョッパ制御回路の電気回路図を示す図である。また，図３は，本発明の第１の実施形態に係るＤＣ／ＤＣコンバータの出力電流の波形図である。なお，本実施形態の説明においては，図１〜図３を適宜参照することとする。

図１では入力電源として電流，電圧が１２０度の位相差のある第一相Ｒ，第二相Ｓ，第三相Ｔの三相交流電源を用いており，入力端子Ｒ，Ｓ，Ｔから入力される。三相交流電源の三相のうちのそれぞれ異なる二相，つまり第一相Ｒと第二相Ｓ間，第二相Ｓと第三相Ｔ間，第三相Ｔと第一相Ｒ間にそれぞれ昇圧型のチョッパ回路である昇圧チョッパ回路１０１，１０２，１０３が接続される。なお，この三相交流電源は本実施形態の電力変換装置に外付けされる電源であり，本発明の必須の構成要素ではない。

図１に示す昇圧チョッパ回路１０１は，三相交流電源の周波数に対して高周波でオンオフ動作をするスイッチング素子１１，１２を有する。昇圧用のインダクタンス手段１５は，一端には第一相Ｒが，他端にはスイッチング素子１１が接続される。スイッチング素子１１にはダイオード１７を介してコンデンサ１９が並列に接続される。また，昇圧用のインダクタンス手段１６は，一端には第二相Ｓが，他端にはスイッチング素子１２が接続される。スイッチング素子１２にはダイオード１８を介してコンデンサ１９が並列に接続される。図１では昇圧チョッパ回路電流検出手段として抵抗１３と抵抗１４が用いられ，それぞれスイッチング素子１１，１２に直列に接続される。

入力される第一相Ｒの電圧が第二相Ｓよりも大きい半周期では，スイッチング素子１１を高周波でオン，オフさせる。スイッチング素子１１がオンのときは，第一相Ｒからインダクタンス手段１５，スイッチング素子１１，抵抗１３，抵抗１４，スイッチング素子１２，インダクタンス手段１６を通じて第二相Ｓに向かって電流が流れ，インダクタンス手段１５，１６にエネルギーが蓄積される。次に，スイッチング素子１１がオフすると，第一相Ｒからインダクタンス手段１５，ダイオード１７，コンデンサ１９，抵抗１４，スイッチング素子１２，インダクタンス手段１６を通じて第二相Ｓに向かって電流が流れる。インダクタンス手段１５，１６に蓄積されたエネルギーによって，コンデンサ１９が図示の極性で充電される。なお，ここでは，スイッチング素子１２の導通は，スイッチング素子１２の順方向に対して逆方向に導通する内部ダイオード導通による。

一方，入力される第二相Ｓの電圧が第一相Ｒよりも大きい半周期では，スイッチング素子１２を高周波でオン，オフさせる。スイッチング素子１２がオンのときは，第二相Ｓからインダクタンス手段１６，スイッチング素子１２，抵抗１４，抵抗１３，スイッチング素子１１，インダクタンス手段１５を通じて第一相Ｒに向かって電流が流れ，インダクタンス手段１６，１５にエネルギーが蓄積される。次に，スイッチング素子１２がオフすると，第二相Ｓからインダクタンス手段１６，ダイオード１８，コンデンサ１９，抵抗１３，スイッチング素子１１，インダクタンス手段１５を通じて第一相Ｒに向かって電流が流れる。インダクタンス手段１６，１５に蓄積されたエネルギーによってコンデンサ１９が図示の極性で充電される。なお，ここでは，スイッチング素子１１の導通は，スイッチング素子１１の順方向に対して逆方向に導通する内部ダイオード導通による。これらの上述の動作は，入力される第一相Ｒと第二相Ｓとの電圧状態に応じて半周期ごとに繰り返される。三相交流電源の周波数が５０Ｈｚの場合，上述の半周期は１０ｍｓとなる。

昇圧チョッパ回路電流検出手段として，図１では，スイッチング素子１１又は１２に直列に接続された抵抗１３又は１４を用いる。上述のように，昇圧チョッパ回路１０１の動作において，入力される第一相Ｒと第二相Ｓとの電圧状態やスイッチング素子１１又は１２のオンオフ状態によって流れる電流経路が異なる。昇圧チョッパ回路１０１において，連続した電流を検出するために，例えば，第一相Ｒの電圧が第二相Ｓよりも大きい半周期では，スイッチング素子１１がオンとオフの両方のときに電流が流れる抵抗１４を用い，第二相Ｓの電圧が第一相Ｒよりも大きい半周期では，スイッチング素子１２がオンとオフの両方のときに電流が流れる抵抗１３を用いる。

具体的には，例えば，スイッチング素子１１又は１２の内部ダイオードを導通する方向の電流が流れるときの抵抗１３又は１４の両端電圧を用いる。コンデンサ１９側からみて，抵抗１３，抵抗１４にそれぞれ流れる電流値によって抵抗１３，抵抗１４の両端に発生する電圧をＶｒ１３，Ｖｒ１４とする。この場合，抵抗１３又は抵抗１４の両端電圧はコンデンサ１９側の方が高い電圧となるため，コンデンサ１９側をゼロボルトとすると，コンデンサ１９側からみた電圧をＶｒ１３，Ｖｒ１４の極性はマイナスとなる。このため，入力されるＶｒ１３，Ｖｒ１４を図示しない反転回路によって極性を反転させて正極性にし，さらに図示しない増幅器を通じてそれぞれＶｒ１３，Ｖｒ１４に基づく電圧信号が出力される。そして，増幅器から出力されるそれぞれＶｒ１３，Ｖｒ１４に基づく電圧信号は，それぞれ図示しない抵抗器を通じて電流信号となったものが合流，つまり加算され，図２に示す昇圧チョッパ回路１０１の制御回路７の入力端子Ｔｃ１に入力される。すなわち，上記の図示しない２つの抵抗器の出力側は接続されて，昇圧チョッパ回路１０１の制御回路７の入力端子Ｔｃ１に接続される。

図１では，第一相Ｒの電圧が第二相Ｓよりも大きい半周期では，入力端子Ｔｃ１には，Ｖｒ１４に基づく電圧信号から上記の図示しない抵抗器を通じて電流信号が入力される。一方，第二相Ｓの電圧が第一相Ｒよりも大きい半周期では，入力端子Ｔｃ１には，Ｖｒ１３に基づく電圧信号から上記の図示しない抵抗器を通じて電流信号が入力される。なお，上記の昇圧チョッパ回路電流検出手段は，一例であり，ＣＴトランスなどを用いてもよく，検出する手段や方法，箇所は特に限定されない。昇圧チョッパ回路１０２，１０３の構成及び動作についても，昇圧チョッパ回路１０１と同様である。

ＤＣ／ＤＣコンバータ４，５，６は，入力側がそれぞれ昇圧チョッパ回路１０１，１０２，１０３に接続され，出力側が出力端子Ｔｏｕｔ１，Ｔｏｕｔ２に並列に接続される。図１に示すＤＣ／ＤＣコンバータ４，５，６は，インダクタンスとコンデンサとによる共振動作を利用する構成となっている。ＤＣ／ＤＣコンバータ４は，スイッチング素子４１と４２とが直列に接続され，共振用のコンデンサ４３と４４とが直列に接続される。スイッチング素子４１と４２との接続点は，共振用のインダクタンス手段４５とトランスＴ１の１次巻線Ｎ１１とを介して共振用のコンデンサ４３と４４との接続点に接続される。ダイオード４６，４７は，それぞれ共振用のコンデンサ４３と４４とに並列に接続される。トランスＴ１の２次巻線Ｎ１２は整流ダイオード４８を介して出力コンデンサＣ１に並列に接続され，トランスＴ１の２次巻線Ｎ１３は整流ダイオード４９を介して出力コンデンサＣ１に並列に接続される。出力コンデンサＣ１は，出力端子Ｔｏｕｔ１，Ｔｏｕｔ２間に接続される。なお，図中のトランスＴ１の黒点は極性を示す。

図１に示すＤＣ／ＤＣコンバータ４は，共振用のコンデンサ４３と４４と共振用のインダクタンス手段４５とによる共振動作を利用する構成となっており，スイッチング素子４１，４２は交互にオン，オフする。スイッチング素子４１がオン，スイッチング素子４２がオフの状態では，昇圧チョッパ回路１０１の出力側のコンデンサ１９から，スイッチング素子４１，共振用のインダクタンス手段４５，トランスＴ１の１次巻線Ｎ１１，共振用のコンデンサ４４に電流が流れる。また，共振用のコンデンサ４３からの放電電流は，スイッチング素子４１，共振用のインダクタンス手段４５，トランスＴ１の１次巻線Ｎ１１を介して流れる。トランスＴ１の２次側では，２次巻線Ｎ１２から整流ダイオード４８を介して出力コンデンサＣ１にエネルギーが蓄積される。

一方，スイッチング素子４２がオン，スイッチング素子４１がオフの状態では，コンデンサ１９から，共振用のコンデンサ４３，トランスＴ１の１次巻線Ｎ１１，共振用のインダクタンス手段４５，スイッチング素子４２に電流が流れる。また，共振用のコンデンサ４４からの放電電流は，トランスＴ１の１次巻線Ｎ１１，共振用のインダクタンス手段４５，スイッチング素子４２を介して流れる。この場合にトランスＴ１の１次巻線Ｎ１１に流れる電流の極性は，スイッチング素子４１がオン，スイッチング素子４２がオフの状態のときとは逆の極性となる。トランスＴ１の２次側では，２次巻線Ｎ１３から整流ダイオード４９を介して出力コンデンサＣ１にエネルギーが蓄積される。ＤＣ／ＤＣコンバータ５，６の構成及び動作についても，ＤＣ／ＤＣコンバータ４と同様である。

ＤＣ／ＤＣコンバータ制御回路１０は，ＤＣ／ＤＣコンバータの出力電圧，すなわちＴｏｕｔ１，Ｔｏｕｔ２間の電圧に基づき，ＤＣ／ＤＣコンバータ４，５，６内のスイッチング素子４１，４２，５１，５２，６１，６２の周波数を制御してＤＣ／ＤＣコンバータの出力電圧を定電圧，ここでは，例えば―４８Ｖになるようにする。定常状態では，例えば，ＤＣ／ＤＣコンバータ４に共振電流が流れる間は，スイッチング素子４１又は４２が導通するように，スイッチング素子４１又は４２の周波数は，共振周波数よりも低くする。このように，ゼロ電流スイッチング動作を行うことでスイッチング損失を低減させることができる。

ここで，ＤＣ／ＤＣコンバータ４の共振用のコンデンサ４３と４４との合成容量をＣｒ，ＤＣ／ＤＣコンバータ４に入力される電圧，つまり昇圧チョッパ回路１０１の出力電圧をＶ１，共振周波数をｆｒとすると，共振用のコンデンサ４３と４４とに蓄積される合成エネルギーＱは以下の数式２で表される。

また，トランスＴ１の２次側に流れる電流，すなわちＤＣ／ＤＣコンバータ４の出力電流Ｉｏは，インダクタンス手段４５のインダクタンスをＬｒ，トランスＴ１の１次巻線Ｎ１１の巻数をｎ１，トランスＴ１の２次巻線Ｎ１２，Ｎ１３の巻数をｎ２とすると，ＤＣ／ＤＣコンバータ４の出力電流Ｉｏは以下の数式３で表される。

同様に，ＤＣ／ＤＣコンバータ５，６についても上記の数式３，４が成立する。

上記の数式には，共振用のコンデンサ４３と４４，５３と５４，又は６３と６４の合成容量Ｃｒやインダクタンス手段４５，５５，又は６５のインダクタンスをＬｒなどが含まれるが，これらの容量ＣｒやインダクタンスＬｒの値は部品のよってバラツキがあるためＤＣ／ＤＣコンバータ４，５，６の出力電流Ｉｏに不均等が生じる原因となる。このため，本発明に係る第１の実施形態の電力変換装置では，容量ＣｒやインダクタンスＬｒの値のバラツキなどによって生じるＤＣ／ＤＣコンバータの出力電流の不均等を上記数式の他のパラメータである昇圧チョッパ回路の出力電圧Ｖ１で調整することにより解消することができる。

チョッパ制御回路は，チョッパ回路出力電圧検出手段で検出されたチョッパ回路出力電圧検出値にチョッパ回路電流検出手段で検出されたチョッパ回路電流検出値の電圧換算値を重畳した値が基準値よりも高い場合は，チョッパ回路の出力電圧を減らす方向にチョッパ回路内のスイッチング素子を制御する。一方，チョッパ回路出力電圧検出値にチョッパ回路電流検出値の電圧換算値を重畳した値が基準値よりも低い場合は，チョッパ回路の出力電圧を増やす方向にチョッパ回路内のスイッチング素子を制御する。

次に，具体的な昇圧チョッパ制御回路７の構成及び昇圧チョッパ回路１０１の出力電圧Ｖ１の制御方法について，図２を用いて説明する。昇圧チョッパ回路出力電圧検出手段として第１のインピーダンス手段７１と第２のインピーダンス手段７２との直列回路を用い，昇圧チョッパ回路１０１の出力側に並列に接続する。また，図１で昇圧チョッパ回路電流検出手段として用いられる抵抗１３又は１４の両端電圧は，上記で述べた例では図示していないが、反転，増幅され，抵抗器を介して電流として図２の入力端子Ｔｃ１に入力される。入力端子Ｔｃ１，Ｔｃ２間にはダイオード７４を介して交流電圧を平均化するための積分用コンデンサ７５が並列に接続され，積分用コンデンサ７５には第３のインピーダンス手段７３と第１のインピーダンス手段７１との直列回路が並列に接続される。比較手段として用いるオペアンプ７６には，基準電圧と第１のインピーダンス手段７１の両端電圧とが入力される。なお，第１，第２，第３インピーダンス手段７１，７２，７３には主に抵抗器を用いる。ダイオード７４は昇圧チョッパ回路１０１側に電流が流れ込むものを防ぐためのものであればよく，入力端子Ｔｃ２側に挿入されてもよい。

昇圧チョッパ回路１０１の出力電圧Ｖ１は，第１のインピーダンス手段７１と第２のインピーダンス手段７２とのインピーダンスの比率によって分圧され，第１のインピーダンス手段７１の両端には昇圧チョッパ回路１０１の出力電圧Ｖ１に応じた電圧Ｖｖがかかる。また，昇圧チョッパ制御回路７の入力端子Ｔｃ１には，昇圧チョッパ回路１０１の電流検出手段によって検出された抵抗１３又は１４の両端電圧に基づく信号が入力される。これにより，入力端子Ｔｃ１からダイオード７４を通じて電流が流れ，交流成分は積分用コンデンサ７５によって平均化され，第３のインピーダンス手段７３と第１のインピーダンス手段７１とにはインピーダンスの比率によって分圧された電圧がそれぞれ印加される。このため，昇圧チョッパ回路１０１の電流検出手段によって入力された昇圧チョッパ回路１０１の電流検出値に応じた電圧Ｖｃが第１のインピーダンス手段７１に印加されることになる。よって，第１のインピーダンス手段７１の両端電圧は，昇圧チョッパ回路１０１の出力電圧に応じた値Ｖｖに昇圧チョッパ回路１０１の電流に応じた値を電圧換算した値Ｖｃを重畳した値Ｖｖ＋Ｖｃとなる。比較手段７６ではこのＶｖ＋Ｖｃと基準値である基準電圧値Ｖｂとが比較され，比較手段の出力に基づき制御回路７から昇圧チョッパ回路１０１内のスイッチング素子１１，１２に駆動信号が送られる。

具体的には，このＶｖ＋Ｖｃが基準電圧値Ｖｂよりも高い場合は昇圧チョッパ回路１０１の出力電圧Ｖ１を減らす方向にスイッチング素子１１，１２のオン時間を減らすように制御される。逆に，Ｖｖ＋Ｖｃが基準電圧値Ｖｂよりも低い場合は昇圧チョッパ回路１０１の出力電圧Ｖ１を増やす方向にスイッチング素子１１，１２のオン時間を増やすように制御される。なお，本実施形態では，昇圧チョッパ回路１０１の出力電圧Ｖ１に応じた電圧Ｖｖ，昇圧チョッパ回路１０１の電流に応じた値を電圧換算した値Ｖｃは，第１，第２，第３のインピーダンスのそれぞれの比率によって，実際の出力電圧値Ｖ１や電流値よりも小さい値とすることによって制御回路７内で扱いやすくしている。昇圧チョッパ制御回路８，９の構成及び昇圧チョッパ回路１０２，１０３の出力電圧Ｖ１の制御方法についても，昇圧チョッパ制御回路７の構成及び昇圧チョッパ回路１０１の出力電圧Ｖ１の制御方法と同様である。

図３に，ＤＣ／ＤＣコンバータ４，５，６のトランスＴ１，Ｔ２，Ｔ３の２次側の電流，すなわちＤＣ／ＤＣコンバータ４，５，６の出力電流の波形図の一例を示す。（ａ）〜（ｃ）はそれぞれ昇圧チョッパ制御回路７，８，９が出力電圧値Ｖｖのみに基づき定電圧制御を行った場合の一例のＤＣ／ＤＣコンバータ４，５，６の出力電流の波形である。（ａ）のピーク電流，平均電流は他よりも大きく，（ｃ）のピーク電流，平均電流は他よりも小さくなっており，ＤＣ／ＤＣコンバータ４，５，６の出力電流Ｉｏにおいて不均衡が生じている。一方，（ｄ）〜（ｆ）はそれぞれ昇圧チョッパ回路１０１の出力電圧に基づく値Ｖｖに昇圧チョッパ回路１０１の電流に基づく値を電圧換算した値Ｖｃを重畳した値Ｖｖ＋Ｖｃを用いて定電圧制御を行った場合の一例のＤＣ／ＤＣコンバータ４，５，６の出力電流の波形である。（ｄ）〜（ｆ）の電流はほぼ均等であり，ＤＣ／ＤＣコンバータ４，５，６の出力電流のアンバランスが解消されている。

このように，本発明にかかる第１の実施形態では，昇圧チョッパ回路１０１の定電圧制御を利用し，昇圧チョッパ回路１０１の電流を考慮して昇圧チョッパ回路１０１の出力電圧値を大きく又は小さくすることで，簡単な回路構成で，三相交流入力での並列運転時のＤＣ／ＤＣコンバータ間の出力電流の分担を均等にすることを実現している。

（第２の実施形態）
図４に，本発明の第２の実施形態に係る電力変換装置の電気回路図を示す。本発明の第２の実施形態において，第１の実施形態と同様の構成，動作等について説明を省略し，主に異なる内容について以下に説明する。なお，本実施形態の説明については図４を，第１の実施形態の内容については図１〜図３を適宜参照することとする。

第２の実施形態では，昇圧型のチョッパ回路である昇圧チョッパ回路２０１，２０２，２０３を用いる。昇圧チョッパ回路２０１は，第一相Ｒ，第二相Ｓ間に接続され，インダクタンス手段１５と１６，スイッチング素子１１と１２，昇圧チョッパ回路電流検出手段として抵抗１３と１４，ダイオード１７と１８，コンデンサ１９の他に，ダイオード２１１と２１２を有する。ダイオード２１１は，インダクタンス手段１６に流れる電流が抵抗１３を介して第一相Ｒ側に戻る経路を形成するように，ダイオード２１１のアノード側はスイッチング素子１１側に，カソード側は第一相Ｒ側に接続される。また，ダイオード２１２は，インダクタンス手段１５に流れる電流が抵抗１４を介して第二相Ｓ側に戻る経路を形成するように，ダイオード２１２のアノード側はスイッチング素子１２側に，カソード側は第二相Ｓ側に接続される。

入力される第一相Ｒの電圧が第二相Ｓよりも大きい半周期では，スイッチング素子１１を高周波でオン，オフさせる。スイッチング素子１１がオンのときは，第一相Ｒからインダクタンス手段１５，スイッチング素子１１，抵抗１３，抵抗１４，ダイオード２１２を通じて第二相Ｓに向かって電流が流れ，インダクタンス手段１５にエネルギーが蓄積される。次に，スイッチング素子１１がオフすると，第一相Ｒからインダクタンス手段１５，ダイオード１７，コンデンサ１９，抵抗１４，ダイオード２１２を通じて第二相Ｓに向かって電流が流れ，インダクタンス手段１５に蓄積されたエネルギーによってコンデンサ１９が充電される。

一方，入力される第二相Ｓの電圧が第一相Ｒよりも大きい半周期では，スイッチング素子１２を高周波でオン，オフさせる。スイッチング素子１２がオンのときは，第二相Ｓからインダクタンス手段１６，スイッチング素子１２，抵抗１４，抵抗１３，ダイオード２１１を通じて第一相Ｒに向かって電流が流れ，インダクタンス手段１６にエネルギーが蓄積される。次に，スイッチング素子１２がオフすると，第二相Ｓからインダクタンス手段１６，ダイオード１８，コンデンサ１９，抵抗１３，ダイオード２１１を通じて第一相Ｒに向かって電流が流れ，インダクタンス手段１６に蓄積されたエネルギーによってコンデンサ１９が充電される。これらの上述の動作は，入力される第一相Ｒと第二相Ｓの電圧状態に応じて半周期ごとに繰り返される。三相交流電源の周波数が５０Ｈｚの場合，上述の半周期は１０ｍｓとなる。

実施形態２では，実施形態１とは異なり，入力される第一相Ｒの電圧が第二相Ｓよりも大きい半周期ではインダクタンス手段１６は導通せず，入力される第二相Ｓの電圧が第一相Ｒよりも大きい半周期ではインダクタンス手段１５は導通しない。実施形態１では，コンデンサ１９のマイナス側は，スイッチング素子１１又は１２の内部ダイオード導通時にインダクタンス手段１５又は１６を介して第一相Ｒ又は第二相Ｓに接続される。これに対して，実施形態２では，コンデンサ１９のマイナス側が，ダイオード２１１又は２１２の導通により第一相Ｒ又は第二相Ｓに接続されるので，インダクタンス手段１５又は１６の影響を受けず，実施形態１の場合よりも電位が安定する。

昇圧チョッパ回路電流検出手段は，実施形態１と同様に，第一相Ｒの電圧が第二相Ｓよりも大きい半周期では抵抗１４に流れる電流を用い，第二相Ｓの電圧が第一相Ｒよりも大きい半周期では抵抗１３に流れる電流を用いることができる。昇圧チョッパ回路２０２，２０３の構成及び動作についても，昇圧チョッパ回路２０１と同様である。また，第２の実施形態におけるＤＣ／ＤＣコンバータ４，５，６及び昇圧チョッパ回路２０１，２０２，２０３の昇圧チョッパ制御回路７，８，９は，第１の実施形態と同様である。

（第３の実施形態）
図５に，本発明の第３の実施形態に係る電力変換装置の電気回路図を示す。本発明の第３の実施形態において，第１，２の実施形態と同様の構成，動作等について説明を省略し，主に異なる内容について以下に説明する。なお，本実施形態の説明については図５を，第１，２の実施形態の内容については図１〜図４を適宜参照することとする。

第３の実施形態では，昇圧型のチョッパ回路である昇圧チョッパ回路３０１，３０２，３０３を用いる。昇圧チョッパ回路３０１は，第一相Ｒ，第二相Ｓ間に接続され，ブリッジダイオードＲＣ１１，インダクタンス手段１５，スイッチング素子１１，昇圧チョッパ回路電流検出手段として抵抗１３，ダイオード１７，コンデンサ１９を有する。インダクタンス手段１５とスイッチング素子１１と抵抗１３とは直列に接続され，このうちのスイッチング素子１１に対して，ダイオード１７を介してコンデンサ１９が並列に接続される。

スイッチング素子１１は高周波でオン，オフのスイッチング動作を行う。スイッチング素子１１がオン状態のときは，第一相Ｒ又は第二相Ｓのうち電圧が高い方から，ブリッジダイオードＲＣ１１，インダクタンス手段１５，スイッチング素子１１，抵抗１３，ブリッジダイオードＲＣ１１を通じて，第一相Ｒ又は第二相Ｓのうち電圧の低い方へ電流が流れ，インダクタンス手段１５にエネルギーが蓄積される。次にスイッチング素子１１をオフ状態にすると，第一相Ｒ又は第二相Ｓのうち電圧が高い方から，ブリッジダイオードＲＣ１１，インダクタンス手段１５，ダイオード１７，コンデンサ１９，抵抗１３，ブリッジダイオードＲＣ１１を通じて第一相Ｒ又は第二相Ｓのうち電圧の低い方へ電流が流れ，コンデンサ１９が充電される。三相交流電源の周波数が５０Ｈｚの場合，第一相Ｒの電圧が第二相Ｓの電圧よりも大きい又は小さい期間，すなわち半周期は１０ｍｓとなる。

なお，昇圧チョッパ回路電流検出手段は昇圧チョッパ回路３０１に連続して流れる電流を検出するため，本実施形態では，スイッチング素子１１を通じて流れる電流とコンデンサ１９を通じて流れる電流との両方が流れる抵抗１３を用いる。昇圧チョッパ回路３０２及び３０３の構成及び動作は昇圧チョッパ回路３０１と同様である。また，第３の実施形態におけるＤＣ／ＤＣコンバータ４，５，６及び昇圧チョッパ回路３０１，３０２，３０３の昇圧チョッパ制御回路７，８，９は，第１の実施形態と同様である。

（第４の実施形態）
図６に，本発明の第４の実施形態に係る電力変換装置の電気回路図を示す。本発明の第４の実施形態において，第１〜３の実施形態と同様の構成，動作等について説明を省略し，主に異なる内容について以下に説明する。なお，本実施形態の説明については図６を，第１〜３の実施形態の内容については図１〜図５を適宜参照することとする。

第４の実施形態では，昇圧型のチョッパ回路である昇圧チョッパ回路４０１，４０２，４０３を用いる。昇圧チョッパ回路４０１では，直流入力を用いている。直流入力端子間に昇圧チョッパ回路４０１，４０２，４０３が並列に接続される。昇圧チョッパ回路４０１は，インダクタンス手段１５，スイッチング素子１１，昇圧チョッパ回路電流検出手段として抵抗１３，ダイオード１７，コンデンサ１９を有する。インダクタンス手段１５とスイッチング素子１１とは直列に接続され，このうちのスイッチング素子１１に対して，ダイオード１７を介してコンデンサ１９が並列に接続される。

スイッチング素子１１は高周波でオン，オフのスイッチング動作を行う。スイッチング素子１１がオン状態のときは，入力電源のプラス側から，インダクタンス手段１５，スイッチング素子１１，抵抗１３を通じて，入力電源のマイナス側へ電流が流れ，インダクタンス手段１５にエネルギーが蓄積される。次にスイッチング素子１１をオフ状態にすると，インダクタンス手段１５，ダイオード１７，コンデンサ１９，抵抗１３を通じて電流が流れ，コンデンサ１９が充電される。

昇圧チョッパ回路電流検出手段は昇圧チョッパ回路４０１に連続して流れる電流を検出するため，本実施形態では，スイッチング素子１１を通じて流れる電流とコンデンサ１９を通じて流れる電流との両方が流れる抵抗１３を用いる。昇圧チョッパ回路４０２及び４０３の構成及び動作は昇圧チョッパ回路４０１と同様である。また，第４の実施形態におけるＤＣ／ＤＣコンバータ４，５，６及び昇圧チョッパ回路４０１，４０２，４０３の昇圧チョッパ制御回路７，８，９は，第１の実施形態と同様である。

上述の第１から４の実施形態で用いられるスイッチング素子は，主にＦＥＴ，ＩＧＢＴなどの半導体のスイッチング素子である。また，ダイオードは，別部品のダイオードを用いても，半導体スイッチング素子の内部ダイオードであってもよい。

上述の第１から３の実施形態では，昇圧チョッパ回路に入力される電源の一例として，デルタ結線式三相交流電源を用いたがこれに限定されることはなく，中点を有するＹ結線式三相交流電源や単相交流電源などでもよい。

また，本発明の電力変換装置におけるチョッパ回路として昇圧チョッパ回路を用いたが昇圧型に限定されるものではない。チョッパ回路は，入力電力が供給され，スイッチング素子とインダクタンス手段とコンデンサとを有するものであればよく，上述の実施形態で示した構成は一例であって，これらの構成に限定されるものではない。また，本発明の電力変換装置におけるＤＣ／ＤＣコンバータは，上述の実施形態で示したインダクタンスとコンデンサとによる共振動作を利用する構成は一例であって，これに限定されるものではない。

本発明の電力変換装置におけるチョッパ回路，ＤＣ／ＤＣコンバータ，及びこれらの制御回路などの各部の構成，構造，数，配置，形状，材質などに関しては，上記具体例に限定されず，当業者が適宜選択的に採用したものや当業者が適宜設計変更しうるものも，本発明の要旨を包含する限り，本発明の範囲に包含される。また，本発明の電気回路において，接続点とは電気的に接続されて同電位にある部位を言い，物理的に接続された点を言うものではない。

Ｒ，Ｓ，Ｔ：入力端子
１０１，１０２，１０３，２０１，２０２，２０３，３０１，３０２，３０３，４０１，４０２，４０３：昇圧チョッパ回路（チョッパ回路）
１１，１２，２１，２２，３１，３２：スイッチング素子
１３，１４，２３，２４，３３，３４：抵抗（チョッパ回路電流検出手段)
１５，１６，２５，２６，３５，３６：インダクタンス手段
１７，１８，２７，２８，３７，３８：ダイオード
１９，２９，３９：コンデンサ
２１１，２１２，２２１，２２２，２３１，２３２：ダイオード
ＲＣ１１，ＲＣ２１，ＲＣ３１：ブリッジダイオード
Ｖｒ１３：抵抗１３の両端電圧
Ｖｒ１４：抵抗１４の両端電圧
Ｖ１：チョッパ回路の出力電圧
４，５，６：ＤＣ／ＤＣコンバータ
４１，４２，５１，５２，６１，６２：スイッチング素子
４３，４４，５３，５４，６３，６４：共振用のコンデンサ
４５，５５，６５：共振用のインダクタンス手段
４６，４７，５６，５７，６６，６７：ダイオード
４８，４９，５８，５９，６８，６９：整流ダイオード
Ｔ１，Ｔ２，Ｔ３：トランス
Ｃ１，Ｃ２，Ｃ３：出力コンデンサ
Ｔｏｕｔ１，Ｔｏｕｔ２：出力端子
Ｃｒ：ＤＣ／ＤＣコンバータ４の共振用のコンデンサ４３と４４との合成容量
Ｌｒ：インダクタンス手段４５のインダクタンス
Ｑ：共振用のコンデンサ４３と４４とに蓄積される合成エネルギー
ｆｒ：共振周波数
ｎ１：トランスＴ１の１次巻線Ｎ１１の巻数
ｎ２：トランスＴ１の２次巻線Ｎ１２，Ｎ１３の巻数
Ｉｏ：ＤＣ／ＤＣコンバータ４の出力電流
７，８，９：昇圧チョッパ制御回路（チョッパ制御回路）
Ｔｃ１，Ｔｃ２：チョッパ制御回路の入力端子
７１：第１のインピーダンス手段（チョッパ回路出力電圧検出手段）
７２：第２のインピーダンス手段（チョッパ回路出力電圧検出手段）
７３：第３のインピーダンス手段
７４：ダイオード
７５：積分用コンデンサ
７６：比較手段
Ｖｖ：第１のインピーダンス手段にかかるチョッパ回路の出力電圧に応じた値
Ｖｃ：第１のインピーダンス手段にかかるチョッパ回路の電流に応じた値を電圧換算した値
１０：ＤＣ／ＤＣコンバータ制御回路

Claims

入力電力が供給され，スイッチング素子とインダクタンス手段とコンデンサとを有する複数のチョッパ回路と，
複数の前記チョッパ回路の出力側にそれぞれ接続される複数のＤＣ／ＤＣコンバータと，
前記チョッパ回路の出力電圧を検出するチョッパ回路出力電圧検出手段と，
前記チョッパ回路の電流を検出するチョッパ回路電流検出手段と，
前記チョッパ回路内の前記スイッチング素子を制御するチョッパ制御回路と，
複数の前記ＤＣ／ＤＣコンバータが並列に接続される出力側の電圧値に基づいて所定電圧になるように制御するＤＣ／ＤＣコンバータ制御回路と，を備え，
第１のインピーダンス手段と第２のインピーダンス手段との直列回路を有する前記チョッパ回路出力電圧検出手段は前記チョッパ回路の出力側に並列に接続され，
第３のインピーダンス手段は前記第１のインピーダンス手段と直列に接続され，
前記チョッパ回路の出力電圧によって前記第１のインピーダンス手段の両端に印加される電圧に，前記チョッパ回路電流検出手段からの入力によって前記第３のインピーダンス手段と前記第１のインピーダンス手段とを含む回路に流れる電流により前記第１のインピーダンス手段の両端に印加される電圧が重畳された合算電圧値が比較手段に入力されて基準値と比較され，
前記チョッパ制御回路は，前記合算電圧値が前記基準値よりも高い場合は前記チョッパ回路の出力電圧を減らす方向に前記スイッチング素子を制御し，前記合算電圧値が前記基準値よりも低い場合は前記チョッパ回路の出力電圧を増やす方向に前記スイッチング素子を制御することを特徴とする電力変換装置。
前記ＤＣ／ＤＣコンバータは，容量Ｃｒの共振用のコンデンサとインダクタンスＬｒの共振用のインダクタンス手段との直列共振回路と，２次巻線に対する１次巻線の巻数比がｎ１／ｎ２のトランスとを有し，前記チョッパ回路の出力電圧をＶ１とすると，前記ＤＣ／ＤＣコンバータの出力電流Ｉｏについて，

の数式が成り立つ場合に，それぞれの前記ＤＣ／ＤＣコンバータの出力電流Ｉｏをそれぞれの前記チョッパ回路の出力電圧Ｖ１で調整することを特徴とする請求項１に記載の電力変換装置。
入力電力が供給され，スイッチング素子とインダクタンス手段とコンデンサとを有する複数のチョッパ回路と，
複数の前記チョッパ回路の出力側にそれぞれ接続される複数のＤＣ／ＤＣコンバータと，
を備え，複数の前記ＤＣ／ＤＣコンバータが出力側で並列に接続される電力変換装置の制御方法であって，
前記ＤＣ／ＤＣコンバータの出力電圧値に基づいて前記ＤＣ／ＤＣコンバータが所定電圧になるように制御し，
前記チョッパ回路の出力電圧と前記チョッパ回路の電流とを検出し，
前記チョッパ回路の出力側に並列に接続される第１のインピーダンス手段と第２のインピーダンス手段との直列回路のうち前記第１のインピーダンス手段に直列に第３のインピーダンス手段が接続され，
前記チョッパ回路の出力電圧によって前記第１のインピーダンス手段の両端に印加される電圧に，前記検出したチョッパ回路の電流に基づき前記第３のインピーダンス手段と前記第１のインピーダンス手段とを含む回路に流れる電流により前記第１のインピーダンス手段の両端に印加される電圧が重畳された合算電圧値が比較手段に入力されて基準値と比較され，前記合算電圧値が前記基準値よりも高い場合は前記チョッパ回路の出力電圧を減らす方向に前記スイッチング素子を制御し，前記合算電圧値が前記基準値よりも低い場合は前記チョッパ回路の出力電圧を増やす方向に前記スイッチング素子を制御することを特徴とする電力変換装置の制御方法。