JP5653536B2 - Llr算出器及び誤り訂正復号装置 - Google Patents
Llr算出器及び誤り訂正復号装置 Download PDFInfo
- Publication number
- JP5653536B2 JP5653536B2 JP2013547028A JP2013547028A JP5653536B2 JP 5653536 B2 JP5653536 B2 JP 5653536B2 JP 2013547028 A JP2013547028 A JP 2013547028A JP 2013547028 A JP2013547028 A JP 2013547028A JP 5653536 B2 JP5653536 B2 JP 5653536B2
- Authority
- JP
- Japan
- Prior art keywords
- llr
- reference point
- error correction
- calculator
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/612—Aspects specific to channel or signal-to-noise ratio estimation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6337—Error control coding in combination with channel estimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03375—Passband transmission
- H04L2025/0342—QAM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
Description
本発明は、通信システムの受信機が受信した受信信号点のシンボル座標から、送信ビットの信頼度を表すビット対数尤度比(Log‐Likelihood Ratio;以下、LLRと称す)を算出するLLR算出器及びこれを用いた誤り訂正復号装置に関する。
Low‐Density Parity‐Check(LDPC)符号やターボ符号といった誤り訂正符号の軟判定復号を行うには、図1に示すように、通信システムの受信機が受信した受信信号点のシンボル座標から、送信ビットの信頼度を表すLLRをLLR算出器100で算出し、算出したビットLLRを軟判定誤り訂正復号器110へ入力して誤り訂正復号を行い、推定ビット系列を算出する。
通信システムで用いる変調方式がPhase Shift Keying(PSK)、Amplitude Phase Shift Keying(APSK)やQuadrature amplitude modulation(QAM)といった多値変調方式の場合、1つの送信シンボル点は複数のビットで構成される。そのうちk番目のビットのビットLLRをLkとおくと、Lkは式(1)により算出される。
式(1)のrは受信信号点の位置ベクトル(I座標,Q座標)、siは送信シンボル点の位置ベクトル、Ck,0はk番目のビットが0である送信シンボル点全体の集合、Ck,1はk番目のビットが1である送信シンボル点全体の集合、σは通信路のガウス雑音の標準偏差である。
式(1)でビットLLRを算出するには、指数関数expを計算してそれらを加算した結果に対し対数関数lnを計算しなくてはならず、計算量が膨大となってしまう。この演算を回路で実装するのは回路規模の観点で現実的ではない。
これに対して、例えば非特許文献1では、式(1)で加算するexpのうち、最大値のみを残して他は無視する近似手法が示されている。この近似方法を式で表したのが式(2)である。式(2)のsk,0,minは、k番目のビットが0の送信シンボル点のうちで受信信号点rに最も近い点の位置ベクトルであり、またsk,1,minは、k番目のビットが1の送信シンボル点のうちで受信信号点rに最も近い点のベクトルである。
非特許文献1の式(2)に基づくLLR算出手法を、多値変調方式の1つである256QAMを例に挙げ、図を用いて説明する。図2のように、256QAMは1シンボルが8ビットa1a2a3・・・a8で構成される多値変調方式で、送信シンボル点は256個である。式(2)に基づいたLLR算出手法は、図3のように、まず受信信号点rから距離に基づいて送信シンボル点sk,0,minとsk,1,minを算出する。これら2つの送信シンボル点を基準点と呼び、また、sk,0,minとsk,1,minの組のようにk番目のビットが0と1の基準点を2つ合わせて基準点ペアと呼ぶことにする。次に、この基準点ペアのそれぞれの基準点に対し、受信信号点rとの距離の2乗を算出する。その後、sk,1,minとrの間の距離の2乗からsk,0,minとrの間の距離の2乗を減算する。そして、その減算結果を2σ2で除算する。この計算を表したのが式(2)である。実際には、各kに対してこのような計算を行い、256QAMの1シンボルを構成する8ビットそれぞれに対するビットLLRの近似値を算出する。非特許文献1の方法で算出したk番目のビットのビットLLRを、以降L1,kと記すこととする。
また、非特許文献2には、別のビットLLR算出方法が記載されている。非特許文献2の構成では、図4のように、LLR算出器200の後段のLDPC復号器210からLLR算出器200へフィードバックが設置される。LDPC復号器210はサムプロダクト復号法によりLDPC符号の繰り返し復号を行い、繰り返しを行うたびに得られる復号途中結果(推定ビット列)をLLR算出器200にフィードバックする。
非特許文献2では、図4の構成で得られる復号途中結果に基づいて基準点ペアを決定する。基準点ペアをsk,0,dec、sk,1,decとしたとき、式(1)を式(3)のように近似した式でLLRを算出する。なお、sk,0,decはkビット目が0でそれ以外のビットが復号途中結果と同じ値である送信シンボル点、sk,1,decはkビット目が1でそれ以外のビットが復号途中結果と同じ値である送信シンボル点を表す。図5に例を示す。式(3)と式(2)を比較すれば明らかなように、基準点ペアの決定の仕方以外は非特許文献1と非特許文献2とでLLRの算出方法は同じである。非特許文献2の方法で算出されるk番目のビットのビットLLRを、以降L2,kと記すこととする。
F. Tosato and P. Bisaglia,"Simplified soft-output demapper for binary Interleaved COFDM with application to HIPERLAN/2,"in Proc. Int. Conf. Commun.,Sep. 2002,pp. 664-668.
T. Wadayama,"A Coded Modulation Scheme Based on Low Density Parity Check Codes,"IEICE transactions on fundamentals,vol. E84-A,no. 10,pp. 2523-2527,Oct. 2001.
従来のビットLLR算出法は、基準点となる送信シンボル点を2つ指定し、それら以外の送信シンボル点を無視することで近似を行っている。本来の理想的なビットLLR算出式は多値変調方式における全ての送信シンボル点が含まれた式となっており、2つ以外の送信シンボル点を無視することで近似を行う従来近似方法は近似精度が低いという問題があった。また、その結果として軟判定誤り訂正復号器の復号性能に大きな劣化をもたらすという問題があった。
この発明は上記のような問題点を解決するためになされたもので、算出されるLLRの近似精度を向上させることのできるLLR算出器及び誤り訂正復号装置を得ることを目的とする。
この発明に係るLLR算出器は、誤り訂正符号化されたビット列が多値変調方式によって変調されて送信された信号を受信する受信機のLLR算出器であって、LLR(対数尤度比)算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを2つずつ選んで2組の基準点ペアを決定する基準点ペア決定部と、2組の基準点ペアそれぞれに対して算出した2つのLLRを、重み付けして加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、2組の基準点ペアに対するLLRとして演算するLLR演算部とを備えたものである。
この発明のLLR算出器は、LLR算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを2つずつ選んで2組の基準点ペアを決定し、2組の基準点ペアそれぞれに対して算出した2つのLLRを、重み付けして加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、2組の基準点ペアに対するLLRとして演算するようにしたので、算出されるLLRの近似精度を向上させることができる。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態1.
多値変調方式と誤り訂正符号を用いて通信を行う通信システムの送信機は、誤り訂正符号で符号化された送信ビット列を多値変調方式で変調し、送信する。受信機では、多値変調方式の復調および誤り訂正符号の復号を行い、送信ビット列を推定した推定ビット列を得る。
本発明は、図1で示したような、LLR算出器100と軟判定誤り訂正復号器110を備えた受信機に関する発明である。
実施の形態1.
多値変調方式と誤り訂正符号を用いて通信を行う通信システムの送信機は、誤り訂正符号で符号化された送信ビット列を多値変調方式で変調し、送信する。受信機では、多値変調方式の復調および誤り訂正符号の復号を行い、送信ビット列を推定した推定ビット列を得る。
本発明は、図1で示したような、LLR算出器100と軟判定誤り訂正復号器110を備えた受信機に関する発明である。
実施の形態1では、2組の基準点ペア(4つの基準点)を用いてビットLLRを算出するLLR算出器について説明する。
LLR算出器の内部構成の説明に先立ち、2組の基準点ペアを用いてLLRを算出することのできるLLR算出式の導出について説明する。
まず、近似劣化のない本来のLLR算出式(1)から、LLR算出に用いたい2組の基準点ペアに関係する指数関数exp以外を全て削除し、式(4)の近似式を得る。
LLR算出器の内部構成の説明に先立ち、2組の基準点ペアを用いてLLRを算出することのできるLLR算出式の導出について説明する。
まず、近似劣化のない本来のLLR算出式(1)から、LLR算出に用いたい2組の基準点ペアに関係する指数関数exp以外を全て削除し、式(4)の近似式を得る。
式(1)から式(4)の導出過程において、式(1)から削除するexpの項、つまり、LLR算出に用いる2組の基準点ペアはどれでもよく、また、どの2組の基準点ペアを選んでも同様の形の式となる。以降の近似も含め、各実施の形態ではLLR算出に用いる2組の基準点ペアの選び方を限定するものではない。また、2組の基準点ペアを選ぶ具体的な選び方については、例として後に述べる。
式(4)は指数関数expの加算結果の対数を算出する必要があり、演算量が大きい。そのため、次に述べる近似式によって演算量を削減する。式(5)、式(6)および式(7)は、式(4)に適用する近似手法を説明した式である。式(5)の左辺は、式(4)の指数関数の変数をxとyで表したものであり、xとyは0以上とする。式(5)の左辺を、右辺下段のように変形する。ただし、min(x、y)はxとyのうちの最小値を表す。
式(5)の変形後に現われるln(1+exp(−|y−x|))は、式(6)の1行目のように0の周りでテイラー展開できる。テイラー展開後の式はt(≧0)が小さいときに3乗以上の次数の項は小さな値となるため、3乗以上の次数の項は無視することにする。しかし、ただ無視するだけでは近似精度の劣化が考えられるため、この劣化を補正するために定数項を追加する。式(6)の1行目に元々あったln2と、近似補正のために追加した定数項を合わせてAと表したのが、式(6)の2行目である。なお、式(6)左辺は変数tの値にかかわらず0以上となるため、右辺も0以上となるように、max(0,A−t/2)とする。max(0,A−t/2)は、0とA−t/2のうちの最大値を表す。
定数Aの値の1例として、A=0.9とする。この場合、近似劣化が小さい。また、LLR算出器と軟判定誤り訂正復号器の計算機シミュレーションや実機検証などで、さらに良いAの値を探索して決定してもよい。いずれにしても、本構成はAの値を限定するものではない。
式(5)に式(6)を適用し、式変形を行ったのが式(7)である。
式(7)を式(4)に適用すると式(8)を得る。
式(5)に式(6)を適用し、式変形を行ったのが式(7)である。
式(7)を式(4)に適用すると式(8)を得る。
次に、式(8)を用いてLLRを算出する装置の構成について説明する。図1で示したように、通信システムの受信機にはLLR算出器100と軟判定誤り訂正復号器110が設置される。本実施の形態の構成は、LLR算出器100についての構成である。図6に、その構成を示す。本構成は、2組の基準点ペア決定部101、受信信号点と基準点間の距離の2乗の差算出部102、LLR演算部103、メモリ104とで構成される。
2組の基準点ペア決定部101は、LLR算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを2つずつ選んで2組の基準点ペアを決定する。受信信号点と基準点間の距離の2乗の差算出部102は、受信信号点と基準点間の距離の2乗の差を算出する。LLR演算部103は、受信信号点と基準点間の距離の2乗の差算出部102で算出された値を基準として予め設けられたLLR算出式を用いてLLRを演算する。メモリ104は、2組の基準点ペア決定部101、受信信号点と基準点間の距離の2乗の差算出部102、LLR演算部103の動作中で発生する演算中間値や算出結果を保存する。
次に、実施の形態1のLLR算出器100の動作を説明する。
LLR算出器100には受信信号点のI−Q平面座標が入力される。2組の基準点ペア決定部101では、送信シンボルのkビット目が0の基準点sj,slと、送信シンボルのkビット目が1の基準点s’j,s’lを決定する。2組の基準点の決定は、各kビット目それぞれに対し行う。本発明の対象としているのは、前述したように送信シンボル点が複数のビットからなる多値変調方式による通信システムである。1つのシンボルを構成するビット数は変調方式で異なるが、そのビット数をnとすると、2組の基準点ペア決定部101で求める基準点ペアは計2n組である。ただし、選ばれる基準点は重複することがある。
LLR算出器100には受信信号点のI−Q平面座標が入力される。2組の基準点ペア決定部101では、送信シンボルのkビット目が0の基準点sj,slと、送信シンボルのkビット目が1の基準点s’j,s’lを決定する。2組の基準点の決定は、各kビット目それぞれに対し行う。本発明の対象としているのは、前述したように送信シンボル点が複数のビットからなる多値変調方式による通信システムである。1つのシンボルを構成するビット数は変調方式で異なるが、そのビット数をnとすると、2組の基準点ペア決定部101で求める基準点ペアは計2n組である。ただし、選ばれる基準点は重複することがある。
2組の基準点ペア決定部101で決定される基準点はどの送信シンボル点であってもよく、決定する方法によらず本構成は実現することができる。例えば、受信信号点の座標からの距離を鑑みて送信シンボル点を選んでもよい。この場合の一例として、kビット目が0の送信シンボル点のうち、最も受信信号点に近い点および2番目に近い点をsj,slとし、kビット目が1の送信シンボル点のうち、最も受信信号点に近い点および2番目に近い点をs’j,s’lとする選び方がある。このような選び方では、どのような場合でも重要な基準点ペアを選択することができ、推定ビットのビット誤り率を低減することができる。
また、図6では、LLR算出器100の入力である受信信号点が2組の基準点ペア決定部101に入力される構成となっているが、本入力の無い構成も可能であり、受信信号によらずに基準点を決定してもよい。例えば、送信される頻度の高い送信シンボル点が予めわかっている場合には、その送信シンボル点を基準点として選ぶ方法がある。このように、送信される頻度の高い送信シンボル点が予めわかっている場合は、受信信号点の座標からの距離を鑑みて送信シンボル点を選択するよりも重要な基準点ペアを選択することができる。いずれにしても2組の基準点ペア決定部101では、送信シンボル点を構成する各ビットに対し2組ずつの基準点ペアを決定する。
次に、受信信号点と基準点間の距離の2乗の差算出部102の動作を説明する。本算出部では、式(8)におけるminとmaxを判定するために次の2つの値を算出する。一つは、kビット目が0の2つの基準点sj,slと受信信号点rとの距離の2乗をそれぞれ求め、それらの差である。具体的な式を式(9)に示す。
また、同様に、kビット目が1の2つの基準点s’j,s’lと受信信号点rとの距離の2乗をそれぞれ求め、それらの差を算出する。これらと同時に、kビット目が0の基準点sj,slのうち受信信号点rに近い方の点を判定し、さらにkビット目が1の基準点s’j,s’lのうち受信信号点rに近い方の点の判定を行う。これらの判定は、受信信号点rとsj,sl(もしくは、s’j,s’l)それぞれとの距離の2乗の差を前記の通り算出すれば、その算出結果の値の正負によって判定できるのは言うまでもない。なお、受信信号点と基準点間の距離の2乗の差算出部102で算出するのは距離の2乗の差の値であり、距離の2乗そのものを算出する必要は必ずしもなく、同値変形した式を用いて差を算出してもよい。
また、同様に、kビット目が1の2つの基準点s’j,s’lと受信信号点rとの距離の2乗をそれぞれ求め、それらの差を算出する。これらと同時に、kビット目が0の基準点sj,slのうち受信信号点rに近い方の点を判定し、さらにkビット目が1の基準点s’j,s’lのうち受信信号点rに近い方の点の判定を行う。これらの判定は、受信信号点rとsj,sl(もしくは、s’j,s’l)それぞれとの距離の2乗の差を前記の通り算出すれば、その算出結果の値の正負によって判定できるのは言うまでもない。なお、受信信号点と基準点間の距離の2乗の差算出部102で算出するのは距離の2乗の差の値であり、距離の2乗そのものを算出する必要は必ずしもなく、同値変形した式を用いて差を算出してもよい。
例えば、rのI座標とr(I)、Q座標をr(Q)と表し、sj,slのI座標とQ座標も同様に表したとき、式(9)は式(10)のように同値変形でき、式(10)を用いて計算してもよい。このとき、式(10)のsjとslに関する項は受信信号点rに関わらず同じ値となるため、机上で予め数値計算をしておき、その数値を装置に組み込んでおけば回路規模や演算量の削減になる。
なお、以上の2組の基準点ペア決定部101や受信信号点と基準点間の距離の2乗の差算出部102の動作説明では、kビット目に対して説明したが、これらの処理部では送信シンボル点を構成するn個のビットそれぞれに対し、同様の算出を行う。
次に、LLR演算部103の動作を説明する。本算出部は、式(8)に基づきLLRの算出を行う。まず、受信信号点と基準点間の距離の2乗の差算出部102で算出したsj,slのうちのrに近い基準点およびs’j,s’lのうちのrに近い基準点から、式(8)の2つのminを判定する。それぞれのminで採用するのは受信信号点rに近い方の送信シンボル点が含まれる項である。さらに、式(8)の2つのmaxは、受信信号点と基準点間の距離の2乗の差算出部102で算出した、sj,slと受信信号点rとの距離の2乗の差およびs’j,s’lと受信信号点rとの距離の2乗の差とを用いてそれぞれ計算する。なお、通信路のガウス雑音の標準偏差σは別途設置する推定装置を用いて推定した値を用いればよいが、σの推定は難しいため、実験や試験、シミュレーションなどによって予め決定した値をLLR演算部103に設定して式(8)で用いてもよい。以上の動作によってminとmaxを計算し、残りは4則演算を行うことにより式(8)に基づいたLLRを算出する。なお、以上ではkビット目に対して述べたが、LLR演算部103では送信シンボル点を構成する各ビットに対し、以上の算出を行う。
メモリ104は、2組の基準点ペア決定部101、受信信号点と基準点間の距離の2乗の差算出部102、LLR演算部103の動作中で発生する演算中間値や算出結果を保存するのに適宜用いる。
なお、以上の説明では、sj,slのうちのrに近い基準点およびs’j,s’lのうちのrに近い基準点が不明なことを前提に述べたが、予め判明している場合もある。これは、2組の基準点ペア決定部101において、基準点ペアの決定の基準として受信信号点rからの距離を用いる場合であり、1例として、受信信号点rに最も近くkビット目が0の送信シンボル点を基準点sjとして、受信信号点rに最も近くkビット目が1の送信シンボル点を基準点s’jと決定する場合が挙げられる。sj,s’jが受信信号点に近い点であることが予め判明していれば、式(8)は式(11)のように簡略化可能で、この場合、受信信号点と基準点間の距離の2乗の差算出部102の動作のうち、受信信号点rに近い基準点の算出が省略でき、さらにLLR演算部103の動作の2つのminの判定を省略することができる。
このように、実施の形態1では、理想的なLLR算出式である式(1)を、2組の基準点ペアを用いた近似式で近似することができ、1組の基準点ペアを用いるよりも高い近似精度でLLRを算出することができる。また、2組の基準点ペアを用いるための単純な近似式である式(4)をさらに近似した式(8)を用いてLLRを算出することにより、演算量を削減することができる。さらに、高い近似精度で算出されたLLRにより、軟判定誤り訂正復号器の復号性能を向上することができる。
以上説明したように、実施の形態1のLLR算出器によれば、誤り訂正符号化されたビット列が多値変調方式によって変調されて送信された信号を受信する受信機のLLR算出器であって、LLR算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを2つずつ選んで2組の基準点ペアを決定する基準点ペア決定部と、受信信号点と対象ビットが同一の基準点の一方との距離の2乗と、受信信号点と対象ビットが同一の基準点の他方との距離の2乗の差を算出する2乗の差算出部と、2乗の差算出部で算出した値を基準にして、予め設けられたLLR算出式を用いてLLRを演算するLLR演算部とを備えたので、算出されるLLRの近似精度を向上させることができる。
また、実施の形態1のLLR算出器によれば、LLR演算部は、式(8)を用いて演算を行うようにしたので、LLRの近似精度の向上と演算量の削減を両立させることができる。
また、実施の形態1のLLR算出器によれば、基準点ペア決定部は、受信信号点からの距離が最も近い送信シンボル点から、基準点ペアの全てもしくは一部を決定するようにしたので、LLRの近似精度の向上と演算量の削減を両立させることができる。
また、実施の形態1のLLR算出器によれば、予め送信される頻度が高いもしくは必ず送信されると判明している送信シンボルを、基準点の全てもしくは一部として決定するようにしたので、LLRの近似精度の向上と演算量の削減を両立させることができる。
実施の形態2.
実施の形態2は、実施の形態1で用いたLLR算出式(8)に対してさらなる近似を行うことにより、演算量の削減を図るようにした例である。
実施の形態2は、実施の形態1で用いたLLR算出式(8)に対してさらなる近似を行うことにより、演算量の削減を図るようにした例である。
式(8)の2つのmaxにおいて0が選ばれるか、もう一方の項(σ、定数A、距離の2乗の差を含む項)が選ばれるかは、受信信号点と基準点間の距離の2乗の差および定数Aの値の他に、ガウス雑音の標準偏差σの値が大きく関わっている。標準偏差σが非常に大きい場合、雑音が大きすぎて誤り訂正復号器では訂正しえない誤りが発生してしまう。また、標準偏差σが非常に小さい場合は、雑音が小さく、LLRの算出方式の違いによる誤り訂正復号器の誤り訂正能力への影響が小さく、殆どの誤りが訂正できる。つまり、通信システムが問題とする標準偏差の大きさはその中間であり、そのような水準の標準偏差σにおいては、式(8)の2つのmaxで0が選ばれる可能性は低い。つまり、式(8)のmaxで0が選ばれることを無視し、maxをmax内部の0でない方の項に単に置き換えた式(12)でLLRを算出しても、式(8)からの近似劣化は小さい。また、実際に軟判定誤り訂正復号器と組み合わせて復号性能評価を行っても、式(8)と式(12)とで大きな差は見られない。
また、式(12)は式(8)を近似したことによる劣化の他に、式(1)から式(8)を近似するまでの近似劣化も内包しており、場合によっては近似精度が低くなる可能性がある。その場合、式(13)のように、wとBを導入して補正を行い、近似精度を高めることもできる。ここで、wとBの値は計算機シミュレーションなどで探索し決定し、BはB=0として、wのみで補正を行ってもよい。式(13)は、w=1/2、B=0とすれば式(12)となる。ここで、w及び(1−w)が重み付けの値に相当するものであり、w=1/2とした場合が均等に重み付けした場合に相当する。また、Bは、場合によっては0となる補正項に相当するもので、これはBを加算しなくても(B=0としても)よいことを表している。
本実施の形態では、式(12)の最下段及び式(13)をLLR算出に用いたLLR算出器の構成を示す。図7は本実施の形態の構成図である。図示の構成はLLR算出器100の構成であり、2組の基準点ペア決定部101、LLR演算部113、メモリ104で構成される。すなわち、2組の基準点ペア決定部101は、実施の形態1の2組の基準点ペア決定部101と同様に、LLR算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを2つずつ選んで2組の基準点ペアを決定する。また、LLR演算部113は、2組の基準点ペアそれぞれに対して算出した2つのLLRを、重み付けして加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、前記2組の基準点ペアに対するLLRとして演算する。メモリ104は、実施の形態1と同様に、2組の基準点ペア決定部101、LLR演算部113の動作中で発生する演算中間値や算出結果を保存するのに適宜用いる。
次に、実施の形態2のLLR算出器の動作について説明する。
2組の基準点ペア決定部101は、LLR算出に用いる2組の基準点ペアを決定する。実施の形態2においても、実施の形態1における2組の基準点ペア決定部101と同様の動作を行うこととする。また、実施の形態1と同様に、2組の基準点ペア決定部101で決定される基準点はどの送信シンボル点であってもよく、決定する方法によらず本構成は実現することができる。
2組の基準点ペア決定部101は、LLR算出に用いる2組の基準点ペアを決定する。実施の形態2においても、実施の形態1における2組の基準点ペア決定部101と同様の動作を行うこととする。また、実施の形態1と同様に、2組の基準点ペア決定部101で決定される基準点はどの送信シンボル点であってもよく、決定する方法によらず本構成は実現することができる。
LLR演算部113は、2組の基準点ペア決定部101で決定した2組の基準点ペアを用いて、式(12)もしくは式(13)に基づいたLLRの算出を行う。その算出の際、演算量を削減するために、式(12)もしくは式(13)を同値変形した式を用いて算出してもよい。また、ルックアップテーブルを利用して算出してもよい。
以上の構成によれば、理想的なLLR算出式である式(1)を、2組の基準点ペアを用いた近似式で近似することができ、1組の基準点ペアを用いるよりも高い近似精度でLLRを算出することができる。また、実施の形態1の近似式である式(8)をさらに近似した式(12)もしくは式(13)を用いてLLRを算出することにより、演算量を削減することができる。さらに、2組の基準点ペアを用いた高い近似精度の近似式で算出されたLLRにより、軟判定誤り訂正復号器の復号性能を向上することができる。
以上説明したように、実施の形態2のLLR算出器によれば、誤り訂正符号化されたビット列が多値変調方式によって変調されて送信された信号を受信する受信機のLLR算出器であって、LLR算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを2つずつ選んで2組の基準点ペアを決定する基準点ペア決定部と、2組の基準点ペアそれぞれに対して算出した2つのLLRを、重み付けして加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、2組の基準点ペアに対するLLRとして演算するLLR演算部とを備えたので、LLRの近似精度の向上と演算量の削減を両立させることができる。
また、実施の形態2のLLR算出器によれば、LLR演算部は、2つのLLRに対して均等に重み付けを行うようにしたので、LLRの近似精度の向上と演算量の削減を両立させることができる。
実施の形態3.
以上説明した実施の形態1及び2は2組の基準点ペアを用いてLLRを算出するようにしたものであるが、実施の形態3では具体的な基準点ペアの決定方法を示す。図8に実施の形態3の構成を示す。図8の構成は、LLR算出器100と軟判定誤り訂正復号器120が設置された誤り訂正復号装置を示している。実施の形態1や2と異なるのは、軟判定誤り訂正復号器120からLLR算出器100に対し、復号途中結果をフィードバックするよう構成されていることである。
以上説明した実施の形態1及び2は2組の基準点ペアを用いてLLRを算出するようにしたものであるが、実施の形態3では具体的な基準点ペアの決定方法を示す。図8に実施の形態3の構成を示す。図8の構成は、LLR算出器100と軟判定誤り訂正復号器120が設置された誤り訂正復号装置を示している。実施の形態1や2と異なるのは、軟判定誤り訂正復号器120からLLR算出器100に対し、復号途中結果をフィードバックするよう構成されていることである。
以下、実施の形態3をさらに詳細に説明する。
LLR算出器100は、基準点の決定の仕方以外は、実施の形態1および実施の形態2と同様の動作を行い、2組の基準点ペアを用いてLLRの算出を行う。
軟判定誤り訂正復号器120は、LLR算出器100で算出したLLRを入力として軟判定復号を行い、推定ビット列を出力する。また、後述する復号途中結果をLLR算出器100にフィードバックする。
LLR算出器100は、基準点の決定の仕方以外は、実施の形態1および実施の形態2と同様の動作を行い、2組の基準点ペアを用いてLLRの算出を行う。
軟判定誤り訂正復号器120は、LLR算出器100で算出したLLRを入力として軟判定復号を行い、推定ビット列を出力する。また、後述する復号途中結果をLLR算出器100にフィードバックする。
実施の形態3では、LLR算出器100と軟判定誤り訂正復号器120が交互に動作を行い、繰り返し復号を行う。LLR算出器100が最初に受信信号を受け取った時点では、軟判定誤り訂正復号器からフィードバックされた情報は当然ないため、実施の形態1や実施の形態2と同様の動作をする。次に、軟判定誤り訂正復号器120は、軟判定誤り訂正復号を行って得た復号途中結果をLLR算出器100へフィードバックする。復号途中結果を受け取ったLLR算出器100は、2組の基準点ペアの決定にフィードバックされた復号途中結果の情報を用い、その2組の基準点ペアを用いてLLRの算出を行う。以上の動作を繰り返し、規定の回数に達したら、軟判定誤り訂正復号器120から推定ビット列を出力する。
ここで、軟判定誤り訂正復号器120で実装される誤り訂正符号は軟判定復号が可能な符号であればどんな誤り訂正符号でもよく、そのような符号の例として、LDPC符号、ターボ符号、畳み込み符号、リードソロモン符号、BCH符号がある。なお、原理上、現在知られている線形ブロック符号や畳込み符号のほとんどは軟判定復号を行うことができる。
軟判定誤り訂正復号器120がフィードバックする復号途中結果は、LDPC符号やターボ符号の繰り返し復号における途中の結果でもよいし、BCH符号等を復号した結果でもよい。復号途中結果の“途中”とは、本構成におけるLLR算出器100と軟判定誤り訂正復号器120とが繰り返し動作し、規定の回数に到達するまでの“途中”であり、軟判定誤り訂正復号器120単体が動作する際における途中を指すものではない。
復号途中結果としてフィードバックする情報は、軟判定誤り訂正復号器120が復号した結果のビット系列でも良いし、入力されたLLRを元に算出した確率情報でもよい。確率情報の具体的な例として、軟判定復号の結果得られるLLR(本分野では事後値と呼ばれる)や事後値から入力のLLRを差し引いた値である事前値が考えられる。
このように、実施の形態3では、軟判定誤り訂正復号器120によってビット誤りの一部または全部が訂正された復号途中結果の情報を用いて基準点を決定することができ、受信信号点だけから基準点を決定するのと比べ、より重要な基準点(送信機で送信されたビット列に近い基準点)を選び、決定することができる。その結果、算出されるLLRの近似精度を高めることができ、最終的に本構成の誤り訂正復号装置から出力される誤り訂正復号結果である推定ビットのビット誤り率低減を行うことができる。
次に、実施の形態3における誤り訂正復号装置の一例として、LLR算出器100の内部構成を図9に示す。図示のLLR算出器100は、2組の基準点ペア決定部121、LLR演算部113、メモリ104とで構成される。また、軟判定誤り訂正復号器120から2組の基準点ペア決定部121に復号途中結果のフィードバックが行われるよう構成されている。本構成でフィードバックされる復号途中結果は、軟判定誤り訂正復号器120の復号結果であるビット列、もしくはLDPC符号やターボ符号などを繰り返し演算によって復号する場合において、軟判定誤り訂正復号器120内部の繰り返し演算の回数が規定数に達して算出されるビット列とする。当然ながら、繰り返し演算を1回のみ行って得た復号結果でもよい。
次に、図9に示した誤り訂正復号装置の動作について説明する。
2組の基準点ペア決定部121は、軟判定誤り訂正復号器120からフィードバックされた復号途中結果に基づいて基準点のペアを1組または2組決定する(フィードバックに基づいて1組を決定した場合、それ以外の方法でもう1組を決定し、合計2組の基準点ペアとなるようにする)。例えば、非特許文献1の方法で決定する基準点ペアと、フィードバックを用いて非特許文献2の方法で決定する基準点ペアを、2組の基準点ペアとして決定する。この場合,LLR演算部113におけるkビット目のLLR Lkの算出式は、[背景技術]で説明したL1,kとL2,kとを用いて式(14)のように表せる。式(14)のw、Bは、式(13)と同様、近似劣化の補正を行うために導入したものである。w=1/2およびB=0とすれば、式(12)に対応する本実施の形態におけるLLR算出式となる。
2組の基準点ペア決定部121は、軟判定誤り訂正復号器120からフィードバックされた復号途中結果に基づいて基準点のペアを1組または2組決定する(フィードバックに基づいて1組を決定した場合、それ以外の方法でもう1組を決定し、合計2組の基準点ペアとなるようにする)。例えば、非特許文献1の方法で決定する基準点ペアと、フィードバックを用いて非特許文献2の方法で決定する基準点ペアを、2組の基準点ペアとして決定する。この場合,LLR演算部113におけるkビット目のLLR Lkの算出式は、[背景技術]で説明したL1,kとL2,kとを用いて式(14)のように表せる。式(14)のw、Bは、式(13)と同様、近似劣化の補正を行うために導入したものである。w=1/2およびB=0とすれば、式(12)に対応する本実施の形態におけるLLR算出式となる。
当然のことながら、別の方法で決定した2組の基準点ペアでも誤り訂正復号装置を構成することは可能であり、例えば、復号途中結果に対応する送信シンボル点の近傍から、基準点ペアを選び決定してもよい。また、軟判定誤り訂正復号器120が復号途中結果として各ビットの確率情報をフィードバックするとして、その確率情報を元にして送信シンボル点ごとの送信確率を算出し、その確率が最も高い送信シンボル点から順番に基準点を選んでもよい。
LLR演算部113は、実施の形態2のLLR演算部113(図7)と同様の動作を行うが、2組の基準点ペア決定部121で1例として挙げた2組の基準点ペアに対しては式(14)でLLRを算出する。
実施の形態3では、実施の形態1,2とは異なり、フィードバックに基づきLLRの算出を何度も繰り返す。その繰り返しの途上において、式(13)および式(14)のwとBを変化させ、異なる値を繰り返し回数に応じて使い分けることにより近似精度をより高めることもできる。なお、メモリ104は実施の形態1,2と同様の動作をする。
以上のような構成によれば、軟判定誤り訂正復号器120によって誤りの一部または全部が訂正されたビット列、もしくは確率情報を基にして基準点を決定することができ、受信信号点だけから基準点を決定するのと比べ、より重要な基準点(送信機で送信されたビット列に近い基準点)を選び、決定することができる。その結果、算出されるLLRの近似精度を高めることができ、最終的に本構成の誤り訂正復号装置から出力される誤り訂正復号結果である推定ビットのビット誤り率低減を行うことができる。
実施の形態3におけるLLR算出器100は図9の構成に限定されない。図9以外の一例として図10にその構成を示す。
図10の構成におけるLLR算出器100は、2組の基準点ペア決定部121、受信信号点と基準点間の距離の2乗の差算出部102、LLR演算部103、メモリ104とで構成される。フィードバックの構成は図9の場合と同様である。
図10の構成におけるLLR算出器100は、2組の基準点ペア決定部121、受信信号点と基準点間の距離の2乗の差算出部102、LLR演算部103、メモリ104とで構成される。フィードバックの構成は図9の場合と同様である。
図10に示す誤り訂正復号装置の動作は以下の通りである。
2組の基準点ペア決定部121は、図9における2組の基準点ペア決定部121と同様の動作を行う。また、受信信号点と基準点間の距離の2乗の差算出部102は、実施の形態1の受信信号点と基準点間の距離の2乗の差算出部102(図6参照)と同様の動作を行う。さらに、LLR演算部103の動作は実施の形態1におけるLLR演算部103(図6)と同様である。また、メモリ104は実施の形態1と同様の動作を行う。
図10に示す誤り訂正復号装置は、図9に示す誤り訂正復号装置と同様の効果が得られる。また、より近似精度の高い式(8)によりLLRを算出することにより、図9の構成よりも高い近似精度のLLRを算出することもできる。
2組の基準点ペア決定部121は、図9における2組の基準点ペア決定部121と同様の動作を行う。また、受信信号点と基準点間の距離の2乗の差算出部102は、実施の形態1の受信信号点と基準点間の距離の2乗の差算出部102(図6参照)と同様の動作を行う。さらに、LLR演算部103の動作は実施の形態1におけるLLR演算部103(図6)と同様である。また、メモリ104は実施の形態1と同様の動作を行う。
図10に示す誤り訂正復号装置は、図9に示す誤り訂正復号装置と同様の効果が得られる。また、より近似精度の高い式(8)によりLLRを算出することにより、図9の構成よりも高い近似精度のLLRを算出することもできる。
以上説明したように、実施の形態3の誤り訂正復号装置によれば、実施の形態1または2のLLR算出器と、LLR算出器からのLLR算出結果に基づいて誤り訂正復号を行う軟判定誤り訂正復号器とを備え、LLR算出装置は、基準点ペアの少なくとも一部を軟判定誤り訂正復号器における誤り訂正復号途中結果に基づいて決定するようにしたので、推定ビットのビット誤り率低減を行うことができる。
また、実施の形態3の誤り訂正復号装置によれば、規定回数繰り返した後に軟判定誤り訂正復号器から最終的な復号結果を出力するようにしたので、推定ビットのビット誤り率の低い誤り訂正復号結果を出力することができる。
実施の形態4.
以上の実施の形態では、2組の基準点ペアを用いてLLRを算出する構成について述べた。しかし、基準点ペアは3組以上であってもよく、このような例を実施の形態3として次に説明する。
以上の実施の形態では、2組の基準点ペアを用いてLLRを算出する構成について述べた。しかし、基準点ペアは3組以上であってもよく、このような例を実施の形態3として次に説明する。
まず、近似劣化のない本来のLLR算出式(1)から、LLR算出に用いる3組の基準点ペアに関係する指数関数expのみを残して削除し、式(15)の近似式を得る。
式(1)から式(15)の導出において、式(1)から削除するexpの項、つまり、LLR算出に用いる3組の基準点ペアはどれでもよく、またどの3組の基準点ペアを選んでも同様の形の式となる。以降の近似も含め、本実施の形態ではLLR算出に用いる3組の基準点ペアの選び方を限定するものではない。また、3組の基準点ペアを具体的にどう選ぶかについては例を挙げて述べる。
式(1)から式(15)の導出において、式(1)から削除するexpの項、つまり、LLR算出に用いる3組の基準点ペアはどれでもよく、またどの3組の基準点ペアを選んでも同様の形の式となる。以降の近似も含め、本実施の形態ではLLR算出に用いる3組の基準点ペアの選び方を限定するものではない。また、3組の基準点ペアを具体的にどう選ぶかについては例を挙げて述べる。
式(15)をさらに近似する。式(16)は式(15)のexpの変数をx,y,z(x≧0,y≧0,z≧0)を用いて表して、式(5)と式(6)によって近似したものである。ただし、x=min(x,y,z)とする。また、実施の形態2の式(12)で行ったのと同様の近似を行い、式(6)のmaxの判定を0ではない方の項が選ばれるものとして近似した。
式(16)を用いて式(15)を近似したのが式(17)である。ただし、sj,sl,shのうちで最も受信信号点に近い送信シンボル点をsjとし、同様にs’j,s’l,s’hのうちで最も受信信号点に近い送信シンボル点をs’jとした。
また、同様の近似手法によって、4組以上の基準点ペアを用いたLLR算出式も導出可能である。4組以上の全てに対して近似式を書くことは省略するが、以上の説明の範囲内の手法で導出することが可能である。
次に、実施の形態3におけるLLR算出器100を説明する。実施の形態3のLLR算出器100は、式(17)および式(18)を用いてLLRを算出するものであり、その構成を図11に示す。
図11のLLR算出器100は、3組の基準点ペア決定部105、LLR演算部133、メモリ104で構成される。
3組の基準点ペア決定部105は、LLR算出に用いる3組の基準点ペアを決定する。ここで決定する3組の基準点ペアは、どの3組であってもよい。決定方法の例として、これまでの実施の形態で述べた基準点ペアの決定方法の例を組み合わせて3組としたものが該当する。LLR演算部133は、3組の基準点ペア決定部105で決定した3組の基準点ペアを用いて、式(17)もしくは式(18)によってLLRを算出する。ただし、3組の基準点ペアのうちで最も受信信号点に近い基準点を1組判別してからでないと式(17)および式(18)は適用できない。なお、予めそのような基準点ペアが判明している場合には、この判別に掛かる計算は必要ない。また、メモリ104はこれまでの実施の形態と同様に、各部の演算中間値や演算結果を保存する。
3組の基準点ペア決定部105は、LLR算出に用いる3組の基準点ペアを決定する。ここで決定する3組の基準点ペアは、どの3組であってもよい。決定方法の例として、これまでの実施の形態で述べた基準点ペアの決定方法の例を組み合わせて3組としたものが該当する。LLR演算部133は、3組の基準点ペア決定部105で決定した3組の基準点ペアを用いて、式(17)もしくは式(18)によってLLRを算出する。ただし、3組の基準点ペアのうちで最も受信信号点に近い基準点を1組判別してからでないと式(17)および式(18)は適用できない。なお、予めそのような基準点ペアが判明している場合には、この判別に掛かる計算は必要ない。また、メモリ104はこれまでの実施の形態と同様に、各部の演算中間値や演算結果を保存する。
このように、実施の形態4では、理想的なLLR算出式である式(1)を、3組の基準点ペアを用いた近似式で近似することができ、1組ないし2組の基準点ペアを用いるよりも高い近似精度でLLRを算出することができる。さらに、高い近似精度で算出されたLLRにより、軟判定誤り訂正復号器の復号性能を向上することができる。
以上説明したように、実施の形態4のLLR算出器によれば、誤り訂正符号化されたビット列が多値変調方式によって変調されて送信された信号を受信する受信機のLLR算出器であって、LLR算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを3つずつ選んで3組の基準点ペアとする基準点ペア決定部と、3組の基準点ペアそれぞれに対して算出した3つのLLRを、重み付けして加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、3組の基準点ペアに対するLLRとして演算するLLR演算部とを備えたので、算出されるLLRの近似精度をさらに向上させることができる。
また、実施の形態4のLLR算出器によれば、誤り訂正符号化されたビット列が多値変調方式によって変調されて送信された信号を受信する受信機のLLR算出器であって、LLR算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを4つ以上ずつ選んで複数組の基準点ペアとする基準点ペア決定部と、複数組の基準点ペアそれぞれに対して算出したLLRを、重み付けして加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、LLRとして演算するLLR演算部とを備えたので、算出されるLLRの近似精度をさらに向上させることができる。
実施の形態5.
実施の形態3では軟判定誤り訂正復号器からのフィードバックを用いて2組の基準点を決定したが、実施の形態5ではフィードバックを用いて3組の基準点ペアを決定し、LLRを算出する構成に関するものである。
実施の形態3では軟判定誤り訂正復号器からのフィードバックを用いて2組の基準点を決定したが、実施の形態5ではフィードバックを用いて3組の基準点ペアを決定し、LLRを算出する構成に関するものである。
図12は、実施の形態5の誤り訂正復号装置を示す構成図である。図示の誤り訂正復号装置は、LLR算出器100と軟判定誤り訂正復号器120、メモリ104から構成され、また、LLR算出器100の内部には、3組の基準点ペア決定部115とLLR演算部133が設置されている。また、軟判定誤り訂正復号器120から3組の基準点ペア決定部115への誤り訂正復号途中結果がフィードバックされるように構成されている。
3組の基準点ペア決定部115は、フィードバックされた復号途中結果に基づいて基準点のペアを1組〜3組決定する(フィードバック以外に基づいたペアと合わせ、合計3組の基準点ペアを決定する)。例えば、非特許文献1の方法で決定する基準点ペアと、フィードバックを用いて非特許文献2の方法で決定する基準点ペアと、繰り返しの1回前におけるフィードバックを用いて非特許文献2の方法で決定する基準点ペアとで3組の基準点ペアを決定する。この場合、LLR演算部133におけるkビット目のLLR Lkの算出式は、背景技術で説明したL1,kとL2,k、および前回繰り返しにおけるL2,kをL’2,kとすれば、式(19)のようになる。この式(19)は、式(18)のuとvを、u=v=1/4としたものである。
すなわち、LLR演算部133は、式(19)に示すように、各基準点ペアに対して算出した3つのLLRに対し、3組のうち最も受信信号点に近接した基準点ペアに対するLLRに2分の1を、その他2つのLLRに4分の1を掛けてから加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、3組の基準点ペアに対するLLRとして演算する。ここで、式(19)において、Cが場合によっては0となる補正項に相当する。
当然のことながら、別の方法で決定した3組の基準点ペアで構成することも可能であり、例えば、復号途中結果に対応する送信シンボル点の近傍から、3組の基準点ペアを選び決定してもよい。
LLR演算部133は実施の形態4のLLR演算部(図11)と同様の動作を行う。ただし、3組の基準点ペアのうちで最も受信信号点に近い基準点を1組判別してからでないと式(17)および式(18)は適用できない。ただし、予めそのような基準点ペアが判明している場合にはこの判別は必要なく、例えば3組の基準点ペア決定部115の動作において例として挙げた3組の基準点ペアを決定する場合にはこの判別は必要なく、式(19)によって算出することが可能である。非特許文献1の決定方法に選ばれる基準点ペアは、受信信号点に最も近いからである。
本実施の形態は、実施の形態4とは異なり、フィードバックに基づきLLRの算出を何度も繰り返す。その繰り返しの途上において、式(17)および式(18)のu、w、Cを変化させ、異なる値を繰り返し回数に応じて使い分けることにより近似精度をより高めることもできる。
軟判定誤り訂正復号器120は、実施の形態3の軟判定誤り訂正復号器120と同様の動作を行う。メモリ104はこれまでの実施の形態と同様に、各部の演算中間値や演算結果を保存する。
このように、実施の形態5では、理想的なLLR算出式である式(1)を、3組の基準点ペアを用いた近似式で近似することができ、1組ないし2組の基準点ペアを用いるよりも高い近似精度でLLRを算出することができる。さらに、高い近似精度で算出されたLLRにより、軟判定誤り訂正復号器の復号性能を向上することができる。
さらに、実施の形態5では、軟判定誤り訂正復号器120によって誤りの一部または全部が訂正されたビット列を基にして基準点を決定することができ、受信信号点だけから基準点を決定するのと比べ、より重要な基準点(送信機で送信されたビット列に近い基準点)を選び、決定することができる。その結果、算出されるLLRの近似精度を高めることができ、最終的に本構成から出力される誤り訂正復号結果である推定ビットのビット誤り率低減を行うことができる。
以上説明したように、実施の形態5の誤り訂正復号装置によれば、LLR演算部は、各基準点ペアに対して算出した3つのLLRに対し、3組のうち最も受信信号点に近接した基準点ペアに対するLLRに2分の1を、その他2つのLLRに4分の1を掛けてから加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、3組の基準点ペアに対するLLRとして演算するようにしたので、算出されるLLRの近似精度をさらに向上させることができる。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
この発明に係るLLR算出器及び誤り訂正復号装置は、誤り訂正符号化されたビット列が多値変調方式によって変調されて送信された信号を受信する受信機のLLR算出器であって、LLR算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを2つずつ選んで2組の基準点ペアを決定する基準点ペア決定部と、2組の基準点ペアそれぞれに対して算出した2つのLLRを、重み付けして加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、2組の基準点ペアに対するLLRとして演算するLLR演算部とを備え、LLR算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを2つずつ選んで2組の基準点ペアを決定し、2組の基準点ペアそれぞれに対して算出した2つのLLRを、重み付けして加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、2組の基準点ペアに対するLLRとして演算するようにしたので、算出されるLLRの近似精度を向上させることができるので、通信システムの受信機が受信した受信信号点のシンボル座標から、送信ビットの信頼度を表すビットLLRを算出するLLR算出器及びこれを用いた誤り訂正復号装置に適用することができる。
100,200 LLR算出器、101,121 2組の基準点ペア決定部、102 受信信号点と基準点間の距離の2乗の差算出部(2乗の差算出部)、103,113,133 LLR演算部、104 メモリ、105,115 3組の基準点ペア決定部、110,120 軟判定誤り訂正復号器、210 LDPC復号器。
Claims (19)
- 誤り訂正符号化されたビット列が多値変調方式によって変調されて送信された信号を受信する受信機のLLR算出器であって、
LLR(対数尤度比)算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを2つずつ選んで2組の基準点ペアを決定する基準点ペア決定部と、
前記2組の基準点ペアそれぞれに対して算出した2つのLLRを、重み付けして加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、前記2組の基準点ペアに対するLLRとして演算するLLR演算部とを備えたことを特徴とするLLR算出器。 - 前記LLR演算部は、2つのLLRに対して均等に重み付けを行うことを特徴とする請求項1記載のLLR算出器。
- 誤り訂正符号化されたビット列が多値変調方式によって変調されて送信された信号を受信する受信機のLLR算出器であって、
LLR算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを2つずつ選んで2組の基準点ペアを決定する基準点ペア決定部と、
受信信号点と対象ビットが同一の基準点の一方との距離の2乗と、前記受信信号点と対象ビットが同一の基準点の他方との距離の2乗の差を算出する2乗の差算出部と、
前記2乗の差算出部で算出した値を基準にして、予め設けられたLLR算出式を用いてLLRを演算するLLR演算部とを備えたことを特徴とするLLR算出器。 - 誤り訂正符号化されたビット列が多値変調方式によって変調されて送信された信号を受信する受信機のLLR算出器であって、
LLR算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを3つずつ選んで3組の基準点ペアとする基準点ペア決定部と、
前記3組の基準点ペアそれぞれに対して算出した3つのLLRを、重み付けして加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、前記3組の基準点ペアに対するLLRとして演算するLLR演算部とを備えたことを特徴とするLLR算出器。 - 前記LLR演算部は、
各基準点ペアに対して算出した3つのLLRに対し、3組のうち最も受信信号点に近接した基準点ペアに対するLLRに2分の1を、その他2つのLLRに4分の1を掛けてから加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、3組の基準点ペアに対するLLRとして演算することを特徴とする請求項5記載のLLR算出器。 - 誤り訂正符号化されたビット列が多値変調方式によって変調されて送信された信号を受信する受信機のLLR算出器であって、
LLR算出対象となるビットが0である送信シンボル点と1である送信シンボル点とを4つ以上ずつ選んで複数組の基準点ペアとする基準点ペア決定部と、
前記複数組の基準点ペアそれぞれに対して算出したLLRを、重み付けして加算し、その加算した値に対して場合によっては0となる補正項を加算した値を、LLRとして演算するLLR演算部とを備えたことを特徴とするLLR算出器。 - 前記基準点ペア決定部は、受信信号点からの距離が最も近い送信シンボル点から、基準点ペアの全てもしくは一部を決定することを特徴とする請求項1記載のLLR算出器。
- 前記基準点ペア決定部は、受信信号点からの距離が最も近い送信シンボル点から、基準点ペアの全てもしくは一部を決定することを特徴とする請求項3記載のLLR算出器。
- 前記基準点ペア決定部は、受信信号点からの距離が最も近い送信シンボル点から、基準点ペアの全てもしくは一部を決定することを特徴とする請求項5記載のLLR算出器。
- 前記基準点ペア決定部は、受信信号点からの距離が最も近い送信シンボル点から、基準点ペアの全てもしくは一部を決定することを特徴とする請求項7記載のLLR算出器。
- 前記基準点ペア決定部は、予め送信される頻度が高いもしくは必ず送信されると判明している送信シンボルを、基準点の全てもしくは一部として決定することを特徴とする請求項1記載のLLR算出器。
- 前記基準点ペア決定部は、予め送信される頻度が高いもしくは必ず送信されると判明している送信シンボルを、基準点の全てもしくは一部として決定することを特徴とする請求項3記載のLLR算出器。
- 前記基準点ペア決定部は、予め送信される頻度が高いもしくは必ず送信されると判明している送信シンボルを、基準点の全てもしくは一部として決定することを特徴とする請求項5記載のLLR算出器。
- 前記基準点ペア決定部は、予め送信される頻度が高いもしくは必ず送信されると判明している送信シンボルを、基準点の全てもしくは一部として決定することを特徴とする請求項7記載のLLR算出器。
- 請求項1記載のLLR算出器と、
前記LLR算出器からのLLR算出結果に基づいて誤り訂正復号を行う軟判定誤り訂正復号器とを備え、
前記LLR算出器は、基準点ペアの少なくとも一部を前記軟判定誤り訂正復号器における誤り訂正復号途中結果に基づいて決定することを特徴とし、
前記一連のLLR算出処理ならびに誤り訂正復号処理を規定回数繰り返した後に前記軟判定誤り訂正復号器から最終的な復号結果を出力することを特徴とする誤り訂正復号装置。 - 請求項3記載のLLR算出器と、
前記LLR算出器からのLLR算出結果に基づいて誤り訂正復号を行う軟判定誤り訂正復号器とを備え、
前記LLR算出器は、基準点ペアの少なくとも一部を前記軟判定誤り訂正復号器における誤り訂正復号途中結果に基づいて決定することを特徴とし、
前記一連のLLR算出処理ならびに誤り訂正復号処理を規定回数繰り返した後に前記軟判定誤り訂正復号器から最終的な復号結果を出力することを特徴とする誤り訂正復号装置。 - 請求項5記載のLLR算出器と、
前記LLR算出器からのLLR算出結果に基づいて誤り訂正復号を行う軟判定誤り訂正復号器とを備え、
前記LLR算出器は、基準点ペアの少なくとも一部を前記軟判定誤り訂正復号器における誤り訂正復号途中結果に基づいて決定することを特徴とし、
前記一連のLLR算出処理ならびに誤り訂正復号処理を規定回数繰り返した後に前記軟判定誤り訂正復号器から最終的な復号結果を出力することを特徴とする誤り訂正復号装置。 - 請求項7記載のLLR算出器と、
前記LLR算出器からのLLR算出結果に基づいて誤り訂正復号を行う軟判定誤り訂正復号器とを備え、
前記LLR算出器は、基準点ペアの少なくとも一部を前記軟判定誤り訂正復号器における誤り訂正復号途中結果に基づいて決定することを特徴とし、
前記一連のLLR算出処理ならびに誤り訂正復号処理を規定回数繰り返した後に前記軟判定誤り訂正復号器から最終的な復号結果を出力することを特徴とする誤り訂正復号装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013547028A JP5653536B2 (ja) | 2011-11-28 | 2012-10-05 | Llr算出器及び誤り訂正復号装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011259068 | 2011-11-28 | ||
JP2011259068 | 2011-11-28 | ||
JP2013547028A JP5653536B2 (ja) | 2011-11-28 | 2012-10-05 | Llr算出器及び誤り訂正復号装置 |
PCT/JP2012/075992 WO2013080668A1 (ja) | 2011-11-28 | 2012-10-05 | Llr算出器及び誤り訂正復号装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5653536B2 true JP5653536B2 (ja) | 2015-01-14 |
JPWO2013080668A1 JPWO2013080668A1 (ja) | 2015-04-27 |
Family
ID=48535142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013547028A Expired - Fee Related JP5653536B2 (ja) | 2011-11-28 | 2012-10-05 | Llr算出器及び誤り訂正復号装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9438377B2 (ja) |
EP (1) | EP2787706B1 (ja) |
JP (1) | JP5653536B2 (ja) |
CN (1) | CN103875220B (ja) |
WO (1) | WO2013080668A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6177141B2 (ja) * | 2014-01-09 | 2017-08-09 | 三菱電機株式会社 | 対数尤度比算出装置、対数尤度比算出方法、及び対数尤度比算出用プログラム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008153874A (ja) * | 2006-12-15 | 2008-07-03 | Sumitomo Electric Ind Ltd | 軟判定復号装置、軟判定復号方法および軟判定復号プログラム |
JP2011077940A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | 無線通信装置、誤り訂正方法及び誤り訂正プログラム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100566241B1 (ko) | 2001-11-19 | 2006-03-29 | 삼성전자주식회사 | 이동통신시스템에서 연성 심볼 결합 장치 및 방법 |
WO2006048597A2 (en) * | 2004-11-05 | 2006-05-11 | Icera, Inc. | Method and system for computing log-likelihood ratios for coded quadrature amplitude modulated signals |
US8059763B1 (en) * | 2006-11-09 | 2011-11-15 | Marvell International Ltd. | Approximate soft-information computation in multi-level modulation signaling schemes |
JP4827695B2 (ja) | 2006-11-13 | 2011-11-30 | パナソニック株式会社 | 無線受信装置 |
JP2008147764A (ja) | 2006-12-06 | 2008-06-26 | Sumitomo Electric Ind Ltd | 軟判定復号装置および軟判定復号プログラム |
JP5135603B2 (ja) | 2007-08-24 | 2013-02-06 | 国立大学法人横浜国立大学 | マルチレベル符号化変調を用いた再送方法、送信機および受信機 |
CN101854329B (zh) * | 2010-02-01 | 2012-11-14 | 新邮通信设备有限公司 | 一种快速解调方法 |
-
2012
- 2012-10-05 EP EP12852846.0A patent/EP2787706B1/en not_active Not-in-force
- 2012-10-05 CN CN201280050640.2A patent/CN103875220B/zh not_active Expired - Fee Related
- 2012-10-05 JP JP2013547028A patent/JP5653536B2/ja not_active Expired - Fee Related
- 2012-10-05 US US14/343,305 patent/US9438377B2/en not_active Expired - Fee Related
- 2012-10-05 WO PCT/JP2012/075992 patent/WO2013080668A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008153874A (ja) * | 2006-12-15 | 2008-07-03 | Sumitomo Electric Ind Ltd | 軟判定復号装置、軟判定復号方法および軟判定復号プログラム |
JP2011077940A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | 無線通信装置、誤り訂正方法及び誤り訂正プログラム |
Non-Patent Citations (3)
Title |
---|
JPN6014017561; F. Tosato et al.: 'Simplified soft-output demapper for binary interleaved COFDM with application to HIPERLAN/2,' 2002 IEEE International Conference on Communications(2002. ICC) Vol.2, 200209, Pages 664 - 668 * |
JPN6014017563; T. Wadayama: 'A Coded Modulation Scheme Based on Low Density Parity Check Codes' IEICE transactions on fundamentals of electronics, communications and computer sciences Vol.E84-A, No.10, 200110, Pages 2523-2527 * |
JPN6014017565; R. Asvadi et al.: 'LLR Approximation for Wireless Channels Based on Taylor Series and Its Application to BICM with LDPC' 2011 IEEE Global Telecommunications Conference (GLOBECOM 2011) , 201112, Pages 1 - 6 * |
Also Published As
Publication number | Publication date |
---|---|
CN103875220B (zh) | 2016-12-28 |
WO2013080668A1 (ja) | 2013-06-06 |
EP2787706A4 (en) | 2015-08-26 |
US9438377B2 (en) | 2016-09-06 |
EP2787706A1 (en) | 2014-10-08 |
CN103875220A (zh) | 2014-06-18 |
EP2787706B1 (en) | 2018-05-30 |
JPWO2013080668A1 (ja) | 2015-04-27 |
US20140229805A1 (en) | 2014-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110915141B (zh) | 基于极化码的turbo乘积码 | |
TWI663839B (zh) | 使用硬選取硬解碼模式下的解碼器產生軟資訊的方法 | |
JP5955481B2 (ja) | 軟判定値生成装置及び軟判定値生成方法 | |
CN104584440B (zh) | 接收机、发送机以及通信方法 | |
KR101752491B1 (ko) | 공간 다중화-다중 입력 다중 출력 통신 시스템에서 신호 검출 장치 및 방법 | |
EP3469714A1 (en) | Polar code encoding with puncturing, shortening and extending | |
JP2011004229A (ja) | 復号方法及び復号装置 | |
KR101882620B1 (ko) | 신드롬 기반 연판정 bch 복호 장치 및 그 방법 | |
TWI433471B (zh) | (n,k)方塊碼之軟輸入軟輸出解碼裝置 | |
US9614548B1 (en) | Systems and methods for hybrid message passing and bit flipping decoding of LDPC codes | |
CN114556824A (zh) | 用于多级极化编码调制发送和接收的方法和设备 | |
JP5653536B2 (ja) | Llr算出器及び誤り訂正復号装置 | |
US9531577B2 (en) | Bit-likelihood calculating apparatus and bit-likelihood calculating method | |
Heloir et al. | Stochastic chase decoder for reed-solomon codes | |
US8943391B2 (en) | Cyclic code decoding method and cyclic code decoder | |
CN112003626B (zh) | 一种基于导航电文已知比特的ldpc译码方法、系统和介质 | |
JP6177141B2 (ja) | 対数尤度比算出装置、対数尤度比算出方法、及び対数尤度比算出用プログラム | |
WO2017075745A1 (en) | Methods, systems, and computer-readable media for decoding cyclic code | |
JP2011082759A (ja) | 誤り訂正符号の復号方法およびその装置 | |
US9020052B2 (en) | MIMO communication method and devices | |
KR100747595B1 (ko) | 다수의 송수신 안테나를 구비한 통신시스템의 연판정 심볼검출 장치 및 그 방법 | |
Liberatori et al. | Channel characteristics dependence of the performance of decoding algorithms for efficient error-control codes | |
JP2009194638A (ja) | 復号化装置、復号化方法、復号化プログラム、受信装置、及び通信システム | |
Fominykh et al. | Decoding of Product Codes in Discrete and Semi-continuous Channels with Memory | |
JP2012039450A (ja) | 復号装置および復号方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5653536 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |