CN103875220A - Llr计算器以及纠错解码装置 - Google Patents
Llr计算器以及纠错解码装置 Download PDFInfo
- Publication number
- CN103875220A CN103875220A CN201280050640.2A CN201280050640A CN103875220A CN 103875220 A CN103875220 A CN 103875220A CN 201280050640 A CN201280050640 A CN 201280050640A CN 103875220 A CN103875220 A CN 103875220A
- Authority
- CN
- China
- Prior art keywords
- llr
- datum mark
- error correction
- datum
- groups
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/612—Aspects specific to channel or signal-to-noise ratio estimation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6337—Error control coding in combination with channel estimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03375—Passband transmission
- H04L2025/0342—QAM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
2组基准点配对决定部(101)将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择2个而决定2组基准点配对。LLR运算部(113)对针对2组基准点配对分别计算出的2个LLR进行加权加法运算,对该加法运算得到的值加上根据情况而成为0的校正项,将由此得到的值运算为针对2组基准点配对的LLR。
Description
技术领域
本发明涉及根据通信系统的接收机接收到的接收信号点的码元坐标来计算表示发送比特的可靠度的比特对数似然比(Log‐Likelihood Ratio;以下称为LLR)的LLR计算器以及使用了该LLR计算器的纠错解码装置。
背景技术
为了进行Low‐Density Parity‐Check(LDPC:低密度奇偶校验)码、Turbo码这样的纠错码的软判定解码,如图1所示,根据通信系统的接收机接收到的接收信号点的码元坐标,用LLR计算器100计算表示发送比特的可靠度的LLR,将所计算出的比特LLR输入到软判定纠错解码器110来进行纠错解码,计算推测比特序列。
在通信系统中使用的调制方式是Phase Shift Keying(PSK:相移键控)、Amplitude Phase Shift Keying(APSK:幅度相移键控)、Quadrature amplitude modulation(QAM:正交幅度调制)这样的多值调制方式的情况下,1个发送码元点由多个比特构成。如果将其中第k个比特的比特LLR设为Lk,则Lk通过式(1)计算。
式(1)的r是接收信号点的位置矢量(I坐标,Q坐标)、si是发送码元点的位置矢量、Ck,0是第k个比特为0的发送码元点整体的集合、Ck,1是第k个比特为1的发送码元点整体的集合、σ是通信路的高斯噪声的标准偏差。
为了通过式(1)计算比特LLR,必须对计算指数函数exp并相加它们而得到的结果计算对数函数ln,计算量变得庞大。根据电路规模的观点,用电路安装该运算并不现实。
相对于此,在例如非专利文献1中,示出了仅留下式(1)中进行加法运算的exp中的最大值而忽略其他值的近似手法。式(2)是用式表示该近似方法而得到的式。式(2)的sk,0,min是在第k个比特为0的发送码元点中最接近接收信号点r的点的位置矢量,另外,sk, 1,min是在第k个比特为1的发送码元点中最接近接收信号点r的点的矢量。
以作为多值调制方式之一的256QAM为例子,使用附图说明非专利文献1的基于式(2)的LLR计算手法。如图2那样,256QAM是1码元由8比特a1a2a3…a8构成的多值调制方式,发送码元点是256个。在基于式(2)的LLR计算手法中,如图3那样,首先根据从接收信号点r起的距离来计算发送码元点sk,0,min和sk,1,min。将这2个发送码元点称为基准点,并且,如sk,0,min和sk,1,min的组那样将第k个比特为0和1的两个基准点合起来而称为基准点配对。接下来,针对该基准点配对的各个基准点,计算与接收信号点r的距离的平方。之后,从sk,1,min与r之间的距离的平方减去sk,0,min与r之间的距离的平方。然后,将其减法运算结果除以2σ2。式(2)是表示该计算的式。实际上,针对各k都进行这样的计算,并计算针对构成256QAM的1个码元的8个比特的每一个比特的比特LLR的近似值。以后,将用非专利文献1的方法计算出的第k个比特的比特LLR记载为L1, k。
另外,在非专利文献2中记载了其他的比特LLR计算方法。在非专利文献2的结构中,如图4那样,从LLR计算器200的后级的LDPC解码器210向LLR计算器200设置反馈。LDPC解码器210通过和积解码法进行LDPC码的反复解码,对LLR计算器200反馈每次反复而得到的解码中途结果(推测比特列)。
在非专利文献2中,根据通过图4的结构得到的解码中途结果来决定基准点配对。在将基准点配对设为sk,0,dec、sk,1,dec时,通过如式(3)那样对式(1)近似而得到的式计算LLR。另外,sk,0,dec表示第k比特是0且第k比特以外的比特是与解码中途结果相同的值的发送码元点、sk,1,dec表示第k比特是1且第k比特以外的比特是与解码中途结果相同的值的发送码元点。图5示出例子。比较式(3)和式(2)可知,除了基准点配对的决定的做法以外,在非专利文献1和非专利文献2中LLR的计算方法相同。以后,将通过非专利文献2的方法计算的第k个比特的比特LLR记载为L2,k。
非专利文献1:F.Tosato and P.Bisaglia,“Simplified soft-outputdemapper for binary Interleaved COFDM with application toHIPERLAN/2,”in Proc.Int.Conf.Commun.,Sep.2002,pp.664-668.
非专利文献2:T.Wadayama,“A Coded Modulation SchemeBased on Low Density Parity Check Codes,”IEICE transactions onfundamentals,vol.E84-A,no.10,pp.2523-2527,Oct.2001.
发明内容
在以往的比特LLR计算法中,通过指定2个成为基准点的发送码元点并忽略它们以外的发送码元点来进行近似。本来的理想的比特LLR计算式为包括多值调制方式中的全部发送码元点的式,通过忽略2个成为基准点的发送码元点以外的发送码元点来进行近似的以往近似方法存在近似精度低这样的问题。另外,作为其结果,存在对软判定纠错解码器的解码性能造成大的劣化这样的问题。
本发明是为了解决上述那样的问题而完成的,其目的在于得到一种能够提高所计算的LLR的近似精度的LLR计算器以及纠错解码装置。
本发明涉及的LLR计算器是接收机的LLR计算器,该接收机接收通过多值调制方式对纠错编码了的比特列进行调制并发送的信号,该LLR计算器具备:基准点配对决定部,将成为LLR即对数似然比计算对象的比特是0的发送码元点和是1的发送码元点各选择2个而决定2组基准点配对;以及LLR运算部,对针对2组基准点配对分别计算出的2个LLR进行加权加法运算,对该加法运算得到的值加上根据情况而成为0的校正项,将由此得到的值运算为针对2组基准点配对的LLR。
本发明的LLR计算器将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择2个而决定2组基准点配对,对针对2组基准点配对分别计算出的2个LLR进行加权加法运算,对该加法运算得到的值加上根据情况而成为0的校正项,将由此得到的值运算为针对2组基准点配对的LLR,所以能够提高所计算的LLR的近似精度。
附图说明
图1是示出通信系统的接收机的结构图。
图2是示出多值调制方式中的发送码元点的说明图。
图3是示出LLR计算手法的说明图。
图4是用于说明以往的其他LLR计算手法的结构图。
图5是示出以往的其他LLR计算手法的说明图。
图6是示出本发明的实施方式1的LLR计算器的结构图。
图7是示出本发明的实施方式2的LLR计算器的结构图。
图8是示出本发明的实施方式3的纠错解码装置的结构图。
图9是示出本发明的实施方式3的纠错解码装置的LLR计算器的内部结构的结构图。
图10是示出本发明的实施方式3的纠错解码装置的LLR计算器的内部结构的结构图。
图11是示出本发明的实施方式4的LLR计算器的结构图。
图12是示出本发明的实施方式5的LLR计算器的结构图。
符号说明
100、200:LLR计算器;101、121:2组基准点配对决定部;102:接收信号点与基准点之间的距离的平方的差计算部(平方的差计算部);103、113、133:LLR运算部;104:存储器;105、115:3组基准点配对决定部;110、120:软判定纠错解码器;210:LDPC解码器。
具体实施方式
以下,为了更详细地说明本发明,依照附图,说明用于实施本发明的方式。
实施方式1.
使用多值调制方式和纠错码进行通信的通信系统的发送机通过多值调制方式对用纠错码编码了的发送比特列进行调制并发送。在接收机中,进行多值调制方式的解调以及纠错码的解码,得到推测了发送比特列的推测比特列。
本发明是与图1所示那样的具备LLR计算器100和软判定纠错解码器110的接收机有关的发明。
在实施方式1中,说明使用2组基准点配对(4个基准点)来计算比特LLR的LLR计算器。
在说明LLR计算器的内部结构之前,说明能够使用2组基准点配对来计算LLR的LLR计算式的导出。
首先,从无近似劣化的本来的LLR计算式(1),将除了与想要在LLR计算中使用的2组基准点配对相关的指数函数exp以外的部分全部删除,得到式(4)的近似式。
在式(1)至式(4)的导出过程中,从式(1)删除的exp的项可以是任意的、即在LLR计算中使用的2组基准点配对可以是任意的,并且不论选择哪2组基准点配对都为同样的形式的式。包括以后的近似在内,在各实施方式中,都不限定在LLR计算中使用的2组基准点配对的选择方法。另外,关于选择2组基准点配对的具体的选择方法,作为例子在后面叙述。
式(4)需要计算指数函数exp的加法运算结果的对数,运算量大。因此,通过接下来叙述的近似式来削减运算量。式(5)、式(6)以及式(7)是说明了对式(4)应用的近似手法的式。在式(5)的左边用x和y表示了式(4)的指数函数的变量,x和y为0以上。如右边下段那样,对式(5)的左边进行变形。其中,min(x、y)表示x和y中的最小值。
ln(exp(-x)+exp(-y))=ln exp(-min(x,y))(1+exp(-|y-x|))
=-min(x,y)+ln(1+exp(-|y-x|)) (5)
关于式(5)的变形后出现的ln(1+exp(-|y-x|)),可如式(6)的第1行那样在0的附近进行泰勒展开。关于泰勒展开后的式,在t(≥0)小时,三次方以上的次数的项成为小的值,所以忽略三次方以上的次数的项。但是,考虑在仅简单地忽略时近似精度将劣化,所以为了校正该劣化而追加常数项。式(6)的第2行将在式(6)的第1行中本来就有的ln2、和为了近似校正而追加的常数项合起来表示为A。另外,不管变量t的值如何,式(6)左边都为0以上,所以右边也设为max(0,A-t/2),以使成为0以上。max(0,A-t/2)表示0和A-t/2中的最大值。
作为常数A的值的一个例子,设为A=0.9。在该情况下,近似劣化小。另外,也可以通过LLR计算器和软判定纠错解码器的计算机仿真、实机验证等搜索并决定更佳的A的值。无论哪种情况,本结构都不限定A的值。
对式(5)应用式(6)并进行式变形而得到式(7)。
如果将式(7)应用于式(4),则得到式(8)。
接下来,使用式(8),说明计算LLR的装置的结构。如图1所示,在通信系统的接收机中设置LLR计算器100和软判定纠错解码器110。本实施方式的结构是关于LLR计算器100的结构。图6示出其结构。本结构由2组基准点配对决定部101、接收信号点与基准点之间的距离的平方的差计算部102、LLR运算部103、存储器104构成。
2组基准点配对决定部101将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择2个而决定2组基准点配对。接收信号点与基准点之间的距离的平方的差计算部102计算接收信号点与基准点之间的距离的平方的差。LLR运算部103使用将由接收信号点与基准点之间的距离的平方的差计算部102计算出的值预先设置为基准的LLR计算式来运算LLR。存储器104保存在2组基准点配对决定部101、接收信号点与基准点之间的距离的平方的差计算部102、LLR运算部103的动作中产生的运算中间值、计算结果。
接下来,说明实施方式1的LLR计算器100的动作。
对LLR计算器100输入接收信号点的I-Q平面坐标。在2组基准点配对决定部101中,决定发送码元的第k比特为0的基准点sj、sl、和发送码元的第k比特为1的基准点s’j、s’l。针对各第k比特,分别决定2组基准点。作为本发明的对象的是如上所述地发送码元点由多个比特构成的基于多值调制方式的通信系统。构成1个码元的比特数因调制方式而不同,如果将该比特数设为n,则由2组基准点配对决定部101求出的基准点配对是合计2n组。但是,所选择的基准点有时重复。
由2组基准点配对决定部101决定的基准点可以是任意的发送码元点,不管进行决定的方法如何,本结构都能够实现。例如,也可以鉴于从接收信号点的坐标起的距离来选择发送码元点。作为该情况的一个例子,有将在第k比特为0的发送码元点中最接近接收信号点的点以及次接近接收信号点的点设为sj、sl,并将在第k比特为1的发送码元点中最接近接收信号点的点以及次接近接收信号点的点设为s’j、s’l的选择方法。在这样的选择方法中,不论在什么样的情况下,都能够选择重要的基准点配对,能够降低推测比特的误比特率。
另外,在图6中,设为作为LLR计算器100的输入的接收信号点被输入到2组基准点配对决定部101的结构,但也能够设为无本输入的结构,也可以不依赖于接收信号而决定基准点。例如,有在预先知道所发送的频度高的发送码元点的情况下,将该发送码元点选择为基准点的方法。这样,在预先知道所发送的频度高的发送码元点的情况下,相比于鉴于从接收信号点的坐标起的距离来选择发送码元点,能够选择更重要的基准点配对。无论哪种情况,在2组基准点配对决定部101中,都对构成发送码元点的各比特决定各2组基准点配对。
接下来,说明接收信号点与基准点之间的距离的平方的差计算部102的动作。在本计算部中,为了判定式(8)中的min和max而计算接下来的2个值。一个值是指,分别求出的第k比特为0的2个基准点sj、sl与接收信号点r的距离的平方的差。式(9)示出具体的式。
|r-sl|2-|r-sj|2 (9)
另外,同样地,分别求出第k比特为1的2个基准点s’j、s’l与接收信号点r的距离的平方,并计算它们的差。与这些同时,判定第k比特为0的基准点sj、sl中的接近接收信号点r的点,进而判定第k比特为1的基准点s’j、s’l中的接近接收信号点r的点。在这些判定中,如果如上所述地计算接收信号点r与sj、sl(或者s’j、s’l)的每一个的距离的平方的差,则当然能够通过该计算结果的值的正负来进行判定。另外,由接收信号点与基准点之间的距离的平方的差计算部102计算的是距离的平方的差的值,未必非要计算距离的平方自身,也可以使用同值变形了的式来计算差值。
例如,在将r的I坐标表示为r(I)、将Q坐标表示为r(Q),且也同样地表示了sj、sl的I坐标和Q坐标时,式(9)能够如式(10)那样地进行同值变形,也可以使用式(10)来计算。此时,关于与式(10)的sj和sl有关的项,不管接收信号点r如何都为相同的值,所以如果通过桌面(desktop)预先计算数值并将该数值预先编入到装置中,则会削减电路规模、运算量。
|r-sl|2-|r-sj|2
=(r(I)-sl(I))2+(r(Q)-sl(Q))2
-(r(I)-sj(I))2-(r(Q)-sj(Q))2
=2r(I)(sj(I)-sl(I)-2r(Q)(sj(Q)-sl(Q))
+{(sl(I))2+(sl(Q))2}-{(sj(I))2+(sj(Q))2} (10)
另外,在以上的2组基准点配对决定部101、接收信号点与基准点之间的距离的平方的差计算部102的动作说明中,对第k比特进行了说明,但在这些处理部中,对构成发送码元点的n个比特的每一个比特都进行同样的计算。
接下来,说明LLR运算部103的动作。本计算部根据式(8)进行LLR的计算。首先,根据由接收信号点与基准点之间的距离的平方的差计算部102计算出的sj、sl中的接近r的基准点以及s’j、s’l中的接近r的基准点,判定式(8)的2个min。在各个min中采用的是包括接近接收信号点r的一方的发送码元点的项。进而,关于式(8)的2个max,使用由接收信号点与基准点之间的距离的平方的差计算部102计算出的、sj、sl与接收信号点r的距离的平方的差以及s’j、s’l与接收信号点r的距离的平方的差分别进行计算。另外,关于通信路的高斯噪声的标准偏差σ,使用利用另外设置的推测装置推测出的值即可,但σ的推测困难,所以也可以对LLR运算部103设定通过实验、试验、仿真等预先决定的值并在式(8)中使用。通过以上的动作计算min和max,并对其余的进行四则运算,从而计算基于式(8)的LLR。另外,以上针对第k比特进行了叙述,但在LLR运算部103中,针对构成发送码元点的各比特都进行以上的计算。
存储器104适用于保存在2组基准点配对决定部101、接收信号点与基准点之间的距离的平方的差计算部102、LLR运算部103的动作中产生的运算中间值、计算结果。
另外,在以上的说明中,以sj、sl中的接近r的基准点以及s’j、s’l中的接近r的基准点不明为前提进行了叙述,但还有预先判明了的情况。这是在2组基准点配对决定部101中使用从接收信号点r起的距离作为基准点配对的决定的基准的情况,作为一个例子,例举将最接近接收信号点r的第k比特为0的发送码元点决定为基准点sj,将最接近接收信号点r的第k比特为1的发送码元点决定为基准点s’j的情况。如果预先判明了sj、s’j是接近接收信号点的点,则能够如式(11)那样地简化式(8),在该情况下,接收信号点与基准点之间的距离的平方的差计算部102的动作中的、接近接收信号点r的基准点的计算可省略,进而能够省略LLR运算部103的动作的2个min的判定。
这样,在实施方式1中,能够用使用了2组基准点配对的近似式来近似作为理想的LLR计算式的式(1),相比于使用1组基准点配对,能够以更高的近似精度计算LLR。另外,通过使用式(8)来计算LLR,能够削减运算量,该式(8)是对作为用于使用2组基准点配对的简单的近似式的式(4)进一步进行近似而得到的。进而,能够通过以高的近似精度计算了的LLR,提高软判定纠错解码器的解码性能。
如以上说明,根据实施方式1的LLR计算器,提供一种接收机的LLR计算器,该接收机接收通过多值调制方式对纠错编码了的比特列进行调制并发送了的信号,该LLR计算器具备:基准点配对决定部,将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择2个而决定2组基准点配对;平方的差计算部,计算接收信号点与对象比特相同的基准点的一方的距离的平方、和接收信号点与对象比特相同的基准点的另一方的距离的平方的差;以及LLR运算部,以由平方的差计算部计算出的值为基准,使用预先设置的LLR计算式来运算LLR,所以能够提高所计算的LLR的近似精度。
另外,根据实施方式1的LLR计算器,LLR运算部使用式(8)进行运算,所以能够同时实现LLR的近似精度的提高和运算量的削减。
另外,根据实施方式1的LLR计算器,基准点配对决定部根据从接收信号点起的距离最近的发送码元点,决定基准点配对的全部或者一部分,所以能够同时实现LLR的近似精度的提高和运算量的削减。
另外,根据实施方式1的LLR计算器,将预先判明为发送的频度高或者一定要发送的发送码元决定为基准点的全部或者一部分,所以能够同时实现LLR的近似精度的提高和运算量的削减。
实施方式2.
实施方式2是通过对实施方式1中使用的LLR计算式(8)进一步进行近似来削减运算量的例子。
关于在式(8)的2个max中选择0、还是选择另一方的项(包括σ、常数A、距离的平方的差的项),除了接收信号点与基准点之间的距离的平方的差以及常数A的值以外,与高斯噪声的标准偏差σ的值也有很大关系。在标准偏差σ非常大的情况下,噪声过大而发生无法通过纠错解码器修正的错误。另外,在标准偏差σ非常小的情况下,噪声小,且LLR的计算方式的差异所致的对纠错解码器的纠错能力的影响小,能够修正大部分的错误。即,通信系统中作为问题的标准偏差的大小为其中间值,在这样的水准的标准偏差σ时,在式(8)的2个max中选择0的可能性低。即,即使通过式(12)计算LLR,比式(8)增加的近似劣化也小,该式(12)是忽略在式(8)的max中选择0而将max简单地置换为max内部的非0的一方的项的式。另外,即使实际上与软判定纠错解码器组合来评价解码性能,在式(8)和式(12)中也看不出大的差。
另外,关于式(12),不论在2个min的每一个中选择哪个项的情况下,都成为最下段的式。关于这一点,只要对2个min可选择的4种情况分别进行式变形,就能够简单地确认。
另外,在式(12)中,除了由对式(8)进行近似引起的劣化以外,还包含从式(1)近似到式(8)为止的近似劣化,根据情况,有近似精度变低的可能性。在该情况下,还能够如式(13)那样,导入w和B来进行校正,提高近似精度。此处,关于w和B的值,通过计算机仿真等搜索并决定,关于B,也可以设为B=0而仅通过w进行校正。关于式(13),如果设为w=1/2、B=0,则成为式(12)。此处,w以及(1-w)相当于加权的值,设为w=1/2的情况相当于均等地加权了的情况。另外,B相当于根据情况而成为0的校正项,其表示也可以不加上B(也可以设为B=0)。
在本实施方式中,示出在LLR计算中使用了式(12)的最下段以及式(13)的LLR计算器的结构。图7是本实施方式的结构图。图示的结构是LLR计算器100的结构,由2组基准点配对决定部101、LLR运算部113、存储器104构成。即,2组基准点配对决定部101与实施方式1的2组基准点配对决定部101同样地,将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择2个而决定2组基准点配对。另外,LLR运算部113对针对2组基准点配对分别计算出的2个LLR进行加权加法运算,对该加法运算得到的值加上根据情况而成为0的校正项,将由此得到的值运算为针对所述2组基准点配对的LLR。存储器104与实施方式1同样地,适用于保存在2组基准点配对决定部101、LLR运算部113的动作中产生的运算中间值、计算结果。
接下来,说明实施方式2的LLR计算器的动作。
2组基准点配对决定部101决定在LLR计算中使用的2组基准点配对。在实施方式2中,也设为进行与实施方式1中的2组基准点配对决定部101同样的动作。另外,与实施方式1同样地,由2组基准点配对决定部101决定的基准点可以是任意的发送码元点,不管进行决定的方法如何,本结构都能够实现。
LLR运算部113使用由2组基准点配对决定部101决定的2组基准点配对,进行基于式(12)或者式(13)的LLR的计算。在该计算时,为了削减运算量,也可以使用对式(12)或者式(13)进行同值变形而得到的式来计算。另外,也可以利用查询表来计算。
根据以上的结构,能够用使用了2组基准点配对的近似式来近似作为理想的LLR计算式的式(1),相比于使用1组基准点配对,能够以更高的近似精度计算LLR。另外,通过使用对作为实施方式1的近似式的式(8)进一步进行近似而得到的式(12)或者式(13)来计算LLR,能够削减运算量。进而,通过用使用了2组基准点配对的高的近似精度的近似式计算出的LLR,能够提高软判定纠错解码器的解码性能。
如以上说明,根据实施方式2的LLR计算器,提供一种接收机的LLR计算器,该接收机接收通过多值调制方式对纠错编码了的比特列进行调制并发送的信号,该LLR计算器具备:基准点配对决定部,将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择2个而决定2组基准点配对;以及LLR运算部,对针对2组基准点配对分别计算出的2个LLR进行加权加法运算,对该加法运算得到的值加上根据情况而成为0的校正项,将由此得到的值运算为针对2组基准点配对的LLR,因此能够同时实现LLR的近似精度的提高和运算量的削减。
另外,根据实施方式2的LLR计算器,LLR运算部对2个LLR均等地进行加权,所以能够同时实现LLR的近似精度的提高和运算量的削减。
实施方式3.
在以上说明的实施方式1以及2中,使用2组基准点配对来计算LLR,但在实施方式3中示出具体的基准点配对的决定方法。图8示出实施方式3的结构。图8的结构示出设置有LLR计算器100和软判定纠错解码器120的纠错解码装置。与实施方式1、2不同的部分在于,构成为从软判定纠错解码器120对LLR计算器100反馈解码中途结果。
以下,更详细地说明实施方式3。
关于LLR计算器100,除了基准点的决定的做法以外,进行与实施方式1以及实施方式2同样的动作,使用2组基准点配对来计算LLR。
软判定纠错解码器120将由LLR计算器100计算出的LLR作为输入进行软判定解码,输出推测比特列。另外,将后述的解码中途结果反馈给LLR计算器100。
在实施方式3中,LLR计算器100和软判定纠错解码器120交替进行动作,进行反复解码。在LLR计算器100最初接受了接收信号的时刻,当然没有从软判定纠错解码器反馈了的信息,所以进行与实施方式1、实施方式2同样的动作。接下来,软判定纠错解码器120将进行软判定纠错解码而得到的解码中途结果反馈给LLR计算器100。接受了解码中途结果的LLR计算器100使用在2组基准点配对的决定中反馈了的解码中途结果的信息,使用该2组基准点配对来计算LLR。如果反复以上的动作而达到了规定的次数,则从软判定纠错解码器120输出推测比特列。
此处,关于在软判定纠错解码器120中安装的纠错码,只要是能够进行软判定解码的码,则可以是任意的纠错码,作为这样的码的例子有LDPC码、Turbo码、卷积码、里德-索罗门码、BCH码。另外,原理上,当前已知的线性分组码、卷积码的大部分能够进行软判定解码。
软判定纠错解码器120反馈的解码中途结果既可以是LDPC码、Turbo码的反复解码中的中途的结果,也可以是对BCH码等进行解码而得到的结果。解码中途结果的“中途”是指,本结构中的LLR计算器100和软判定纠错解码器120反复动作,达到规定的次数之前的“中途”,并不表示软判定纠错解码器120单体动作时的中途。
作为解码中途结果而反馈的信息既可以是软判定纠错解码器120解码出的结果的比特序列,也可以是根据所输入的LLR计算出的概率信息。作为概率信息的具体的例子,考虑软判定解码的结果得到的LLR(在本领域中称为后验值)、作为从后验值减去输入的LLR而得到的值的先验值。
这样,在实施方式3中,能够使用由软判定纠错解码器120修正了一部分或者全部比特错误的解码中途结果的信息来决定基准点,相比于仅根据接收信号点决定基准点,能够选择更重要的基准点(接近在发送机中发送的比特列的基准点)来决定。其结果,能够提高所计算的LLR的近似精度,最终能够降低作为从本结构的纠错解码装置输出的纠错解码结果的推测比特的误比特率。
接下来,作为实施方式3中的纠错解码装置的一个例子,图9示出LLR计算器100的内部结构。图示的LLR计算器100由2组基准点配对决定部121、LLR运算部113、存储器104构成。另外,构成为从软判定纠错解码器120对2组基准点配对决定部121反馈解码中途结果。关于在本结构中反馈的解码中途结果,设为作为软判定纠错解码器120的解码结果的比特列、或者设为在反复运算LDPC码、Turbo码等而进行解码时软判定纠错解码器120内部的反复运算的次数达到规定数而计算出的比特列。当然,也可以是仅进行1次反复运算而得到的解码结果。
接下来,说明图9所示的纠错解码装置的动作。
2组基准点配对决定部121根据从软判定纠错解码器120反馈的解码中途结果,决定1组或者2组基准点的配对(在根据反馈决定了1组的情况下,通过其以外的方法决定另1组,设为合计2组基准点配对)。例如,将通过非专利文献1的方法决定的基准点配对、和使用反馈通过非专利文献2的方法决定的基准点配对决定为2组基准点配对。在该情况下,使用在[背景技术]中说明的L1,k和L2,k如式(14)那样表示LLR运算部113中的第k比特的LLR Lk的计算式。与式(13)同样地,式(14)的w、B是为了校正近似劣化而导入的。如果设为w=1/2以及B=0,则成为与式(12)对应的本实施方式中的LLR计算式。
Lk≈wL1,k+(1-w)L2,k+B (14)
当然,还能够用通过其他方法决定的2组基准点配对来构成纠错解码装置,例如,也可以从与解码中途结果对应的发送码元点的附近选择并决定基准点配对。另外,也可以设为软判定纠错解码器120反馈各比特的概率信息而作为解码中途结果,并根据该概率信息计算每个发送码元点的发送概率,从其概率最高的发送码元点开始依次选择基准点。
LLR运算部113进行与实施方式2的LLR运算部113(图7)同样的动作,但通过式(14)针对在2组基准点配对决定部121中作为一个例子而例举的2组基准点配对计算LLR。
在实施方式3中,与实施方式1、2不同,根据反馈反复进行好几次LLR的计算。在其反复的中途,还能够使式(13)以及式(14)的w和B变化,并根据反复次数分开使用不同的值,从而进一步提高近似精度。另外,存储器104进行与实施方式1、2同样的动作。
根据以上那样的结构,能够根据由软判定纠错解码器120修正了一部分或者全部错误的比特列、或者概率信息来决定基准点,相比于仅根据接收信号点决定基准点的情况,能够选择并决定更重要的基准点(接近在发送机中发送的比特列的基准点)。其结果,能够提高所计算的LLR的近似精度,最终能够降低作为从本结构的纠错解码装置输出的纠错解码结果的推测比特的误比特率。
实施方式3中的LLR计算器100不限于图9的结构。作为图9以外的一个例子,在图10中示出其结构。
图10的结构中的LLR计算器100由2组基准点配对决定部121、接收信号点与基准点之间的距离的平方的差计算部102、LLR运算部103、存储器104构成。反馈的结构与图9的情况相同。
图10所示的纠错解码装置的动作如下所述。
2组基准点配对决定部121进行与图9中的2组基准点配对决定部121同样的动作。另外,接收信号点与基准点之间的距离的平方的差计算部102进行与实施方式1的接收信号点与基准点之间的距离的平方的差计算部102(图6参照)同样的动作。进而,LLR运算部103的动作与实施方式1中的LLR运算部103(图6)相同。另外,存储器104进行与实施方式1同样的动作。
图10所示的纠错解码装置得到与图9所示的纠错解码装置同样的效果。另外,通过利用近似精度更高的式(8)计算LLR,还能够计算比图9的结构更高的近似精度的LLR。
如以上说明,根据实施方式3的纠错解码装置,具备实施方式1或者实施方式2的LLR计算器、和根据来自LLR计算器的LLR计算结果进行纠错解码的软判定纠错解码器,LLR计算装置根据软判定纠错解码器中的纠错解码中途结果决定基准点配对的至少一部分,所以能够降低推测比特的误比特率。
另外,根据实施方式3的纠错解码装置,在反复规定次数之后从软判定纠错解码器输出最终的解码结果,所以能够输出推测比特的误比特率低的纠错解码结果。
实施方式4.
在以上的实施方式中,叙述了使用2组基准点配对来计算LLR的结构。但是,基准点配对也可以是3组以上,将这样的例子作为实施方式3,接下来进行说明。
首先,从无近似劣化的本来的LLR计算式(1),仅剩余与在LLR计算中使用的3组基准点配对有关的指数函数exp而进行删除,得到式(15)的近似式。
在式(1)至式(15)的导出中,从式(1)删除的exp的项可以是任意的、即在LLR计算中使用的3组基准点配对可以是任意的,并且不论选择哪3组基准点配对都为同样的形式的式。还包括以后的近似在内,在本实施方式中,不限定在LLR计算中使用的3组基准点配对的选择方法。另外,关于具体如何选择3组基准点配对,举例而进行叙述。
对式(15)进一步进行近似。式(16)是使用x、y、z(x≥0、y≥0、z≥0)来表示式(15)的exp的变量,并通过式(5)和式(6)进行近似而得到的式。其中,设为x=min(x,y,z)。另外,进行与通过实施方式2的式(12)进行的近似相同的近似,将式(6)的max的判定近似为选择非0的一方的项的判定。
使用式(16)对式(15)进行近似而得到的是式(17)。其中,将sj、sl、sh中的最接近接收信号点的发送码元点设为sj,同样地将s’j、s’l、s’h中的最接近接收信号点的发送码元点设为s’j。
也可以与实施方式2同样地,使用对式(17)导入近似劣化的校正参数u、v、C而得到的式(18)来计算LLR。另外,式中的C相当于“根据情况而成为0的校正项”。
另外,通过同样的近似手法,还能够导出使用了4组以上的基准点配对的LLR计算式。虽然针对全部的4组以上的基准点配对省略了近似式的记载,但能够通过以上的说明的范围内的手法导出。
接下来,说明实施方式3中的LLR计算器100。实施方式3的LLR计算器100使用式(17)以及式(18)来计算LLR,图11示出其结构。
图11的LLR计算器100由3组基准点配对决定部105、LLR运算部133、存储器104构成。
3组基准点配对决定部105决定在LLR计算中使用的3组基准点配对。此处决定的3组基准点配对可以是任意的3组。作为决定方法的例子,适用组合在此前的实施方式中叙述的基准点配对的决定方法的例子而设为3组的情况。LLR运算部133使用由3组基准点配对决定部105决定出的3组基准点配对,通过式(17)或者式(18)计算LLR。但是,如果不是在判别出3组基准点配对中的最接近接收信号点的1组基准点之后,则无法应用式(17)以及式(18)。另外,在预先判明了这样的基准点配对的情况下,无需在该判别中花费的计算。另外,存储器104与此前的实施方式同样地,保存各部的运算中间值、运算结果。
这样,在实施方式4中,能够用使用了3组基准点配对的近似式来近似作为理想的LLR计算式的式(1),相比于使用1组至2组基准点配对,能够以更高的近似精度计算LLR。进而,能够通过以高的近似精度计算出的LLR,提高软判定纠错解码器的解码性能。
如以上说明,根据实施方式4的LLR计算器,提供一种接收机的LLR计算器,该接收机接收通过多值调制方式对纠错编码了的比特列进行调制并发送的信号,该LLR计算器具备:基准点配对决定部,将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择3个而作为3组基准点配对;以及LLR运算部,对针对3组基准点配对分别进行计算而得到的3个LLR进行加权加法运算,对该加法运算得到的值加上根据情况而成为0的校正项,将由此得到的值运算为针对3组基准点配对的LLR,所以能够进一步提高所计算的LLR的近似精度。
另外,根据实施方式4的LLR计算器,提供一种接收机的LLR计算器,该接收机接收通过多值调制方式对纠错编码了的比特列进行调制并发送了的信号,该LLR计算器具备:基准点配对决定部,将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择4个以上而作为多组基准点配对;以及LLR运算部,对针对多个组基准点配对分别进行计算而得到的LLR进行加权加法运算,对该加法运算得到的值加上根据情况而成为0的校正项,将由此得到的值运算为LLR,所以能够进一步提高所计算的LLR的近似精度。
实施方式5.
在实施方式3中,使用来自软判定纠错解码器的反馈而决定了2组基准点,但在实施方式5中,涉及使用反馈而决定3组基准点配对、并计算LLR的结构。
图12是示出实施方式5的纠错解码装置的结构图。图示的纠错解码装置由LLR计算器100和软判定纠错解码器120、存储器104构成,并且,在LLR计算器100的内部设置有3组基准点配对决定部115和LLR运算部133。另外,构成为从软判定纠错解码器120向3组基准点配对决定部115反馈纠错解码中途结果。
3组基准点配对决定部115根据反馈了的解码中途结果,决定1组~3组基准点的配对(与基于反馈以外的配对合起来,决定合计3组基准点配对)。例如,通过用非专利文献1的方法决定的基准点配对、使用反馈而用非专利文献2的方法决定的基准点配对、以及使用1次反复前的反馈用非专利文献2的方法决定的基准点配对,决定3组基准点配对。在该情况下,关于LLR运算部133中的第k比特的LLR Lk的计算式,如果将在背景技术中说明的L1,k和L2,k、以及上次反复中的L2,k设为L’2,k,则成为式(19)。该式(19)是将式(18)的u和v设为u=v=1/4而得到的式。
即,如式(19)所示,关于针对各基准点配对计算出的3个LLR,LLR运算部133对针对3组中的最接近接收信号点的基准点配对的LLR乘以二分之一,并对其他2个LLR乘以四分之一,之后进行加法运算,对该加法运算得到的值加上根据情况而成为0的校正项,将由此得到的值运算为针对3组基准点配对的LLR。此处,在式(19)中,C相当于根据情况而成为0的校正项。
当然,还能够用通过其他方法决定的3组基准点配对来构成,例如,也可以从与解码中途结果对应的发送码元点的附近选择并决定3组基准点配对。
LLR运算部133进行与实施方式4的LLR运算部(图11)同样的动作。但是,如果不是在判别出3组基准点配对中的最接近接收信号点的1组基准点之后,则无法应用式(17)以及式(18)。但是,在预先判明了这样的基准点配对的情况下,无需该判别,在例如3组基准点配对决定部115的动作中作为例子而例举出的决定3组基准点配对的情况下,无需该判别就能够通过式(19)计算。其原因为,用非专利文献1的决定方法选择的基准点配对最接近接收信号点。
本实施方式与实施方式4不同,根据反馈反复好几次进行LLR的计算。还能够在该反复的中途,使式(17)以及式(18)的u、w、C变化,并根据反复次数分开使用不同的值,从而进一步提高近似精度。
软判定纠错解码器120进行与实施方式3的软判定纠错解码器120同样的动作。存储器104与此前的实施方式同样地,保存各部的运算中间值、运算结果。
这样,在实施方式5中,能够用使用了3组基准点配对的近似式来近似作为理想的LLR计算式的式(1),相比于使用1组至2组基准点配对,能够以更高的近似精度计算LLR。进而,能够通过以高的近似精度计算出的LLR,提高软判定纠错解码器的解码性能。
进而,在实施方式5中,能够根据由软判定纠错解码器120修正了一部分或者全部错误的比特列来决定基准点,相比于仅根据接收信号点决定基准点的情况,能够选择并决定更重要的基准点(接近在发送机中发送的比特列的基准点)。其结果,能够提高所计算的LLR的近似精度,能够最终降低作为从本结构输出的纠错解码结果的推测比特的误比特率。
如以上说明,根据实施方式5的纠错解码装置,关于针对各基准点配对计算出的3个LLR,LLR运算部对针对3组中的最接近接收信号点的基准点配对的LLR乘以二分之一,并对其他2个LLR乘以四分之一,之后进行加法运算,对该加法运算得到的值加上根据情况而成为0的校正项,将由此得到的值运算为针对3组基准点配对的LLR,所以能够进一步提高所计算的LLR的近似精度。
另外,本申请发明能够在该发明的范围内,实现各实施方式的自由的组合、或者各实施方式的任意的构成要素的变形、或者各实施方式中任意的构成要素的省略。
产业上的可利用性
在本发明的LLR计算器以及纠错解码装置中,提供一种接收机的LLR计算器,该接收机接收通过多值调制方式对纠错编码了的比特列进行调制并发送了的信号,该LLR计算器具备:基准点配对决定部,将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择2个而决定2组基准点配对;以及LLR运算部,对针对2组基准点配对分别计算出的2个LLR进行加权加法运算,对该加法运算得到的值加上根据情况而成为0的校正项,将由此得到的值运算为针对2组基准点配对的LLR,由于将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择2个而决定2组基准点配对,对针对2组基准点配对分别计算出的2个LLR进行加权加法运算,对该加法运算得到的值加上根据情况而成为0的校正项,将由此得到的值运算为针对2组基准点配对的LLR,所以能够提高所计算的LLR的近似精度,所以能够应用于根据通信系统的接收机接收到的接收信号点的码元坐标计算表示发送比特的可靠度的比特LLR的LLR计算器以及使用了该计算器的纠错解码装置。
Claims (19)
1.一种接收机的LLR计算器,该接收机接收通过多值调制方式对纠错编码了的比特列进行调制并发送来的信号,该LLR计算器的特征在于,具备:
基准点配对决定部,将成为LLR即对数似然比的计算对象的比特是0的发送码元点和是1的发送码元点各选择2个而决定2组基准点配对;以及
LLR运算部,对针对所述2组基准点配对分别计算出的2个LLR进行加权加法运算,运算对该加法运算得到的值加上根据情况而成为0的校正项所得到的值,作为针对所述2组基准点配对的LLR。
2.根据权利要求1所述的LLR计算器,其特征在于,
LLR运算部对2个LLR均等地进行加权。
3.一种接收机的LLR计算器,该接收机接收通过多值调制方式对纠错编码了的比特列进行调制并发送来的信号,该LLR计算器的特征在于,具备:
基准点配对决定部,将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择2个而决定2组基准点配对;
平方的差计算部,计算接收信号点与对象比特相同的基准点的一方的距离的平方、和所述接收信号点与对象比特相同的基准点的另一方的距离的平方的差;以及
LLR运算部,以由所述平方的差计算部计算出的值为基准,使用预先设置的LLR计算式运算LLR。
4.根据权利要求3所述的LLR计算器,其特征在于,
在LLR运算部中,
在将接收信号点设为r、将2组发送码元的第k比特为0的基准点设为sj、sl、将发送码元的第k比特为1的基准点设为s’j、s’l、将通信路的高斯噪声的标准偏差设为σ、将常数项设为A的情况下,
使用下式来进行第k个比特的LLR运算,
5.一种接收机的LLR计算器,该接收机接收通过多值调制方式对纠错编码了的比特列进行调制并发送来的信号,该LLR计算器的特征在于,具备:
基准点配对决定部,将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择3个而作为3组基准点配对;以及
LLR运算部,对针对所述3组基准点配对分别计算出的3个LLR进行加权加法运算,运算对该加法运算得到的值加上根据情况而成为0的校正项所得到的值,作为针对所述3组基准点配对的LLR。
6.根据权利要求5所述的LLR计算器,其特征在于,
在LLR运算部中,
关于针对各基准点配对计算出的3个LLR,对针对3组中的最接近接收信号点的基准点配对的LLR乘以二分之一,并对其他2个LLR乘以四分之一,之后进行加法运算,运算对该加法运算得到的值加上根据情况而成为0的校正项所得到的值,作为针对3组基准点配对的LLR。
7.一种接收机的LLR计算器,该接收机接收通过多值调制方式对纠错编码了的比特列进行调制并发送来的信号,该LLR计算器的特征在于,具备:
基准点配对决定部,将成为LLR计算对象的比特是0的发送码元点和是1的发送码元点各选择4个以上而作为多组基准点配对;以及
LLR运算部,对针对所述多组基准点配对分别计算出的LLR进行加权加法运算,运算对该加法运算得到的值加上根据情况而成为0的校正项所得到的值,作为LLR。
8.根据权利要求1所述的LLR计算器,其特征在于,
基准点配对决定部根据从接收信号点起的距离最近的发送码元点,决定基准点配对的全部或者一部分。
9.根据权利要求3所述的LLR计算器,其特征在于,
基准点配对决定部根据从接收信号点起的距离最近的发送码元点,决定基准点配对的全部或者一部分。
10.根据权利要求5所述的LLR计算器,其特征在于,
基准点配对决定部根据从接收信号点起的距离最近的发送码元点,决定基准点配对的全部或者一部分。
11.根据权利要求7所述的LLR计算器,其特征在于,
基准点配对决定部根据从接收信号点起的距离最近的发送码元点,决定基准点配对的全部或者一部分。
12.根据权利要求1所述的LLR计算器,其特征在于,
基准点配对决定部将预先判明为被发送的频度高或者一定被发送的发送码元决定为基准点的全部或者一部分。
13.根据权利要求3所述的LLR计算器,其特征在于,
基准点配对决定部将预先判明为被发送的频度高或者一定被发送的发送码元决定为基准点的全部或者一部分。
14.根据权利要求5所述的LLR计算器,其特征在于,
基准点配对决定部将预先判明为被发送的频度高或者一定被发送的发送码元决定为基准点的全部或者一部分。
15.根据权利要求7所述的LLR计算器,其特征在于,
基准点配对决定部将预先判明为被发送的频度高或者一定被发送的发送码元决定为基准点的全部或者一部分。
16.一种纠错解码装置,其特征在于,具备:
权利要求1所述的LLR计算器;以及
软判定纠错解码器,根据来自所述LLR计算器的LLR计算结果,进行纠错解码,
所述LLR计算器根据所述软判定纠错解码器中的纠错解码中途结果来决定基准点配对的至少一部分,
在反复了规定次数之后,从所述软判定纠错解码器输出最终的解码结果。
17.一种纠错解码装置,其特征在于,具备:
权利要求3所述的LLR计算器;以及
软判定纠错解码器,根据来自所述LLR计算器的LLR计算结果,进行纠错解码,
所述LLR计算器根据所述软判定纠错解码器中的纠错解码中途结果来决定基准点配对的至少一部分,
在反复了规定次数之后,从所述软判定纠错解码器输出最终的解码结果。
18.一种纠错解码装置,其特征在于,具备:
权利要求5所述的LLR计算器;以及
软判定纠错解码器,根据来自所述LLR计算器的LLR计算结果,进行纠错解码,
所述LLR计算器根据所述软判定纠错解码器中的纠错解码中途结果来决定基准点配对的至少一部分,
在反复了规定次数之后,从所述软判定纠错解码器输出最终的解码结果。
19.一种纠错解码装置,其特征在于,具备:
权利要求7所述的LLR计算器;以及
软判定纠错解码器,根据来自所述LLR计算器的LLR计算结果,进行纠错解码,
所述LLR计算器根据所述软判定纠错解码器中的纠错解码中途结果来决定基准点配对的至少一部分,
在反复了规定次数之后,从所述软判定纠错解码器输出最终的解码结果。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-259068 | 2011-11-28 | ||
JP2011259068 | 2011-11-28 | ||
PCT/JP2012/075992 WO2013080668A1 (ja) | 2011-11-28 | 2012-10-05 | Llr算出器及び誤り訂正復号装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103875220A true CN103875220A (zh) | 2014-06-18 |
CN103875220B CN103875220B (zh) | 2016-12-28 |
Family
ID=48535142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280050640.2A Expired - Fee Related CN103875220B (zh) | 2011-11-28 | 2012-10-05 | Llr计算器以及纠错解码装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9438377B2 (zh) |
EP (1) | EP2787706B1 (zh) |
JP (1) | JP5653536B2 (zh) |
CN (1) | CN103875220B (zh) |
WO (1) | WO2013080668A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6177141B2 (ja) * | 2014-01-09 | 2017-08-09 | 三菱電機株式会社 | 対数尤度比算出装置、対数尤度比算出方法、及び対数尤度比算出用プログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100566241B1 (ko) | 2001-11-19 | 2006-03-29 | 삼성전자주식회사 | 이동통신시스템에서 연성 심볼 결합 장치 및 방법 |
KR20070084045A (ko) * | 2004-11-05 | 2007-08-24 | 이세라 인코포레이티드 | 코드화된 직교 진폭 변조 신호에 대한 로그 가능성 비를계산하는 방법 및 시스템 |
US8059763B1 (en) * | 2006-11-09 | 2011-11-15 | Marvell International Ltd. | Approximate soft-information computation in multi-level modulation signaling schemes |
JP4827695B2 (ja) | 2006-11-13 | 2011-11-30 | パナソニック株式会社 | 無線受信装置 |
JP2008147764A (ja) | 2006-12-06 | 2008-06-26 | Sumitomo Electric Ind Ltd | 軟判定復号装置および軟判定復号プログラム |
JP2008153874A (ja) | 2006-12-15 | 2008-07-03 | Sumitomo Electric Ind Ltd | 軟判定復号装置、軟判定復号方法および軟判定復号プログラム |
JP5135603B2 (ja) | 2007-08-24 | 2013-02-06 | 国立大学法人横浜国立大学 | マルチレベル符号化変調を用いた再送方法、送信機および受信機 |
JP5326976B2 (ja) * | 2009-09-30 | 2013-10-30 | 富士通株式会社 | 無線通信装置、誤り訂正方法及び誤り訂正プログラム |
CN101854329B (zh) * | 2010-02-01 | 2012-11-14 | 新邮通信设备有限公司 | 一种快速解调方法 |
-
2012
- 2012-10-05 WO PCT/JP2012/075992 patent/WO2013080668A1/ja active Application Filing
- 2012-10-05 CN CN201280050640.2A patent/CN103875220B/zh not_active Expired - Fee Related
- 2012-10-05 JP JP2013547028A patent/JP5653536B2/ja not_active Expired - Fee Related
- 2012-10-05 US US14/343,305 patent/US9438377B2/en not_active Expired - Fee Related
- 2012-10-05 EP EP12852846.0A patent/EP2787706B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
EP2787706A4 (en) | 2015-08-26 |
WO2013080668A1 (ja) | 2013-06-06 |
US9438377B2 (en) | 2016-09-06 |
JPWO2013080668A1 (ja) | 2015-04-27 |
EP2787706A1 (en) | 2014-10-08 |
EP2787706B1 (en) | 2018-05-30 |
JP5653536B2 (ja) | 2015-01-14 |
US20140229805A1 (en) | 2014-08-14 |
CN103875220B (zh) | 2016-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10784992B2 (en) | Device and method for executing encoding | |
CN100440736C (zh) | 用于低密度奇偶校验码解码器中的路由的方法和系统 | |
US8108759B2 (en) | Error detection and correction using error pattern correcting codes | |
CN101087180B (zh) | 无线信道的译码方法、装置及其应用 | |
Trifonov et al. | Generalized concatenated codes based on polar codes | |
CN101695013A (zh) | 用于迭代解码的软信息比例变换 | |
US10924251B2 (en) | Encoding device and method and corresponding decoding device and method | |
KR102021314B1 (ko) | 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법 | |
US11177834B2 (en) | Communication method and apparatus using polar codes | |
CN104584440A (zh) | 接收机、发送机以及通信方法 | |
Balogun et al. | Polar code design for irregular multidimensional constellations | |
CN110535560A (zh) | 一种极化码结合编码和译码方法 | |
CN104079303B (zh) | 一种多进制ldpc码辅助的迭代载波同步方法 | |
CN103875220A (zh) | Llr计算器以及纠错解码装置 | |
RU2379841C1 (ru) | Декодер с исправлением стираний | |
CN101534267B (zh) | 预编码方法和装置 | |
CN106656423B (zh) | 一种基于em算法的ldpc码译码噪声方差的估计方法 | |
US6421807B1 (en) | Decoding apparatus, processing apparatus and methods therefor | |
Liu et al. | A fast reconstruction of the parity-check matrices of LDPC codes in a noisy environment | |
CN109698706A (zh) | 基于判决反馈的极化码非相干迭代检测方法及装置 | |
US20040030979A1 (en) | Practical coding and metric calculation for the lattice interfered channel | |
WO2020234185A1 (en) | A method of marking bits, a method of decoding bits, a bit marking device, a decoder, a receiver and a chip | |
CN112003626A (zh) | 一种基于导航电文已知比特的ldpc译码方法、系统和介质 | |
CN107342775B (zh) | 删余卷积码的维特比译码方法 | |
RU2500073C1 (ru) | Адаптивный декодер произведения кодов размерности 3d |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161228 Termination date: 20191005 |
|
CF01 | Termination of patent right due to non-payment of annual fee |