JP5648625B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP5648625B2
JP5648625B2 JP2011272526A JP2011272526A JP5648625B2 JP 5648625 B2 JP5648625 B2 JP 5648625B2 JP 2011272526 A JP2011272526 A JP 2011272526A JP 2011272526 A JP2011272526 A JP 2011272526A JP 5648625 B2 JP5648625 B2 JP 5648625B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
electronic component
resin film
joining
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011272526A
Other languages
English (en)
Other versions
JP2013125794A (ja
Inventor
多田 和夫
和夫 多田
近藤 宏司
宏司 近藤
剛士 小出
剛士 小出
戸田 健吾
健吾 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011272526A priority Critical patent/JP5648625B2/ja
Publication of JP2013125794A publication Critical patent/JP2013125794A/ja
Application granted granted Critical
Publication of JP5648625B2 publication Critical patent/JP5648625B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、セラミック基板の一面側に第1接合部材を介して搭載部品が備えられると共に当該セラミック基板の他面側に第2接合部材を介してヒートシンクが備えられてなる電子部品に関するものである。
従来より、セラミック基板の一面側に銀ペースト等を介して半導体チップ等の搭載部品が備えられ、セラミック基板の他面側に高放熱性を有する樹脂等の接合部材を介してヒートシンクが備えられてなる電子部品が提案されている(例えば、特許文献1参照)。これによれば、半導体チップにて生成された熱がセラミック基板を介してヒートシンクから放熱される。
特開2004−281699号公報
しかしながら、上記電子部品では、銀ペーストと接合部材との線膨張係数や弾性率等が異なるため、例えば、高温と低温との間で繰り返し使用されるような場合には、セラミック基板の一面側と他面側とに異なる応力が印加されることになり、セラミック基板が反ってしまうことがある。
このため、セラミック基板と接合部材が剥離したり、セラミック基板が破壊されてしまうという問題がある。また、セラミック基板が反ることによってセラミック基板とヒートシンクとの接合性が低下するという問題もあり、さらに、これに伴って放熱性も低下するという問題もある。
本発明は上記点に鑑みて、セラミック基板が反ることを抑制することができる電子部品を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、一面(10a)および一面(10a)と反対側の他面(10b)を有するセラミック基板(10)と、一面(10a)に備えられ、樹脂フィルム(21)を有すると共に当該樹脂フィルム(21)に厚さ方向に貫通するビアホール(22)が形成され、ビアホール(22)内に第1熱伝導性部材(23)が充填されている第1接合部材(20)と、第1接合部材(20)におけるセラミック基板(10)側と反対側に備えられ、セラミック基板(10)と第1熱伝導性部材(23)を介して熱的に接続される搭載部品(30、70)と、他面(10b)に備えられ、第1接合部材(20)を構成する樹脂フィルム(21)と同じ樹脂フィルム(41)を有すると共に当該樹脂フィルム(41)に厚さ方向に貫通するビアホール(42)が形成され、ビアホール(42)内に第2熱伝導性部材(43)が充填されている第2接合部材(40)と、第2接合部材(40)におけるセラミック基板(10)側と反対側に備えられ、セラミック基板(10)と第2熱伝導性部材(43)を介して熱的に接続されているヒートシンク(50)とを備えていることを特徴としている。
このような電子部品によれば、セラミック基板(10)の一面(10a)および他面(10b)に同じ樹脂フィルム(21、41)を有する第1、第2接合部材(20、40)が備えられている。言い換えると、セラミック基板(10)の一面(10a)および他面(10b)には同じ線膨張係数、弾性率を有する部材が備えられている。このため、セラミック基板(10)の一面(10a)および他面(10b)に印加される応力がばらつくことを抑制することができる。したがって、セラミック基板(10)が反ることを抑制することができる。
この場合、請求項2に記載の発明のように、樹脂フィルム(21、41)を熱可塑性樹脂で構成することができる。
これによれば、例えば、樹脂フィルム(21、41)を熱硬化性樹脂で構成する場合と比較して、弾性率を小さくすることができ、セラミック基板(10)の一面(10a)および他面(10b)に印加される応力を小さくすることができる。
また、請求項3に記載の発明のように、第1、第2熱伝導性部材(23、43)を同じ熱伝導性材料で構成することができる。
これによれば、セラミック基板(10)に第1熱伝導性部材(23)から印加される応力と第2熱伝導性部材(43)から印加される応力とがばらつくことを抑制することができる。
また、請求項4に記載の発明のように、搭載部品(30)として、熱可塑性樹脂中に複数の配線パターン(32)が多層に配置され、配線パターン(32)間がビアホール(33)内に充填された層間接続部材(34)を介して電気的、熱的に接続されている多層基板を用いることができる。
この場合、請求項5に記載の発明のように、搭載部品(30)は、配線パターン(32)をセラミック基板(10)の一面(10a)に投影したとき、投影した配線パターン(32)のうち最も外縁に位置する部分と一面(10a)における端辺との間隔が1mmとされ、搭載部品(30)および第1接合部材(20)は、搭載部品(30)および第1接合部材(20)全体の一面(10)の面方向と平行な方向における線膨張係数が40ppm以下とされており、線膨張係数をα、搭載部品(30)および第1接合部材(20)全体の弾性率をσとしたとき、線膨張係数が10ppm以上40ppm以下である場合には、σ≦−100α+9000とされているものを用いることができる(図2参照)。
これによれば、セラミック基板(10)と第1接合部材(20)との接合面の端部にクラックが発生することを抑制することができ、セラミック基板(10)から第1接合部材(20)が剥離することを抑制することができる。
また、請求項6に記載の発明のように、セラミック基板(10)の側面を第1、第2接合部材(20、40)を構成する樹脂フィルム(21、41)と同じ材料で構成される封止部材(60)で覆うことができる。
これによれば、セラミック基板(10)の側面にも第1、第2接合部材(20、40)と同じ応力が印加されることになり、さらにセラミック基板(10)が反ることを抑制することができる。また、セラミック基板(10)の側面に封止部材(60)を備えているため、線膨張係数差に起因する応力が特定箇所に集中することを抑制することができる。このため、セラミック基板(10)と第1、第2接合部材(20、40)との接合面の端部にクラックが発生することを抑制することができ、セラミック基板(10)から第1、第2接合部材(20、40)が剥離することを抑制することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における電子部品の断面構成を示す図である。 多層基板および第1接合部材全体の弾性率と面方向における線膨張係数との関係について、耐久試験でセラミック基板と第1接合部材との剥離の有無を調べた結果である。 図1に示す電子部品の分解図である。 本発明の第2実施形態における電子部品の断面構成を示す図である。 本発明の他の実施形態における電子部品の断面構成を示す図である。
(第1実施形態)
本発明の第1実施形態について図面を参照しつつ説明する。図1は、本実施形態における電子部品の断面構成を示す図である。
図1に示されるように、電子部品は、一面10aおよび他面10bを有する板状であり、AlN、Al等からなるセラミック基板10を有している。そして、セラミック基板10の一面10aにはCu等で構成される第1導電性部材11が形成されており、当該第1導電性部材11は適宜パターニングされている。
また、セラミック基板10の一面10aには、第1導電性部材11を覆うように、第1接合部材20が備えられている。この第1接合部材20は、本実施形態では、熱可塑性樹脂からなる樹脂フィルム21を用いて構成されており、樹脂フィルム21に厚さ方向に貫通する複数のビアホール22が形成されていると共に各ビアホール22内に第1熱伝導性部材23が充填されて構成されている。
この第1熱伝導性部材23は、セラミック基板10の一面10aに形成されている第1導電性部材11と化学的に結合されており、当該第1導電性部材11と熱的に接続されていると共にパターニングされた第1導電性部材11を介して第1熱伝導性部材23同士が適宜電気的に接続されている。すなわち、本実施形態の第1熱伝導性部材23は、第1導電性部材11と熱的に接続されるのみでなく電気的にも接続されるものである。
このような第1熱伝導性部材23は、例えば、Cu、Ag、Sn等の金属粒子に有機溶媒を加えてペースト化したものが焼結されて構成されている。
そして、第1接合部材20のうちセラミック基板10側と反対側には、本発明の搭載部品に相当する多層基板30が備えられている。本実施形態の多層基板30は、熱可塑性樹脂31中および熱可塑性樹脂31外に配線パターン32が多層に形成され、配線パターン32間がビアホール33内に充填された層間接続部材34を介して電気的、熱的に接続されてなるいわゆるPALAP(登録商標)である。
そして、この多層基板30のうち最もセラミック基板10側に形成された配線パターン32が第1接合部材20における第1熱伝導性部材23と化学的に結合されている。すなわち、多層基板30は第1熱伝導性部材23を介してセラミック基板10と熱的に接続されている。
また、セラミック基板10の他面10bには、全面に第2導電性部材12が形成されている。この第2導電性部材12は、第1導電性部材11と同じ材料で構成されており、第1導電性部材11がCuで構成されている場合にはCuで構成される。
そして、セラミック基板10の他面10bには、第2導電性部材12を覆うように、第2接合部材40が備えられている。この第2接合部材40は、第1接合部材20と同じ熱可塑性樹脂からなる樹脂フィルム41を用いて構成され、樹脂フィルム41に厚さ方向に貫通する複数のビアホール42が形成されていると共に各ビアホール42内に第2熱伝導性部材43が充填されて構成されている。
第2熱伝導性部材43は、セラミック基板10の他面10bに形成されている第2導電性部材12と化学的に結合されており、第2導電性部材12と熱的に接続されている。なお、第2熱伝導性部材43は、第1熱伝導性部材23と同じ材料の導電性ペーストが焼結されることによって構成されている。
また、第2接合部材40のうちセラミック基板10側と反対側には、ヒートシンク50が備えられており、当該ヒートシンク50は第2熱伝導性部材43と化学的に結合されている。すなわち、ヒートシンク50は、第2熱伝導性部材43を介してセラミック基板10と熱的に接続されている。なお、ヒートシンク50は、高熱伝導かつ導電性材料で構成され、例えば、CuやAl等の金属、カーボングラファイト等が用いられる。
さらに、本実施形態では、多層基板30における配線パターン32をセラミック基板10の一面10aに投影したとき、外縁部と一面10aにおける端辺との間隔が1mmとされている。なお、外縁部とは、投影したパターンのうち最も一面10aの端辺側に位置する部分のことである。
そして、多層基板30および第1接合部材20は、全体の弾性率と面方向における線膨張係数とが以下のように規定されている。図2は、多層基板30および第1接合部材20全体の弾性率と面方向の線膨張係数との関係について、耐久試験でセラミック基板10と第1接合部材20との剥離の有無を調べた結果である。なお、図2中の面方向とは、一面10aの面方向と平行な方向のことである。また、耐久試験は、−40〜160℃の範囲内で繰り返し温度を変化させることにより行っている。
図2に示されるように、多層基板30および第1接合部材20は、全体の線膨張係数が10ppm以下の場合では、セラミック基板10から第1接合部材20(多層基板30)が剥離しなかったことが確認される。そして、線膨張係数が10〜40ppmである場合には、多層基板30および第1接合部材20全体の線膨張係数をαとし、多層基板30および第1接合部材20全体の弾性率をσとすると、σ≦−100α+9000のときにセラミック基板10から第1接合部材20(多層基板30)が剥離しなかったことが確認される。以上より、本実施形態では、多層基板30および第1接合部材20は、全体の線膨張係数が10ppm未満とされるか、または、全体の線膨張係数が10ppm以上40ppm以下の場合には、σ≦−100α+9000を満たす線膨張係数および弾性率となるようにそれぞれ構成されている。
以上が本実施形態における電子部品の構造である。次に、上記電子部品の製造方法について説明する。図3は、図1に示す電子部品の分解図であり、図3を参照しつつ説明する。
まず、搭載部品としての多層基板30を構成する部材を用意する。具体的には、複数の樹脂フィルム35を用意し、樹脂フィルム35の一面にそれぞれ配線パターン32を形成すると共に他面から配線パターン32を底面とする有底のビアホール33を形成する。その後、スクリーン印刷機やディスペンサ等により、ビアホール33内に導電性ペーストを充填する。
また、同様に、第1、第2接合部材20、40を構成する樹脂フィルム21、41を用意し、樹脂フィルム21、41の一面から樹脂フィルム21、41を貫通するビアホール22、42を形成する。その後、スクリーン印刷機やディスペンサ等により、ビアホール22、42内に導電性ペーストを充填する。
なお、この導電性ペーストは、Cu、Ag、Sn等の金属粒子に有機溶媒を加えてペースト化したものであるが、常温で固体状態となる溶媒としての樹脂が含まれている。つまり、樹脂フィルム21、41の各ビアホール22、42内に導電性ペーストが充填された際、導電性ペーストがビアホール22、42内に保持されるようになっている。
そして、ヒートシンク50、第2接合部材40を構成する樹脂フィルム41、セラミック基板10、第1接合部材20を構成する樹脂フィルム21、多層基板30を構成する樹脂フィルム35を順に積層する。その後、これら積層したものを上下両面から真空加熱プレス機により加熱しながら加圧して接合する。
このとき、各ビアホール22、33、42に充填された導電性ペーストが焼結されて第1熱伝導性部材23、層間接続部材34、第2熱伝導性部材43が構成される。また、第1熱伝導性部材23と第1導電性部材11および最もセラミック基板10側に配置された樹脂フィルム35の配線パターン32とが化学的に結合され、第2熱伝導性部材43と第2導電性部材12およびヒートシンク50とが化学的に結合される。これにより、セラミック基板10と多層基板30とが第1熱伝導性部材23を介して熱的に接続されると共に、セラミック基板10とヒートシンク50とが第2熱伝導性部材43を介して熱的に接続され、上記図1に示す電子部品が製造される。
以上説明したように、本実施形態の電子部品では、セラミック基板10の一面10aおよび他面10bには同じ樹脂フィルム21、41からなる第1、第2接合部材20、40が備えられている、言い換えると、セラミック基板10の一面10aおよび他面10bには同じ線膨張係数、弾性率を有する部材が備えられている。このため、セラミック基板10の一面10aおよび他面10bに印加される応力がばらつくことを抑制することができ、セラミック基板10が反ることを抑制することができる。
なお、第1、第2接合部材20、40は同じ樹脂フィルム21、41を用いて構成されているため、樹脂フィルム21、41の線膨張係数や弾性率は同じになる。しかしながら、セラミック基板10の一面10aおよび他面10bに印加される全体の応力は第1、第2接合部材20、40の厚さ、多層基板30を構成する材料や厚さ、ヒートシンク50を構成する材料や厚さ等によって適宜変化する。このため、第1、第2接合部材20、40を構成する樹脂フィルム21、41の厚さは、多層基板30を構成する材料や厚さ、ヒートシンク50を構成する材料や厚さ等に応じて適宜変更されることが好ましく、セラミック基板10の一面10aおよび他面10bに全体として同じ応力が印加されるようにするのが好ましい。
また、第1、第2接合部材20、40の樹脂フィルム21、41を熱可塑性樹脂で構成しているため、例えば、樹脂フィルム21、41を熱硬化性樹脂で構成する場合と比較して、弾性率を小さくすることができ、セラミック基板10の一面10aおよび他面10bに印加される応力を小さくすることができる。そして、樹脂フィルム21、41を熱可塑性樹脂で構成することにより、上記のように、積層したものをプレスすることによって各部材10〜50を一度に接合することができるため、製造工程を簡略化することもできる。
さらに、第1、第2熱伝導性部材23、43を同じ材料で構成しているため、セラミック基板10に第1熱伝導性部材23から印加される応力と第2熱伝導性部材43から印加される応力とがばらつくことを抑制することができ、セラミック基板10が反ることをさらに抑制することができる。
また、セラミック基板10の一面10aおよび他面10bには、第1、第2導電性部材11、12が形成されており、第1熱伝導性部材23は第1導電性部材11と化学的に結合され、第2熱伝導性部材43は第2導電性部材12と化学的に結合されている。このため、第1、第2熱伝導性部材23、43がセラミック基板10と接触することによって熱的に接続されている場合と比較して、接続性が低下することを抑制することができる。
そして、多層基板30および第1接合部材20は、全体の線膨張係数が10ppm未満とされるか、または、全体の線膨張係数が10ppm以上40ppm以下の場合には、σ≦−100α+9000を満たす線膨張係数および弾性率となるように構成されている。このため、セラミック基板10と第1接合部材20との接合面の端部にクラックが発生することを抑制することができ、セラミック基板10から第1接合部材20(多層基板30)が剥離することを抑制することができる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は第1実施形態に対してセラミック基板10の側面を封止部材で覆ったものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図4は、本実施形態における電子部品の断面構成を示す図である。
図4に示されるように、本実施形態の電子部品は、セラミック基板10の側面に第1、第2接合部材20、40の樹脂フィルム21、41と同じ材料からなる封止部材60が配置されている。言い換えると、セラミック基板10は、第1、第2接合部材20、40および封止部材60にて覆われている。
これによれば、セラミック基板10は、一面10aおよび他面10bのみならず、側面にも同じ線膨張係数、弾性率を有する部材が備えられているため、セラミック基板10が反ることをさらに抑制することができる。
また、セラミック基板10は、第1、第2接合部材20、40との接合面の端部(図4中A)が、第1、第2接合部材20、40と同じ材料で構成された封止部材60で覆われている。このため、線膨張係数差に起因する応力が特定箇所、つまり図4中A領域に集中することを抑制することができる。すなわち、上記第1実施形態のように、図2を満たすように線膨張係数および弾性率を規定しなくても、セラミック基板10と第1、第2接合部材20、40との接合面の端部にクラックが発生することを抑制することができ、セラミック基板10から第1、第2接合部材20、40が剥離することを抑制することができる。
なお、このような電子部品は基本的には上記第1実施形態と同様に製造され、上記第1実施形態の製造方法に対して封止部材60を用意すればよい。すなわち、封止部材60を構成する樹脂フィルムを用意し、当該樹脂フィルムのうちセラミック基板10が収容される領域に貫通孔を形成する。そして、封止部材60に形成された貫通孔内にセラミック基板10を収容しつつ、各部材10〜50を順に積層し、これら積層したものを加熱しながら加圧して接合することにより製造される。
(他の実施形態)
上記各実施形態では、搭載部品が多層基板30である例を説明したが、搭載部品はこれに限定されるものではない。図5は、他の実施形態における電子部品の断面図である。
図5に示されるように、搭載部品は半導体素子が形成された半導体チップ70であってもよい。なお、この場合は、第1接合部材20における第1熱伝導性部材23と半導体チップ70とは銀ペースト等の導電性部材80を介して熱的に接続されることになるが、セラミック基板10の一面10aには第1接合部材20が備えられていると共に他面10bには第2接合部材40が備えられているため、従来の電子部品と比較してセラミック基板10が反ることを抑制することができる。
さらに、特に図示しないが、搭載部品は、半導体チップ70が多層基板30に内蔵されたいわゆる半導体チップ内蔵多層基板であってもよい。
また、上記各実施形態において、セラミック基板10の他面10bの全面に第2導電性部材12が形成されていなくてもよく、セラミック基板10の他面10bの一部のみに第2導電性部材12が形成されていてもよい。なお、この場合においても、第2導電性部材12と第2熱伝導性部材43とが化学的に接合されるようにすることが好ましい。
さらに、上記各実施形態において、セラミック基板10の他面10bに第2導電性部材12を形成せず、第2熱伝導性部材43とセラミック基板10とを接触させることによって第2熱伝導性部材43とセラミック基板10とを熱的に接続することもできる。
そして、上記各実施形態において、第2接合部材40に一つのビアホール42を形成し、このビアホール42内のみに第2熱伝導性部材43を充填するようにしてもよい。この場合は、ビアホール42を大きくするほど、セラミック基板10とヒートシンク50との熱的な接続性を向上させることができる。
また、上記第1実施形態において、次のように電子部品を製造してもよい。例えば、まず、樹脂フィルム35を積層した後にプレスして多層基板30を生成する。次に、ヒートシンク50、第2接合部材40を構成する部材、セラミック基板10、第1接合部材20を構成する部材、多層基板30を順に積層した後、プレスして電子部品を製造してもよい。
同様に、セラミック基板10とヒートシンク50とを第2接合部材40を介して接合した後、セラミック基板10上に第1接合部材20、多層基板30を構成する樹脂フィルム35を順に積層してこれらをプレスすることにより電子部品を製造してもよい。また、セラミック基板10上に第1接合部材20、多層基板30を構成する樹脂フィルム35を順に積層してこれらをプレスし、ヒートシンク50上に第2接合部材40、多層基板30を備えたセラミック基板10を積層してこれらをプレスすることにより電子部品を製造することもできる。そして、上記第2実施形態においても、電子部品の製造方法は適宜変更可能である。
10 セラミック基板
10a 一面
10b 他面
20 第1接合部材
21 樹脂フィルム
23 第1熱伝導性部材
30 多層基板(搭載部品)
40 第2接合部材
41 樹脂フィルム
43 第2熱伝導性部材
50 ヒートシンク

Claims (6)

  1. 一面(10a)および前記一面(10a)と反対側の他面(10b)を有するセラミック基板(10)と、
    前記一面(10a)に備えられ、樹脂フィルム(21)を有すると共に当該樹脂フィルム(21)に厚さ方向に貫通するビアホール(22)が形成され、前記ビアホール(22)内に第1熱伝導性部材(23)が充填されている第1接合部材(20)と、
    前記第1接合部材(20)における前記セラミック基板(10)側と反対側に備えられ、前記セラミック基板(10)と前記第1熱伝導性部材(23)を介して熱的に接続される搭載部品(30、70)と、
    前記他面(10b)に備えられ、前記第1接合部材(20)を構成する樹脂フィルム(21)と同じ樹脂フィルム(41)を有すると共に当該樹脂フィルム(41)に厚さ方向に貫通するビアホール(42)が形成され、前記ビアホール(42)内に第2熱伝導性部材(43)が充填されている第2接合部材(40)と、
    前記第2接合部材(40)における前記セラミック基板(10)側と反対側に備えられ、前記セラミック基板(10)と前記第2熱伝導性部材(43)を介して熱的に接続されているヒートシンク(50)と、を備えていることを特徴とする電子部品。
  2. 前記樹脂フィルム(21、41)は、熱可塑性樹脂で構成されていることを特徴とする請求項1に記載の電子部品。
  3. 前記第1、第2熱伝導性部材(23、43)は、同じ熱伝導性材料で構成されていることを特徴とする請求項1または2に記載の電子部品。
  4. 前記搭載部品(30)は、熱可塑性樹脂中に複数の配線パターン(32)が多層に形成され、前記配線パターン(32)間がビアホール(33)に充填された層間接続部材(34)を介して電気的、熱的に接続されている多層基板であることを特徴とする請求項1ないし4のいずれか1つに記載の電子部品。
  5. 前記搭載部品(30)は、前記配線パターン(32)を前記セラミック基板(10)の一面(10a)に投影したとき、前記配線パターン(32)のうち最も外縁に位置する部分と前記一面(10a)における端辺との間隔が1mmとされ、
    前記搭載部品(30)および前記第1接合部材(20)は、前記搭載部品(30)および前記第1接合部材(20)全体の前記一面(10)の面方向と平行な方向における線膨張係数が40ppm以下とされており、前記線膨張係数をα、前記搭載部品(30)および前記第1接合部材(20)全体の弾性率をσとしたとき、線膨張係数が10ppm以上40ppm以下である場合には、σ≦−100α+9000とされていることを特徴とする請求項4に記載の電子部品。
  6. 前記セラミック基板(10)の側面は、前記第1、第2接合部材(20、40)を構成する前記樹脂フィルム(21、41)と同じ材料で構成された封止部材(60)で覆われていることを特徴とする請求項1ないし4のいずれか1つに記載の電子部品。

JP2011272526A 2011-12-13 2011-12-13 電子部品 Expired - Fee Related JP5648625B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011272526A JP5648625B2 (ja) 2011-12-13 2011-12-13 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011272526A JP5648625B2 (ja) 2011-12-13 2011-12-13 電子部品

Publications (2)

Publication Number Publication Date
JP2013125794A JP2013125794A (ja) 2013-06-24
JP5648625B2 true JP5648625B2 (ja) 2015-01-07

Family

ID=48776894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011272526A Expired - Fee Related JP5648625B2 (ja) 2011-12-13 2011-12-13 電子部品

Country Status (1)

Country Link
JP (1) JP5648625B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02232992A (ja) * 1989-03-06 1990-09-14 Nippon Telegr & Teleph Corp <Ntt> 電子回路モジュール
JP3592515B2 (ja) * 1998-03-18 2004-11-24 株式会社東芝 半導体素子用パッケージ

Also Published As

Publication number Publication date
JP2013125794A (ja) 2013-06-24

Similar Documents

Publication Publication Date Title
US7505275B2 (en) LED with integral via
JP4555852B2 (ja) 回路基板の製造方法
US9253888B2 (en) Method for integrating an electronic component into a printed circuit board or a printed circuit board intermediate product, and printed circuit board or printed circuit board intermediate product
US20090002950A1 (en) Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2007149870A (ja) 回路基板及び回路基板の製造方法。
JP2014107552A (ja) 多層回路基板及びその製作方法
WO2004105454A1 (ja) 配線基板の製造方法
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP2015002212A (ja) チップ抵抗器、チップ抵抗器の実装構造
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2008091814A (ja) 回路基板及び回路基板の製造方法
JP5648625B2 (ja) 電子部品
JP6317895B2 (ja) チップ抵抗器、チップ抵抗器の実装構造
US7915541B2 (en) Multilayer interconnection substrate and manufacturing method therefor
JP2006294749A (ja) 高放熱回路基板およびその製造方法
JP2002305382A (ja) プリント基板およびその製造方法
JP4000984B2 (ja) 多層プリント基板および多層プリント基板の製造方法
JP2017085073A (ja) プリント回路基板及びプリント回路基板の製造方法
WO2013145390A1 (ja) フレキシブルプリント配線板およびその製造方法
JP4779668B2 (ja) 積層基板の製造方法
JP2019079878A (ja) プリント配線板と支持体との組立体およびその製造方法
JP6810095B2 (ja) チップ抵抗器、チップ抵抗器の実装構造
JP2003060354A (ja) 部品内蔵プリント回路板及びその製造方法
JP2006120829A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた電子部品内蔵モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141027

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees