JP5646417B2 - リミッター回路 - Google Patents

リミッター回路 Download PDF

Info

Publication number
JP5646417B2
JP5646417B2 JP2011191776A JP2011191776A JP5646417B2 JP 5646417 B2 JP5646417 B2 JP 5646417B2 JP 2011191776 A JP2011191776 A JP 2011191776A JP 2011191776 A JP2011191776 A JP 2011191776A JP 5646417 B2 JP5646417 B2 JP 5646417B2
Authority
JP
Japan
Prior art keywords
input
input terminal
noise amplifier
low noise
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011191776A
Other languages
English (en)
Other versions
JP2013055475A (ja
Inventor
治夫 小島
治夫 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011191776A priority Critical patent/JP5646417B2/ja
Publication of JP2013055475A publication Critical patent/JP2013055475A/ja
Application granted granted Critical
Publication of JP5646417B2 publication Critical patent/JP5646417B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

本発明の実施形態は、低雑音増幅器に接続されるリミッター回路に関する。
マイクロ波レーダ装置やマイクロ波送受信装置では、微小な信号を高感度で受信する必要がある反面、比較的大きな送信電力が入ってくることもあるので、低雑音増幅器の保護のためにリミッター回路が必要となる。このようなリミッター回路では、PINダイオードを接続した構成を取ることが多い。
この従来のリミッター回路の構成例を図3に示す。このリミッター回路は、高周波入力端子31と、高周波出力端子32の間に、低雑音増幅器33を設ける。この低雑音増幅器33の入力側において、並列にλ/4長の伝送線路34とPINダイオード35を接地との間に設けたものである。PINダイオード35のアノードを低雑音増幅器33の入力側に、カソードを接地する。
このリミッター回路において、高周波入力端子31に、PINダイオード35の閾値を越える大きい電力の高周波信号が入力されると、PINダイオード35の高周波インピーダンスがほぼゼロとなり、PINダイオード35において高周波信号の大部分は高周波入力端子側に反射される。したがって、低雑音増幅器33に入力される電力は低減され、この増幅器が破壊されることを防止している。
しかし、低雑音増幅器33の動作可能な電力が入力した場合にもこの増幅器は飽和してしまい、正常動作が困難であった。
上記PINダイオード35に低電力型のものを用いた場合、通常、そのスレッショルドレベル(保護電力レベル)は+6dBm〜+7dBm程度であるので、低雑音増幅器の破壊を防止することは可能である。しかし、低雑音増幅器の入力飽和電力は−10dBm〜0dBm程度であるので、低雑音増幅器の飽和を防ぐことは困難である。
特開2004−40173号公報
本発明は、上述のような点に着目してなされたもので、接続される低雑音増幅器の破壊を防止すると共に、この増幅器の飽和の範囲を狭くし正常動作の範囲を広くすることが可能なリミッター回路を提供するものである。
一実施形態のリミッター回路は、高周波入力端子に接続された低雑音増幅器の入力端子と接地との間に接続されたPINダイオードと、前記低雑音増幅器の入力端子に一端を接続され他端は接地される、所定周波数の1/4波長の長さの伝送線路と、この伝送線路の他端と接地との間に接続された高周波短絡用キャパシタと、前記伝送線路の他端に入力端子を接続され、第1の出力端子及び接地された第2の出力端子を有する切替スイッチと、前記第1の出力端子に一端を接続され、接地との間に直列に接続された電力設定用抵抗器及び定電圧電源と、前記低雑音増幅器の入力端子にこの入力端子を接続され、入力される電力により前記切替スイッチの入力端子を前記第1の出力端子又は前記第2の入力端子に接続するように制御する切替制御部と、を備え、前記低雑音増幅器の入力端子に、前記PINダイオードの保護電力レベルを超える信号が入力されたとき、前記切替制御部は、前記切替スイッチの入力端子を前記第2の出力端子に接続するように制御することを特徴とする。
一実施形態のリミッター回路の電気的構成を示す図である。 一実施形態における切替制御部の構成例を示す図である。 従来のリミッター回路の一例を示す図である。
この実施形態のリミッター回路の電気的構成を、図1に示す。リミッター回路10は、高周波入力端子11aと高周波出力端子11bの間に設けられた低雑音増幅器12の入力端子と接地の間に接続されたPINダイオード13と、一端を低雑音増幅器12の入力端子に接続された所定周波数で1/4波長の長さとなる伝送線路14と、この伝送線路14に一端を接続され、他端を接地された高周波短絡用キャパシタ15と、上記伝送線路14と高周波短絡用キャパシタ15の接続点に一端を接続された1入力2出力の切替スイッチ16と、この切替スイッチ16を制御する切替制御部17と、切替スイッチ16の一方の第1の出力端子16aに接続された電流設定用抵抗器18と、この電流設定用抵抗器18の他端にプラス側を接続され、マイナス側を接地された定電圧電源19とを有する。切替スイッチ16の他方の第2の出力端子16bは接地されている。
電流設定用抵抗器18は、PINダイオードを短絡するための順方向電流を決定するためのものであり、定電圧源19はPINダイオードを短絡するために正の電流を供給するためのものである。
低雑音増幅器12の入力電力が例えば−20dBm〜−5dBmの範囲内にある場合には特性は飽和しないが、−5dBmを越えると飽和するものとする。また、PINダイオード13のスレッショルドレベル(保護電力レベル)を+10dBmとし、挿入損失を−15dBmとする。
要するに、低雑音増幅器12の入力信号範囲は、PINダイオードの保護電力レベルより電力の小さい範囲において、この増幅器が飽和する特性を示す飽和入力電力範囲と、更にこれより電力が小さい正常入力電力範囲がある。飽和入力電力範囲とは低雑音増幅器12の出力が飽和特性を示す入力信号の範囲であり、正常入力電力範囲とは低雑音増幅器12の出力が正常な特性を示す入力信号の範囲である。
切替制御部17は、例えば図2に示すように検波ダイオードにより構成される。低雑音増幅器12の入力端子に検波ダイオード22のアノードが接続され、そのカソードは接地される。検波ダイオード22のアノードは切替スイッチ16の制御入力端子に接続されている。検波ダイオード22により入力される電力が検知される。
切替制御部17による、切替スイッチ16の出力端子の選択の電力設定レベルは、例えば−5dBm、+10dBmに予め設定される。この設定値は変更可能に設計できる。切替制御部17、即ち低雑音増幅器12に−5dBmより小さい電力が入力するときには、切替スイッチ16の入力端子は出力端子16bに接続されているが、−5dBm以上の電力が入るときには、切替スイッチ16の入力端子は切り替えられて出力端子16aに接続される。また、低雑音増幅器12に+10dBmより大きい電力が入力するときにも、切替スイッチ16の入力端子は出力端子16bに接続される。
なお、高周波短絡用キャパシタ15は、切替スイッチ16の入力端子が出力端子16bに接続されているときに、伝送線路の一端を高周波的に確実に接地させるためにある。
切替スイッチ16の入力端子が出力端子16bに接続されているときには、所定高周波のλ/4波長の伝送線路14は接地されることになり、図3に示した従来のリミッター回路と同様になる。
次にこの実施形態の動作を、高周波入力信号が−5dBmより小さい場合と、−5Bmから+10dBmの場合と、+10dBmを越える場合に分けて説明する。
<(1)高周波入力信号が−5dBmより小さいとき>
この場合に高周波入力端子11a入ってくる最も大きい電力は−5dBmより小さい値となる。低雑音増幅器の入力電力は同じ−5dBmより小さくなって、飽和することはなく、正常動作できる。
<(2)高周波入力信号が−5dBmから+10dBmのとき>
この場合には、切替制御部17の入力が−5dBmであるので、切替スイッチ16の入力端子は出力端子16aに切り替わり、伝送線路14は電力設定用抵抗器18と定電圧電源19を介して接地される形となる。
PINダイオード12の挿入損失は−15dBmであるので、この場合には、低雑音増幅器12への入力電力は、−20dBmから−5dBmの範囲内になる。低雑音増幅器12は−5dBmを越えると飽和するが、この場合には、この値を越えていないので、低雑音増幅器12は飽和しないで正常動作させることができる。
<(3)高周波入力信号が+10dBmを越えるとき>
この場合、切替制御部17の入力端子には、+10dBmを越える電力が入るから、切替制御部17は切替スイッチ16の入力端子を出力端子16bに接続するように制御する。
伝送線路14の一端と低雑音増幅器12の入力端子の接続点から伝送線路14を見るとオープンとなる。したがって、この場合には、PINダイオード13の高周波インピーダンスはほぼゼロとなって、高周波入力端子11aから入力された高周波信号は入力端子側に反射され、低雑音増幅器12への入力は小さくなって、この増幅器12を保護することができる。この場合には、低雑音増幅器12の特性は飽和するが、大電力の入力に対してこの増幅器を破壊から保護することができる。
このように、高周波入力信号が+10dBmを越えるときに、切替スイッチ16の入力端子の接続を出力端子16bに戻すのは、入力端子が出力端子16aに接続されているときよりも、この方が破壊に対する耐性が強いからである。
この実施形態によれば、低雑音増幅器12の飽和電力−5dBmを越える電力が高周波入力端子11aに入力された場合にも、低雑音増幅器12を飽和させることなく正常動作させることができる。このようにして、飽和しない範囲を広げることによりリミッター回路を含む低雑音増幅装置としての入力信号のダイナミックレンジを広げることが可能となる。
実施形態によれば、PINダイオードの保護電力レベルより低い電力レベルにおいて後に接続される低雑音増幅器の飽和特性を有する飽和入力電力範囲の入力信号に対して電力を下げて、正常入力電力範囲の信号とし、この低雑音増幅器に正常動作させることができる。
本発明のいくつかの実施形態を説明したがこれらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10・・・・リミッター回路、
11a・・・・高周波入力端子、
11b・・・・高周波出力端子、
12・・・・低雑音増幅器、
13・・・・PINダイオード、
14・・・・伝送線路、
15・・・・高周波短絡用キャパシタ、
16・・・・切替スイッチ、
17・・・・切替制御部、
18・・・・電流設定用抵抗器、
19・・・・定電圧電源。

Claims (2)

  1. 高周波入力端子に接続された低雑音増幅器の入力端子と接地との間に接続されたPINダイオードと、
    前記低雑音増幅器の入力端子に一端を接続され他端は接地される、所定周波数の1/4波長の長さの伝送線路と、
    この伝送線路の他端と接地との間に接続された高周波短絡用キャパシタと、
    前記伝送線路の他端に入力端子を接続され、第1の出力端子及び接地された第2の出力端子を有する切替スイッチと、
    前記第1の出力端子に一端を接続され、接地との間に直列に接続された電力設定用抵抗器及び定電圧電源と、
    前記低雑音増幅器の入力端子にこの入力端子を接続され、入力される電力により前記切替スイッチの入力端子を前記第1の出力端子又は前記第2の入力端子に接続するように制御する切替制御部と、を備え、
    前記低雑音増幅器の入力端子に、前記PINダイオードの保護電力レベルを超える信号が入力されたとき、前記切替制御部は、前記切替スイッチの入力端子を前記第2の出力端子に接続するように制御することを特徴とするリミッター回路。
  2. 前記低雑音増幅器の入力端子にこの低雑音増幅器が飽和特性を示す入力範囲である飽和入力電力範囲に入る信号が入力されたとき、前記切替制御部は、前記切替スイッチの入力端子を前記第1の出力端子に接続するように制御することを特徴とする請求項記載のリミッター回路。
JP2011191776A 2011-09-02 2011-09-02 リミッター回路 Active JP5646417B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011191776A JP5646417B2 (ja) 2011-09-02 2011-09-02 リミッター回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011191776A JP5646417B2 (ja) 2011-09-02 2011-09-02 リミッター回路

Publications (2)

Publication Number Publication Date
JP2013055475A JP2013055475A (ja) 2013-03-21
JP5646417B2 true JP5646417B2 (ja) 2014-12-24

Family

ID=48132102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011191776A Active JP5646417B2 (ja) 2011-09-02 2011-09-02 リミッター回路

Country Status (1)

Country Link
JP (1) JP5646417B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056731A (ja) * 2013-09-11 2015-03-23 株式会社東芝 リミッター装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940595B2 (ja) * 1996-06-21 1999-08-25 日本電気株式会社 アンテナスイッチ付き受信機
JP2003258673A (ja) * 2002-03-05 2003-09-12 Vertex Standard Co Ltd 無線送受信機のアッテネータ回路
JP4805191B2 (ja) * 2007-03-05 2011-11-02 三菱電機株式会社 リミッタ回路
JP5426434B2 (ja) * 2010-03-05 2014-02-26 株式会社東芝 送受信モジュール

Also Published As

Publication number Publication date
JP2013055475A (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
US7190934B2 (en) Reflected power suppression circuit
JP5699807B2 (ja) 高周波スイッチ
US6580321B1 (en) Active clamping circuit for power amplifiers
JP2019208202A (ja) Rf用マイクロプラズマリミッタ、及びマイクロ波回路保護
JP2017208635A (ja) 低雑音増幅装置
CN109428556B (zh) 功率放大器和用于射频主动电路的保护电路
US10938354B2 (en) Amplification device
JP2009260472A (ja) 電力増幅器
JP5646417B2 (ja) リミッター回路
US6144535A (en) Device load variation protection circuit
JP4805191B2 (ja) リミッタ回路
KR20210080906A (ko) 전력 증폭 모듈
US10038477B2 (en) Combined active and passive high-power RF protection circuit
JP2019184475A5 (ja)
US9369090B2 (en) High-frequency amplifier circuit
KR20140028274A (ko) 전력증폭기의 입력신호 제어회로
JP2015056731A (ja) リミッター装置
US20020044015A1 (en) Amplifier circuit and electronic apparatus using the same
KR20150060173A (ko) 전력 증폭기
JP2007208680A (ja) 低雑音増幅装置
CN104009950A (zh) 一种数字预失真功放系统中保护功放的方法和装置
JP2011171922A (ja) 高周波スイッチ回路
JP2015073301A (ja) 高周波スイッチ回路
JP2007067749A (ja) 受信過入力保護回路及びそれを用いた無線通信装置
JP6747031B2 (ja) 増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141105

R151 Written notification of patent or utility model registration

Ref document number: 5646417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151