KR20140028274A - 전력증폭기의 입력신호 제어회로 - Google Patents

전력증폭기의 입력신호 제어회로 Download PDF

Info

Publication number
KR20140028274A
KR20140028274A KR1020120094160A KR20120094160A KR20140028274A KR 20140028274 A KR20140028274 A KR 20140028274A KR 1020120094160 A KR1020120094160 A KR 1020120094160A KR 20120094160 A KR20120094160 A KR 20120094160A KR 20140028274 A KR20140028274 A KR 20140028274A
Authority
KR
South Korea
Prior art keywords
signal
power amplifier
input
signal level
time
Prior art date
Application number
KR1020120094160A
Other languages
English (en)
Inventor
김철동
이기형
강창희
유영민
김종민
Original Assignee
세원텔레텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세원텔레텍 주식회사 filed Critical 세원텔레텍 주식회사
Priority to KR1020120094160A priority Critical patent/KR20140028274A/ko
Publication of KR20140028274A publication Critical patent/KR20140028274A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 비정상적인 입력신호에 대하여 전력증폭기를 안전하게 보호하고 안정적으로 구동할 수 있도록 하기 위한 전력증폭기의 입력신호 제어회로에 관한 것으로서, 클럭의 불안정화 또는 CFR 블록의 오동작 등과 같은 디지털신호처리 과정에서 발생하거나 또는 신호원의 오작동으로 야기되는 과입력 등으로부터 전력증폭기의 파손을 사전에 방지하고, 과입력 판단에 소요되는 보호시간 동안 전력증폭기를 보호하며, 전체시스템 관점에서 늘어난 보호시간으로 인해서 통화 품질에 문제가 발생하지 않도록 특정 임계치 이하로 보호시간을 제한하는 전력증폭기의 입력신호 제어회로를 제공한다.

Description

전력증폭기의 입력신호 제어회로{Circuit for controlling input signal of power amplifier}
본 발명은 신호 제어회로에 관한 것으로, 특히 비정상적인 입력신호에 대하여 전력증폭기를 안전하게 보호하고 안정적으로 구동할 수 있도록 하기 위한 전력증폭기의 입력신호 제어회로에 관한 것이다.
오늘날, 3G, LTE 등 급속히 진화하는 이동통신 환경에서는 대용량의 데이터를 고속으로 송수신하기 위한 디지털 신호처리 과정이나 아날로그 신호처리(이하 “신호처리”라 칭함) 과정이 필연적으로 요구된다.
이러한 신호처리 과정을 거친 신호는 전력증폭기에 인가되어 우수한 선형성을 가진 대전력 신호로 증폭되어 안테나를 통해서 전파된다.
디지털 신호처리 과정에서 발생하는 피크(Peak)성의 비정상적인 신호는 클럭(Clock)이 불안정할 때, CFR(Crest Factor Reduction)이나 DPD(Digital Pre Distortion) 알고리즘이 오동작 할 때, 부팅 초기의 전원의 불안정, 부팅 시 디지털 처리의 불안정한 상태와 같은 상황에서 주로 발생한다.
이러한 피크성의 비정상적인 신호가 고출력 전력증폭기에 인가될 경우, 정격 이상의 신호를 대전력으로 증폭하는 과정에서 전력증폭기의 증폭소자가 소손되어 정상동작을 하지 않는 문제점이 발생한다.
비정상적인 입력신호에 대한 고출력 전력증폭기의 보호회로는 전력증폭기의 입력신호 레벨을 제한하는 것으로, 피크성의 비정상적인 신호가 순간적으로 큰 레벨로 전력증폭기에 인가되거나, 전력증폭기의 용량을 초과하는 규격 이상의 큰 신호가 갑자기 인가되더라도 인가된 신호의 순간 입력레벨을 검출하여 전력증폭기로 입력되는 해당 신호의 입력을 제한함으로써, 입력신호가 정격 입력레벨 이상으로 입력되는 것을 방지하는 회로이다.
비정상적인 입력신호에 대한 고출력 전력증폭기의 보호회로에 대한 종래기술을 살펴보면, 대한민국 공개특허공보 제10-2007-0023289호(2007.02.28)인 '이동통신 단말기의 전력증폭기 입력레벨 제어장치'(이하 “선행기술1”이라 칭함)에는 이동통신 단말기의 트랜시버에서 출력되는 송신전력을 전력증폭기의 입력으로 인가하는데 있어, 그 송신 전력의 감쇠 정도를 조절하여 항상 일정 레벨의 송신 전력이 전력 증폭기에 입력되도록 하는 방안으로, 트랜시버와 전력증폭기 사이에 스텝감쇠기(Step Attenuator)를 구현하고, 트랜시버에서 출력되는 송신전력 및 전력증폭기의 출력레벨에 따라 그 스텝감쇠기의 감쇠정도를 조절함으로써 전력증폭기로 항상 일정 레벨의 송신전력이 입력되도록 제어한다.
그러나 전술한 선행기술1에 따른 전력증폭기용 보호회로는 디지털 신호처리 과정에서 클럭이 불안정할 때, CFR이나 DPD 알고리즘이 오동작 할 때, 부팅 초기의 전원의 불안정, 부팅 시 디지털 처리의 불안정한 상태와 같은 상황에서 발생하는 피크성의 비정상적인 신호로부터 전력증폭기를 보호할 수 없을 뿐만 아니라, 입력신호에서 발생한 피크성 신호로부터 전력증폭기 또는 구성 소자가 손상되는 것을 미연에 방지할 수 없는 문제점이 있다.
한편, 대한민국 공개특허공보 제10-2011-0129836호(2011.12.02)인 '무선주파수 전력증폭기용 보호회로'(이하 “선행기술2”이라 칭함)는 과구동 또는 과전압 상태로부터 무선주파수 전력증폭기를 보호하기 위한 보호 회로용 회로, 장치 및 시스템에 대한 것으로, 과구동 또는 과전압 상태가 전송 라인에 결합된 보호회로 또는 보호회로의 검출기에 의해 검출되면, RF 신호 및/또는 DC 바이어싱의 분류에 의해 주 전력 트랜지스터에서의 전류 또는 전압을 감소시키는 기술이 기재되어 있다.
전술한 선행기술2를 간략히 도 1에 나타내었다. 도 1은 종래기술에 따른 전력증폭기용 보호회로의 블록구성도로서, 신호레벨검출부(10)는 전력증폭기(100)의 입력신호(RFin)로 정격 입력신호 레벨보다 높은 과입력 신호가 입력될 경우, 신호의 레벨을 판단하고, 검출된 입력신호(RFin)의 크기값을 비교부(20)에 전달한다. 비교부(20)는 신호레벨검출부(10)의 출력값과 기준신호로 설정된 기준값(Ref.)을 비교하여 기준전압보다 높은 값을 인식하여 보조증폭기(110)의 1차 보호회로와 주증폭기(120)의 2차 보호회로의 트랜지스터 게이트 바이어스(TR Gate Bias)를 차단하여 전력증폭기(100)의 소손을 방지한다.
그러나 신호레벨검출부(10)에서 신호레벨을 검출하고, 검출된 신호레벨에 따라 전력증폭기(100)의 트랜지스터 게이트 바이어스를 제어하여 전력증폭기의 고장을 방지하는데 까지는 많은 시간이 요구되며, 이 시간 이후에서야 비로소 전력증폭기(100)는 비정상적인 입력신호로부터 안전하게 보호 받을 수 있는 문제점이 있다.
대한민국 공개특허공보 제10-2007-0023289호(2007.02.28) 대한민국 공개특허공보 제10-2011-0129836호(2011.12.02)
따라서 본 발명의 목적은 전력증폭기의 입력신호가 정격 입력신호 레벨보다 높은 과입력 신호가 입력될 경우, 전력증폭기 입력으로 들어오는 신호를 항시 검출하여 트랜지스터의 게이트 바이어스를 차단함으로써 전력증폭기의 소손을 방지할 수 있는 전력증폭기의 입력신호 제어회로를 제공하는 데 있다.
또한, 본 발명의 다른 목적은 클럭의 불안정화 또는 CFR 블록의 오동작 등과 같은 디지털신호처리 과정에서 발생하거나 또는 신호원의 오작동으로 야기되는 과입력 등으로부터 전력증폭기의 파손을 사전에 방지할 수 있는 전력증폭기의 입력신호 제어회로를 제공하는 데 있다.
상기와 같은 목적들을 달성하기 위한 본 발명에 따른 전력증폭기의 입력신호 제어회로는, 방향성 결합기에 정격 입력신호 레벨보다 높은 과입력 신호가 입력되면, 상기 입력신호를 검출하여 신호의 레벨을 판단하고, 상기 검출된 입력신호의 크기값을 출력하는 신호레벨검출부; 상기 신호레벨검출부의 출력값과 기준신호로 설정된 기준값을 비교하여 과입력 보호회로 동작지점을 설정하고, 상기 출력값이 기준값보다 높은 값이면 상기 전력증폭기의 트랜지스터 게이트 바이어스(TR Gate Bias)를 차단하는 비교부; 상기 방향성 결합기의 출력과 상기 전력증폭기의 입력 사이에 구비되어, 상기 신호레벨검출부에서 신호레벨을 검출하고, 검출된 신호레벨에 따라 상기 전력증폭기의 트랜지스터 게이트 바이어스를 제어 하는데 까지 소요되는 시간(이하 "보호시간")만큼 시간 지연을 갖는 군지연필터; 및 상기 방향성 결합기 전단에 구비되어, 상기 보호시간을 특정 임계치 이하로 제한하여 시스템 전체에서 늘어난 시간을 줄이는 음의 군지연회로;를 포함하는 것을 특징으로 한다.
또한, 상기와 같은 목적들을 달성하기 위한 본 발명에 따른 전력증폭기의 입력신호 제어회로는, 방향성 결합기에 정격 입력신호 레벨보다 높은 과입력 신호가 입력되면, 상기 입력신호를 검출하여 신호의 레벨을 판단하고, 상기 검출된 입력신호의 크기값을 출력하는 신호레벨검출부; 상기 신호레벨검출부의 출력값과 기준신호로 설정된 기준값을 비교하여 과입력 보호회로 동작지점을 설정하고, 상기 출력값이 기준값보다 높은 값이면 상기 전력증폭기의 트랜지스터 게이트 바이어스(TR Gate Bias)를 차단하는 비교부; 및 상기 신호레벨검출부와 상기 비교부 사이에 구비되어, 상기 신호레벨검출부에서 신호레벨을 검출하고, 검출된 신호레벨에 따라 상기 전력증폭기의 트랜지스터 게이트 바이어스를 제어 하는데 까지 소요되는 시간(이하 "보호시간")만큼 지연된 시간을 특정 임계치 이하로 제한하여 시스템 전체에서 늘어난 시간을 줄이는 음의 군지연회로;를 포함하는 것을 특징으로 한다.
이때, 본 발명에 따른 전력증폭기의 입력신호 제어회로는, 상기 방향성 결합기의 출력과 상기 전력증폭기의 입력 사이에 구비되어, 상기 보호시간만큼 시간 지연을 갖는 군지연필터;를 더 포함하는 것을 특징으로 한다.
또한, 상기와 같은 목적들을 달성하기 위한 본 발명에 따른 전력증폭기의 입력신호 제어회로는, 상기 전력증폭기의 전단에서 제어신호에 따라 상기 전력증폭기로 입력되는 신호를 차단하는 스위치; 방향성 결합기에 정격 입력신호 레벨보다 높은 과입력 신호가 입력되면, 상기 입력신호를 검출하여 신호의 레벨을 판단하고, 상기 검출된 입력신호의 크기값을 출력하는 신호레벨검출부; 상기 신호레벨검출부의 출력값과 기준신호로 설정된 기준값을 비교하여 과입력 보호회로 동작지점을 설정하고, 상기 출력값이 기준값보다 높은 값이면 상기 스위치에 상기 전력증폭기로 입력되는 신호를 차단하는 제어신호를 출력하는 비교부; 및 상기 방향성 결합기의 출력과 상기 스위치의 입력 사이에 구비되어, 상기 신호레벨검출부에서 신호레벨을 검출하고, 검출된 신호레벨에 따라 상기 스위치를 제어하는데 까지 소요되는 시간(이하 "보호시간")만큼 시간 지연을 갖는 군지연필터;를 포함하는 것을 특징으로 한다.
또한, 상기와 같은 목적들을 달성하기 위한 본 발명에 따른 전력증폭기의 입력신호 제어회로는, 상기 전력증폭기의 전단에서 제어신호에 따라 상기 전력증폭기로 입력되는 신호를 차단하는 스위치; 방향성 결합기에 정격 입력신호 레벨보다 높은 과입력 신호가 입력되면, 상기 입력신호를 검출하여 신호의 레벨을 판단하고, 상기 검출된 입력신호의 크기값을 출력하는 신호레벨검출부; 상기 신호레벨검출부의 출력값과 기준신호로 설정된 기준값을 비교하여 과입력 보호회로 동작지점을 설정하고, 상기 출력값이 기준값보다 높은 값이면 상기 스위치로 상기 전력증폭기로 입력되는 신호를 차단하는 제어신호를 출력하는 비교부; 상기 방향성 결합기의 출력과 상기 스위치의 입력 사이에 구비되어, 상기 신호레벨검출부에서 신호레벨을 검출하고, 검출된 신호레벨에 따라 상기 스위치를 제어하는데 까지 소요되는 시간(이하 "보호시간")만큼 시간 지연을 갖는 군지연필터; 및 상기 방향성 결합기 전단에 구비되어, 상기 보호시간을 특정 임계치 이하로 제한하여 시스템 전체에서 늘어난 시간을 줄이는 음의 군지연회로;를 포함하는 것을 특징으로 한다.
또한, 상기와 같은 목적들을 달성하기 위한 본 발명에 따른 전력증폭기의 입력신호 제어회로는, 상기 전력증폭기의 전단에서 제어신호에 따라 상기 전력증폭기로 입력되는 신호를 차단하는 스위치; 방향성 결합기에 정격 입력신호 레벨보다 높은 과입력 신호가 입력되면, 상기 입력신호를 검출하여 신호의 레벨을 판단하고, 상기 검출된 입력신호의 크기값을 출력하는 신호레벨검출부; 상기 신호레벨검출부의 출력값과 기준신호로 설정된 기준값을 비교하여 과입력 보호회로 동작지점을 설정하고, 상기 출력값이 기준값보다 높은 값이면 상기 스위치로 상기 전력증폭기로 입력되는 신호를 차단하는 제어신호를 출력하는 비교부; 및 상기 신호레벨검출부와 상기 비교부 사이에 구비되어, 상기 신호레벨검출부에서 신호레벨을 검출하고, 검출된 신호레벨에 따라 상기 전력증폭기의 트랜지스터 게이트 바이어스를 제어하는데 까지 소요되는 시간(이하 "보호시간")만큼 지연된 시간을 특정 임계치 이하로 제한하여 시스템 전체에서 늘어난 시간을 줄이는 음의 군지연회로;를 포함하는 것을 특징으로 한다.
이때, 본 발명에 따른 전력증폭기의 입력신호 제어회로는, 상기 방향성 결합기의 출력과 상기 스위치의 입력 사이에 구비되어, 상기 보호시간만큼 시간 지연을 갖는 군지연필터;를 더 포함하는 것을 특징으로 한다.
상술한 바와 같이 본 발명은 전력증폭기의 입력신호가 정격 입력신호 레벨보다 높은 과입력 신호가 입력될 경우, 전력증폭기 입력으로 들어오는 신호를 항시 검출하여 트랜지스터의 게이트 바이어스를 차단함으로써 전력증폭기의 소손을 방지할 수 있는 효과가 있다.
또한, 본 발명은 클럭의 불안정화 또는 CFR 블록의 오동작 등과 같은 디지털신호처리 과정에서 발생하거나 또는 신호원의 오작동으로 야기되는 과입력 등으로부터 전력증폭기의 파손을 사전에 방지할 수 있는 효과가 있다.
도 1은 종래기술에 따른 전력증폭기용 보호회로의 블록구성도,
도 2는 본 발명의 제1 실시예에 따른 전력증폭기의 입력신호 제어회로의 블록구성도,
도 3은 본 발명의 제2 실시예에 따른 전력증폭기의 입력신호 제어회로의 블록구성도,
도 4는 본 발명의 제3 실시예에 따른 전력증폭기의 입력신호 제어회로의 블록구성도,
도 5는 본 발명의 제4 실시예에 따른 전력증폭기의 입력신호 제어회로의 블록구성도,
도 6은 본 발명의 제5 실시예에 따른 전력증폭기의 입력신호 제어회로의 블록구성도,
도 7은 본 발명의 제6 실시예에 따른 전력증폭기의 입력신호 제어회로의 블록구성도,
도 8은 본 발명의 제7 실시예에 따른 전력증폭기의 입력신호 제어회로의 블록구성도,
도 9는 본 발명에 따른 전력증폭기의 입력신호 제어회로를 적용한 경우와 적용하지 않은 경우의 신호파형을 대비하여 나타낸 측정결과 사진,
도 10은 본 발명에 따른 전력증폭기의 입력신호 제어회로에서 제어하는 비정상적인 입력신호를 정상적인 입력신호와 대비하여 나타낸 그래프.
이하 본 발명의 바람직한 실시 예들의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 동일한 구성들은 가능한 한 어느 곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다. 하기 설명에서 구체적인 특정 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해 제공된 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 10은 본 발명에 따른 전력증폭기의 입력신호 제어회로에서 제어하는 비정상적인 입력신호를 정상적인 입력신호와 대비하여 나타낸 그래프로서, 도시된 바와 같이, 파란색 선은 정상적인 입력신호를 나타내고, 빨간색 선은 비정상적인 입력신호를 나타낸다. 비정상적인 입력신호의 원인은 여러 가지가 있으나 주로 클럭의 불안정화 또는 CFR 블록의 오동작 등과 같은 디지털 신호처리 과정에서 발생하거나 신호원의 오작동으로 야기되는 과입력 등의 신호이다.
도 10에 도시된 바와 같이, 전력증폭기의 입력신호가 정격 입력신호 레벨보다 높은 과입력 신호가 입력될 경우에는 전력증폭기 입력으로 들어오는 신호를 항시 검출하여 트랜지스터의 게이트 바이어스를 차단함으로써 전력증폭기의 소손을 방지하여야 한다.
도 2 내지 도 8은 본 발명의 제1 내지 제7 실시예에 따른 전력증폭기의 입력신호 제어회로의 블록구성도를 나타낸 것으로서, 이하, 도 2 내지 도 8을 참조하여 본 발명에 따른 전력증폭기의 입력신호 제어회로를 상세히 설명한다.
먼저, 도 2를 참조하여 본 발명에 따른 전력증폭기의 입력신호 제어회로의 제1 실시예를 설명하면, 신호레벨검출부(200)는 전력증폭기(100)의 입력신호(RFin)로 정격 입력신호 레벨보다 높은 과입력 신호가 입력될 경우, 전력증폭기(100)의 입력으로 들어오는 신호를 항시 검출하여 신호의 레벨을 판단하고, 검출된 입력신호(RFin)의 크기값을 비교부(300)에 전달한다.
상기 비교부(300)는 신호레벨검출부(200)의 출력값과 기준신호로 설정된 기준값(Ref.)을 비교하여 과입력 보호회로 동작지점(신호레벨)을 설정하고, 기준전압보다 높은 값을 인식하여 제1 증폭기(110)의 1차 보호회로와 제2 증폭기(120)의 2차 보호회로의 트랜지스터 게이트 바이어스(TR Gate Bias)를 차단하여 전력증폭기(100)의 소손을 방지한다. 이때, 상기 제1 증폭기(110)가 보조증폭기일 경우 25dB이하의 감쇠치(Attenuation)를 가지며, 제2 증폭기(120)가 주증폭기일 경우 50dB이하의 감쇠치를 갖는다.
전술한 바와 같이, 신호레벨검출부(200)에서 신호레벨을 검출하고, 검출된 신호레벨에 따라 전력증폭기(100)의 트랜지스터 게이트 바이어스를 제어하여 전력증폭기의 고장을 방지하는데 까지는 많은 시간이 요구되며, 이 시간 이후에서야 비로소 전력증폭기(100)는 비정상적인 입력신호로부터 안전하게 보호 받을 수 있으므로, 본 발명에 따른 제1 실시예에서는 비정상적인 입력신호가 제2 증폭기(120)에 도달하지 않도록 신호를 지연시켜 주는 방법으로 방향성결합기(400)의 출력과 제1 증폭기(110)의 입력 사이에 보호시간만큼의 시간 지연을 갖는 군지연필터(500)를 삽입한다.
한편, 전체시스템 관점에서 보면 시스템 입력에서 안테나 출력까지 신호가 전송되면서 걸리는 시간은 군지연필터(500)를 주경로 상에 삽입하여 전력증폭기(100)의 파손을 방지하는데 소요되는 보호시간만큼 늘어나게 된다. 따라서 전체시스템 관점에서 늘어난 보호시간으로 인해서 통화 품질에 문제가 발생할 수 있으므로 특정 임계치(40ns) 이하로 보호시간을 제한하여야 한다.
본 발명에 따른 제1 실시예에서는 보호시간을 제한하기 위해서 전력증폭기(100)의 신호레벨검출부(200) 앞에 음의 군지연회로(600)를 갖는 전력증폭기(100)를 적용하여 시스템 전체에서 늘어난 시간을 줄인다.
한편, 도 3에 도시한 본 발명의 제2 실시예에 따른 전력증폭기의 입력신호 제어회로는, 부경로 상에 음의 군지연회로(600)를 삽입하여 전체시스템 관점에서 늘어난 보호시간을 통화 품질에 문제가 없는 특정 임계치(40ns) 이하로 제한한다.
다음으로, 도 4를 참조하여 본 발명의 제3 실시예에 따른 전력증폭기의 입력신호 제어회로를 설명하면, 제3 실시예에서는 음의 군지연회로(600)를 부경로 상에 삽입하여 보호시간을 제한하되, 주경로 상에 군지연필터(500)를 삽입하여, 전체시스템 관점에서 전력증폭기(100)의 파손을 방지하는데 소요되는 보호시간만큼 늘어난 보호시간을 조절한다.
한편, 도 5에 도시한 본 발명의 제4 실시예에 따른 전력증폭기의 입력신호 제어회로는 보조증폭기가 없는 단일 증폭기로 전력증폭기(100)가 구성된 경우로서, 군지연필터(500)를 주경로 상에 삽입하여 전력증폭기(100)로 인가되는 입력신호를 지연하되, 군지연필터(500)와 전력증폭기(100) 사이에 스위치(700)를 삽입하여 비교부(300)의 출력값에 의하여 스위칭되도록 함으로써, 보조증폭기 없이도 전력증폭기(100)로 입력되는 비정상적인 입력신호를 사전에 차단하여 전력증폭기(100)의 파손을 방지할 수 있다. 도 5에 도시된 바와 같이, 스위치(700)를 사용하는 경우에는 보호시간이 항시 일정하지 않은 경우에도 정확하게 보호시간과 입력신호의 전력증폭기(100)로의 입력주기를 일치시킬 수 있다.
도 6은 본 발명의 제5 실시예에 따른 전력증폭기의 입력신호 제어회로로서, 비정상적인 입력신호가 전력증폭기(100)에 도달하지 않도록 신호를 지연시켜 주는 방법으로 방향성결합기(400)의 출력과 전력증폭기(100)의 입력 사이에 보호시간만큼의 시간 지연을 갖는 군지연필터(500)를 삽입하고, 신호레벨검출부(200) 앞에 음의 군지연회로(600)를 두어 보호시간을 제한하여 시스템 전체에서 늘어난 시간을 줄인다. 그리고 군지연필터(500)와 전력증폭기(100) 사이에 스위치(700)를 삽입하여 비정상적인 입력신호로부터 사전에 전력증폭기(100)를 보호하고, 보호시간과 입력신호가 전체시스템 관점에서 전력증폭기(100)로 신호가 입력되는 시간을 정확히 일치시킬 수 있다.
도 7은 본 발명의 제6 실시예에 따른 전력증폭기의 입력신호 제어회로로서, 부경로 상에 음의 군지연회로(600)를 삽입하여 전체시스템 관점에서 늘어난 보호시간을 통화 품질에 문제가 없는 특정 임계치(40ns) 이하로 제한하고, 비교부(300)의 출력값에 의하여 스위칭되도록 함으로써, 보조증폭기 없이도 전력증폭기(100)로 입력되는 비정상적인 입력신호를 사전에 차단하여 전력증폭기(100)의 파손을 방지할 수 있다.
도 8을 참조하여 본 발명의 제7 실시예에 따른 전력증폭기의 입력신호 제어회로를 설명하면, 음의 군지연회로(600)를 부경로 상에 삽입하여 보호시간을 제한하되, 주경로 상에 군지연필터(500)를 삽입하여, 전체시스템 관점에서 전력증폭기(100)의 파손을 방지하는데 소요되는 보호시간만큼 늘어난 보호시간을 조절하며, 비교부(300)의 출력값에 의하여 스위칭되도록 함으로써, 보조증폭기 없이도 전력증폭기(100)로 입력되는 비정상적인 입력신호를 사전에 차단하여 전력증폭기(100)의 파손을 방지할 수 있다.
도 9는 본 발명에 따른 전력증폭기의 입력신호 제어회로를 적용한 경우와 적용하지 않은 경우의 신호파형을 대비하여 나타낸 측정결과 사진으로서, 도 9에 도시된 바와 같이, 본 발명에 따른 전력증폭기의 입력신호 제어회로가 없이 비정상적인 신호가 인가된 경우와 대비할 때, 클럭의 불안정화 또는 CFR 블록의 오동작 등과 같은 디지털 신호처리 과정에서 발생하거나 신호원의 오작동으로 야기되는 과입력 등으로부터 전력증폭기의 파손을 사전에 방지할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해서 정해져야 한다.

Claims (7)

  1. 전력증폭기의 입력신호를 제어하는 회로에 있어서,
    방향성 결합기에 정격 입력신호 레벨보다 높은 과입력 신호가 입력되면, 상기 입력신호를 검출하여 신호의 레벨을 판단하고, 상기 검출된 입력신호의 크기값을 출력하는 신호레벨검출부;
    상기 신호레벨검출부의 출력값과 기준신호로 설정된 기준값을 비교하여 과입력 보호회로 동작지점을 설정하고, 상기 출력값이 기준값보다 높은 값이면 상기 전력증폭기의 트랜지스터 게이트 바이어스(TR Gate Bias)를 차단하는 비교부;
    상기 방향성 결합기의 출력과 상기 전력증폭기의 입력 사이에 구비되어, 상기 신호레벨검출부에서 신호레벨을 검출하고, 검출된 신호레벨에 따라 상기 전력증폭기의 트랜지스터 게이트 바이어스를 제어하는데 까지 소요되는 시간(이하 "보호시간")만큼 시간 지연을 갖는 군지연필터; 및
    상기 방향성 결합기 전단에 구비되어, 상기 보호시간을 특정 임계치 이하로 제한하여 시스템 전체에서 늘어난 시간을 줄이는 음의 군지연회로;를 포함하는 전력증폭기의 입력신호 제어회로.
  2. 전력증폭기의 입력신호를 제어하는 회로에 있어서,
    방향성 결합기에 정격 입력신호 레벨보다 높은 과입력 신호가 입력되면, 상기 입력신호를 검출하여 신호의 레벨을 판단하고, 상기 검출된 입력신호의 크기값을 출력하는 신호레벨검출부;
    상기 신호레벨검출부의 출력값과 기준신호로 설정된 기준값을 비교하여 과입력 보호회로 동작지점을 설정하고, 상기 출력값이 기준값보다 높은 값이면 상기 전력증폭기의 트랜지스터 게이트 바이어스(TR Gate Bias)를 차단하는 비교부; 및
    상기 신호레벨검출부와 상기 비교부 사이에 구비되어, 상기 신호레벨검출부에서 신호레벨을 검출하고, 검출된 신호레벨에 따라 상기 전력증폭기의 트랜지스터 게이트 바이어스를 제어하는데 까지 소요되는 시간(이하 "보호시간")만큼 지연된 시간을 특정 임계치 이하로 제한하여 시스템 전체에서 늘어난 시간을 줄이는 음의 군지연회로;를 포함하는 전력증폭기의 입력신호 제어회로.
  3. 제 2항에 있어서,
    상기 방향성 결합기의 출력과 상기 전력증폭기의 입력 사이에 구비되어, 상기 보호시간만큼 시간 지연을 갖는 군지연필터;를 더 포함하는 전력증폭기의 입력신호 제어회로.
  4. 전력증폭기의 입력신호를 제어하는 회로에 있어서,
    상기 전력증폭기의 전단에서 제어신호에 따라 상기 전력증폭기로 입력되는 신호를 차단하는 스위치;
    방향성 결합기에 정격 입력신호 레벨보다 높은 과입력 신호가 입력되면, 상기 입력신호를 검출하여 신호의 레벨을 판단하고, 상기 검출된 입력신호의 크기값을 출력하는 신호레벨검출부;
    상기 신호레벨검출부의 출력값과 기준신호로 설정된 기준값을 비교하여 과입력 보호회로 동작지점을 설정하고, 상기 출력값이 기준값보다 높은 값이면 상기 스위치에 상기 전력증폭기로 입력되는 신호를 차단하는 제어신호를 출력하는 비교부; 및
    상기 방향성 결합기의 출력과 상기 스위치의 입력 사이에 구비되어, 상기 신호레벨검출부에서 신호레벨을 검출하고, 검출된 신호레벨에 따라 상기 스위치를 제어 하는데 까지 소요되는 시간(이하 "보호시간")만큼 시간 지연을 갖는 군지연필터;를 포함하는 전력증폭기의 입력신호 제어회로.
  5. 전력증폭기의 입력신호를 제어하는 회로에 있어서,
    상기 전력증폭기의 전단에서 제어신호에 따라 상기 전력증폭기로 입력되는 신호를 차단하는 스위치;
    방향성 결합기에 정격 입력신호 레벨보다 높은 과입력 신호가 입력되면, 상기 입력신호를 검출하여 신호의 레벨을 판단하고, 상기 검출된 입력신호의 크기값을 출력하는 신호레벨검출부;
    상기 신호레벨검출부의 출력값과 기준신호로 설정된 기준값을 비교하여 과입력 보호회로 동작지점을 설정하고, 상기 출력값이 기준값보다 높은 값이면 상기 스위치로 상기 전력증폭기로 입력되는 신호를 차단하는 제어신호를 출력하는 비교부;
    상기 방향성 결합기의 출력과 상기 스위치의 입력 사이에 구비되어, 상기 신호레벨검출부에서 신호레벨을 검출하고, 검출된 신호레벨에 따라 상기 스위치를 제어 하는데 까지 소요되는 시간(이하 "보호시간")만큼 시간 지연을 갖는 군지연필터; 및
    상기 방향성 결합기 전단에 구비되어, 상기 보호시간을 특정 임계치 이하로 제한하여 시스템 전체에서 늘어난 시간을 줄이는 음의 군지연회로;를 포함하는 전력증폭기의 입력신호 제어회로.
  6. 전력증폭기의 입력신호를 제어하는 회로에 있어서,
    상기 전력증폭기의 전단에서 제어신호에 따라 상기 전력증폭기로 입력되는 신호를 차단하는 스위치;
    방향성 결합기에 정격 입력신호 레벨보다 높은 과입력 신호가 입력되면, 상기 입력신호를 검출하여 신호의 레벨을 판단하고, 상기 검출된 입력신호의 크기값을 출력하는 신호레벨검출부;
    상기 신호레벨검출부의 출력값과 기준신호로 설정된 기준값을 비교하여 과입력 보호회로 동작지점을 설정하고, 상기 출력값이 기준값보다 높은 값이면 상기 스위치로 상기 전력증폭기로 입력되는 신호를 차단하는 제어신호를 출력하는 비교부; 및
    상기 신호레벨검출부와 상기 비교부 사이에 구비되어, 상기 신호레벨검출부에서 신호레벨을 검출하고, 검출된 신호레벨에 따라 상기 전력증폭기의 트랜지스터 게이트 바이어스를 제어하는데 까지 소요되는 시간(이하 "보호시간")만큼 지연된 시간을 특정 임계치 이하로 제한하여 시스템 전체에서 늘어난 시간을 줄이는 음의 군지연회로;를 포함하는 전력증폭기의 입력신호 제어회로.
  7. 제 6항에 있어서,
    상기 방향성 결합기의 출력과 상기 스위치의 입력 사이에 구비되어, 상기 보호시간만큼 시간 지연을 갖는 군지연필터;를 더 포함하는 전력증폭기의 입력신호 제어회로.
KR1020120094160A 2012-08-28 2012-08-28 전력증폭기의 입력신호 제어회로 KR20140028274A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120094160A KR20140028274A (ko) 2012-08-28 2012-08-28 전력증폭기의 입력신호 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120094160A KR20140028274A (ko) 2012-08-28 2012-08-28 전력증폭기의 입력신호 제어회로

Publications (1)

Publication Number Publication Date
KR20140028274A true KR20140028274A (ko) 2014-03-10

Family

ID=50641730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120094160A KR20140028274A (ko) 2012-08-28 2012-08-28 전력증폭기의 입력신호 제어회로

Country Status (1)

Country Link
KR (1) KR20140028274A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150207491A1 (en) * 2012-08-07 2015-07-23 Telefonaktiebolaget L M Ericsson (Publ) Device for negative group delay
US9615334B2 (en) 2014-11-26 2017-04-04 Samsung Electronics Co., Ltd Communication power operating method and electronic device supporting the same
CN107546450A (zh) * 2017-07-23 2018-01-05 西南电子技术研究所（中国电子科技集团公司第十研究所） 基于铁氧体环形器的负群时延电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150207491A1 (en) * 2012-08-07 2015-07-23 Telefonaktiebolaget L M Ericsson (Publ) Device for negative group delay
US9419586B2 (en) * 2012-08-07 2016-08-16 Telefonaktiebolaget Lm Ericsson (Publ) Device for negative group delay
US9615334B2 (en) 2014-11-26 2017-04-04 Samsung Electronics Co., Ltd Communication power operating method and electronic device supporting the same
CN107546450A (zh) * 2017-07-23 2018-01-05 西南电子技术研究所（中国电子科技集团公司第十研究所） 基于铁氧体环形器的负群时延电路
CN107546450B (zh) * 2017-07-23 2020-03-31 西南电子技术研究所（中国电子科技集团公司第十研究所） 基于铁氧体环形器的负群时延电路

Similar Documents

Publication Publication Date Title
EP2637301B1 (en) Circuit, communication device and method for protecting power amplifier
US7486144B2 (en) RF power amplifier protection
US11646701B2 (en) Power amplifier output power protection
EP1852970B1 (en) Amplifier unit and method of detecting failure in the same
CN108574462B (zh) 保护电路、电路保护方法
WO2012174972A1 (zh) 一种保护功放的方法和装置
JP2008147934A (ja) Ｔｄｄ方式の無線送受信装置
KR20140028274A (ko) 전력증폭기의 입력신호 제어회로
US9379675B2 (en) Power detector with overdrive detection
KR101791638B1 (ko) 증폭 장치 및 이를 포함하는 중계 장치
US20240007056A1 (en) Circuit and method for protecting power amplifier
JP6314572B2 (ja) ひずみ補正回路
CN107733379B (zh) 射频放大器输出端失配检测电路及其检测方法
JP2013247501A (ja) 電力増幅装置
US10298181B2 (en) Low-noise amplification device, method, and attenuation adjustment program
KR20110064492A (ko) 출력 전력 증폭 장치 보호회로
KR101549654B1 (ko) 반도체형 증폭기의 과입력 방지부
JP5646417B2 (ja) リミッター回路
JP6943104B2 (ja) 増幅装置、破損検出装置および破損検出方法
US10411661B1 (en) Apparatus, system and method for power amplifier control
CN107534418A (zh) 功率放大器的保护装置及方法
US8384481B2 (en) Signal amplification device and signal amplification method
KR20050089351A (ko) 고주파 전력증폭기의 입력레벨제한회로
KR101186185B1 (ko) 소신호 수신기 보호 장치
KR20100097481A (ko) 전력증폭기의 트랜지스터 과전류 보호회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application