JP5426434B2 - 送受信モジュール - Google Patents

Description

本発明は、レーダ等に使用される送受信モジュールに関する。

レーダ等に使用される送受信モジュールは、所望の高周波信号をアンテナから比測定物（反射物）に送信し、比測定物（反射物）によって反射された高周波信号をアンテナにより受信することにより、比測定物（反射物）までの距離を計測するものである。なお、以下の説明において、比測定物なる記載は、比測定物（反射物）を意味するものとする。

通常の送受信モジュールは、高周波信号の送受信端であるアンテナと、このアンテナにサーキュレータを介してそれぞれ接続された送信回路および受信回路と、により構成される。

ここで、特にレーダにおいては、より遠方に高周波信号を送信することができること、および比測定物に反射された微弱な高周波信号を受信することができること、が求められる。このため、送信回路および受信回路には、それぞれ増幅器が設けられている。

しかし、特に受信回路においては、例えば、極めて近距離に存在する比測定物によって反射された高周波信号を受信する場合がある。このとき、受信回路に設けられた増幅器には、破壊電力を超えた大きな電力の高周波信号が入力される。この結果、受信回路の増幅器が破壊されてしまう。

さらに、比測定物が極めて近距離に存在する場合には、アンテナと比測定物との間で高周波信号の多重反射が生じ、その結果として送受信モジュールの送信時負荷ＶＳＷＲが著しく劣化してしまう。このように送受信モジュールの送信時負荷ＶＳＷＲが劣化した場合、アンテナから高周波信号を送信する際に、この信号がアンテナで反射してサーキュレータを介して受信回路に入力される。これによっても、受信回路に設けられた増幅器には、破壊電力を超えた大きな電力の高周波信号が入力される。この結果、受信回路の増幅器が破壊されてしまう。

従って、従来の送受信モジュールにおいて、サーキュレータと受信回路の増幅器との間には、ＰＩＮダイオードを用いたリミタ回路が設けられている（特許文献１参照）。このリミタ回路は、この回路に入力された高周波信号の電力を所望の電力にまで抑圧させる回路である。すなわち、送受信モジュールは、大電力の高周波信号を受信した場合であっても、リミタ回路によって所望の電力にまでピーク電力を抑圧させた後に、増幅器に入力されるため、上述の問題を解決することができる。

また、通常、比測定物との距離が近い場合において用いられる高周波信号のパルス幅は、例えば１〜２μｓ程度の短パルスである。一方で、小電力用のＰＩＮダイオードを用いたリミタ回路の熱時定数は、およそ５０〜１００μｓ程度である。このように、高周波信号のパルス幅は、リミタ回路の熱時定数よりも大幅に小さいため、リミタ回路が熱的に破壊されることはない。

特開２００４−１５３６５３号公報

近年、パルス幅の大きな高周波信号を用いる大電力レーダシステムが開発されている。これに伴い、送受信モジュールにおいては、パルス幅の大きな大電力の高周波信号が入力される可能性が生じてきた。

例えばリミタ回路の熱時定数が５０μｓであり、これに対してパルス幅が１００μｓの高周波信号が送受信モジュールに入力される場合を考えると、パルス前半部分ではリミタ回路によりピーク電力が抑圧されるが、途中でリミタ回路の熱時定数を越え、リミタ回路が熱的に破壊され、機能しなくなる。従って、パルス後半部分ではピーク電力が抑圧されない。このように、パルス後半部分のピーク電力が抑圧されていない高周波信号が後段の増幅器に入力されため、増幅器が破壊される。

このように、大きなパルス幅を有する大電力の高周波信号が入力された場合、リミタ回路および受信回路の増幅器が破壊される問題があった。

これに対応するために、リミタ回路内のＰＩＮダイオードを、大電力用のＰＩＮダイオードにすることにより、リミタ回路の熱時定数を拡大することが考えられるが、一般に大電力用のＰＩＮダイオードは挿入損失が大きいため、微弱な高周波信号を受信することが困難になる問題がある。

本発明の課題は、この問題に鑑みてなされたものであり、大きなパルス幅を有する大電力の高周波信号が入力された場合であっても、リミタ回路および受信回路の増幅器が破壊されることを抑制することができる送受信モジュールを提供することにある。

本発明による送受信モジュールは、送信信号を送信し、または受信信号を受信するアンテナと、このアンテナに接続され、前記アンテナにおいて受信した前記受信信号を分岐し、その一方に基づいて制御信号を生成する検波回路と、この検波回路に接続された入力端子および制御端子を有するとともに、第１の出力端子および第２の出力端子を有し、前記制御信号が前記制御端子に入力されることにより、前記入力端子と前記第１の出力端子との導通が、前記入力端子と前記第２の出力端子との導通に切り替えられ、これによって前記分岐された他方の受信信号の電力を抑圧して前記第１の出力端子から出力するスイッチと、このスイッチの前記第１の出力端子に接続され、前記スイッチから出力された前記他方の前記受信信号の電力を抑圧するリミタ回路と、このリミタ回路に接続され、リミタ回路によって電力が抑圧された前記受信信号の他方の電力を増幅する第１の電力増幅器と、前記スイッチの前記第２の出力端子に接続された送信回路と、を具備し、前記検波回路は、この回路に入力される前記受信信号の電力レベルが、前記第１の電力増幅器の破壊レベルより大きい場合に、分岐された一方の前記受信信号に基づいて、前記スイッチを、前記入力端子と前記第１の出力端子との導通から、前記入力端子と前記第２の出力端子との導通に切り替える前記制御信号を生成する回路であるとともに、前記検波回路は、前記分岐された一方の前記受信信号が前記スイッチに入力されたときから、前記スイッチが前記入力端子と前記第２の出力端子との導通に切り替えられるまでの時間が、前記リミタ回路の熱時定数より短くなるように構成された回路であることを特徴とするものである。

本発明の送受信モジュールによれば、リミタ回路の熱時定数より小さなパルス幅の高周波信号を受信した場合には、リミタ回路によって、高周波信号のピーク電力を、増幅器の破壊電力以下に抑圧する。また、リミタ回路の熱時定数より大きなパルス幅の高周波信号を受信した場合には、まず、送受切替スイッチによって、リミタ回路の熱時定数より短い時間だけは高周波信号のピーク電力を抑圧せず、それ以降の高周波信号のピーク電力を抑圧する。そして、このように抑圧された高周波信号のピーク電力を、リミタ回路によって、増幅器の破壊電力以下に抑圧する。従って、入力される高周波信号のパルス幅に関わらず、入力される信号が大電力であっても、リミタ回路および受信回路の増幅器が破壊されることを抑制することができる

本発明の実施形態に係る送受信モジュールの要部を示す回路図である。 図１の送受信モジュールにおいて使用される送受切替スイッチをより具体的に示す回路図である。 図２に示される送受切替スイッチに適用されるＦＥＴの構成を示す断面図である。 パルス幅が小さい高周波信号を受信した際に、図１の点Ａおよび点Ｂにおける高周波信号のピーク電力の推移を示す図である。 パルス幅が小さい高周波信号を受信した際に、図１の点Ｂおよび点Ｃにおける高周波信号のピーク電力の推移を示す図である。 パルス幅が大きい高周波信号を受信した際に、図１の点Ａおよび点Ｂにおける高周波信号のピーク電力の推移を示す図である。 パルス幅が大きい高周波信号を受信した際に、図１の点Ｂおよび点Ｃにおける高周波信号のピーク電力の推移を示す図である。 図１の送受信モジュールにおいて使用される送受切替スイッチの他の形態を示す回路図である。 図２に示す送受切替スイッチの変形例を示す回路図である。 図８に示す送受切替スイッチの変形例を示す回路図である。

以下に、本実施形態の送受信モジュールについて詳細に説明する。図１は、本実施形態の送受信モジュールの要部を示す回路図である。図１に示すように、本実施形態の送受信モジュールは、高周波信号（以下、単に信号と称す）の送受信端であるアンテナ１１に、検波回路１２および送受切替スイッチ１３を介して、受信回路１４若しくは送信回路１５が接続されている。

この送受信モジュールは、アンテナ１１によって受信された大電力の信号のパルス幅が受信回路１４を構成する後述のリミタ回路１６の熱時定数（τ）よりも小さい場合には、受信信号のピーク電力を、受信系低雑音増幅器１７が破壊されない程度に抑圧するものである。また、受信された信号のパルス幅がリミタ回路１６の熱時定数（τ）よりも大きい場合には、受信信号のピーク電力を、リミタ回路１６および受信系低雑音増幅器１７が破壊されない程度に抑圧するものである。なお、ピーク電力の抑圧は、パルス幅が小さい場合には、リミタ回路１６にて行われ、パルス幅が大きい場合には、送受切替スイッチ１３およびリミタ回路１６にて行われる。以下に、この送受信モジュールの構成を詳細に説明する。

まず、アンテナ１１によって受信された信号が、受信回路１４に到達するまでの流れにそって、構成を説明する。

検波回路１２はアンテナ１１に接続されており、アンテナ１１に入力された受信信号は、検波回路１２に入力される。この検波回路１２は、アンテナ１１から入力された信号を分岐し、その一方の信号を送受切替スイッチ１３の入力端子１３−１に入力するとともに、他方の信号から、送受切替スイッチ１３の動作を制御する制御信号を生成し、これを送受切替スイッチ１３の制御端子１３−２に入力するする回路である。なお、制御信号を生成する具体的な回路については後述する。

検波回路１２から出力された一方の信号は、送受切替スイッチ１３に入力される。送受切替スイッチ１３は、入力端子１３−１および制御端子１３−２を有する他、２箇所の出力端子（第１の出力端子１３−３、第２の出力端子１３−４）を有している。第１の出力端子１３−３は受信回路１４に接続されており、第２の出力端子１３−４は送信回路１５に接続されている。

このような送受切替スイッチ１３は、具体的には、例えばＧａＮ系の材料からなるＦＥＴにより構成されたシャント型のスイッチによって構成される。図２は、シャント型のスイッチの構成を示す回路図である。

図２に示すように、シャント型のスイッチは、ノーマルオン型の第１のＦＥＴ１８と、同じくノーマルオン型の第２のＦＥＴ１９と、によって構成される。そして、第１のＦＥＴ１８のドレイン端子１８−１は、入力端子１３−１と第１の出力端子１３−３との間に接続され、第２のＦＥＴ１９のドレイン端子１９−１は、入力端子１３−１と第２の出力端子１３−４との間に接続される。第１のＦＥＴ１８のソース端子１８−２、および第２のＦＥＴ１９のソース端子１９−２は、それぞれ接地される。そして、第１のＦＥＴ１８のゲート端子１８−３、および第２のＦＥＴ１９のゲート端子１９−３は、それぞれスイッチ１３の制御端子１３−２に接続される。

この送受切替スイッチ１３は、検波回路１２から受信回路１４に受信信号を送信する際には、入力端子１３−１と第１の出力端子１３−３とを導通させ、送信回路１５から検波回路１２に送信信号を送信する際には、入力端子１３−１と第２の出力端子１３−４とを導通させるように制御される回路である。

なお、入力端子１３−１と、第１の出力端子１３−３または第２の出力端子１３−４との導通の切り替えは、検波回路１２にて生成される制御信号によって行われる。

図２に示されるシャント型のスイッチに適用されるノーマルオン型ＦＥＴ１８の構成は、図３に示す通りである。

図３は、ノーマルオン型ＦＥＴ１８の構成を示す断面図である。図３に示すように、ノーマルオン型ＦＥＴ１８は、バルク状のＧａＮ層３６上に、ｎ＋型のＧａＮ層３７が形成されている。このｎ＋型のＧａＮ層３７は電子走行層であり、例えば１〜２μｍ程度の厚みで形成されている。このようなｎ＋型のＧａＮ層３７上には、互いに離間してドレイン電極３８、ソース電極３９が形成されており、これらの電極３８、３９間には、ゲート電極４０が形成されている。

なお、このシャント型のスイッチ１７に適用される第２のＦＥＴ１９の構成は、第１のＦＥＴ１８と同様である。

このようなシャント型のスイッチは、いずれか一方のＦＥＴのゲート端子に所望の電圧を印加することにより、入力端子１３−１と第１の出力端子１３−３との導通状態と、入力端子１３−１と第２の出力端子１３−３との導通状態と、を選択可能なスイッチである。すなわち、入力端子１３−１と第１の出力端子１３−３とを導通させたい場合には、第１のＦＥＴ１８のゲート端子１８−３に所望の電圧を印加し、入力端子１３−１と第２の出力端子１３−４とを導通させたい場合には、第２のＦＥＴ１９のゲート端子１９−４に所望の電圧を印加することにより、出力される端子を選択可能なスイッチである。

例えば、通常時には第１のＦＥＴ１８のゲート端子１８−３に電圧を印加しておき、第１のＦＥＴ１８を短絡状態にしておく。これにより、入力端子１３−１に入力された受信信号の大部分は、第１の出力端子１３−３から出力される。

この状態から、検波回路１２にて生成される制御信号を第１のＦＥＴ１８のゲート端子１８−３に入力すると、第１のＦＥＴ１８は開放状態となる。従って、入力端子１３−１に入力された受信信号の大部分は、第２の出力端子１３−４から出力される。ここで、制御信号とは、通常時に第１のＦＥＴ１８のゲート端子１８−３に印加される電圧、および通常時に第２のＦＥＴ１９のゲート端子１９−３に印加される電圧が、それぞれ反転した信号である。

具体的には、次のように動作する。通常時には、第１のＦＥＴ１８のゲート端子１８−３に−３Ｖ、第２のＦＥＴ１９のゲート端子１９に０Ｖの電圧を印加しておく。この状態において、例えば入力端子１３−１にピーク電力が１０Ｗの受信信号が入力されると、第１の出力端子１３−３からはピーク電力が１０Ｗ程度の受信信号が出力され、第２の出力端子１３−４からはピーク電力が０．０１Ｗ程度の受信信号が出力される。

しかし、第１のＦＥＴ１８のゲート端子１８−３に例えば０Ｖの制御信号が入力され、第２のＦＥＴ１９のゲート端子１９−３に例えば−３Ｖの制御信号が入力されると、入力端子１３−１に入力された受信信号は、その大部分が第２の出力端子１３−４から出力されるようにスイッチされる。すなわち、第１の出力端子１３−３からはピーク電力が０．０１Ｗ程度の受信信号が出力され、第２の出力端子１３−３からはピーク電力が１０Ｗ程度の受信信号が出力される。

以上のシャント型スイッチは、例えば上述のように入力端子１３−１にピーク電力が１０Ｗの受信信号が入力された場合、通常時は第１の出力端子１３−３からは１０Ｗ程度のピーク電力の受信信号が出力されるが、制御信号が入力されることによって第１の出力端子１３−３からは０．０１Ｗ程度のピーク電力の受信信号が出力されるような特性を有する。すなわち、このシャント型のスイッチは、第１の出力端子１３−３から見れば、制御信号が入力されることによって、出力される受信信号のピーク電力はおよそ３０ｄＢ程度抑圧される特性を有する。

なお、このような特性は、スイッチの一般的な特性であり、一般的なスイッチとしての特性を十分に満たす。本来のスイッチの特性としては、例えば上述のシャント型のスイッチに制御信号が入力されることにより、第１の出力端子１３−３からは信号が完全に出力されないことが望ましい。しかし、本願においては、制御信号が入力されることにより、第１の出力端子１３−３からリークされる電力を積極的に利用する。

このような送受切替スイッチ１３に受信信号が入力されると、そのΔｔ（＜τ）後に制御信号が入力され、第１の出力端子１３−３から出力される受信信号のピーク電力は、例えば３０ｄＢ程度抑圧される。従って、後段のリミタ回路１６には、この回路１６の熱時定数（τ）より長い時間に渡って、大電力が入力されることが抑制される。

送受切替スイッチ１３から出力された受信信号は、受信回路１４に入力される。受信回路１４は、リミタ回路１６および受信系低雑音増幅器１７がこの順で直列に接続された回路である。受信系低雑音増幅器１７の出力は、受信信号を処理する受信信号処理回路（図示せず）に送信される。

ここで、リミタ回路１６は、小電力用のＰＩＮダイオード１６−１およびＤＣリターン回路１６−２からなり、ＰＩＮダイオード１６−１のアノードおよびＤＣリターン回路１６−２の一端は、スイッチ１３の第１の出力端子１３−３と、後述の受信系低雑音増幅器１７と、の間に、互いに並列に接続されている。そして、ＰＩＮダイオード１６−１のカソードおよびＤＣリターン回路１６−２の他端は接地されている。なお、ＤＣリターン回路１６−２は、例えばλ／４短絡線路によって構成される。また、ＰＩＮダイオード１６−１は、例えば熱時定数が５０〜１００μｓ程度の小信号用のＰＩＮダイオードである。このＰＩＮダイオード１６−１は、熱時定数がこれより大きい大信号用のＰＩＮダイオードと比較して、挿入損失が小さいため、好適に用いられる。

このリミタ回路１６は、入力された受信信号のピーク電力を、受信系低雑音増幅器１７の破壊レベルより小さくなるように抑圧する回路である。なお、この回路のより詳細な動作の説明は、後述する。

このリミタ回路１６により、後段の受信系低雑音増幅器１７には、この増幅器１７の破壊レベルより小さいピーク電力の受信信号が入力される。

リミタ回路１６から出力された受信信号は、受信系低雑音増幅器１７に入力される。ここで受信信号は、この後段の受信信号処理回路（図示せず）において必要な電力レベルまで電力が増幅され、受信信号処理回路（図示せず）に送信される。

また、上述の送受切替スイッチ１３の第２の出力端子１３−４に接続された送信回路１５は、送信系電力増幅器２０および図示されない送信波生成回路を含む回路である。送信波生成回路により生成された送信信号は、送信系電力増幅器２０においてその電力が増幅された後、送受切替スイッチ１３、検波回路１２を介してアンテナ１１に供給される。

次に、検波回路１２において分岐された他方の受信信号から、送受切替スイッチ１３の動作を制御する制御信号が生成されるまでの流れにそって、検波回路１２の構成を説明する。

検波回路１２は、電力モニタ回路２１、検波系電力増幅器２２、比較駆動器２３、およびＯＲ回路２４からなり、これらが直列に接続されている。

上述のようにアンテナ１１に入力された受信信号は検波回路１２に入力されるが、より具体的には、電力モニタ回路２１に入力される。アンテナ１１に接続された電力モニタ回路２１は、より具体的にはカプラ２５、整流用ダイオード２６、および抵抗２７からなる。このうちカプラ２５は、互いに近接された第１、第２のマイクロストリップライン２８−１、２８−２からなり、第１のマイクロストリップライン２８−１の一端は、カプラ２５の入力端子２５−１となってアンテナ１１に接続され、他端はカプラ２５の第１の出力端子２５−２となって送受切替スイッチ１３の入力端子１３−１に接続されている。また、第２のマイクロストリップライン２８−２の一端は、カプラ２５の第２の出力端子２５−３となって整流用ダイオード２６に接続され、他端はカプラ２５の第３の出力端子２５−４となって抵抗２７を介して接地されている。このカプラ２５により、入力された受信信号は、分岐される。

一方で、整流用ダイオード２６は、入力された受信信号を整流する（交流信号を直流信号に変換する）ものである。この整流用ダイオード２６により、カプラ２５において分岐された交流の受信信号は、直流信号に変換される。

すなわち、以上に説明した電力モニタ回路２１は、カプラ２５に入力された受信信号を分岐し、その一方を送受切替スイッチ１３に送信する一方で、分岐された他方の信号を整流用ダイオード２６に供給するとともに、整流用ダイオード２６によって、直流信号に変換されて出力する回路である。

電力モニタ回路２１によって直流信号に変換されて出力された信号は、検波系電力増幅器２２に入力される。検波系電力増幅器２２は、より具体的には第１の差動増幅器２９、第１の増幅器用抵抗３０、第２の増幅器用抵抗３１および、第３の増幅器用抵抗３２により構成されている。このうち、第１の差動増幅器２９の非反転入力端子には、整流用ダイオード２６の出力端子と、一端が接地された第１の増幅器用抵抗３０の他端とが、共通に接続されている。また、第１の差動増幅器２９の反転入力端子は、第２の増幅器用抵抗３１を介して接地されている。さらに、第１の差動増幅器２９の出力端子は、比較駆動器２３の入力端子に接続されている。なお、第１の差動増幅器２９の反転入力端子と出力端子との間には、第３の増幅器用抵抗３２が接続されており、これによって負帰還回路が形成されている。

この検波系電力増幅器１７は、直流信号に変換された信号の電力を増幅する回路であるが、負帰還回路を有する構成であるため、電力を安定して増幅させることが可能な回路である。

検波系電力増幅器２２によって電力が増幅された信号は、比較駆動器２３に入力される。比較駆動器２３は、より具体的には第２の差動増幅器３３および定電圧源３４からなる。このうち、第２の差動増幅器３３の非反転入力端子には、第１の差動増幅器２９の出力端子が接続され、出力端子には、ＯＲ回路２４の第１の入力端子が接続される。また、第２の差動増幅器３３の反転入力端子には、定電圧源３４が接続されている。

この比較駆動器２３は、検波系電力増幅器２２によって電力が増幅された信号の電圧と、定電圧源の電圧とを比較して、これらの差分に基づいた電圧の信号（差分信号）を出力する回路である。なお、定電圧源３４の電圧は、送受切替スイッチ１３の入力端子１３−１に受信信号が入力されてから一定時間（τより短い時間）後に、入力端子１３−１と第２の出力端子１３−４とが導通するようにスイッチ１３を制御する制御信号が、後述するＯＲ回路２４から出力される程度の電圧に設定されている。

比較駆動器２３から出力された差分信号は、ＯＲ回路２４の一方の入力端子に入力される。また、ＯＲ回路２４の他方の入力端子には、送信波生成回路（図示せず）が接続されている。なお、送信波生成回路（図示せず）は、送受信モジュールを、受信状態から送信状態に切り替えるための送受切替信号３５を生成する回路である。

このＯＲ回路２４は、差分信号、または送受切替信号３５のいずれか一方が入力されると、送受切替スイッチ１３の入力端子１３−１と第２の出力端子１３−４とが導通するように制御する制御信号を出力する回路である。

なお、出力される制御信号の電圧は、カプラ２５の分岐比、検波系電力増幅器２２の増幅率、および比較駆動器２３に用いられる定電圧源３４の電圧をそれぞれ適宜調節することにより決定される。

ここで、カプラ２５の第１の出力端子２５−２と送受信切替スイッチ１３の入力端子１３−１とは直接接続される一方で、カプラ２５の第２の出力端子２５−３と送受信切替スイッチ１３の制御端子１３−２とは、検波回路１２、検波系電力増幅器２２、比較駆動器２３およびＯＲ回路２４を介して接続される。従って、カプラ２５において分岐された信号の一方が送受信切替スイッチ１３の入力端子１３−１に入力されてから、カプラ２５において分岐された信号の他方から制御信号を生成し、これが送受信切替スイッチ１３の制御端子１３−２に入力し、スイッチ動作が完了するまでには、例えば１〜２μｓ程度の時間差が生じる。この送受信モジュールにおいては、この時間差が、リミタ回路１６の熱時定数（τ）よりも短い時間（Δｔ）になるように構成される。

次に、以上に説明した送受信モジュールの動作について説明する。なお、この動作の説明においては、はじめに、送受信モジュールに、リミタ回路１６の熱時定数（τ）よりも小さいパルス幅（Ｔ１＜Δｔ＜τ）の信号が入力された場合の動作を説明し、次に、リミタ回路１６の熱時定数（τ）よりも大きいパルス幅（Δｔ（例えば１００μｓ）＜τ＜Ｔ２）の信号が入力された場合の動作を説明する。

はじめに、送受信モジュールに、リミタ回路１６の熱時定数（τ）よりも小さいパルス幅（Ｔ１）の信号が入力された場合の動作について、図４、図５を参照して説明する。図４は、パルス幅（Ｔ１）の信号を受信した際に、図１の点Ａおよび点Ｂにおける信号のピーク電力の推移を示す図であり、図５は、パルス幅（Ｔ１）の信号を受信した際に、図１の点Ｂおよび点Ｃにおける信号のピーク電力の推移を示す図である。

まず、検波回路１２に入力された受信信号は、カプラ２５によって分岐される。分岐された一方の受信信号は、送受切替スイッチ１３の入力端子１３−１に入力される。また、分岐された他方の受信信号は、カプラ２５の第２の出力端子２５−３に接続された整流用ダイオード２６によって整流されて直流に変換された後に、検波系電力増幅器２２に入力される。

送受切替スイッチ１３に入力される一方の受信信号が図１の点Ａを通過すると、この点Ａにおける電力レベルは、図４のＡに示すように、受信信号が通過し始めるとともに電力レベルがＷ_Ａまで上昇し、その状態がＴ１時間だけ続いた後、電力レベルが雑音レベルにまで低下する。なお、整流用ダイオード２６に送られる受信信号のピーク電力は、送受切替スイッチ１３の入力端子１３−１に入力される受信信号のピーク電力Ｗ_Ａのおよそ１／１０乃至１／１００程度である。

上述のカプラ２５による受信信号の分岐は、以下のように分岐される。第１のマイクロストリップライン２８−１に受信信号が入力されると、第１のマイクロストリップライン２８−１の第１の出力端子２５−２から受信信号が出力されるとともに、第１のマイクロストリップライン２８−１に近接された第２のマイクロストリップライン２８−２に誘導電流を発生させる。この誘導電流がカプラ２５の第２の出力端子２５−３から出力される。以上のように受信信号は分岐される。

整流用ダイオード２６によって直流に変換された受信信号は、検波系電力増幅器２２を構成する第１の差動増幅器２９の非反転入力端子に入力され、電力増幅される。増幅された受信信号は、この増幅器２２の出力端子に接続された比較駆動器２３に入力される。

増幅された受信信号が比較駆動器２３を構成する第２の差動増幅器３３の非反転入力端子に入力されると、第２の差動増幅器３３は、入力された受信信号の電圧と定電圧源３４の電圧との差分電圧に基づいた差分信号を出力する。

比較駆動器２３から出力される差分信号は、ＯＲ回路２４の一方の入力端子に入力される。しかし、この時点では送受信モジュールは受信状態であるため、ＯＲ回路２４の他方の入力端子には、送受切替信号３５は入力されない。従って、ＯＲ回路２４からは、送受切替スイッチ１３の動作を制御する制御信号が出力される。

ＯＲ回路２４から出力される制御信号が、送受切替スイッチ１３の制御端子１３−２に入力されることにより、送受信切替スイッチ１３の入力端子１３−１と第１の出力端子１３−３との導通状態は、入力端子１３−１と第２の出力端子１３−４との導通状態に切り替えられる。

ここで、送受切替スイッチ１３の入力端子１３−１に受信信号が入力されてから、制御信号が送受切替スイッチ１３の制御端子１３−２に入力され、スイッチ動作が完了するまでにはΔｔだけの時間がかかる。しかし、受信信号のパルス幅（Ｔ１）はΔｔよりも短いため、スイッチ動作が完了する前に、受信信号は全て第１の出力端子１３−３から出力される。従って、この送受切替スイッチ１３に入力された信号のピーク電力は抑圧されずに、第１の出力端子１３−３から出力される。

従って、例えば、送受切替スイッチ１３の入力端子１３−１にピーク電力が１０Ｗの受信信号が入力された場合、送受切替スイッチ１３の第１の出力端子１３−３からは、ピーク電力が抑圧されずにそのままピーク電力が１０Ｗの受信信号が出力される。

第１の出力端子１３−３から出力された信号は、リミタ回路１６に入力される。リミタ回路１６に入力される信号が、図１の点Ｂを通過すると、この点Ｂにおける電力レベルは、図４のＢに示すように、受信信号が通過し始めるとともに電力レベルがＷ_Ａまで上昇し、その状態がＴ１時間だけ続いた後、電力レベルが雑音レベルにまで低下する。すなわち、送受切替スイッチ１３によってピーク電力が抑圧されないため、図１の点Ａを通過する信号と図１の点Ｂを通過する信号のピーク電力はほぼ一致する。

送受切替スイッチ１３から出力された信号がリミタ回路１６に入力されると、リミタ回路１６が有するＰＩＮダイオード１６−１によって規定される電力値Ｗｃ（＜受信系低雑音増幅器１７の破壊レベルＷ_Ｄ）にまでピーク電力が抑圧され、このピーク電力が抑圧された信号が受信系低雑音増幅器１７に入力される。受信系低雑音増幅器１７に入力される信号が、図１の点Ｃを通過すると、この点Ｃにおける電力レベルは、図５のＣに示すように、受信信号が通過し始めるとともに電力レベルがＷ_Ｃ（＜Ｗ_Ｄ＜Ｗ_Ａ）まで上昇し、その状態がＴ１時間だけ続いた後、電力レベルが雑音レベル程度にまで低下する。すなわち、リミタ回路１６によって、信号のピーク電力を、受信系低雑音増幅器１７の破壊レベルＷ_Ｄより小さくなるように抑圧する。

なお、リミタ回路１６は、以下のように動作することによりピーク電力を抑圧させる。リミタ回路１６に大電力の受信信号が入力されると、ＰＩＮダイオード１６−１の両端に電圧が印加され、ＰＩＮダイオード１６−１は短絡する。しかし、ＰＩＮダイオード１６−１に印加される電圧は、このダイオード１６−１の特性によって定められるリミット電圧以上に大きくなることはない。一方で、ＰＩＮダイオード１６−１が短絡すると、λ／４波長短絡線路からなるＤＣリターン回路１６−２およびＰＩＮダイオード１６−１には直流電流が流れ、ＤＣリターン回路１６−２は、交流信号に対しては開放、直流信号に対しては短絡となる。従って、受信信号によってＰＩＮダイオード１６−１に印加される電圧がリミット電圧を超える場合には、受信信号の一部はリミタ回路１６によって反射され、ＰＩＮダイオード１６−１間の電圧は、リミット電圧以上にはならない。これにより、リミタ回路１６から出力される受信信号のピーク電力は、リミット電圧により定められる電力まで抑圧されて出力される。

すなわち、リミタ回路１６に用いられるＰＩＮダイオード１６−１を、リミタ回路１６から出力される信号の電力が後段の信系低雑音増幅器１７の破壊電力Ｗ_Ｄより小さくなるように選定することにより、リミタ回路１６からは、受信系低雑音増幅器１７の破壊電力Ｗ_Ｄより小さい電力レベルの受信信号が出力される。

上述のリミタ回路１６において、ＰＩＮダイオード１６−１の破壊電力がＷ_Ａ以下であっても、このピーク電力が入力される時間Ｔ１は、リミタ回路１６の熱時定数（τ）よりも短いため、ＰＩＮダイオード１６−１が破壊されることはない。

このようにリミタ回路１６によって、受信信号のピーク電力を、受信系低雑音増幅器１７の破壊電力Ｗ_Ｄ以下の電力（Ｗ_Ｃ）まで抑圧し、これを受信系低雑音増幅器１７に入力する。従って、受信系低雑音増幅器１７が破壊されることもない。

以上に説明したように、送受信モジュールが、リミタ回路１６の熱時定数（τ）よりも小さなパルス幅（Ｔ１）の信号を受信した場合、リミタ回路１６によって、受信系低雑音増幅器１７の破壊電力Ｗ_Ｄ以下の電力（Ｗ_Ｃ）になるように受信信号のピーク電力が抑圧される。従って、リミタ回路１６の熱破壊は抑制され、さらに、受信系低雑音増幅器１７の破壊も抑制される。

次に、以上に説明した送受信モジュールが、リミタ回路１６の熱時定数（τ）よりも大きなパルス幅（Ｔ２）の信号を受信した場合の動作について、図６、図７を参照して説明する。なお、図６は、パルス幅（Ｔ２）の信号を受信した際に、図１の点Ａおよび点Ｂにおける信号のピーク電力の推移を示す図であり、図７は、パルス幅（Ｔ２）の信号を受信した際に、図１の点Ｂおよび点Ｃにおける信号のピーク電力の推移を示す図である。

アンテナ１１において受信された信号は、検波回路１２において分岐され、その一方は送受切替スイッチ１３の入力端子１３−１に入力される点は、上述の動作と同じである。また、検波回路１２おいて分岐された他方の信号が、ＯＲ回路２４の一方の入力端子に入力され、送受切替スイッチ１３の動作を制御する制御信号が出力されるまでは、上述の動作と同じである。従って、以下に、送受切替スイッチ１３の入力端子１３−１に信号が入力されるとともに、このスイッチ１３の制御端子１３−２に制御信号が入力された後の動作について説明する。

先の説明と同様に、送受切替スイッチ１３にパルス幅（Ｔ２）でピーク電力がＷ_Ａの信号が入力されてから、制御信号が送受切替スイッチ１３に入力され、スイッチ動作が完了するまでにはΔｔ（＜Ｔ２）だけの時間がかかる。従って、送受切替スイッチ１３に信号が入力されてからΔｔの時間は、送受切替スイッチ１３の入力端子１３−１と第１の出力端子１３−３とが導通状態にある。よって、送受切替スイッチ１３に入力される信号を構成するパルスのうち、立ち上がり部分からΔｔまでの部分は、ピーク電力Ｗ_Ａが抑圧されずに第１の出力端子１３−３から出力される。しかし、パルスのうち、Δｔ以降の部分については、送受切替スイッチ１３の入力端子１３−１と第２の出力端子１３−４とが導通状態に切り替わっているため、第２の出力端子１３−４から出力される。

従って、例えば図２に示されるシャント型のスイッチの入力端子１３−１にピーク電力が１０Ｗ程度の大電力の信号が入力された場合、初めはピーク電力が抑圧されずに第１の出力端子１３−３からは、ピーク電力がほぼ１０Ｗ程度の受信信号が出力される。しかし、途中からはピーク電力が０．０１Ｗ程度まで抑圧されて出力される。

第１の出力端子１３−３から出力された信号は、リミタ回路１６に入力される。リミタ回路１６に入力される信号が、図１の点Ｂを通過すると、この点Ｂにおける電力レベルは、図６のＢに示すように、受信信号が通過し始めるとともに電力レベルがＷ_Ａまで上昇し、その後Δｔまではピーク電力がＷ_Ａの状態が続く。そして、Δｔ以降Ｔ２までは、ピーク電力がＷ_Ｂの状態が続き、最後に電力レベルが雑音レベル程度にまで低下する。すなわち、送受切替スイッチ１３によって、信号を構成するパルスの一部のピーク電力が抑圧される。なお、図６のＡは、ピーク電力がＷ_Ａで、パルス幅Ｔ２の信号が図１の点Ａを通過する際の、この点Ａにおける電力レベルの推移を示すが、この説明は省略する。

送受切替スイッチ１３から出力された信号がリミタ回路１６に入力されると、リミタ回路１６が有するＰＩＮダイオード１６−１によって規定される電力値Ｗｃ（＜Ｗ_Ｄ）にまで信号のピーク電力が抑圧される。すなわち、リミタ回路１６によって、信号のピーク電力を、後段の受信系低雑音増幅器１７の破壊レベルＷ_Ｄより小さくなるように抑圧する。このリミタ回路１６の動作は、先に説明した動作と同じである。

ここで、送受切替スイッチ１３により、パルス幅Ｔ２の信号は、パルスの立ち上がりからΔｔ（＜τ）までの間のピーク電力は大電力Ｗ_Ａであるが、それ以降は、Ｗ_Ｂまでピーク電力が抑圧されている。従って、リミタ回路１６には、熱時定数（τ）を超えて大電力が入力されることは抑制されるため、リミタ回路１６が熱破壊されることが抑制される。

リミタ回路１６によってピーク電力が抑圧された信号は、受信系低雑音増幅器１７に入力される。受信系低雑音増幅器１７に入力される信号が、図１の点Ｃを通過すると、この点Ｃにおける電力レベルは、図７のＣに示すように、受信信号が通過し始めるとともに電力レベルがＷ_Ｃ（＜Ｗ_Ｄ＜Ｗ_Ａ）まで上昇し、その状態がＴ２時間だけ続いた後、電力レベルが雑音レベル程度にまで低下する。従って、受信系低雑音増幅器１７が破壊されることもない。

以上に説明したように、送受信モジュールが、リミタ回路１６の熱時定数（τ）よりも大きなパルス幅（Ｔ２）の信号を受信した場合、リミタ回路１６の熱時定数（τ）を超えて大電力がリミタ回路１６に入力されないように、送受切替スイッチ１３によって、信号のピーク電力の一部を抑圧する。さらに、この信号のピーク電力が、受信系低雑音増幅器１７の破壊電力Ｗ_Ｄ以下の電力（Ｗ_Ｃ）になるように、リミタ回路１６によって抑圧する。従って、リミタ回路１６の熱破壊は抑制され、さらに、受信系低雑音増幅器１７の破壊も抑制される。

以上に説明したように、本実施形態の送受信モジュールによれば、アンテナ１１によって受信された大電力の信号のパルス幅がリミタ回路１６の熱時定数（τ）よりも小さい場合には、受信信号のピーク電力を、受信系低雑音増幅器１７が破壊されない程度に抑圧することができる。また、受信された信号のパルス幅がリミタ回路１６の熱時定数（τ）よりも大きい場合には、受信信号のピーク電力を、リミタ回路１６および受信系低雑音増幅器１７が破壊されない程度に抑圧することができる。従って、送受信モジュールに入力される信号のパルス幅に関わらず、大電力の信号を受信することによるリミタ回路１６および受信系低雑音増幅器１７の破壊を抑制することができる。

以上に本実施形態の送受信モジュールについて説明した。しかし、本発明の送受信モジュールは、上述の実施形態に限定されるものではない。例えば、送受切替スイッチ１３は、図２に示されるようなシャント型のスイッチに限定されず、例えば図８に示すように、ＧａＮ系の材料により形成されたノーマルオン型の第１のＦＥＴ４２、およびノーマルオン型の第２のＦＥＴ４３を有するシリーズ型のスイッチであってもよい。このシリーズ型のスイッチの第１のＦＥＴ４２のドレイン端子４２−１、および第２のＦＥＴ４３のソース端子４３−２は、スイッチ１３の入力端子１３−１に接続されている。第１のＦＥＴ４２のソース端子４２−２は、スイッチ１３の第１の出入力端子１３−３に接続されており、第２のＦＥＴ４３のドレイン端子４３−１は、スイッチ１３の第２の出力端子１３−４に接続されている。そして、第１のＦＥＴ４２のゲート端子４２−２および第２のＦＥＴ４３のゲート端子４３−２は、ともにスイッチ１３の制御端子１３−２に接続されている。

このスイッチも、図２に示されるシャント型のスイッチと同様の特性を有する。すなわち、ＦＥＴ４２、４３に制御信号を入力することにより入力端子１３−１との導通状態がスイッチし、第１の出力端子１３−３から見れば、出力される受信信号のピーク電力は抑圧される。しかし、このシリーズ型のスイッチは、シャント型のスイッチと比較して、熱耐性が劣るため、本願においては、図２に示されるシャント型のスイッチを適用することが好ましい。

なお、図２、図８に示す各スイッチに使用されるＦＥＴ１８、１９、４２、４３は、ＧａＮ系のＦＥＴであったが、これらはＧａＮ系の材料を用いたＦＥＴ以外であってもよく、ＧａＡｓ系、ＩｎＰ系の材料を用いたＦＥＴ、ＨＥＭＴ等、高周波特性に優れたスイッチ素子であれば適用可能である。

また、送受切替スイッチ１３は、図９に示されるようなダイオード４４−１、４４−２を用いたシャント型のスイッチであってもよい。このシャント型のスイッチは、入力端子１３−１と第１の出力端子１３−３との間に、第１のキャパシタ４５−１、第２のキャパシタ４５−２が直列に接続され、入力端子１３−１と第２の出力端子１３−４との間に、第３のキャパシタ４５−３、第４のキャパシタ４５−３が直列に接続されるとともに、第１のキャパシタ４５−１と第２のキャパシタ４５−２との間には、カソードが接地された第１のＰＩＮダイオード４４−１のアノード、第３のキャパシタ４５−３と第４のキャパシタ４５−４との間には、カソードが接地された第２のＰＩＮダイオード４４−２のアノードがそれぞれ接続されたものである。また、第１のキャパシタ４５−１と第２のキャパシタ４５−２との間には、第１のＰＩＮダイオード４４−１と並列に、一端が第５のキャパシタ４５−５を介して接地された４／λ線路４６−１が接続されており、第３のキャパシタ４５−３と第４のキャパシタ４５−４との間には、第２のＰＩＮダイオード４４−２と並列に、一端が第６のキャパシタ４５−６を介して接地された４／λ線路４６−２が接続されたものである。なお、制御端子１３−２は、４／λ線路４６−１と第５のキャパシタ４５−５との間、および、４／λ線路４６−２と第６のキャパシタ４５−６との間にそれぞれ接続されている。

また、送受切替スイッチ１３は、図１０に示されるようなダイオード４７−１、４７−２を用いたシリーズ型のスイッチであってもよい。このシリーズ型のスイッチは、入力端子１３−１と第１の出力端子１３−３との間に、第１のキャパシタ４８−１、第１のＰＩＮダイオード４７−１、第２のキャパシタ４８−２が直列に接続され、入力端子１３−１と第２の出力端子１３−４との間に、第３のキャパシタ４８−３、第２のＰＩＮダイオード４７−２、第４のキャパシタ４８−４が直列に接続されたものである。そして、第１のＰＩＮダイオード４７−１のカソード、および第２のＰＩＮダイオード４７−２のカソードには、それぞれ一端が接地された４／λ線路４９−１、４９−２が接続されており、また、第１のＰＩＮダイオード４７−１のアノード、および第２のＰＩＮダイオード４７−２のアノードには、それぞれ第５、第６のキャパシタ４８−５、４８−６を介して一端が接地された４／λ線路４９−３、４９−４が接続されている。なお、制御端子１３−２は、４／λ線路４９−３と第５のキャパシタ４８−５との間、および、４／λ線路４９−４と第６のキャパシタ４８−６との間にそれぞれ接続されている。

以上に示したように、送受切替スイッチ１３に適用されるスイッチ素子については限定されない。

以上には、送受信切替スイッチ１３の変形例について説明したが、本発明の送受信モジュールにおいては、他にも、例えば電力モニタ回路２０内のカプラ２５は、一般に、入力された受信信号を所望の分岐比で分岐できる構成であればよく、上述の構成に限定されるものではない。

また、検波系電力増幅器２２は、上述した構成以外であってもよく、例えば、差動増幅器を複数段直列に接続する等、微弱な検波信号の電力を増幅可能な構成であれば、適用可能である。なお、カプラ２５によって分岐された信号の電力を増幅しなくとも、最終的に制御信号を生成することが可能であれば、必ずしも検波系電力増幅器２２は必要なものではない。

１１・・・アンテナ
１２・・・検波回路
１３・・・送受切替スイッチ
１３−１・・・入力端子
１３−２・・・制御端子
１３−３・・・第１の出力端子
１３−４・・・第２の出力端子
１４・・・受信回路
１５・・・送信回路
１６・・・リミタ回路
１６−１・・・小電力用のＰＩＮダイオード
１６−２・・・ＤＣリターン回路
１７・・・受信系低雑音増幅器
１８、４２・・・ノーマルオン型の第１のＦＥＴ
１９、４３・・・ノーマルオン型の第２のＦＥＴ
１８−１、１９−１、４２−１、４３−１・・・ドレイン端子
１８−２、１９−２、４２−２、４３−２・・・ソース端子
１８−３、１９−３、４２−３、４３−３・・・ゲート端子
２０・・・送信系出力増幅器
２１・・・電力モニタ回路
２２・・・検波系電力増幅器
２３・・・比較駆動器
２４・・・ＯＲ回路
２５・・・カプラ
２５−１・・・入力端子
２５−２・・・第１の出力端子
２５−３・・・第２の出力端子
２５−４・・・第３の出力端子
２６・・・整流用ダイオード
２７・・・抵抗
２８−１・・・第１のマイクロストリップライン
２８−２・・・第２のマイクロストリップライン
２９・・・第１の差動増幅器
３０・・・第１の増幅器用抵抗
３１・・・第２の増幅器用抵抗
３２・・・第３の増幅器用
３３・・・第２の差動増幅器
３４・・・定電圧源
３５・・・送受切替信号
３６・・・ＧａＮ層
３７・・・ｎ＋型のＧａＮ層
３８・・・ドレイン電極
３９・・・ソース電極
４０・・・ゲート電極
４４−１、４７−１・・・第１のＰＩＮダイオード
４４−２、４７−２・・・第２のＰＩＮダイオード
４５−１乃至４５−６、４８−１乃至４８−２・・・キャパシタ
４６−１、４６−２、４９−１乃至４９−４、・・・４／λ線路

Claims (11)

1. 送信信号を送信し、または受信信号を受信するアンテナと、
   このアンテナに接続され、前記アンテナにおいて受信した前記受信信号を分岐し、その一方に基づいて制御信号を生成する検波回路と、
   この検波回路に接続された入力端子および制御端子を有するとともに、第１の出力端子および第２の出力端子を有し、前記制御信号が前記制御端子に入力されることにより、前記入力端子と前記第１の出力端子との導通が、前記入力端子と前記第２の出力端子との導通に切り替えられ、これによって前記分岐された他方の受信信号の電力を抑圧して前記第１の出力端子から出力するスイッチと、
   このスイッチの前記第１の出力端子に接続され、前記スイッチから出力された前記他方の前記受信信号の電力を抑圧するリミタ回路と、
   このリミタ回路に接続され、リミタ回路によって電力が抑圧された前記受信信号の他方の電力を増幅する第１の電力増幅器と、
   前記スイッチの前記第２の出力端子に接続された送信回路と、
   を具備し、
   前記検波回路は、この回路に入力される前記受信信号の電力レベルが、前記第１の電力増幅器の破壊レベルより大きい場合に、分岐された一方の前記受信信号に基づいて、前記スイッチを、前記入力端子と前記第１の出力端子との導通から、前記入力端子と前記第２の出力端子との導通に切り替える前記制御信号を生成する回路であるとともに、
   前記検波回路は、前記分岐された一方の前記受信信号が前記スイッチに入力されたときから、前記スイッチが前記入力端子と前記第２の出力端子との導通に切り替えられるまでの時間が、前記リミタ回路の熱時定数より短くなるように構成された回路であることを特徴とする送受信モジュール。
2. 前記スイッチは、複数のノーマルオン型のスイッチ素子により構成されたシャント型のスイッチであることを特徴とする請求項１に記載の送受信モジュール。
3. 前記ノーマルオン型のスイッチ素子は、ＧａＮ系の材料により形成されたスイッチ素子であることを特徴とする請求項２に記載の送受信モジュール。
4. 前記ノーマルオン型のスイッチ素子は、ＦＥＴであることを特徴とする請求項３に記載の送受信モジュール。
5. 前記スイッチは、複数のＰＩＮダイオードを有するシャント型のスイッチであることを特徴とする請求項１に記載の送受信モジュール。
6. 前記複数のＰＩＮダイオードは、ＧａＮ系の材料により形成されたＰＩＮダイオードであることを特徴とする請求項５に記載の送受信モジュール。
7. 前記検波回路は、入力された前記受信信号を分岐するカプラと、
   このカプラの一方の出力端子に接続され、この出力端子から出力された前記受信信号を整流する整流用ダイオードと、
   この整流用ダイオードに電気的に接続され、整流された前記受信信号の電圧と、定電圧源の電圧との差に基づいて前記差分信号を生成し、この差分信号を出力する比較駆動器と、
   この比較駆動器に接続され、前記差分信号が入力されることにより、前記制御信号を出力するＯＲ回路と、
   を具備することを特徴とする請求項１乃至６のいずれかに記載の送受信モジュール。
8. 前記整流用ダイオードと前記比較駆動器との間には、負帰還回路を備えた第３の電力増幅器を具備することを特徴とする請求項７に記載の送受信モジュール。
9. 前記リミタ回路は、電力抑圧用ＰＩＮダイオードおよびＤＣリターン回路を有し、これらは、この回路の入力端子若しくは出力端子に、並列に接続されたことを特徴とする請求項１乃至８のいずれかに記載の送受信モジュール。
10. 前記電力抑圧用ＰＩＮダイオードは、小信号の電力を抑圧するＰＩＮダイオードであることを特徴とする請求項９に記載の送受信モジュール。
11. 前記第１の電力増幅器は、低雑音増幅器であることを特徴とする請求項１乃至１０のいずれかに記載の送受信モジュール。

Images