JP5638790B2 - パッケ−ジキャリアの回路構造とマルチチップパッケ−ジ - Google Patents
パッケ−ジキャリアの回路構造とマルチチップパッケ−ジ Download PDFInfo
- Publication number
- JP5638790B2 JP5638790B2 JP2009263385A JP2009263385A JP5638790B2 JP 5638790 B2 JP5638790 B2 JP 5638790B2 JP 2009263385 A JP2009263385 A JP 2009263385A JP 2009263385 A JP2009263385 A JP 2009263385A JP 5638790 B2 JP5638790 B2 JP 5638790B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding pads
- bonding
- electrode
- chip
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09254—Branched layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Description
110 第1電極
112 第1分岐線
114 第1主体部
120 第2電極
122 第2分岐線
124 第2主体部
130 第3電極
132 第3分岐線
134 第3主体部
140 第4電極
142 第4分岐線
144 第4主体部
200 マルチチップパッケ−ジ
210 基板
212 絶縁層
220 LEDチップ
222、224、226、228 LEDチップの一側
230 第1伝導線
240 第2伝導線
250 コ−ティング層
C チップパッド
OP 開口
P ボンディングパッド
P1 第1ボンディングパッド
P2 第2ボンディングパッド
P3 第3ボンディングパッド
P4 第4ボンディングパッド
S パッケ−ジキャリア
Claims (11)
- LEDチップを配置するためにM×Nアレイで配列された複数のチップパッドと、
各チップパッドの周辺領域に順次配列される第1ボンディングパッド、第2ボンディングパッド、第3ボンディングパッド、第4ボンディングパッドであって、第S行の各第1から第4ボンディングパッドの方位が第(S−1)行及び第(S+1)行の各前記第1から第4ボンディングパッドの前記方位と90度異なり、このときM及びNが1を超える正整数であり、Sは2からNまでの範囲の正整数である第1ボンディングパッド、第2ボンディングパッド、第3ボンディングパッド、第4ボンディングパッドと、
前記第1から第N行のM個の第1ボンディングパッドとそれぞれ接続される複数の第1分岐線を含む第1電極と、
前記第1から第N行のM個の第2ボンディングパッドとそれぞれ接続される複数の第2分岐線を含む第2電極と、
前記第1から第N行のM個の第3ボンディングパッドとそれぞれ接続される複数の第3分岐線を含む第3電極と、
前記第1から第N行のM個の第4ボンディングパッドとそれぞれ接続される複数の第4分岐線を含む第4電極とを、
備えることを特徴とする複数のワイヤ−ボンディング発光ダイオ−ド(LED)チップを積載するのに適したパッケ−ジキャリアの回路構造。 - 前記第S行の各前記第1から第4ボンディングパッドの前記方位が、前記第(S−1)行の各前記第1から第4ボンディングパッドの前記方位と反時計回りの方向又は時計回りの方向で90度異なることを特徴とする請求項1に記載のパッケ−ジキャリアの回路構造。
- 前記第1電極が第1主体部を有し、前記第2電極が第2主体部を有し、前記第3電極が第3主体部を有し、前記第4電極が第4主体部を有し、前記第1、2、3、4主体部が、前記チップパッドによって形成される前記M×Nアレイの前記周辺領域に順次配列されることを特徴とする請求項1または2に記載のパッケ−ジキャリアの回路構造。
- 前記第1分岐線が、前記第1主体部から前記チップパッドに向けて延伸し、前記第1から第N行の前記M個の第1ボンディングパッドにそれぞれ接続し、前記第2分岐線が、前記第2主体部から前記チップパッドに向けて延伸し、前記第1から第N行の前記M個の第2ボンディングパッドとそれぞれ接続し、前記第3分岐線が、前記第3主体部から前記チップパッドに向けて延伸し、前記第1から第N行の前記M個の第3ボンディングパッドとそれぞれ接続し、前記第4分岐線が、前記第4主体部から前記チップパッドに向けて延伸し、前記第1から第N行の前記M個の第4ボンディングパッドとそれぞれ接続することを特徴とする請求項3に記載のパッケ−ジキャリアの回路構造。
- 前記第1分岐線と前記第2分岐線が交互に配置され、前記第3分岐線と前記第4分岐線が交互に配列されることを特徴とする請求項1から4の何れか1項に記載のパッケ−ジキャリアの回路構造。
- 基板と、
前記基板上にM×Nアレイで配列され、各周辺領域に時計回り方向に順次配列された第1ボンディングパッド、第2ボンディングパッド、第3ボンディングパッド、第4ボンディングパッドを有し、第S行の各第1から第4のボンディングパッドの方位が第(S−1)行と第(S+1)行の各前記第1から第4ボンディングパッドの前記方位と90度異なり、そのうちMとNは1を超える正整数、Sは2からNまでの範囲の正整数である複数のチップパッドと、
前記チップパッドの一つの上にそれぞれ配置された複数のLEDチップと、
前記第1から第N行の前記M個の第1ボンディングパッドとそれぞれ接続された複数の第1分岐線を含む第1電極と、
前記第1から第N行の前記M個の第2ボンディングパッドとそれぞれ接続された複数の第2分岐線を含む第2電極と、
前記第1から第N行の前記M個の第3ボンディングパッドとそれぞれ接続された複数の第3分岐線を含む第3電極と、
前記第1から第N行の前記M個の第4ボンディングパッドとそれぞれ接続された複数の第4分岐線を含む第4電極とを備え、
そのうち、各LEDチップは、各LEDチップの同じ側の前記第1、第2、第3、第4ボンディングパッドから選択される前記2つのボンディングパッドに電気接続されることを特徴とするマルチチップパッケ−ジ。 - 第S行の各前記第1から第4のボンディングパッドの前記方位は、第(S−1)行の各前記第1から第4ボンディングパッドの前記方位と反時計回りの方向又は時計回りの方向に90度異なることを特徴とする請求項6に記載のマルチチップパッケ−ジ。
- 前記第1電極が第1主体部を有し、前記第2電極が第2主体部を有し、前記第3電極が第3主体部を有し、前記第4電極が第4主体部を有し、前記第1、2、3、4主体部が、前記チップパッドによって形成される前記M×Nアレイの前記周辺領域に時計回りに順次配列されることを特徴とする請求項6または7に記載のマルチチップパッケ−ジ。
- 前記基板は、絶縁層と、前記第1電極と、前記第2電極と、前記絶縁層の上に配置された前記第1から第4ボンディングパッドと、前記絶縁層の下に配置され、前記絶縁層を貫通して前記第3ボンディングパッドと前記第4ボンディングパッドとそれぞれ接続する前記第3電極と前記第4電極とを具えることを特徴とする請求項6から8の何れか1項に記載のマルチチップパッケ−ジ。
- それぞれが各LEDチップと各LEDチップの同じ側の2つの前記ボンディングパッドにそれぞれ電気接続された複数の第1伝導線と複数の第2伝導線を更に含むことを特徴とする請求項6から9の何れか1項に記載のマルチチップパッケ−ジ。
- 絶縁層上に配置され、前記第1、第2、第3、第4ボンディングパッドをカバ−し、前記LEDチップと各LEDチップの前記周辺領域の各LEDチップに隣接した前記第1から第4ボンディングパッドの一部を露出する複数の開口を具えたコ−ティング層を更に含むことを特徴とする請求項6から10の何れか1項に記載のマルチチップパッケ−ジ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097144960 | 2008-11-20 | ||
TW097144960A TWI372476B (en) | 2008-11-20 | 2008-11-20 | Circuit structure of package carrier and multi-chip package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010123969A JP2010123969A (ja) | 2010-06-03 |
JP5638790B2 true JP5638790B2 (ja) | 2014-12-10 |
Family
ID=41809217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009263385A Expired - Fee Related JP5638790B2 (ja) | 2008-11-20 | 2009-11-18 | パッケ−ジキャリアの回路構造とマルチチップパッケ−ジ |
Country Status (4)
Country | Link |
---|---|
US (2) | US8071989B2 (ja) |
EP (1) | EP2190272B1 (ja) |
JP (1) | JP5638790B2 (ja) |
TW (1) | TWI372476B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102237352B (zh) * | 2010-05-04 | 2013-05-22 | 旭丽电子(广州)有限公司 | 发光二极管模块及发光二极管灯具 |
US9093445B2 (en) * | 2011-08-26 | 2015-07-28 | International Business Machines Corporation | Packaging identical chips in a stacked structure |
TWI583195B (zh) | 2012-07-06 | 2017-05-11 | 新力股份有限公司 | A solid-state imaging device and a solid-state imaging device, and an electronic device |
KR102297284B1 (ko) * | 2014-06-23 | 2021-09-02 | 삼성전기주식회사 | 회로 기판 및 회로 기판을 이용한 전자 부품의 배치 상태 검사 방법 |
USD762596S1 (en) * | 2015-04-02 | 2016-08-02 | Genesis Photonics Inc. | Light emitting diode package substrate |
TWI682531B (zh) * | 2019-06-04 | 2020-01-11 | 友達光電股份有限公司 | 顯示裝置及其製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4600970A (en) * | 1984-05-29 | 1986-07-15 | Rca Corporation | Leadless chip carriers having self-aligning mounting pads |
US7042098B2 (en) * | 2003-07-07 | 2006-05-09 | Freescale Semiconductor,Inc | Bonding pad for a packaged integrated circuit |
TWM283319U (en) * | 2005-04-01 | 2005-12-11 | Lingsen Precision Ind Ltd | Package carrier of IC |
US8901575B2 (en) * | 2005-08-09 | 2014-12-02 | Seoul Viosys Co., Ltd. | AC light emitting diode and method for fabricating the same |
KR100618943B1 (ko) * | 2005-12-13 | 2006-09-01 | 김성규 | 투명전광판 및 이에 사용되는 칩 엘이디 |
TWI320228B (en) | 2006-05-04 | 2010-02-01 | A structure of a lead-frame matrix of photoelectron devices | |
TWI345107B (en) | 2006-06-28 | 2011-07-11 | Everlight Electronics Co Ltd | Primary color matrix of led |
-
2008
- 2008-11-20 TW TW097144960A patent/TWI372476B/zh not_active IP Right Cessation
-
2009
- 2009-11-18 EP EP09252645A patent/EP2190272B1/en not_active Not-in-force
- 2009-11-18 JP JP2009263385A patent/JP5638790B2/ja not_active Expired - Fee Related
- 2009-11-19 US US12/621,529 patent/US8071989B2/en not_active Expired - Fee Related
-
2011
- 2011-05-31 US US13/118,575 patent/US8624273B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2190272B1 (en) | 2013-03-13 |
US20110254024A1 (en) | 2011-10-20 |
TW201021239A (en) | 2010-06-01 |
EP2190272A3 (en) | 2012-01-18 |
TWI372476B (en) | 2012-09-11 |
US20100123144A1 (en) | 2010-05-20 |
US8071989B2 (en) | 2011-12-06 |
US8624273B2 (en) | 2014-01-07 |
EP2190272A2 (en) | 2010-05-26 |
JP2010123969A (ja) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5638790B2 (ja) | パッケ−ジキャリアの回路構造とマルチチップパッケ−ジ | |
US8492777B2 (en) | Light emitting diode package, lighting device and light emitting diode package substrate | |
US8129917B2 (en) | Light emitting device for AC operation | |
EP1908124B1 (en) | Light-emitting module and corresponding circuit board | |
US20110121339A1 (en) | Light-emitting diode module and manufacturing method thereof | |
KR20120010994A (ko) | 발광 장치의 검사 방법 및 발광 장치의 검사 후의 처리 방법 | |
US8138517B2 (en) | Light-emitting diode package | |
CN102691981A (zh) | 一种高密集成封装rgb模组及制作方法 | |
US20140159075A1 (en) | Light-emitting device package and method of manufacturing the same | |
US20220199590A1 (en) | Light-emitting diode packaging module | |
TW201351709A (zh) | 發光二極體封裝結構及其製造方法 | |
US9543279B2 (en) | Method of manufacturing a single light-emitting structure | |
JP4565723B2 (ja) | 半導体発光装置 | |
JP6053594B2 (ja) | Led発光装置の製造方法及びled発光装置 | |
CN217468426U (zh) | 一种led发光模组 | |
KR101448165B1 (ko) | 금속 본딩 회로 패턴을 독립적으로 구성하고,어레이가 형성되어 직병렬 연결 구조가 가능하게 한 cob 또는 com 형태의 led 모듈 | |
US20090267229A1 (en) | Chip package structure | |
CN101764117B (zh) | 封装载板的线路结构以及多芯片封装体 | |
KR101285224B1 (ko) | 칩온보드 타입 발광 모듈 | |
KR101308552B1 (ko) | 칩온보드 타입 발광 모듈 제조 방법 | |
KR20150042368A (ko) | 발광다이오드 구조 | |
KR101469058B1 (ko) | 발광소자 패키지 및 그 제조 방법 | |
JP2003179177A (ja) | Bga積層半導体モジュール | |
JP2016066693A (ja) | 発光モジュール | |
KR20140135932A (ko) | 발광소자 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140604 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141023 |
|
LAPS | Cancellation because of no payment of annual fees |