JP5638790B2 - パッケ−ジキャリアの回路構造とマルチチップパッケ−ジ - Google Patents

パッケ−ジキャリアの回路構造とマルチチップパッケ−ジ Download PDF

Info

Publication number
JP5638790B2
JP5638790B2 JP2009263385A JP2009263385A JP5638790B2 JP 5638790 B2 JP5638790 B2 JP 5638790B2 JP 2009263385 A JP2009263385 A JP 2009263385A JP 2009263385 A JP2009263385 A JP 2009263385A JP 5638790 B2 JP5638790 B2 JP 5638790B2
Authority
JP
Japan
Prior art keywords
bonding pads
bonding
electrode
chip
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009263385A
Other languages
English (en)
Other versions
JP2010123969A (ja
Inventor
自皓 趙
自皓 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everlight Electronics Co Ltd
Original Assignee
Everlight Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everlight Electronics Co Ltd filed Critical Everlight Electronics Co Ltd
Publication of JP2010123969A publication Critical patent/JP2010123969A/ja
Application granted granted Critical
Publication of JP5638790B2 publication Critical patent/JP5638790B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09181Notches in edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09254Branched layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09409Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、パッケ−ジキャリアの回路構造と前記回路構造を有したマルチチップパッケ−ジに関するものであり、特には複数のワイヤ−ボンディング発光ダイオ−ド(LED)チップの積載に適した回路構造と回路構造を有したマルチチップパッケ−ジに関するものである。
現在、世界の全ての先進国は、光電材料産業の発達に時間と労力を捧げている。LEDは、長命で低電力消費であるので、それを応用することが普遍化している。LEDは、大きな電子看板、交通信号、車輌の方向指示灯、照明などに応用されることができる。LEDが従来の照明手段に取って代わるように、現在のLED産業は、高輝度と低光ロスの目的に向けて進んでいる。
しかしながら、LEDの輝度を増し、その光ロスを減少させるために、LEDそのものの構造改善に加えて、LEDのパッケ−ジ方法が、LEDの輝度、照明の均一性、素子寿命に影響する重要な要因となる。従来の技術では、マルチチップパッケ−ジを形成するために、マルチチップパッケ−ジ方法によって、複数のLEDチップが同じ基板上でパッケ−ジされる。従って、複数のLEDチップを含むマルチチップパッケ−ジは、より輝度と色を多様化している。マルチチップパッケ−ジ中の複数のLEDチップは、電気的に並列、直列、または直並列につながってもよい。
従来のテクノロジ−では、マルチチップパッケ−ジ中の複数のチップパッドは、アレイ方式で配列され、それぞれ異なる電極に接続している複数のボンディングパッドは、各LEDチップの周辺地域に配置される。各チップパッドの周辺領域のボンディングパッドの方位は、同じである。LEDチップが互いに並列、直列、或いは直並列に接続されるように、各LEDチップは各チップパッド上に配置され、第1伝導線と第2伝導線を介してそれぞれ各チップパッドの周辺領域の異なるボンディングパッドに電気的に接続される。
マルチチップパッケ−ジのLEDチップが直列又は直並列に電気接続されるとき、LEDチップの一つは、第1伝導線と第2伝導線を介して、LEDチップの周辺領域の第1ボンディングパッドと第2ボンディングパッドにそれぞれ電気接続されてもよい。別のLEDチップは、第1伝導線と第2伝導線を介して、LEDチップの周辺領域の第2ボンディングパッドと第3ボンディングパッドに電気接続されてもよい。従って、前述した二つのLEDチップのワイヤ−ボンディング方向は、異なる。
しかしながら、ワイヤ−ボンディングの製造工程においてワイヤ−ボンディング方向を変えることは、ワイヤ−ボンディングの速度と生産量を減少させ、それにより低生産性と高コストを引き起こすことになる。それゆえ、ワイヤ−ボンディング方向を変えずにどのようにLEDチップを直列又は直並列に電気接続させることができるかが、現在解決が必要な問題である。
これを鑑み、本発明は、後のワイヤ−ボンディング工程でワイヤ−ボンディング方向をかえる必要がないパッケ−ジキャリアの回路構造を提供する。
本発明はまた、ワイヤ−ボンディングの速度と生産量が増えるように、製造工程でワイヤ−ボンディング方向を変える必要がないマルチチップパッケ−ジを提供する。
本発明は、複数のワイヤ−ボンディングLEDチップの積載に適したパッケ−ジキャリアの回路構造を提供する。回路構造は、複数のチップパッド、複数の第1ボンディングパッド、複数の第2ボンディングパッド、複数の第3ボンディングパッド、複数の第4ボンディングパッド、第1電極、第2電極、第3電極、第4電極を含む。チップパッドは、LEDチップを配置するためにM×Nアレイで配列される。第1ボンディングパッドのひとつ、第2ボンディングパッドのひとつ、第3ボンディングパッドのひとつ、第4ボンディングパッドのひとつは、各チップパッドの周辺領域に順次配置される。第S行のそれぞれ第1から第4のボンディングパッド方位は、第(S−1)行と第(S+1)行のそれぞれ第1から第4のボンディングパッド方位と90度異なり、MとNは1を超える正整数であり、Sは2からN範囲の正整数である。第1電極は、第1から第N行のM個の第1ボンディングパッドとそれぞれ接続する複数の第1分岐線を具える。第2電極は、第1から第N行のM個の第2ボンディングパッドとそれぞれ接続する複数の第2分岐線を具える。第3電極は、第1から第N行のM個の第3ボンディングパッドとそれぞれ接続する複数の第3分岐線を具える。第4電極は、第1から第N行のM個の第4ボンディングパッドとそれぞれ接続する複数の第4分岐線を具える。
本発明の実施の形態では、第S行の各第1から第4ボンディングパッドの方位は、第(S−1)行の各第1から第4ボンディングパッドの方位と反時計回りの方向で90度異なる。
本発明の実施の形態では、第S行の各第1から第4ボンディングパッドの方位は、第(S−1)行の各第1から第4ボンディングパッドの方位と時計回りの方向で90度異なる。
本発明の実施の形態では、第1電極は、第1主体部を具え、第2電極は、第2主体部を具え、第3電極は、第3主体部を具え、第4電極は、第4主体部を具える。第1、2、3、4主体部は、チップパッドによって形成されたM×Nアレイの周辺領域に時計回りに順次配列される。
本発明の実施の形態では、第1分岐線は、第1主体部からチップパッドに向けて伸び、第1から第N行のM個の第1ボンディングパッドとそれぞれ接続する。
本発明の実施の形態では、第2分岐線は、第2主体部からチップパッドに向けて伸び、第1から第N行のM個の第2ボンディングパッドとそれぞれ接続する。
本発明の実施の形態では、第3分岐線は、第3主体部からチップパッドに向けて伸び、第1から第N行のM個の第3ボンディングパッドとそれぞれ接続する。
本発明の実施の形態では、第4分岐線は、第4主体部からチップパッドに向けて伸び、第1から第N行のM個の第4ボンディングパッドとそれぞれ接続する。
本発明の実施の形態では、第1分岐線と第2分岐線は、交互に配置される。
本発明の実施の形態では、第3分岐線と第4分岐線は、交互に配置される。
本発明は、基板、複数のチップパッド、複数のLEDチップ、第1電極、第2電極、第3電極、第4電極を含むマルチチップパッケ−ジを提供する。チップパッドは基板に配置され、M×Nアレイで配列される。チップパッドの周辺領域は、時計回りに順次配列された第1ボンディングパッド、第2ボンディングパッド、第3ボンディングパッド、第4ボンディングパッドを含む。第S行のそれぞれ第1から第4のボンディングパッド方位は、第(S−1)行と第(S+1)行のそれぞれ第1から第4のボンディングパッド方位と90度異なり、MとNは1を超える正整数であり、Sは2からN範囲の正整数である。各LEDチップは、チップパッドの一つに配置される。第1電極は、第1から第N行のM個の第1ボンディングパッドとそれぞれ接続する複数の第1分岐線を具える。第2電極は、第1から第N行のM個の第2ボンディングパッドとそれぞれ接続する複数の第2分岐線を具える。第3電極は、第1から第N行のM個の第3ボンディングパッドとそれぞれ接続する複数の第3分岐線を具える。第4電極は、第1から第N行のM個の第4ボンディングパッドとそれぞれ接続する複数の第4分岐線を具える。各LEDチップは、第1、2、3、4ボンディングパッドから選択される各LEDチップの同じ側の2つのボンディングパッドと電気接続される。
本発明の実施の形態では、第S行の各第1から第4ボンディングパッドの方位は、第(S−1)行の各第1から第4ボンディングパッドの方位と反時計回りの方向で90度異なる。
本発明の実施の形態では、第S行の各第1から第4ボンディングパッドの方位は、第(S−1)行の各第1から第4ボンディングパッドの方位と時計回りの方向で90度異なる。
本発明の実施の形態では、第1電極は、第1主体部を具え、第2電極は、第2主体部を具え、第3電極は、第3主体部を具え、第4電極は、第4主体部を具える。第1、2、3、4主体部は、チップパッドによって形成されたM×Nアレイの周辺領域に時計回りに順次配列される。
本発明の実施の形態では、基板は絶縁層を含み、そのうち第1電極、第2電極、第1から4のボンディングパッドは、絶縁層上に配置され、かつ第3電極と第4電極は、絶縁層の下に配置され、絶縁層を貫通して第3と第4ボンディングパッドにそれぞれ接続される。
本発明の実施の形態では、マルチチップパッケ−ジは更に複数の第1伝導線と複数の第2伝導線を含み、そのうち各第1伝導線と各第2伝導線は、各LEDチップと各LEDチップの同じ側の2つのボンディングパッドにそれぞれ電気接続される。
本発明の実施の形態では、一対となる第1伝導線と一対となる第2伝導線は、各LEDチップと各LEDチップの同じ側の2つのボンディングパッドにそれぞれ電気接続される。
本発明の実施の形態では、マルチチップパッケ−ジは更に、絶縁層の上に配置され、第1、2、3、4のボンディングパッドをカバ−するコ−ティング層を含む。コ−ティング層は、LEDチップと各LEDチップの周辺領域の第1から4のボンディングパッド部分を露出するための複数の開口を具え、そのうち第1から4のボンディングパッドは、各LEDチップに隣接する。
本発明の実施の形態では、コ−ティング層は、樹脂からなる。
上記具体例をまとめると、第S行の各第1から4のボンディングパッドの方位は、第(S−1)行の各第1から4のボンディングパッドの方位と1象限(90度)異なる。従って、第1伝導線と第2伝導線は、それぞれ各LEDチップの同じ側の2つのボンディングパッドに電気接続されてもよい。このように、本発明では、第1と第2伝導線を製作するとき、ワイヤ−ボンディングの方向を変える必要がない。
本発明の上記及びその他の対象、特徴、長所をより理解できるようにするため、幾つかの実施の形態を図とともに以下で詳細に説明する。
添付の図面は、本発明を更に理解するために提供されるものであり、またともにこの明細の一部を構成するものである。図面は、本発明の実施の形態を例示し、説明とともに、発明の原則を説明する助けとする。
本発明の実施の形態の一つに基づくパッケ−ジキャリアの回路構造を例示した略図である。
図1Aのパッケ−ジキャリアの回路構造を例示した分解図である。
本発明の実施の形態の一つに基づくマルチチップパッケ−ジを例示した略図である。
図1Aは、本発明の実施の形態の一つに基づくパッケ−ジキャリアの回路構造を例示した略図である。図1Bは、図1Aのパッケ−ジキャリアの回路構造を例示した分解図である。
図1Aと図1Bを同時に参照すると、本実施の形態のパッケ−ジキャリアSの回路構造100は、複数のワイヤ−ボンディングLEDチップ(図示せず)を積載するのに適している。回路構造100は、複数のチップパッドC、第1ボンディングパッドP1、第2ボンディングパッドP2、第3ボンディングパッドP3、第4ボンディングパッドP4、第1電極110、第2電極120、第3電極130、第4電極140を含む。チップパッドCは、LEDチップを配置するためにM×Nアレイで配列され、そのうちMとNは、1を超える正整数である。説明の利便性において、本実施の形態を説明する目的のため9個のチップパッドCを3×3配列で形成したものを使用するが、本発明のチップパッドCの数及びMとNの値を制限するものではない。
第1ボンディングパッドP1、第2ボンディングパッドP2、第3ボンディングパッドP3、第4ボンディングパッドP4は、各チップパッドCの周辺領域に順次配列される。第S行の各第1から第4のボンディングパッドの方位は、それぞれ第(S−1)行及び第(S+1)行の第1から第4のボンディングパッドと1象限(90度)異なり、このときSは、2からN範囲の正整数である。本実施の形態では、例えば、各ボンディングパッドPの方位は、ボンディングパッドPに対応するチップパッドCの中心点に相対する各ボンディングパッドPの方位である。
本実施の形態では、Sが2のとき、第S行の各第1から第4のボンディングパッドP1からP4の方位は、それぞれ第(S−1)行の各第1から第4のボンディングパッドP1からP4の方位と1象限(90度)異なる。例えば、第S行の各第1から第4のボンディングパッドP1からP4の方位は、それぞれ第(S−1)行の各第1から第4のボンディングパッドP1からP4の方位と反時計回りの方向で1象限(90度)異なる。第(S+1)行の各第1から第4のボンディングパッドP1からP4の方位は、それぞれ第S行の各第1から第4のボンディングパッドP1からP4の方位と反時計回りの方向で1象限(90度)異なる。つまり、第(S−1)行の各第1から第4ボンディングパッドP1からP4の方位を反時計回りの方向で90度回転させると第S行の各第1から第4ボンディングパッドP1からP4の方位と一致する。第S行の各第1から第4ボンディングパッドP1からP4の方位を反時計回りの方向で90度回転させると第(S+1)行の各第1から第4ボンディングパッドP1からP4の方位と一致する。確かに、他の実施の形態では、第S行及び第(S+1)行の各第1から第4のボンディングパッドP1からP4の方位は、それぞれ第(S−1)行及び第S行の各第1から第4のボンディングパッドP1からP4の方位と時計回りの方向で90度異なる。
図1Aと図1Bを再び参照すると、第1から第N行のM個の第1ボンディングパッドP1が第1電極110に接続するために、第1電極110は複数の第1分岐線112を具え、それにより第1電極110は第1から第N行のM個の第1ボンディングパッドP1にそれぞれ接続する。同様に、第2電極120は、複数の第2分岐線122を具え、それにより第2電極120は、第1から第N行のM個の第2ボンディングパッドP2にそれぞれ接続する。第3電極130は、複数の第3分岐線132を具え、それにより第3電極130は、第1から第N行のM個の第3ボンディングパッドP3にそれぞれ接続する。第4電極140は、複数の第4分岐線142を具え、それにより第4電極140は、第1から第N行のM個の第4ボンディングパッドP4にそれぞれ接続する。
さらに、本実施の形態では、第1電極110は第1主体部114を具え、第2電極120は第2主体部124を具え、第3電極130は第3主体部134を具え、第4電極140は第4主体部144を具える。さらに、第1主体部114、第2主体部124、第3主体部134、第4主体部144は、例えば、複数のチップパッドCで形成されたM×Nアレイの周辺領域に時計回りの方向で順次配列される。
本発明の実施の形態のひとつでは、第1分岐線112は、第1主体部114から右に延伸し、第1から第N行のM個の第1ボンディングパッドP1に順次接続してもよい。本発明の実施の形態のひとつでは、第2分岐線122は、第2主体部124から左に延伸し、第1から第N行のM個の第2ボンディングパッドP2に順次接続してもよい。上記具体例より、第1分岐線112と第2分岐線122は、交互に配列されるが、互いに接続されない。
本発明の実施の形態のひとつでは、第3分岐線132は、第3主体部134から左に延伸し、第1から第N行のM個の第3ボンディングパッドP3に順次接続してもよい。第4分岐線142は、第4主体部144から右に延伸し、第1から第N行のM個の第4ボンディングパッドP4に順次接続してもよい。上記具体例より、第3分岐線132と第4分岐線142は、交互に配列されるが、互いに接続されない。なお、上記した第1から第4分岐線112、122、132、142の配列は、本発明の実施の形態の一つであり、本発明の範囲を制限するものではないことに注意しなければならない。当業者からすれば、本発明の範囲から離脱することなく、それに修正変更を加えてもよい。
回路構造100を具えたマルチチップパッケ−ジの詳細な説明は、以下の通りである。
図2は、本発明の実施の形態の一つに基づくマルチチップパッケ−ジを例示した略図である。図1A、図1B及び図2を参照すると、本実施の形態のマルチチップパッケ−ジ200は、基板210、複数のチップパッドC、複数のLEDチップ220、第1電極110、第2電極120、第3電極130、第4電極140を含み、そのうちチップパッドCと第1から第4電極110、120、130、140は、回路構造100を形成する。
図1A、図1B及び図2を同時に参照すると、本実施の形態では、第1電極110、第2電極120、第3電極130と第4電極140の間を絶縁するために基板210は絶縁層212を具え、第1電極110、第2電極120、第1から第4ボンディングパッドP1からP4は全て絶縁層212上に配置される。
第3電極130と第4電極140はどちらも絶縁層212の下に配置され、絶縁層212を貫通して、それぞれ第3ボンディングパッドP3と第4ボンディングパッドP4と接続する。図1Aでは、第3電極130と第4電極140はどちらも絶縁層212の下に配置されるので、第3電極130と第4電極140は、点線で例示される。第3電極130と第4電極140は、絶縁層212を貫通する複数のスル−ホ−ル(例示せず)を介して第3ボンディングパッドP3と第4ボンディングパッドP4にそれぞれ接続する。確かに、他の実施の形態では、第1電極110、第2電極120、第3電極130と第4電極140、及び第1から第4ボンディングパッドP1からP4は、全て他の回路配置によって同じ平面上に配置されてもよい。
各LEDチップ220は、チップパッドCの一つの上に配置される。各LEDチップ220は、各LEDチップ220の同じ側の2つのボンディングパッドPに電気接続され、そのうち2つのボンディングパッドPは、第1ボンディングパッドP1、第2ボンディングパッドP2、第3ボンディングパッドP3、第4ボンディングパッドP4から選択される。例えば、マルチチップパッケ−ジ200は、複数の第1伝導線230と複数の第2伝導線240を具え、そのうち各第1伝導線230と各第2伝導線240は、各LEDチップ220と各LEDチップ220の同じ側の2つのボンディングパッドPとそれぞれ電気接続されてもよい。このように、LEDチップ220は、直並列で電気接続され、そのうち同じ行のLEDチップ220は、並列に接続され、隣接した行のLEDチップ220は、直列で接続される。
本実施の形態では、各LEDチップ220は、第1伝導線230と第2伝導線240を一対で具える。図2で示すように、各ペアの第1伝導線230と各ペアの第2伝導線240は、各LEDチップと各LEDチップの同じ側222の2つのボンディングパッドPとそれぞれ電気接続される。つまり、一対となる第1伝導線230はLEDチップ220とLEDチップ220の一側222上の一つのボンディングパッドPと電気接続され、一対となる第2伝導線240は、LEDチップ220と各LEDチップ220の同じ側222上の別のボンディングパッドPと電気接続する。
注意すべきことは、本実施の形態では、各LEDチップ220は、4つの側222、224、226、228を具える。各ペアの第1伝導線230と各ペアの第2伝導線240は、各LEDチップ220の何れかの側の2つのボンディングパッドPにそれぞれ電気接続される。
従来のテクノロジ−と比較して、本実施の形態では、回路構造100の第S行における各第1から第4のボンディングパッドP1からP4の方位は、それぞれ第(S−1)行における各第1から第4のボンディングパッドP1からP4の方位と90度異なる。従って、第1の伝導線230と第2の伝導線240は、各LEDチップ220の同じ側の2つのボンディングパッドPとそれぞれ電気接続されてもよい。そのように本発明では、第1伝導線230と第2伝導線240を製作するとき、ワイヤ−ボンディングの方向を変更する必要がない。上記を考慮すると、本実施の形態のマルチチップパッケ−ジ200を製作するとき、ワイヤ−ボンディング工程の速度と生産量は改善され、このように生産性を向上させ、コストを低減することができる。
さらに、本実施の形態では、マルチチップパッケ−ジ200は、更に、絶縁層212上に配置され、第1から第4電極110、120、130、140と第1から第4ボンディングパッドP1からP4を保護するように第1から第4電極110、120、130、140と第1から第4ボンディングパッドP1からP4をカバ−するコ−ティング層250を含む。コ−ティング層250は、LEDチップ220と各LEDチップ220の周辺領域の第1から第4のボンディングパッドP1からP4の一部を露出する複数の開口OPを具え、そのうち第1から第4ボンディングパッドP1からP4の一部は、各LEDチップ220に隣接する。コ−ディング層250の材料は、樹脂のような絶縁材料を含む。
まとめると、本発明の回路構造の第S行における各第1から第4のボンディングパッドの方位は、第(S−1)行における各第1から第4のボンディングパッドの方位と90度異なる。従って、第1伝導線と第2伝導線は、各LEDチップの同じ側の2つのボンディングパッドとそれぞれ電気接続される。このように、本発明では、第1または第2伝導線を製作するとき、ワイヤ−ボンディングの方向を変更する必要がない。上記を考慮すると、本実施の形態のマルチチップパッケ−ジを製作するとき、ワイヤ−ボンディング工程の速度と生産量は改善され、このように生産性を向上させ、コストを低減することができる。
なお、当業者にとっては、本発明の精神及び範囲を逸脱することなく、いくつかの変更と修正をすることができることは明らかである。前述から鑑みて、本発明は、請求の範囲およびその同等の範囲内における修正及び変更をカバ−することを意図する。
100 回路構造
110 第1電極
112 第1分岐線
114 第1主体部
120 第2電極
122 第2分岐線
124 第2主体部
130 第3電極
132 第3分岐線
134 第3主体部
140 第4電極
142 第4分岐線
144 第4主体部
200 マルチチップパッケ−ジ
210 基板
212 絶縁層
220 LEDチップ
222、224、226、228 LEDチップの一側
230 第1伝導線
240 第2伝導線
250 コ−ティング層
C チップパッド
OP 開口
P ボンディングパッド
P1 第1ボンディングパッド
P2 第2ボンディングパッド
P3 第3ボンディングパッド
P4 第4ボンディングパッド
S パッケ−ジキャリア

Claims (11)

  1. LEDチップを配置するためにM×Nアレイで配列された複数のチップパッドと、
    各チップパッドの周辺領域に順次配列される第1ボンディングパッド、第2ボンディングパッド、第3ボンディングパッド、第4ボンディングパッドであって、第S行の各第1から第4ボンディングパッドの方位が第(S−1)行及び第(S+1)行の各前記第1から第4ボンディングパッドの前記方位と90度異なり、このときM及びNが1を超える正整数であり、Sは2からNまでの範囲の正整数である第1ボンディングパッド、第2ボンディングパッド、第3ボンディングパッド、第4ボンディングパッドと、
    前記第1から第N行のM個の第1ボンディングパッドとそれぞれ接続される複数の第1分岐線を含む第1電極と、
    前記第1から第N行のM個の第2ボンディングパッドとそれぞれ接続される複数の第2分岐線を含む第2電極と、
    前記第1から第N行のM個の第3ボンディングパッドとそれぞれ接続される複数の第3分岐線を含む第3電極と、
    前記第1から第N行のM個の第4ボンディングパッドとそれぞれ接続される複数の第4分岐線を含む第4電極とを、
    備えることを特徴とする複数のワイヤ−ボンディング発光ダイオ−ド(LED)チップを積載するのに適したパッケ−ジキャリアの回路構造。
  2. 前記第S行の各前記第1から第4ボンディングパッドの前記方位が、前記第(S−1)行の各前記第1から第4ボンディングパッドの前記方位と反時計回りの方向又は時計回りの方向で90度異なることを特徴とする請求項1に記載のパッケ−ジキャリアの回路構造。
  3. 前記第1電極が第1主体部を有し、前記第2電極が第2主体部を有し、前記第3電極が第3主体部を有し、前記第4電極が第4主体部を有し、前記第1、2、3、4主体部が、前記チップパッドによって形成される前記M×Nアレイの前記周辺領域に順次配列されることを特徴とする請求項1または2に記載のパッケ−ジキャリアの回路構造。
  4. 前記第1分岐線が、前記第1主体部から前記チップパッドに向けて延伸し、前記第1から第N行の前記M個の第1ボンディングパッドにそれぞれ接続し、前記第2分岐線が、前記第2主体部から前記チップパッドに向けて延伸し、前記第1から第N行の前記M個の第2ボンディングパッドとそれぞれ接続し、前記第3分岐線が、前記第3主体部から前記チップパッドに向けて延伸し、前記第1から第N行の前記M個の第3ボンディングパッドとそれぞれ接続し、前記第4分岐線が、前記第4主体部から前記チップパッドに向けて延伸し、前記第1から第N行の前記M個の第4ボンディングパッドとそれぞれ接続することを特徴とする請求項3に記載のパッケ−ジキャリアの回路構造。
  5. 前記第1分岐線と前記第2分岐線が交互に配置され、前記第3分岐線と前記第4分岐線が交互に配列されることを特徴とする請求項1から4の何れか1項に記載のパッケ−ジキャリアの回路構造。
  6. 基板と、
    前記基板上にM×Nアレイで配列され、各周辺領域に時計回り方向に順次配列された第1ボンディングパッド、第2ボンディングパッド、第3ボンディングパッド、第4ボンディングパッドを有し、第S行の各第1から第4のボンディングパッドの方位が第(S−1)行と第(S+1)行の各前記第1から第4ボンディングパッドの前記方位と90度異なり、そのうちMとNは1を超える正整数、Sは2からNまでの範囲の正整数である複数のチップパッドと、
    前記チップパッドの一つの上にそれぞれ配置された複数のLEDチップと、
    前記第1から第N行の前記M個の第1ボンディングパッドとそれぞれ接続された複数の第1分岐線を含む第1電極と、
    前記第1から第N行の前記M個の第2ボンディングパッドとそれぞれ接続された複数の第2分岐線を含む第2電極と、
    前記第1から第N行の前記M個の第3ボンディングパッドとそれぞれ接続された複数の第3分岐線を含む第3電極と、
    前記第1から第N行の前記M個の第4ボンディングパッドとそれぞれ接続された複数の第4分岐線を含む第4電極とを備え、
    そのうち、各LEDチップは、各LEDチップの同じ側の前記第1、第2、第3、第4ボンディングパッドから選択される前記2つのボンディングパッドに電気接続されることを特徴とするマルチチップパッケ−ジ。
  7. 第S行の各前記第1から第4のボンディングパッドの前記方位は、第(S−1)行の各前記第1から第4ボンディングパッドの前記方位と反時計回りの方向又は時計回りの方向に90度異なることを特徴とする請求項6に記載のマルチチップパッケ−ジ。
  8. 前記第1電極が第1主体部を有し、前記第2電極が第2主体部を有し、前記第3電極が第3主体部を有し、前記第4電極が第4主体部を有し、前記第1、2、3、4主体部が、前記チップパッドによって形成される前記M×Nアレイの前記周辺領域に時計回りに順次配列されることを特徴とする請求項6または7に記載のマルチチップパッケ−ジ。
  9. 前記基板は、絶縁層と、前記第1電極と、前記第2電極と、前記絶縁層の上に配置された前記第1から第4ボンディングパッドと、前記絶縁層の下に配置され、前記絶縁層を貫通して前記第3ボンディングパッドと前記第4ボンディングパッドとそれぞれ接続する前記第3電極と前記第4電極とを具えることを特徴とする請求項6から8の何れか1項に記載のマルチチップパッケ−ジ。
  10. それぞれが各LEDチップと各LEDチップの同じ側の2つの前記ボンディングパッドにそれぞれ電気接続された複数の第1伝導線と複数の第2伝導線を更に含むことを特徴とする請求項6から9の何れか1項に記載のマルチチップパッケ−ジ。
  11. 絶縁層上に配置され、前記第1、第2、第3、第4ボンディングパッドをカバ−し、前記LEDチップと各LEDチップの前記周辺領域の各LEDチップに隣接した前記第1から第4ボンディングパッドの一部を露出する複数の開口を具えたコ−ティング層を更に含むことを特徴とする請求項6から10の何れか1項に記載のマルチチップパッケ−ジ。
JP2009263385A 2008-11-20 2009-11-18 パッケ−ジキャリアの回路構造とマルチチップパッケ−ジ Expired - Fee Related JP5638790B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW097144960 2008-11-20
TW097144960A TWI372476B (en) 2008-11-20 2008-11-20 Circuit structure of package carrier and multi-chip package

Publications (2)

Publication Number Publication Date
JP2010123969A JP2010123969A (ja) 2010-06-03
JP5638790B2 true JP5638790B2 (ja) 2014-12-10

Family

ID=41809217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009263385A Expired - Fee Related JP5638790B2 (ja) 2008-11-20 2009-11-18 パッケ−ジキャリアの回路構造とマルチチップパッケ−ジ

Country Status (4)

Country Link
US (2) US8071989B2 (ja)
EP (1) EP2190272B1 (ja)
JP (1) JP5638790B2 (ja)
TW (1) TWI372476B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237352B (zh) * 2010-05-04 2013-05-22 旭丽电子(广州)有限公司 发光二极管模块及发光二极管灯具
US9093445B2 (en) * 2011-08-26 2015-07-28 International Business Machines Corporation Packaging identical chips in a stacked structure
TWI583195B (zh) 2012-07-06 2017-05-11 新力股份有限公司 A solid-state imaging device and a solid-state imaging device, and an electronic device
KR102297284B1 (ko) * 2014-06-23 2021-09-02 삼성전기주식회사 회로 기판 및 회로 기판을 이용한 전자 부품의 배치 상태 검사 방법
USD762596S1 (en) * 2015-04-02 2016-08-02 Genesis Photonics Inc. Light emitting diode package substrate
TWI682531B (zh) * 2019-06-04 2020-01-11 友達光電股份有限公司 顯示裝置及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4600970A (en) * 1984-05-29 1986-07-15 Rca Corporation Leadless chip carriers having self-aligning mounting pads
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
TWM283319U (en) * 2005-04-01 2005-12-11 Lingsen Precision Ind Ltd Package carrier of IC
US8901575B2 (en) * 2005-08-09 2014-12-02 Seoul Viosys Co., Ltd. AC light emitting diode and method for fabricating the same
KR100618943B1 (ko) * 2005-12-13 2006-09-01 김성규 투명전광판 및 이에 사용되는 칩 엘이디
TWI320228B (en) 2006-05-04 2010-02-01 A structure of a lead-frame matrix of photoelectron devices
TWI345107B (en) 2006-06-28 2011-07-11 Everlight Electronics Co Ltd Primary color matrix of led

Also Published As

Publication number Publication date
EP2190272B1 (en) 2013-03-13
US20110254024A1 (en) 2011-10-20
TW201021239A (en) 2010-06-01
EP2190272A3 (en) 2012-01-18
TWI372476B (en) 2012-09-11
US20100123144A1 (en) 2010-05-20
US8071989B2 (en) 2011-12-06
US8624273B2 (en) 2014-01-07
EP2190272A2 (en) 2010-05-26
JP2010123969A (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
JP5638790B2 (ja) パッケ−ジキャリアの回路構造とマルチチップパッケ−ジ
US8492777B2 (en) Light emitting diode package, lighting device and light emitting diode package substrate
US8129917B2 (en) Light emitting device for AC operation
EP1908124B1 (en) Light-emitting module and corresponding circuit board
US20110121339A1 (en) Light-emitting diode module and manufacturing method thereof
KR20120010994A (ko) 발광 장치의 검사 방법 및 발광 장치의 검사 후의 처리 방법
US8138517B2 (en) Light-emitting diode package
CN102691981A (zh) 一种高密集成封装rgb模组及制作方法
US20140159075A1 (en) Light-emitting device package and method of manufacturing the same
US20220199590A1 (en) Light-emitting diode packaging module
TW201351709A (zh) 發光二極體封裝結構及其製造方法
US9543279B2 (en) Method of manufacturing a single light-emitting structure
JP4565723B2 (ja) 半導体発光装置
JP6053594B2 (ja) Led発光装置の製造方法及びled発光装置
CN217468426U (zh) 一种led发光模组
KR101448165B1 (ko) 금속 본딩 회로 패턴을 독립적으로 구성하고,어레이가 형성되어 직병렬 연결 구조가 가능하게 한 cob 또는 com 형태의 led 모듈
US20090267229A1 (en) Chip package structure
CN101764117B (zh) 封装载板的线路结构以及多芯片封装体
KR101285224B1 (ko) 칩온보드 타입 발광 모듈
KR101308552B1 (ko) 칩온보드 타입 발광 모듈 제조 방법
KR20150042368A (ko) 발광다이오드 구조
KR101469058B1 (ko) 발광소자 패키지 및 그 제조 방법
JP2003179177A (ja) Bga積層半導体モジュール
JP2016066693A (ja) 発光モジュール
KR20140135932A (ko) 발광소자 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140604

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141023

LAPS Cancellation because of no payment of annual fees