JP5634021B2 - Semiconductor device manufacturing apparatus and semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing apparatus and semiconductor device manufacturing method Download PDF

Info

Publication number
JP5634021B2
JP5634021B2 JP2008290185A JP2008290185A JP5634021B2 JP 5634021 B2 JP5634021 B2 JP 5634021B2 JP 2008290185 A JP2008290185 A JP 2008290185A JP 2008290185 A JP2008290185 A JP 2008290185A JP 5634021 B2 JP5634021 B2 JP 5634021B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor
semiconductor chip
current
collet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008290185A
Other languages
Japanese (ja)
Other versions
JP2010118468A (en
Inventor
芝田 元二郎
元二郎 芝田
彰 牛島
彰 牛島
小林 大介
大介 小林
義尊 植松
義尊 植松
高橋 宏昌
宏昌 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008290185A priority Critical patent/JP5634021B2/en
Publication of JP2010118468A publication Critical patent/JP2010118468A/en
Application granted granted Critical
Publication of JP5634021B2 publication Critical patent/JP5634021B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Die Bonding (AREA)

Description

本発明は、半導体チップをリードフレーム等にマウントする半導体装置の製造装置および半導体装置の製造方法に関する。   The present invention relates to a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method for mounting a semiconductor chip on a lead frame or the like.

従来、半導体装置の製造装置として、半導体チップをリードフレーム等にマウントするダイボンディング装置(ダイボンダ)が知られている(例えば、特許文献1参照)。   2. Description of the Related Art Conventionally, a die bonding apparatus (die bonder) that mounts a semiconductor chip on a lead frame or the like is known as a semiconductor device manufacturing apparatus (for example, see Patent Document 1).

従来のダイボンディング装置においては、マウントヘッドに設けられた1つのコレットにより1つの半導体チップを吸着してピックアップし、その後、ディスペンサにより半田ペーストが塗布されたリードフレーム上のマウント位置までマウントヘッドを移動させて、半導体チップのマウントを行っていた。
特開2005−209751号公報
In a conventional die bonding apparatus, one semiconductor chip is picked up and picked up by one collet provided on the mount head, and then the mount head is moved to the mount position on the lead frame where the solder paste is applied by a dispenser. The semiconductor chip was mounted.
JP 2005-209751 A

上述のように、従来のダイボンディング装置では、1回のサイクル動作で1個の半導体チップをマウントしており、この1回のサイクル動作がその装置の生産能力になっていた。また、1回のマウント動作で、半導体チップをピックアップするピックアップ位置とマウント位置との間を往復動作するため、1回マウントするのに、この往復時間がそのままタクトタイムの時間ロスになっていた。このため、ダイボンディング装置の生産能力が制限されていた。   As described above, in the conventional die bonding apparatus, one semiconductor chip is mounted in one cycle operation, and this one cycle operation is the production capacity of the apparatus. In addition, since the reciprocating operation is performed between the pick-up position for picking up the semiconductor chip and the mounting position in one mounting operation, this reciprocation time is directly lost as a tact time for mounting once. For this reason, the production capacity of the die bonding apparatus has been limited.

本発明は上記に鑑みてなされたもので、半導体装置の生産性を向上することができる半導体装置の製造装置および半導体装置の製造方法を提供することを目的とする。   The present invention has been made in view of the above, and an object thereof is to provide a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method capable of improving the productivity of the semiconductor device.

上記目的を達成するため、本発明の半導体装置の製造装置は、半導体チップをリードフレームにマウントする半導体装置の製造装置であって、半田ペーストを吐出するノズルを複数有し、複数の前記ノズルにより前記リードフレーム上の複数の位置に半田ペーストを塗布するディスペンスヘッドと、複数の半導体チップにダイシングされた半導体ウェハを保持するウェハステージと、前記半導体チップを吸着保持するコレットを複数有し、複数の前記コレットにより前記ウェハステージから複数の前記半導体チップをピックアップし、ピックアップした複数の前記半導体チップを前記リードフレーム上の半田ペーストが塗布された複数の位置にマウントするマウントヘッドとを備え、前記マウントヘッドは、ピックアップ時において、電流と磁界とで形成される力で、複数の前記コレットのうちの一部のコレットを一方向の電流の向きで下降させて、前記半導体チップを吸着保持させたとき、他のコレットを前記一方向とは逆方向の電流の向きで前記一部のコレットより上昇した位置に配置し、マウント時において、前記マウントヘッドを所定の速度で下降させるときに、電流と磁界とで形成される力で、前記半導体チップを保持した状態の前記コレットに、前記一方向の電流の向きで下降する方向に推力を与えた状態で荷重して、前記半導体チップをリードフレームにマウントするように構成されていることを特徴とする。 In order to achieve the above object, a semiconductor device manufacturing apparatus according to the present invention is a semiconductor device manufacturing apparatus for mounting a semiconductor chip on a lead frame, and has a plurality of nozzles for discharging a solder paste. A dispensing head for applying a solder paste to a plurality of positions on the lead frame; a wafer stage for holding a semiconductor wafer diced into a plurality of semiconductor chips; and a plurality of collets for holding the semiconductor chips by suction. A mounting head for picking up a plurality of the semiconductor chips from the wafer stage by the collet and mounting the picked-up semiconductor chips at a plurality of positions on the lead frame where the solder paste is applied; It is, Oite at the time of pick-up, and the current With a force which is formed by the field Prefecture, lowers the portion of the collet of the plurality of the collet in the direction of the unidirectional current, when said semiconductor chip is adsorbed and held, and the one direction and another collet in the direction of the reverse current, placed at a position higher than the portion of the collet, during mounting, when lowering the mounting head at a predetermined speed, the force formed by the current and the magnetic field, The collet holding the semiconductor chip is loaded with a thrust applied in a direction descending in the direction of the current in one direction, and the semiconductor chip is mounted on a lead frame . It is characterized by.

また、本発明の半導体装置の製造装置は、前記リードフレーム上に塗布された複数の半田ペーストを撮像する撮像手段と、前記撮像手段により撮像された画像から、前記リードフレーム上に塗布された複数の半田ペーストの塗布位置と塗布面積とをそれぞれ算出するペースト認識手段と、前記ペースト認識手段で算出した前記塗布位置と予め設定された基準位置とを比較して位置ずれ量を算出し、この位置ずれ量および前記塗布面積に基づいて、前記リードフレーム上に塗布された複数の半田ペーストごとに合否を判定し、合格と判定した半田ペーストが塗布された位置に前記半導体チップをマウントするように前記マウントヘッドを制御する制御手段とをさらに備えることを特徴とする。   According to another aspect of the present invention, there is provided a semiconductor device manufacturing apparatus including: an imaging unit that images a plurality of solder pastes coated on the lead frame; and a plurality of coatings applied on the lead frame from images captured by the imaging unit. The paste recognition means for calculating the solder paste application position and the application area respectively, and the application position calculated by the paste recognition means and a preset reference position are calculated to calculate the amount of positional deviation. Pass / fail is determined for each of the plurality of solder pastes applied on the lead frame based on the shift amount and the application area, and the semiconductor chip is mounted at a position where the solder paste determined to be passed is applied. And a control means for controlling the mount head.

また、本発明の半導体装置の製造方法は、半導体チップをリードフレームにマウントする半導体装置の製造方法であって、半田ペーストを吐出するノズルを複数有するディスペンスヘッドにより前記リードフレーム上の複数の位置に半田ペーストを塗布する工程と、前記リードフレーム上に塗布された複数の半田ペーストを撮像し、得られた画像から、前記複数の半田ペーストの塗布位置と塗布面積とをそれぞれ算出する工程と、前記塗布位置と予め設定された基準位置とを比較して位置ずれ量を算出し、この位置ずれ量および前記塗布面積に基づいて、前記リードフレーム上に塗布された複数の半田ペーストごとに合否を判定する工程と、半導体チップを吸着保持するコレットを複数有するマウントヘッドにより、複数の半導体チップにダイシングされた半導体ウェハから、前記複数の半田ペーストごとに合否を判定する工程で合格と判定した半田ペーストが塗布された複数の位置にマウントする複数の前記半導体チップをピックアップする工程と、前記マウントヘッドでピックアップした複数の前記半導体チップを、前記合格と判定した半田ペーストが塗布された複数の位置にマウントする工程とを含み、前記ピックアップする工程おいて、電流と磁界とで形成される力で、複数の前記コレットのうちの一部のコレットを一方向の電流の向きで下降させて、前記半導体チップを吸着保持させたとき、他のコレットを前記一方向とは逆方向の電流の向きで前記一部のコレットより上昇した位置に配置し、前記マウントする工程において、前記マウントヘッドを所定の速度で下降させるときに、電流と磁界とで形成される力で、前記半導体チップを保持した状態の前記コレットに、前記一方向の電流の向きで下降する方向に推力を与えた状態で荷重して、前記半導体チップをリードフレームにマウントすることを特徴とする。
The semiconductor device manufacturing method of the present invention is a method for manufacturing a semiconductor device in which a semiconductor chip is mounted on a lead frame, and is disposed at a plurality of positions on the lead frame by a dispensing head having a plurality of nozzles for discharging a solder paste. Applying a solder paste; imaging a plurality of solder pastes applied on the lead frame; calculating an application position and an application area of the plurality of solder pastes from the obtained images; and A positional deviation amount is calculated by comparing the application position with a preset reference position, and pass / fail is determined for each of the plurality of solder pastes applied on the lead frame based on the positional deviation amount and the application area. And mounting to a plurality of semiconductor chips by a mounting head having a plurality of collets for sucking and holding the semiconductor chips. Picking up a plurality of semiconductor chips to be mounted at a plurality of positions coated with a solder paste determined to pass in a step of determining pass / fail for each of the plurality of solder pastes from a sliced semiconductor wafer; and the mount head Mounting a plurality of the semiconductor chips picked up at a plurality of positions where the solder paste determined to be passed is applied, and in the picking up step, a force formed by a current and a magnetic field, When a part of the plurality of collets is lowered in the direction of current in one direction and the semiconductor chip is held by suction , the other collet is in the direction of current in the direction opposite to the one direction. It arranged to rise from a portion of the collet position, in the step of the mounting, lowering of the mounting head at a predetermined speed When a load is applied in a state in which a thrust is applied to the collet in a state where the semiconductor chip is held by a force formed by an electric current and a magnetic field in a direction descending in the direction of the one-way current, A semiconductor chip is mounted on a lead frame .

本発明によれば、半導体装置の生産性を向上することができる。   According to the present invention, the productivity of a semiconductor device can be improved.

以下、本発明を実施するための最良の形態について、図面を参照して説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図1は、本発明の実施の形態に係る半導体装置の製造装置の概略構成図、図2は、図1に示す半導体装置の製造装置のペースト塗布機構部を示す斜視図、図3は、図1に示す半導体装置の製造装置のマウント機構部を示す斜視図、図4は、図3に示すマウント機構部のマウントヘッドの構成を示す断面図、図5は、図1に示す半導体装置の製造装置のウェハステージのエキスパンド機構を示す断面図である。   1 is a schematic configuration diagram of a semiconductor device manufacturing apparatus according to an embodiment of the present invention, FIG. 2 is a perspective view showing a paste application mechanism portion of the semiconductor device manufacturing apparatus shown in FIG. 1, and FIG. 4 is a perspective view showing a mount mechanism section of the semiconductor device manufacturing apparatus shown in FIG. 1, FIG. 4 is a cross-sectional view showing the configuration of the mount head of the mount mechanism section shown in FIG. 3, and FIG. It is sectional drawing which shows the expansion mechanism of the wafer stage of an apparatus.

図1に示すように、本実施の形態に係る半導体装置の製造装置1は、フレームローダ2と、フレームフィーダ3と、フレームアンローダ4と、ペースト塗布機構部5と、ペースト認識カメラ6と、マウント機構部7と、フレーム認識カメラ8と、ウェハ供給機構部9と、ウェハ認識カメラ10と、画像認識処理部11と、制御部12とを備える。   As shown in FIG. 1, a semiconductor device manufacturing apparatus 1 according to the present embodiment includes a frame loader 2, a frame feeder 3, a frame unloader 4, a paste application mechanism unit 5, a paste recognition camera 6, and a mount. A mechanism unit 7, a frame recognition camera 8, a wafer supply mechanism unit 9, a wafer recognition camera 10, an image recognition processing unit 11, and a control unit 12 are provided.

フレームローダ2は、フレームフィーダ3の一端側に配置され、フレームフィーダ3にリードフレーム13を供給する。   The frame loader 2 is disposed on one end side of the frame feeder 3 and supplies a lead frame 13 to the frame feeder 3.

フレームフィーダ3は、送り爪構造(図示せず)により、フレームローダ2から供給されたリードフレーム13を搬送する。また、フレームフィーダ3は、所定の加工点においてリードフレーム13を位置決めして保持する機構(図示せず)を有する。   The frame feeder 3 conveys the lead frame 13 supplied from the frame loader 2 by a feed claw structure (not shown). The frame feeder 3 has a mechanism (not shown) for positioning and holding the lead frame 13 at a predetermined processing point.

フレームアンローダ4は、フレームフィーダ3の他端側に配置され、後述するようにして半導体チップが実装されたリードフレーム13をフレームフィーダ3から取り出す。   The frame unloader 4 is arranged on the other end side of the frame feeder 3 and takes out the lead frame 13 on which the semiconductor chip is mounted from the frame feeder 3 as described later.

ペースト塗布機構部5は、フレームフィーダ3の上方に設けられ、図1、図2に示すように、Xテーブル51と、Xテーブル51に搭載されたYガイド52と、Yガイド52に搭載されたYテーブル53と、Yテーブル53に搭載されたZテーブル54と、Zテーブル54に搭載されたディスペンスヘッド55と、半田ペーストを貯蔵してこれをディスペンスヘッド55に供給するシリンジ56と、半田ペーストの吐出制御を行うディスペンサ57と、Yテーブル53に接続されたペースト塗布前認識カメラ58とを備える。   The paste application mechanism unit 5 is provided above the frame feeder 3, and as shown in FIGS. 1 and 2, the X table 51, the Y guide 52 mounted on the X table 51, and the Y guide 52. Y table 53, Z table 54 mounted on Y table 53, dispense head 55 mounted on Z table 54, syringe 56 for storing solder paste and supplying it to dispense head 55, solder paste A dispenser 57 that performs ejection control and a pre-paste application recognition camera 58 connected to a Y table 53 are provided.

ディスペンスヘッド55は、Xテーブル51、Yテーブル53、およびZテーブル54により、フレームフィーダ3の搬送方向であるX方向、リードフレーム13と平行かつX方向に直交するY方向、およびX方向、Y方向の双方と直交するZ方向に移動可能であり、その先端にY方向に沿って配列された4つのノズル551〜554を有し、このノズル551〜554により、リードフレーム13に向けて半田ペーストを吐出する。   The dispense head 55 includes an X table 51, a Y table 53, and a Z table 54, an X direction that is a conveyance direction of the frame feeder 3, a Y direction that is parallel to the lead frame 13 and orthogonal to the X direction, and an X direction and a Y direction. It has four nozzles 551 to 554 arranged along the Y direction at the tip thereof, and solder paste is directed toward the lead frame 13 by the nozzles 551 to 554. Discharge.

ペースト塗布前認識カメラ58は、Xテーブル51およびYテーブル53によりX,Y方向に移動可能であり、フレームフィーダ3によりペースト塗布機構部5の下方の加工点に搬送されたリードフレーム13を撮像する。   The pre-paste application recognition camera 58 is movable in the X and Y directions by the X table 51 and the Y table 53, and images the lead frame 13 conveyed to the processing point below the paste application mechanism unit 5 by the frame feeder 3. .

ペースト認識カメラ6は、ペースト塗布機構部5に対してフレームフィーダ3の搬送方向の下流側に設けられている。ペースト認識カメラ6は、Yテーブル61によりY方向に移動可能に支持され、リードフレーム13上に塗布された複数の半田ペーストを順次個別に撮像する。   The paste recognition camera 6 is provided on the downstream side in the transport direction of the frame feeder 3 with respect to the paste application mechanism unit 5. The paste recognition camera 6 is supported by the Y table 61 so as to be movable in the Y direction, and sequentially images a plurality of solder pastes applied on the lead frame 13.

マウント機構部7は、ペースト認識カメラ6に対してフレームフィーダ3の搬送方向の下流側に設けられ、図1、図3に示すように、フレームフィーダ3を挟んで互いに平行に設けられたXテーブル71およびXガイド72と、フレームフィーダ3を跨いでXテーブル71およびXガイド72上に搭載されたYZテーブル73と、YZテーブル73に搭載されたマウントヘッド74とを備える。   The mount mechanism unit 7 is provided on the downstream side in the transport direction of the frame feeder 3 with respect to the paste recognition camera 6, and as shown in FIGS. 1 and 3, the X tables are provided in parallel with each other with the frame feeder 3 interposed therebetween. 71, an X guide 72, a YZ table 73 mounted on the X table 71 and the X guide 72 across the frame feeder 3, and a mount head 74 mounted on the YZ table 73.

マウントヘッド74は、先端にコレット741〜744を有する可動部745〜748と、この可動部745〜748を所定の一方向にガイドするボールブッシュ749〜752と、可動部745〜748の一部を囲むように配置されるボイスコイル753〜756と、ボールブッシュ749〜752およびボイスコイル753〜756を一体に保持するブラケット757とを備える。   The mount head 74 includes movable parts 745 to 748 having collets 741 to 744 at their tips, ball bushings 749 to 752 for guiding the movable parts 745 to 748 in a predetermined direction, and a part of the movable parts 745 to 748. Voice coils 753 to 756 arranged so as to surround, and brackets 757 for holding ball bushes 749 to 752 and voice coils 753 to 756 together.

コレット741〜744はY方向に沿って配列されている。また、マウントヘッド74は、ブラケット757においてYZテーブル73に連結され、Xテーブル71およびYZテーブル73によりX,Y,Z方向に移動可能に構成されている。   The collets 741 to 744 are arranged along the Y direction. The mount head 74 is connected to a YZ table 73 at a bracket 757, and is configured to be movable in the X, Y, and Z directions by the X table 71 and the YZ table 73.

ボールブッシュ749は、図4に示すように、可動部745が挿入されて配置される開口部749aを備えるリニアガイドで、内部に設けられる無限軌道のボールベアリングにて、可動部745をZ方向のみに移動可能に保持している。   As shown in FIG. 4, the ball bush 749 is a linear guide having an opening 749a in which the movable portion 745 is inserted, and the ball bush 749 is an endless track ball bearing provided therein. Is held movable.

ボイスコイル753の開口部753aは、ボールブッシュ749の開口部749aの中心軸線と平行になるように、その中心軸線が配置される。ボイスコイル753の開口部753aには可動部745の上端部745aが挿入配置される。ボイスコイル753は、図示しないアンプから負の電流が供給されたとき、電流値に応じた図示上向きの推力を発生して可動部745を上昇させ、正の電流が供給されたとき、電流値に応じた図示下向きの推力を発生して可動部745を下降させる。   The central axis of the opening 753a of the voice coil 753 is arranged so as to be parallel to the central axis of the opening 749a of the ball bush 749. The upper end portion 745a of the movable portion 745 is inserted into the opening 753a of the voice coil 753. When a negative current is supplied from an amplifier (not shown), the voice coil 753 generates an upward thrust according to the current value to raise the movable part 745, and when a positive current is supplied, the voice coil 753 has a current value. A corresponding downward thrust is generated to move the movable portion 745 downward.

ボイスコイル753とボールブッシュ749との相対位置は、ブラケット757にて保持される。ボールブッシュ750〜752、可動部746〜748、およびボイスコイル754〜756も上記と同様に配置される。   The relative position between the voice coil 753 and the ball bush 749 is held by the bracket 757. Ball bushings 750 to 752, movable portions 746 to 748, and voice coils 754 to 756 are also arranged in the same manner as described above.

マウントヘッド74は、上記のような構成により、後述するウェハステージ95に載置された半導体ウェハ98から半導体チップ99をコレット741〜744により真空吸着してピックアップし、その後フレームフィーダ3上に移動して半導体チップ99をリードフレーム13上にマウントする。   With the configuration described above, the mount head 74 vacuum picks up the semiconductor chips 99 from the semiconductor wafer 98 placed on the wafer stage 95 described later by the collets 741 to 744 and then moves them onto the frame feeder 3. The semiconductor chip 99 is mounted on the lead frame 13.

フレーム認識カメラ8は、マウント機構部7に隣接してフレームフィーダ3の上方に固定して設けられ、フレームフィーダ3によりマウント機構部7の下方の加工点に搬送されたリードフレーム13を撮像する。   The frame recognition camera 8 is provided adjacent to the mount mechanism unit 7 and fixed above the frame feeder 3, and images the lead frame 13 conveyed to the processing point below the mount mechanism unit 7 by the frame feeder 3.

ウェハ供給機構部9は、フレームフィーダ3の側方に設けられ、ウェハマガジン91と、搬送アーム92と、Xテーブル93と、ウェハガイドレール94と、ウェハステージ95と、Xテーブル96と、Yテーブル97とを備える。   The wafer supply mechanism unit 9 is provided on the side of the frame feeder 3 and includes a wafer magazine 91, a transfer arm 92, an X table 93, a wafer guide rail 94, a wafer stage 95, an X table 96, and a Y table. 97.

ウェハマガジン91は、半導体ウェハ98を格納する。半導体ウェハ98は、ウェハリングに貼り付けられた粘着シート上に接着されており、矩形状の半導体チップ99にダイシングされている。ウェハマガジン91は、図示しないZテーブルによりZ方向に移動可能に構成されている。また、ウェハマガジン91は、ウェハリングを外に向けて押し出すプッシャ(図示せず)を有する。   The wafer magazine 91 stores the semiconductor wafer 98. The semiconductor wafer 98 is bonded on an adhesive sheet attached to the wafer ring, and is diced into rectangular semiconductor chips 99. The wafer magazine 91 is configured to be movable in the Z direction by a Z table (not shown). The wafer magazine 91 has a pusher (not shown) that pushes the wafer ring outward.

搬送アーム92は、Xテーブル93によりX方向に移動可能に構成され、先端に設けられたウェハチャック921により、ウェハマガジン91からプッシャにより押し出されたウェハリングを把持して半導体ウェハ98を搬送する。   The transfer arm 92 is configured to be movable in the X direction by the X table 93, and transfers the semiconductor wafer 98 while holding the wafer ring pushed out from the wafer magazine 91 by the pusher by the wafer chuck 921 provided at the tip.

ウェハガイドレール94は、搬送アーム92による半導体ウェハ98の搬送中に、ウェハリングの面取り部分が押し当てられ、ウェハリングの方向を調整するためのものである。   The wafer guide rail 94 is used to adjust the direction of the wafer ring by pressing the chamfered portion of the wafer ring while the semiconductor wafer 98 is being transferred by the transfer arm 92.

ウェハステージ95は、Xテーブル96およびYテーブル97によりX,Y方向に移動可能に構成され、半導体チップ99をピックアップしやすいように、半導体ウェハ98が貼り付けられた粘着シートを引き伸ばすことで、各半導体チップ99の間隔を広げて半導体ウェハ98を保持する。   The wafer stage 95 is configured to be movable in the X and Y directions by the X table 96 and the Y table 97, and by stretching the adhesive sheet to which the semiconductor wafer 98 is attached so that the semiconductor chip 99 can be easily picked up, The interval between the semiconductor chips 99 is widened to hold the semiconductor wafer 98.

ウェハステージ95は、図5に示すように、中央部分に貫通孔が設けられ、その周囲のウェハステージ95上に、円筒状のインナーリング102が設けられ、さらにその周囲に平面視円弧状の2枚の押し下げ板103が設けられている。押し下げ板103は、図示しない駆動機構によりZ方向に移動可能に構成されている。   As shown in FIG. 5, the wafer stage 95 is provided with a through-hole in the central portion, a cylindrical inner ring 102 is provided on the peripheral wafer stage 95, and a circular arc 2 in plan view around the periphery. One push-down plate 103 is provided. The push-down plate 103 is configured to be movable in the Z direction by a drive mechanism (not shown).

半導体ウェハ98は、前述したように、ウェハリング100に貼り付けられた粘着シート101上に、半導体チップ99にダイシングされた状態で接着されている。半導体ウェハ98がウェハステージ95上の所定位置に搬送されると、押し下げ板103が下降してウェハリング100を押し下げ、粘着シート101をインナーリング102に押し当てることで、粘着シート101を引き伸ばし、各半導体チップ99の間隔を広げた状態(エキスパンドした状態)で半導体ウェハ98を保持する。   As described above, the semiconductor wafer 98 is bonded to the semiconductor chip 99 in a dicing state on the adhesive sheet 101 attached to the wafer ring 100. When the semiconductor wafer 98 is transferred to a predetermined position on the wafer stage 95, the push-down plate 103 is lowered to push down the wafer ring 100, and the adhesive sheet 101 is pressed against the inner ring 102. The semiconductor wafer 98 is held in a state where the interval between the semiconductor chips 99 is widened (expanded state).

ウェハステージ95に保持される半導体ウェハ98の下方には、マウントヘッド74による半導体チップ99のピックアップ時に、目的の半導体チップ99を突き上げる突き上げピン(図示せず)を内蔵した突き上げユニット104が配置されている。突き上げユニット104は、図示しない駆動機構により、Z方向に移動可能に構成されている。   Below the semiconductor wafer 98 held on the wafer stage 95, a push-up unit 104 containing a push-up pin (not shown) that pushes up the target semiconductor chip 99 when the semiconductor chip 99 is picked up by the mount head 74 is disposed. Yes. The push-up unit 104 is configured to be movable in the Z direction by a drive mechanism (not shown).

ウェハ認識カメラ10は、ウェハステージ95の上方に固定して設けられ、ウェハステージ95に保持された半導体ウェハ98を撮像する。   Wafer recognition camera 10 is fixedly provided above wafer stage 95 and images semiconductor wafer 98 held on wafer stage 95.

画像認識処理部11は、ペースト塗布前認識カメラ58、ペースト認識カメラ6、フレーム認識カメラ8、およびウェハ認識カメラ10で撮像された画像を受け取り、この画像を処理して結果を制御部12に出力する。   The image recognition processing unit 11 receives images captured by the pre-paste recognition camera 58, the paste recognition camera 6, the frame recognition camera 8, and the wafer recognition camera 10, processes the images, and outputs the results to the control unit 12. To do.

制御部12は、半導体装置の製造装置1に設けられた各部を制御する。   The control unit 12 controls each unit provided in the semiconductor device manufacturing apparatus 1.

次に、半導体装置の製造装置1の動作について説明する。   Next, the operation of the semiconductor device manufacturing apparatus 1 will be described.

フレームフィーダ3により搬送されたリードフレーム13が、ペースト塗布機構部5の下方に設定された加工点に位置決めされ、ペースト塗布前認識カメラ58の画像に基づいて画像認識処理部11がリードフレーム13を認識すると、制御部12は、ディスペンスヘッド55を予め設定された吐出対象位置に順次移動させ、各吐出対象位置において、ディスペンサ57により所定量の半田ペーストを4つのノズル551〜554から同時に吐出させる。このようにしてリードフレーム13上の複数の位置に半田ペーストが塗布される。   The lead frame 13 conveyed by the frame feeder 3 is positioned at a processing point set below the paste application mechanism unit 5, and the image recognition processing unit 11 determines the lead frame 13 based on the image of the recognition camera 58 before paste application. Upon recognition, the control unit 12 sequentially moves the dispensing head 55 to preset discharge target positions, and causes the dispenser 57 to simultaneously discharge a predetermined amount of solder paste from the four nozzles 551 to 554 at each discharge target position. In this way, the solder paste is applied to a plurality of positions on the lead frame 13.

一方、ウェハ供給機構部9は、ウェハマガジン91に格納されている半導体ウェハ98を搬送アーム92により搬送し、ウェハステージ95上にエキスパンドした状態で保持する。   On the other hand, the wafer supply mechanism unit 9 transfers the semiconductor wafer 98 stored in the wafer magazine 91 by the transfer arm 92 and holds it on the wafer stage 95 in an expanded state.

半田ペーストの塗布が終了すると、制御部12は、フレームフィーダ3にリードフレーム13を搬送させ、ペースト認識カメラ6の下方に設定された加工点に位置決めさせる。   When the application of the solder paste is completed, the control unit 12 causes the frame feeder 3 to carry the lead frame 13 and positions it at a processing point set below the paste recognition camera 6.

次いで、制御部12は、リードフレーム13上の複数の位置に塗布された半田ペーストを個別に撮像するように、ペースト認識カメラ6を順次移動させながら撮像を行わせる。ペースト認識カメラ6の移動を停止して撮像を行う撮像位置は、リードフレーム13上における設計上の半田ペーストの塗布位置を撮像する位置として予め設定された位置とする。   Next, the control unit 12 causes the paste recognition camera 6 to sequentially perform imaging so as to individually image the solder paste applied to a plurality of positions on the lead frame 13. The imaging position where the movement of the paste recognition camera 6 is stopped and the imaging is performed is a position set in advance as the imaging position of the designed solder paste application position on the lead frame 13.

画像認識処理部11は、ペースト認識カメラ6により各撮像位置で撮像された画像を処理して、リードフレーム13上に塗布された複数の半田ペーストのそれぞれについて、リードフレーム13上における塗布位置と塗布面積とを算出し、その結果を制御部12に出力する。   The image recognition processing unit 11 processes an image captured at each imaging position by the paste recognition camera 6, and applies each of a plurality of solder pastes applied on the lead frame 13 to the application position and application on the lead frame 13. The area is calculated and the result is output to the control unit 12.

制御部12は、画像認識処理部11で算出した各半田ペーストの塗布位置と、それぞれの半田ペーストの塗布位置に対応する、予め設定された設計上の塗布位置(基準位置)とを比較して、位置ずれ量を塗布位置ごとに算出する。そして、制御部12は、算出した各半田ペーストの位置ずれ量および塗布面積を、それぞれ予め設定された位置ずれ量の閾値および塗布面積の許容範囲と比較することによって、リードフレーム13上に塗布されたそれぞれの半田ペーストごとに合否を判定する。   The control unit 12 compares each solder paste application position calculated by the image recognition processing unit 11 with a preset design application position (reference position) corresponding to each solder paste application position. The amount of misregistration is calculated for each application position. Then, the control unit 12 applies the calculated amount of misalignment and application area of each solder paste to the lead frame 13 by comparing the threshold value of the amount of misalignment and the allowable range of the application area, respectively. Pass / fail is determined for each solder paste.

次いで、制御部12は、フレームフィーダ3にリードフレーム13を搬送させ、マウント機構部7の下方に設定された加工点に位置決めさせる。そして、フレーム認識カメラ8の画像に基づいて画像認識処理部11がリードフレーム13を認識すると、制御部12は、マウントヘッド74をウェハステージ95に保持された半導体ウェハ98の上方に移動させ、コレット741〜744により半導体チップ99をピックアップさせる。   Next, the control unit 12 causes the frame feeder 3 to convey the lead frame 13 and position it at a processing point set below the mount mechanism unit 7. When the image recognition processing unit 11 recognizes the lead frame 13 based on the image of the frame recognition camera 8, the control unit 12 moves the mount head 74 above the semiconductor wafer 98 held on the wafer stage 95, and collet. The semiconductor chip 99 is picked up by 741-744.

ピックアップの動作について、図6を参照して説明する。   The operation of the pickup will be described with reference to FIG.

制御部12は、1つのコレット741が突き上げユニット104の突き上げ位置の上方に位置するようにマウントヘッド74を移動させる。この際、制御部12は、すべてのボイスコイル753〜756に図示しないアンプから負の電流を供給させて引き付け方向(上方向)の推力を発生させ、可動部745〜748先端のコレット741〜744を退避させている。   The control unit 12 moves the mount head 74 so that one collet 741 is positioned above the push-up position of the push-up unit 104. At this time, the control unit 12 causes all voice coils 753 to 756 to supply a negative current from an amplifier (not shown) to generate a thrust in the attracting direction (upward), and collets 741 to 744 at the tips of the movable units 745 to 748. Is evacuated.

また、画像認識処理部11は、ウェハ認識カメラ10で撮像した画像に基づいて、半導体ウェハ98において半導体チップ99が存在する位置を認識し、そのチップ位置認識結果を制御部12に出力する。制御部12は、画像認識処理部11からのチップ位置認識結果に基づいて、半導体チップ99が突き上げユニット104の突き上げ位置の上方に位置するように、ウェハステージ95を移動させる。   Further, the image recognition processing unit 11 recognizes the position where the semiconductor chip 99 exists on the semiconductor wafer 98 based on the image captured by the wafer recognition camera 10, and outputs the chip position recognition result to the control unit 12. Based on the chip position recognition result from the image recognition processing unit 11, the control unit 12 moves the wafer stage 95 so that the semiconductor chip 99 is positioned above the push-up position of the push-up unit 104.

そして、制御部12は、突き上げユニット104を上昇させて、内蔵の突き上げピンにより目的の半導体チップ99を突き上げる。   Then, the control unit 12 raises the push-up unit 104 and pushes up the target semiconductor chip 99 with a built-in push-up pin.

一方、制御部12は、半導体チップ99を吸着しようとするコレット741に対応するボイスコイル753のみに、図示しないアンプから正の電流を供給して押し付け方向(下方向)の推力を発生させる。これにより、コレット741は、最大限半導体ウェハ98に近い位置に配置され、その他のコレット742〜744は、最大限半導体ウェハ98から遠い位置に配置される。   On the other hand, the control unit 12 generates a thrust in the pressing direction (downward direction) by supplying a positive current from an amplifier (not shown) only to the voice coil 753 corresponding to the collet 741 that is to attract the semiconductor chip 99. Thereby, the collet 741 is arranged at a position as close as possible to the semiconductor wafer 98, and the other collets 742 to 744 are arranged as far as possible from the semiconductor wafer 98.

この状態で、制御部12は、YZテーブル73によりマウントヘッド74全体を下降させる。図6に示すように、コレット741が目的の半導体チップ99に当接する位置まで下降すると、制御部12は、コレット741に設けられている吸引孔内部をバキュームして吸着力を発生させ、半導体チップ99をコレット741に吸着保持させる。   In this state, the control unit 12 lowers the entire mount head 74 by the YZ table 73. As shown in FIG. 6, when the collet 741 is lowered to a position where it contacts the target semiconductor chip 99, the control unit 12 vacuums the inside of the suction hole provided in the collet 741 to generate an adsorption force. 99 is adsorbed and held on the collet 741.

そして、制御部12は、コレット741が半導体チップ99を吸着保持した状態で、YZテーブル73によりブラケット757を上昇させて半導体チップ99を粘着シート101から離脱させるとともに、突き上げピンを退避させ、突き上げユニット104を下降させる。   Then, the control unit 12 raises the bracket 757 by the YZ table 73 in a state where the collet 741 sucks and holds the semiconductor chip 99 to detach the semiconductor chip 99 from the adhesive sheet 101 and retracts the push-up pin, 104 is lowered.

その後、コレット742〜744を順次突き上げユニット104の突き上げ位置の上方に移動させ、上記と同様の動作により、コレット742〜744で半導体チップ99を順次ピックアップする。   Thereafter, the collets 742 to 744 are sequentially moved above the push-up position of the push-up unit 104, and the semiconductor chips 99 are sequentially picked up by the collets 742 to 744 by the same operation as described above.

このピックアップを行っている間、画像認識処理部11は、フレーム認識カメラ8で撮像した画像を処理して、リードフレーム13上における半導体チップ99のマウント位置である、半田ペーストが塗布された位置を求め、その結果を制御部12に出力する。   During this pickup, the image recognition processing unit 11 processes the image picked up by the frame recognition camera 8 and determines the position where the semiconductor chip 99 is mounted on the lead frame 13 and the position where the solder paste is applied. The result is output to the control unit 12.

ピックアップが完了すると、制御部12は、画像認識処理部11からのマウント位置の算出結果に基づいて、マウントヘッド74を移動させ、コレット741〜744をマウント位置の上方に位置決めする。   When the pickup is completed, the control unit 12 moves the mount head 74 based on the calculation result of the mount position from the image recognition processing unit 11, and positions the collets 741 to 744 above the mount position.

この際、制御部12は、半導体チップ99を保持するコレット741〜744に対応するボイスコイル753〜756にアンプから正の電流を供給させ、コレット741〜744を下降状態とし、ボイスコイル753〜756に押し付け方向の推力を発生させておく。   At this time, the control unit 12 causes the amplifiers to supply positive currents to the voice coils 753 to 756 corresponding to the collets 741 to 744 that hold the semiconductor chip 99, and lowers the collets 741 to 744 so that the voice coils 753 to 756 fall. A thrust in the pressing direction is generated.

この状態で、制御部12は、YZテーブル73によりマウントヘッド74全体を下降させ、コレット741〜744に保持された半導体チップ99を、マウント対象となる半田ペーストが塗布されたリードフレーム13に当接させる。この際、マウントヘッド74の下降量の過剰分だけ、コレット741〜744が退避するが、ボイスコイル753〜756により押し付け力が与えられているので、コレット741〜744に保持された半導体チップ99には押し付け荷重が作用した状態となる。これにより、半導体チップ99がリードフレーム13に接着される。   In this state, the control unit 12 lowers the entire mount head 74 by the YZ table 73 and abuts the semiconductor chip 99 held by the collets 741 to 744 against the lead frame 13 to which the solder paste to be mounted is applied. Let At this time, the collets 741 to 744 are retracted by an excessive amount of the descending amount of the mount head 74, but since the pressing force is given by the voice coils 753 to 756, the semiconductor chips 99 held by the collets 741 to 744 are applied. Is in a state where a pressing load is applied. As a result, the semiconductor chip 99 is bonded to the lead frame 13.

その後、制御部12は、コレット741〜744の吸着を解除し、YZテーブル73によりマウントヘッド74全体を上昇させるとともに、アンプから負の電流を供給させてボイスコイル753〜756に引き付け方向の推力を発生させ、コレット741〜744を退避させる。   Thereafter, the control unit 12 releases the suction of the collets 741 to 744, raises the entire mount head 74 by the YZ table 73, and supplies a negative current from the amplifier to apply a thrust in the attracting direction to the voice coils 753 to 756. And collets 741-744 are retracted.

以降、すべてのマウント対象となる半田ペーストが塗布された位置への半導体チップ99のマウントが完了するまで、上記のピックアップ動作およびマウント動作を繰り返す。   Thereafter, the above-described pickup operation and mounting operation are repeated until the mounting of the semiconductor chip 99 to the position where all the solder pastes to be mounted are applied is completed.

本実施の形態のマウントヘッド74では、マウント時にマウントヘッド74を下降させてコレット741〜744に保持された半導体チップ99をリードフレーム13に当接させた際の衝撃荷重が緩和されるので、ゆっくりとした速度で下降させる必要がなく、マウントヘッド74の下降に要するタクトタイムを短縮させることが可能となる。   In the mount head 74 of the present embodiment, since the mount head 74 is lowered during mounting and the semiconductor chip 99 held on the collets 741 to 744 is brought into contact with the lead frame 13, the impact load is alleviated. Therefore, the tact time required for lowering the mount head 74 can be shortened.

なお、ピックアップ動作およびマウント動作において、上述した半田ペーストの塗布位置および塗布面積による合否判定の結果、不合格と判定された半田ペーストがある場合、制御部12は、この不合格の半田ペーストに対応する半導体チップ99のピックアップおよびマウントは行わず、合格と判定した半田ペーストに対してのみ半導体チップ99のピックアップおよびマウントを行うようにマウントヘッド74を制御する。   In the pick-up operation and the mount operation, if there is a solder paste that is determined to be rejected as a result of the pass / fail determination based on the solder paste application position and the application area, the control unit 12 responds to the rejected solder paste. The mounting head 74 is controlled so that the semiconductor chip 99 is picked up and mounted only on the solder paste determined to be acceptable, without picking up and mounting the semiconductor chip 99 to be performed.

マウントが完了すると、半導体チップ99がマウントされたリードフレーム13は、フレームフィーダ3により搬送された後、フレームアンローダ4により取り出され、後工程を行う装置に搬送される。   When the mounting is completed, the lead frame 13 on which the semiconductor chip 99 is mounted is transported by the frame feeder 3, taken out by the frame unloader 4, and transported to a device that performs a post process.

上記説明のように本実施の形態によれば、複数のノズル551〜554を有するディスペンスヘッド55により、リードフレーム13上の複数の位置に同時に半田ペーストを塗布し、複数のコレット741〜744を有するマウントヘッド74により、1回のサイクル動作で複数の半導体チップ99をピックアップおよびマウントするので、タクトタイムの時間ロスを軽減し、半導体装置の生産性を向上することができる。   As described above, according to the present embodiment, the dispensing head 55 having a plurality of nozzles 551 to 554 applies solder paste to a plurality of positions on the lead frame 13 at the same time, and has a plurality of collets 741 to 744. Since the mounting head 74 picks up and mounts the plurality of semiconductor chips 99 in one cycle operation, the time loss of the tact time can be reduced and the productivity of the semiconductor device can be improved.

なお、本発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合せにより、種々の発明を形成できる。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the components without departing from the scope of the invention in the implementation stage. Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiments.

例えば、上記実施の形態では、ディスペンスヘッドのノズルおよびマウントヘッドのコレットがそれぞれ4つの場合について説明したが、ディスペンスヘッドのノズルおよびマウントヘッドのコレットの数はこれに限らない。   For example, in the above-described embodiment, the case where there are four nozzles of the dispensing head and four collets of the mounting head has been described, but the number of nozzles of the dispensing head and the collets of the mounting head are not limited thereto.

また、上記実施の形態では、ディスペンスヘッド55のノズル551〜554およびマウントヘッド74のコレット741〜744をX方向に配列した例を示したが、ノズル551〜554およびコレット741〜744の配列方向が同じであればよく、Y方向に配列してもよい。   In the above embodiment, the example in which the nozzles 551 to 554 of the dispense head 55 and the collets 741 to 744 of the mount head 74 are arranged in the X direction is shown, but the arrangement direction of the nozzles 551 to 554 and the collets 741 to 744 is They may be the same and may be arranged in the Y direction.

本発明の実施の形態に係る半導体装置の製造装置の概略構成図である。It is a schematic block diagram of the manufacturing apparatus of the semiconductor device which concerns on embodiment of this invention. 図1に示す半導体装置の製造装置のペースト塗布機構部を示す斜視図である。It is a perspective view which shows the paste application | coating mechanism part of the manufacturing apparatus of the semiconductor device shown in FIG. 図1に示す半導体装置の製造装置のマウント機構部を示す斜視図である。It is a perspective view which shows the mount mechanism part of the manufacturing apparatus of the semiconductor device shown in FIG. 図3に示すマウント機構部のマウントヘッドの構成を示す断面図である。It is sectional drawing which shows the structure of the mount head of the mount mechanism part shown in FIG. 図1に示す半導体装置の製造装置のウェハステージにおけるエキスパンド機構を示す断面図である。FIG. 2 is a cross-sectional view showing an expanding mechanism in a wafer stage of the semiconductor device manufacturing apparatus shown in FIG. 1. 図1に示す半導体装置の製造装置におけるピックアップ動作を説明するための図である。It is a figure for demonstrating the pickup operation | movement in the manufacturing apparatus of the semiconductor device shown in FIG.

符号の説明Explanation of symbols

1…半導体装置の製造装置、2…フレームローダ、3…フレームフィーダ、4…フレームアンローダ、5…ペースト塗布機構部、6…ペースト認識カメラ、7…マウント機構部、8…フレーム認識カメラ、9…ウェハ供給機構部、10…ウェハ認識カメラ、11…画像認識処理部、12…制御部、13…リードフレーム、55…ディスペンスヘッド、56…シリンジ、57…ディスペンサ、58…ペースト塗布前認識カメラ、74…マウントヘッド、95…ウェハステージ、98…半導体ウェハ、99…半導体チップ、104…突き上げユニット、551〜554…ノズル、741〜744…コレット、745〜748…可動部、749〜752…ボールブッシュ、753〜756…ボイスコイル、757…ブラケット。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device manufacturing apparatus, 2 ... Frame loader, 3 ... Frame feeder, 4 ... Frame unloader, 5 ... Paste application mechanism part, 6 ... Paste recognition camera, 7 ... Mount mechanism part, 8 ... Frame recognition camera, 9 ... Wafer supply mechanism unit, 10 ... wafer recognition camera, 11 ... image recognition processing unit, 12 ... control unit, 13 ... lead frame, 55 ... dispense head, 56 ... syringe, 57 ... dispenser, 58 ... recognition camera before paste application, 74 DESCRIPTION OF SYMBOLS ... Mount head, 95 ... Wafer stage, 98 ... Semiconductor wafer, 99 ... Semiconductor chip, 104 ... Push-up unit, 551-554 ... Nozzle, 741-744 ... Collet, 745-748 ... Moving part, 749-752 ... Ball bush, 753-756 ... Voice coil, 757 ... Bracket.

Claims (3)

半導体チップをリードフレームにマウントする半導体装置の製造装置であって、
半田ペーストを吐出するノズルを複数有し、複数の前記ノズルにより前記リードフレーム上の複数の位置に半田ペーストを塗布するディスペンスヘッドと、
複数の半導体チップにダイシングされた半導体ウェハを保持するウェハステージと、
前記半導体チップを吸着保持するコレットを複数有し、複数の前記コレットにより前記ウェハステージから複数の前記半導体チップをピックアップし、ピックアップした複数の前記半導体チップを前記リードフレーム上の半田ペーストが塗布された複数の位置にマウントするマウントヘッドとを備え、
前記マウントヘッドは、ピックアップ時において、電流と磁界とで形成される力で、複数の前記コレットのうちの一部のコレットを一方向の電流の向きで下降させて、前記半導体チップを吸着保持させたとき、他のコレットを前記一方向とは逆方向の電流の向きで前記一部のコレットより上昇した位置に配置し、マウント時において、前記マウントヘッドを所定の速度で下降させるときに、電流と磁界とで形成される力で、前記半導体チップを保持した状態の前記コレットに、前記一方向の電流の向きで下降する方向に推力を与えた状態で荷重して、前記半導体チップをリードフレームにマウントするように構成されていることを特徴とする半導体装置の製造装置。
A semiconductor device manufacturing apparatus for mounting a semiconductor chip on a lead frame,
A dispense head that has a plurality of nozzles for discharging a solder paste and applies the solder paste to a plurality of positions on the lead frame by the plurality of nozzles;
A wafer stage for holding a semiconductor wafer diced into a plurality of semiconductor chips;
A plurality of collets for adsorbing and holding the semiconductor chips are picked up, a plurality of the semiconductor chips are picked up from the wafer stage by a plurality of the collets, and a solder paste on the lead frame is applied to the plurality of picked up semiconductor chips With a mount head that mounts at multiple locations,
The mounting head is Oite during pickup, the force formed by the current and the magnetic field, is lowered a portion of the collet of the plurality of the collet in the direction of the unidirectional current, the suction holding the semiconductor chip when brought into, the other collet from said one direction orientation of reverse current, placed at a position higher than the portion of the collet, during mounting, when lowering the mounting head at a predetermined speed The semiconductor chip is loaded in a state in which thrust is applied to the collet in a state where the semiconductor chip is held by a force formed by a current and a magnetic field in a direction descending in the direction of the current in one direction. An apparatus for manufacturing a semiconductor device, wherein the apparatus is configured to be mounted on a lead frame .
前記リードフレーム上に塗布された複数の半田ペーストを撮像する撮像手段と、
前記撮像手段により撮像された画像から、前記リードフレーム上に塗布された複数の半田ペーストの塗布位置と塗布面積とをそれぞれ算出するペースト認識手段と、
前記ペースト認識手段で算出した前記塗布位置と予め設定された基準位置とを比較して位置ずれ量を算出し、この位置ずれ量および前記塗布面積に基づいて、前記リードフレーム上に塗布された複数の半田ペーストごとに合否を判定し、合格と判定した半田ペーストが塗布された位置に前記半導体チップをマウントするように前記マウントヘッドを制御する制御手段と
をさらに備えることを特徴とする請求項1に記載の半導体装置の製造装置。
Imaging means for imaging a plurality of solder pastes applied on the lead frame;
Paste recognition means for calculating the application position and application area of a plurality of solder pastes applied on the lead frame from the image imaged by the imaging means;
A positional deviation amount is calculated by comparing the application position calculated by the paste recognition means with a preset reference position. Based on the positional deviation amount and the application area, a plurality of parts applied on the lead frame are calculated. And a control means for controlling the mount head so as to mount the semiconductor chip at a position where the solder paste determined to be acceptable is applied. The manufacturing apparatus of the semiconductor device as described in 2. above.
半導体チップをリードフレームにマウントする半導体装置の製造方法であって、
半田ペーストを吐出するノズルを複数有するディスペンスヘッドにより前記リードフレーム上の複数の位置に半田ペーストを塗布する工程と、
前記リードフレーム上に塗布された複数の半田ペーストを撮像し、得られた画像から、前記複数の半田ペーストの塗布位置と塗布面積とをそれぞれ算出する工程と、
前記塗布位置と予め設定された基準位置とを比較して位置ずれ量を算出し、この位置ずれ量および前記塗布面積に基づいて、前記リードフレーム上に塗布された複数の半田ペーストごとに合否を判定する工程と、
半導体チップを吸着保持するコレットを複数有するマウントヘッドにより、複数の半導体チップにダイシングされた半導体ウェハから、前記複数の半田ペーストごとに合否を判定する工程で合格と判定した半田ペーストが塗布された複数の位置にマウントする複数の前記半導体チップをピックアップする工程と、
前記マウントヘッドでピックアップした複数の前記半導体チップを、前記合格と判定した半田ペーストが塗布された複数の位置にマウントする工程とを含み、
前記ピックアップする工程おいて、電流と磁界とで形成される力で、複数の前記コレットのうちの一部のコレットを一方向の電流の向きで下降させて、前記半導体チップを吸着保持させたとき、他のコレットを前記一方向とは逆方向の電流の向きで前記一部のコレットより上昇した位置に配置し、前記マウントする工程において、前記マウントヘッドを所定の速度で下降させるときに、電流と磁界とで形成される力で、前記半導体チップを保持した状態の前記コレットに、前記一方向の電流の向きで下降する方向に推力を与えた状態で荷重して、前記半導体チップをリードフレームにマウントすることを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device in which a semiconductor chip is mounted on a lead frame,
Applying the solder paste to a plurality of positions on the lead frame by a dispensing head having a plurality of nozzles for discharging the solder paste;
Imaging a plurality of solder pastes applied on the lead frame, and calculating each of the application positions and application areas of the plurality of solder pastes from the obtained images;
A positional deviation amount is calculated by comparing the application position with a preset reference position, and pass / fail is determined for each of the plurality of solder pastes applied on the lead frame based on the positional deviation amount and the application area. A determining step;
A plurality of solder pastes that are determined to pass in the step of determining pass / fail for each of the plurality of solder pastes from a semiconductor wafer diced into a plurality of semiconductor chips by a mount head having a plurality of collets that hold the semiconductor chips by suction. Picking up a plurality of the semiconductor chips mounted at the position;
Mounting a plurality of the semiconductor chips picked up by the mount head at a plurality of positions where the solder paste determined to be acceptable is applied,
In the picking up step , when the semiconductor chip is attracted and held by lowering some collets of the plurality of collets in one direction of current by a force formed by a current and a magnetic field. The other collet is disposed at a position higher than the part of the collets in the direction of the current in the direction opposite to the one direction, and when the mount head is lowered at a predetermined speed in the mounting step, the current is A force generated by a magnetic field and a magnetic field is applied to the collet holding the semiconductor chip in a state in which a thrust is applied in a direction that descends in the direction of the current in one direction, and the semiconductor chip is attached to the lead frame. A method for manufacturing a semiconductor device , comprising: mounting on a semiconductor device.
JP2008290185A 2008-11-12 2008-11-12 Semiconductor device manufacturing apparatus and semiconductor device manufacturing method Active JP5634021B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008290185A JP5634021B2 (en) 2008-11-12 2008-11-12 Semiconductor device manufacturing apparatus and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008290185A JP5634021B2 (en) 2008-11-12 2008-11-12 Semiconductor device manufacturing apparatus and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2010118468A JP2010118468A (en) 2010-05-27
JP5634021B2 true JP5634021B2 (en) 2014-12-03

Family

ID=42305962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008290185A Active JP5634021B2 (en) 2008-11-12 2008-11-12 Semiconductor device manufacturing apparatus and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP5634021B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977231B1 (en) * 2010-11-08 2011-07-12 Asm Assembly Automation Ltd Die bonder incorporating dual-head dispenser
JP2012234920A (en) 2011-04-28 2012-11-29 Toshiba Corp Semiconductor manufacturing device and semiconductor device manufacturing method
JP6022782B2 (en) * 2012-03-19 2016-11-09 ファスフォードテクノロジ株式会社 Die bonder
JP7300353B2 (en) * 2019-09-13 2023-06-29 ファスフォードテクノロジ株式会社 Die bonding apparatus and semiconductor device manufacturing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645036A (en) * 1979-09-20 1981-04-24 Toshiba Corp Mounting method and apparatus for semiconductor pellet
JPH03129837A (en) * 1989-10-16 1991-06-03 Nec Kyushu Ltd Mounter
JPH07335676A (en) * 1994-06-07 1995-12-22 Fujitsu Ltd Apparatus and method for attaching die
JP2002353694A (en) * 2000-09-19 2002-12-06 Matsushita Electric Ind Co Ltd Part suction device, part mounter and part mounting method
JP3565194B2 (en) * 2001-09-03 2004-09-15 松下電器産業株式会社 Electronic component mounting apparatus and electronic component mounting method
JP4001106B2 (en) * 2003-12-15 2007-10-31 松下電器産業株式会社 Electronic component pickup apparatus and electronic component pickup method

Also Published As

Publication number Publication date
JP2010118468A (en) 2010-05-27

Similar Documents

Publication Publication Date Title
KR101838456B1 (en) Die bonder, method of bonding, and manufacturing method of semiconductor device
KR102098762B1 (en) Apparatus for manufacturing semiconductor and method of manufacturing semiconductor device
JP6341641B2 (en) Die bonder
JP6280817B2 (en) Component mounting device
KR102003130B1 (en) Semiconductor manufacturing device and manufacturing method of semiconductor device
JP5634021B2 (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method
JP7126906B2 (en) Transfer device, transfer method, die bonder, and bonding method
JP7333807B2 (en) Apparatus and method for die transfer in bonding facility
KR20200119971A (en) Semiconductor bonding device and the method therefor
JP7205941B2 (en) bonding equipment
JP7137306B2 (en) Electronic component mounting device
JP2000022395A (en) Method and apparatus for mounting electronic component
KR100740594B1 (en) Bump forming apparatus
KR102708943B1 (en) Bonding device
JP5814713B2 (en) Die bonder and die bonding method
JP4049721B2 (en) Bonding method, bonding program, and bonding apparatus
JP2014056980A (en) Die bonder and bonding method
JP5959948B2 (en) Wafer ring exchange device and chip mounting device
JP5826701B2 (en) Chip positioning device, chip positioning method, and die bonder
JP4734296B2 (en) Bonding method, bonding program, and bonding apparatus
JP2008277612A (en) Chip carrying apparatus
JP2023131317A (en) Component mounting device, transfer device, and method for setting transfer height in component mounting device
CN113838762A (en) Semiconductor mounting method and semiconductor mounting equipment applying same
JP2022076180A (en) Transport device, transport method, die bonder, and bonding method
JP4782177B2 (en) Chip stack manufacturing equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140805

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141014

R151 Written notification of patent or utility model registration

Ref document number: 5634021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151