JP5627691B2 - 準安定性強化格納回路のための装置および関連する方法 - Google Patents
準安定性強化格納回路のための装置および関連する方法 Download PDFInfo
- Publication number
- JP5627691B2 JP5627691B2 JP2012531116A JP2012531116A JP5627691B2 JP 5627691 B2 JP5627691 B2 JP 5627691B2 JP 2012531116 A JP2012531116 A JP 2012531116A JP 2012531116 A JP2012531116 A JP 2012531116A JP 5627691 B2 JP5627691 B2 JP 5627691B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- physical
- input
- storage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
- H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
Description
(技術分野)
開示される概念は、概して、格納回路に関し、より具体的には、準安定性強化(metastability−hardened)格納回路のための装置および関連する方法に関する。
マイクロエレクトロニクスにおける進歩は、集積回路(IC)のトランジスタ密度をますます増加させることを可能にした。進歩したICは、何百万ものトランジスタを含み得る。相対的に多くのトランジスタは、回路設計者が相対的に多くの機能を統合することを可能にする。
開示される概念は、概して、ラッチおよびフリップフロップのような格納回路に関する。より具体的には、準安定性強化格納回路のための装置および方法に関する。1つの例示的実施形態において、準安定性強化格納回路は、反転回路(または、代替的に、非反転回路)を含む。反転回路(または非反転回路)は、一対の物理入力に分割される論理入力を有している。
例えば、本発明は以下の項目を提供する。
(項目1)
第一の反転回路を含む準安定性強化格納回路であって、該第一の反転回路は、一対の物理入力に分割される論理入力を有している、準安定性強化格納回路。
(項目2)
上記準安定性強化格納回路は、ラッチを含む、項目1に記載の準安定性強化格納回路。(項目3)
上記第一の反転回路は、少なくとも一対の入力を有しているゲートを含む、項目1に記載の準安定性強化格納回路。
(項目4)
上記第一の反転回路は、インバーターを含む、項目1に記載の準安定性強化格納回路。(項目5)
上記第一の反転回路は、一対の物理出力に分割される論理出力をさらに含む、項目1に記載の準安定性強化格納回路。
(項目6)
上記準安定性強化格納回路は、ラッチを含む、項目2に記載の準安定性強化格納回路。(項目7)
上記第一の反転回路に結合されている第二の反転回路をさらに含み、該第二の反転回路は、一対の物理入力に分割される論理入力を有している、項目1に記載の準安定性強化格納回路。
(項目8)
上記第二の反転回路は、一対の物理出力に分割される論理出力をさらに含む、項目7に記載の準安定性強化格納回路。
(項目9)
上記第二の反転回路は、ラッチを含む、項目7に記載の準安定性強化格納回路。
(項目10)
上記第一の反転回路に結合されている第二の反転回路をさらに含み、該第二の反転回路は、一対の物理出力に分割される論理出力を有している、項目1に記載の準安定性強化格納回路。
(項目11)
上記第二の反転回路は、一対の物理入力に分割される論理入力をさらに含む、項目10に記載の準安定性強化格納回路。
(項目12)
上記第二の反転回路は、ラッチを含む、項目10に記載の準安定性強化格納回路。
(項目13)
第一の反転回路を含む準安定性強化格納回路であって、該第一の反転回路は、一対の物理出力に分割される論理出力を有している、準安定性強化格納回路。
(項目14)
上記準安定性強化格納回路は、ラッチを含む、項目13に記載の準安定性強化格納回路。
(項目15)
上記第一の反転回路は、少なくとも一対の入力を有しているゲートを含む、項目13に記載の準安定性強化格納回路。
(項目16)
上記第一の反転回路は、インバーターを含む、項目13に記載の準安定性強化格納回路。
(項目17)
上記第一の格納回路は、一対の物理入力に分割される論理入力をさらに含む、項目13に記載の準安定性強化格納回路。
(項目18)
上記準安定性強化格納回路は、ラッチを含む、項目17に記載の準安定性強化格納回路。
(項目19)
上記第一の反転回路に結合されている第二の反転回路をさらに含み、該第二の反転回路は、一対の物理入力に分割される論理入力を有している、項目13に記載の準安定性強化格納回路。
(項目20)
上記第二の反転回路は、一対の物理出力に分割される論理出力をさらに含む、項目19に記載の準安定性強化格納回路。
(項目21)
上記第二の反転回路は、ラッチを含む、項目19に記載の準安定性強化格納回路。
(項目22)
上記第一の反転回路に結合されている第二の反転回路をさらに含み、該第二の反転回路は、一対の物理出力に分割される論理出力を有している、項目13に記載の準安定性強化格納回路。
(項目23)
上記第二の反転回路は、一対の物理入力に分割される論理入力をさらに含む、項目22に記載の準安定性強化格納回路。
(項目24)
上記第二の反転回路は、ラッチを含む、項目22に記載の準安定性強化格納回路。
(項目25)
電子回路における格納回路の準安定性強化方法であって、該方法は、該格納回路における第一の反転回路の論理入力を一対の物理入力に分割することを含む、方法。
(項目26)
上記第一の反転回路の論理出力を一対の物理出力に分割することをさらに含む、項目25に記載の方法。
(項目27)
上記格納回路における第二の反転回路の論理入力を一対の物理入力に分割することをさらに含む、項目25に記載の方法。
(項目28)
上記第二の反転回路の論理出力を一対の物理出力に分割することをさらに含む、項目27に記載の方法。
(項目29)
上記格納回路は、ラッチを含む、項目25に記載の方法。
(項目30)
上記格納回路は、ラッチを含む、項目27に記載の方法。
(項目31)
上記格納回路は、フリップフロップを含む、項目27に記載の方法。
(項目32)
第一の論理入力および第一の論理出力を有している第一の回路を備えている集積回路(IC)であって、該第一の論理出力は、第一の高バイアス物理出力および第一の低バイアス物理出力に分割され、該第一の回路の準安定な状態中に、該第一の高バイアス物理出力の出力電圧は、該第一の低バイアス物理出力の出力電圧よりも高い、集積回路(IC)。(項目33)
第二の論理入力および第二の論理出力を有している第二の集積回路をさらに含み、該第二の論理入力は、少なくとも1つのNMOSトランジスタに結合されている第一の高バイアス物理入力と、少なくとも1つのPMOSトランジスタに結合されている第一の低バイアス物理入力とに分割される、項目32に記載の集積回路(IC)。
(項目34)
上記第一および第二の回路は、準安定性強化格納回路を形成し、該第一の回路の第一の高バイアス出力は、該第二の回路の第一の高バイアス入力に結合されており、該第一の回路の第一の低バイアス出力は、該第二の回路の第一の低バイアス入力に結合されている、項目33に記載の集積回路(IC)。
(項目35)
上記第二の論理出力は、第二の高バイアス物理出力および第二の低バイアス物理出力に分割され、上記第二の回路の準安定な状態中に、該第二の高バイアス物理出力の出力電圧は、該第二の低バイアス物理出力の出力電圧よりも高い、項目33に記載の集積回路(IC)。
(項目36)
上記第一の回路の第一の高バイアス物理出力は、該第一の回路の第二の高バイアス物理入力に結合されており、該第一の回路の第一の低バイアス物理出力は、該第一の回路の第二の低バイアス物理入力に結合されている、項目35に記載の集積回路(IC)。
(項目37)
上記第二の回路の第一の高バイアス物理出力は、上記第一の回路の第二の高バイアス物理入力に結合されており、該第一の回路の第一の低バイアス物理出力は、該第一の回路の第二の低バイアス物理入力に結合されている、項目36に記載の集積回路(IC)。
(項目38)
上記第一の論理出力は、上記第一の論理入力の反転関数を含む、項目32に記載の集積回路(IC)。
(項目39)
上記第二の論理出力は、上記第二の論理入力の反転関数を含む、項目33に記載の集積回路(IC)。
開示される概念は、概して、ラッチおよびフリップフロップのような格納回路に関する。より具体的には、開示される概念は、例えば、ラッチおよびフリップフロップのような準安定性強化格納回路のための装置および方法を提供する。
Claims (27)
- 第一の反転回路および第二の反転回路を含む準安定性強化格納回路であって、該第一の反転回路は、第一のPMOSトランジスタおよび第一のNMOSトランジスタを含み、該第一の反転回路は、一対の物理入力に分割される論理入力を有しており、該一対の物理入力は、該第一のNMOSトランジスタのゲートに低バイアス入力を含み、該第一のPMOSトランジスタのゲートに高バイアス入力を含み、該第二の反転回路は、第二のPMOSトランジスタおよび第二のNMOSトランジスタを含み、該第二の反転回路は、一対の物理出力に分割される論理出力を有しており、該一対の物理出力は、該第二のNMOSトランジスタのドレインに低バイアス出力を含み、該第二のPMOSトランジスタのドレインに高バイアス出力を含み、該低バイアス入力および該高バイアス入力は、それぞれ、該低バイアス出力および該高バイアス出力に結合されている、準安定性強化格納回路。
- 前記準安定性強化格納回路は、ラッチを含む、請求項1に記載の準安定性強化格納回路。
- 前記第一の反転回路は、少なくとも一対の入力を有しているゲートを含む、請求項1に記載の準安定性強化格納回路。
- 前記第一の反転回路は、インバーターを含む、請求項1に記載の準安定性強化格納回路。
- 前記第一の反転回路は、一対の物理出力に分割される論理出力をさらに含む、請求項1に記載の準安定性強化格納回路。
- 前記準安定性強化格納回路は、ラッチを含む、請求項5に記載の準安定性強化格納回路。
- 前記第二の反転回路は、一対の物理入力に分割される論理入力を有している、請求項1に記載の準安定性強化格納回路。
- 前記準安定性強化格納回路は、ラッチを含む、請求項7に記載の準安定性強化格納回路。
- 第一の反転回路および第二の反転回路を含む準安定性強化格納回路であって、該第一の反転回路は、第一のPMOSトランジスタおよび第一のNMOSトランジスタを含み、該第一の反転回路は、一対の物理出力に分割される論理出力を有しており、該一対の物理出力は、該第一のNMOSトランジスタのドレインに低バイアス出力を含み、該第一のPMOSトランジスタのドレインに高バイアス出力を含み、該第二の反転回路は、第二のPMOSトランジスタおよび第二のNMOSトランジスタを含み、該第二の反転回路は、一対の物理入力に分割される論理入力を有しており、該一対の物理入力は、該第二のNMOSトランジスタのゲートに低バイアス入力を含み、該第二のPMOSトランジスタのゲートに高バイアス入力を含み、該低バイアス出力および該高バイアス出力は、それぞれ、該低バイアス入力および該高バイアス入力に結合されている、準安定性強化格納回路。
- 前記準安定性強化格納回路は、ラッチを含む、請求項9に記載の準安定性強化格納回路。
- 前記第一の反転回路は、少なくとも一対の入力を有しているゲートを含む、請求項9に記載の準安定性強化格納回路。
- 前記第一の反転回路は、インバーターを含む、請求項9に記載の準安定性強化格納回路。
- 前記第一の格納回路は、一対の物理入力に分割される論理入力をさらに含む、請求項9に記載の準安定性強化格納回路。
- 前記準安定性強化格納回路は、ラッチを含む、請求項13に記載の準安定性強化格納回路。
- 前記第二の反転回路は、一対の物理出力に分割される論理出力をさらに含む、請求項9に記載の準安定性強化格納回路。
- 前記準安定性強化格納回路は、ラッチを含む、請求項9に記載の準安定性強化格納回路。
- 電子回路における格納回路の準安定性強化方法であって、該方法は、
該格納回路における第一の反転回路の論理入力を一対の物理入力に分割することであって、該第一の反転回路は、第一のPMOSトランジスタおよび第一のNMOSトランジスタを含み、該一対の物理入力は、該第一のNMOSトランジスタのゲートに低バイアス入力を含み、該第一のPMOSトランジスタのゲートに高バイアス入力を含む、ことと、
該格納回路における第二の反転回路の論理出力を一対の物理出力に分割することであって、該第二の反転回路は、第二のPMOSトランジスタおよび第二のNMOSトランジスタを含み、該一対の物理出力は、該第二のNMOSトランジスタのドレインに低バイアス出力を含み、該第二のPMOSトランジスタのドレインに高バイアス出力を含む、ことと、
該低バイアス入力および該高バイアス入力を、それぞれ、該低バイアス出力および該高バイアス出力に結合させることと
を含む、方法。 - 前記第一の反転回路の論理出力を一対の物理出力に分割することをさらに含む、請求項17に記載の方法。
- 前記格納回路における前記第二の反転回路の論理入力を一対の物理入力に分割することをさらに含む、請求項17に記載の方法。
- 前記格納回路は、ラッチを含む、請求項17に記載の方法。
- 前記格納回路は、ラッチを含む、請求項19に記載の方法。
- 前記格納回路は、フリップフロップを含む、請求項19に記載の方法。
- 第一の論理入力および第一の論理出力を有している第一の回路と、第二の論理入力および第二の論理出力を有している第二の回路とを備えている集積回路(IC)であって、該第一の回路は、第一のPMOSトランジスタおよび第一のNMOSトランジスタを含み、該第一の回路は、反転回路であり、該第一の論理出力は、該第一のPMOSトランジスタのドレインにおける第一の高バイアス物理出力および該第一のNMOSトランジスタのドレインにおける第一の低バイアス物理出力に分割され、該第一の回路の準安定な状態中に、該第一の高バイアス物理出力の出力電圧は、該第一の低バイアス物理出力の出力電圧よりも高く、該第二の回路は、第二のPMOSトランジスタおよび第二のNMOSトランジスタを含み、該第二の回路は、反転回路であり、該第二の論理入力は、該第二のPMOSトランジスタのゲートにおける第二の高バイアス物理入力と、該第二のNMOSトランジスタのゲートにおける第二の低バイアス物理入力とに分割され、該第一の回路の第一の高バイアス物理出力は、該第二の回路の第二の高バイアス物理入力に結合されており、該第一の回路の第一の低バイアス物理出力は、該第二の回路の第二の低バイアス物理入力に結合されている、集積回路(IC)。
- 前記第一および第二の回路は、準安定性強化格納回路を形成する、請求項23に記載の集積回路(IC)。
- 前記第二の論理出力は、第二の高バイアス物理出力および第二の低バイアス物理出力に分割され、前記第二の回路の準安定な状態中に、該第二の高バイアス物理出力の出力電圧は、該第二の低バイアス物理出力の出力電圧よりも高い、請求項23に記載の集積回路(IC)。
- 前記第一の論理出力は、前記第一の論理入力の反転関数を含む、請求項23に記載の集積回路(IC)。
- 前記第二の論理出力は、前記第二の論理入力の反転関数を含む、請求項23に記載の集積回路(IC)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/568,567 | 2009-09-28 | ||
US12/568,567 US7928768B1 (en) | 2009-09-28 | 2009-09-28 | Apparatus for metastability-hardened storage circuits and associated methods |
PCT/US2010/050573 WO2011038404A2 (en) | 2009-09-28 | 2010-09-28 | Apparatus for Metastability-Hardened Storage Circuits and Associated Methods |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013506349A JP2013506349A (ja) | 2013-02-21 |
JP5627691B2 true JP5627691B2 (ja) | 2014-11-19 |
Family
ID=43779622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012531116A Expired - Fee Related JP5627691B2 (ja) | 2009-09-28 | 2010-09-28 | 準安定性強化格納回路のための装置および関連する方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7928768B1 (ja) |
EP (1) | EP2483773A4 (ja) |
JP (1) | JP5627691B2 (ja) |
CN (1) | CN102640110B (ja) |
WO (1) | WO2011038404A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7928768B1 (en) * | 2009-09-28 | 2011-04-19 | Altera Corporation | Apparatus for metastability-hardened storage circuits and associated methods |
US9099999B1 (en) * | 2012-05-31 | 2015-08-04 | Altera Corporation | Adjustable drive strength input-output buffer circuitry |
DE102015122907B4 (de) * | 2015-12-29 | 2019-07-04 | Infineon Technologies Ag | Speichereinrichtung und Verfahren zum Betreiben einer Speichereinrichtung |
US11133921B1 (en) * | 2020-07-29 | 2021-09-28 | Silicon Laboratories Inc. | High-speed synchronizer with lower metastability failure rate |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5381061A (en) * | 1976-12-27 | 1978-07-18 | Fujitsu Ltd | Logical circuit |
JPS59168723A (ja) * | 1983-03-14 | 1984-09-22 | Nec Corp | 入力回路 |
US4631428A (en) * | 1984-10-26 | 1986-12-23 | International Business Machines Corporation | Communication interface connecting binary logic unit through a trinary logic transmission channel |
EP0308623B1 (de) * | 1987-09-17 | 1991-07-17 | Siemens Aktiengesellschaft | Synchronisier-Flipflop-Schaltungsanordnung |
US5081377A (en) * | 1990-09-21 | 1992-01-14 | At&T Bell Laboratories | Latch circuit with reduced metastability |
JPH0897685A (ja) * | 1994-09-22 | 1996-04-12 | Fujitsu Ltd | フリップフロップ回路 |
JP2870629B2 (ja) * | 1994-10-13 | 1999-03-17 | 日本電気株式会社 | 論理回路 |
US5525923A (en) * | 1995-02-21 | 1996-06-11 | Loral Federal Systems Company | Single event upset immune register with fast write access |
US5764710A (en) * | 1995-12-15 | 1998-06-09 | Pericom Semiconductor Corp. | Meta-stable-resistant front-end to a synchronizer with asynchronous clear and asynchronous second-stage clock selector |
JPH10111674A (ja) * | 1996-04-17 | 1998-04-28 | Toshiba Corp | タイミング信号発生回路およびこれを含む表示装置 |
JPH10190416A (ja) * | 1996-12-24 | 1998-07-21 | Toshiba Corp | フリップフロップ回路 |
JP3357824B2 (ja) * | 1997-10-08 | 2002-12-16 | 株式会社東芝 | 半導体装置 |
KR100304691B1 (ko) * | 1998-05-29 | 2001-09-29 | 윤종용 | 트라이스테이트 보상회로를구비하는 출력신호 발생회로 |
WO2001010026A1 (en) * | 1999-07-28 | 2001-02-08 | Lockheed Martin Corporation | Enhanced single event upset immune latch circuit |
US6377097B1 (en) * | 2000-03-13 | 2002-04-23 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method and apparatus for reducing the vulnerability of latches to single event upsets |
US6327176B1 (en) * | 2000-08-11 | 2001-12-04 | Systems Integration Inc. | Single event upset (SEU) hardened latch circuit |
WO2002015403A1 (en) * | 2000-08-14 | 2002-02-21 | Jose Alberto Cavazos | Synchronizer with zero metastability |
US7027542B1 (en) * | 2001-06-04 | 2006-04-11 | Advanced Micro Devices, Inc. | Apparatus and method for providing data transfer between two digital circuits with different clock domains and for solving metastability problems |
US7095259B2 (en) * | 2004-10-18 | 2006-08-22 | Agilent Technologies, Inc. | Reducing metastable-induced errors from a frequency detector that is used in a phase-locked loop |
US20060253677A1 (en) * | 2005-05-04 | 2006-11-09 | Arm Limited | Data access prediction |
FR2889897B1 (fr) * | 2005-08-18 | 2007-10-12 | Atmel Nantes Sa Sa | Cellule logique a deux sorties redondantes isolees, et circuit integre correspondant. |
US7212056B1 (en) * | 2005-10-12 | 2007-05-01 | Honeywell International Inc. | Radiation hardened latch |
US7288969B1 (en) * | 2006-04-05 | 2007-10-30 | Alcatel Lucent | Zero clock delay metastability filtering circuit |
US7965119B2 (en) * | 2006-06-20 | 2011-06-21 | Freescale Semiconductor, Inc. | Device and method for handling metastable signals |
US7443223B2 (en) * | 2006-08-31 | 2008-10-28 | Freescale Semiconductor, Inc. | Level shifting circuit |
US7411411B1 (en) * | 2007-10-19 | 2008-08-12 | Honeywell International Inc. | Methods and systems for hardening a clocked latch against single event effects |
US7623051B2 (en) * | 2008-04-29 | 2009-11-24 | Analog Devices, Inc. | Metastability error reduction in signal converter systems |
US7977975B1 (en) * | 2009-09-18 | 2011-07-12 | Altera Corporation | Apparatus for using metastability-hardened storage circuits in logic devices and associated methods |
US7928768B1 (en) * | 2009-09-28 | 2011-04-19 | Altera Corporation | Apparatus for metastability-hardened storage circuits and associated methods |
US8334712B2 (en) * | 2010-03-04 | 2012-12-18 | Microsemi Corp.—Analog Mixed Signal Group Ltd. | High speed latch circuit with metastability trap and filter |
-
2009
- 2009-09-28 US US12/568,567 patent/US7928768B1/en active Active
-
2010
- 2010-09-28 CN CN201080043269.8A patent/CN102640110B/zh active Active
- 2010-09-28 JP JP2012531116A patent/JP5627691B2/ja not_active Expired - Fee Related
- 2010-09-28 WO PCT/US2010/050573 patent/WO2011038404A2/en active Application Filing
- 2010-09-28 EP EP10819654.4A patent/EP2483773A4/en not_active Withdrawn
-
2011
- 2011-04-18 US US13/089,221 patent/US8638122B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2483773A4 (en) | 2014-12-24 |
EP2483773A2 (en) | 2012-08-08 |
CN102640110B (zh) | 2018-02-16 |
US8638122B2 (en) | 2014-01-28 |
JP2013506349A (ja) | 2013-02-21 |
US20110074466A1 (en) | 2011-03-31 |
WO2011038404A2 (en) | 2011-03-31 |
US20110193593A1 (en) | 2011-08-11 |
US7928768B1 (en) | 2011-04-19 |
CN102640110A (zh) | 2012-08-15 |
WO2011038404A3 (en) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9813047B2 (en) | Standby mode state retention logic circuits | |
CN106487361B (zh) | 具有共享的时钟开关的多位触发器 | |
US8797077B2 (en) | Master-slave flip-flop circuit | |
US20080238399A1 (en) | Buffer Circuit Having Multiplexed Voltage Level Translation | |
US11916056B2 (en) | Semiconductor integrated circuit device | |
JP5627691B2 (ja) | 準安定性強化格納回路のための装置および関連する方法 | |
WO2007046368A1 (ja) | 半導体集積回路 | |
US20140266365A1 (en) | Latency/area/power flip-flops for high-speed cpu applications | |
US7453294B1 (en) | Dynamic frequency divider with improved leakage tolerance | |
US9755618B1 (en) | Low-area low clock-power flip-flop | |
US20170276729A1 (en) | Unbalanced multiplexer and scan flip-flops applying the same | |
US8134395B2 (en) | Leakage power optimized structure | |
US7030643B2 (en) | Output buffer circuits including logic gates having balanced output nodes | |
Sunagawa et al. | Variation-tolerant design of D-flipflops | |
JP6083586B2 (ja) | リング発振器 | |
US7394297B2 (en) | Logic gate with reduced sub-threshold leak current | |
US8415982B2 (en) | Semiconductor integrated circuit device | |
Scotti et al. | A novel 0.6 V MCML D-latch topology exploiting dynamic body bias threshold lowering | |
US8686758B1 (en) | Integrated circuit with configurable I/O transistor arrangement | |
US7190756B1 (en) | Hybrid counter with an asynchronous front end | |
Kishor et al. | Threshold voltage and power-supply tolerance of CMOS logic design families | |
Uma et al. | Performance of full adder with skewed logic | |
Shukla et al. | A 800MHz, 0.21 pJ, 1.2 V to 6V Level Shifter Using Thin Gate Oxide Devices in 65nm LSTP | |
US20060044016A1 (en) | Integrated circuit with signal skew adjusting cell selected from cell library | |
Sarma D | Design and Implementation of Novel High Performance Domino Logic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121113 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121206 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121213 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130104 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5627691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |