JP5624710B2 - テストハンドラーのキャリアボード用のインサート - Google Patents

テストハンドラーのキャリアボード用のインサート Download PDF

Info

Publication number
JP5624710B2
JP5624710B2 JP2008104477A JP2008104477A JP5624710B2 JP 5624710 B2 JP5624710 B2 JP 5624710B2 JP 2008104477 A JP2008104477 A JP 2008104477A JP 2008104477 A JP2008104477 A JP 2008104477A JP 5624710 B2 JP5624710 B2 JP 5624710B2
Authority
JP
Japan
Prior art keywords
insert
latch
semiconductor element
insert body
test handler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008104477A
Other languages
English (en)
Other versions
JP2008261861A (ja
Inventor
ユンスン ナ
ユンスン ナ
テフン ク
テフン ク
ジェヒュン ソン
ジェヒュン ソン
ドンハン キム
ドンハン キム
ヤンヨン キム
ヤンヨン キム
Original Assignee
テクウィング., カンパニー リミテッド
テクウィング., カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070036212A external-priority patent/KR100834852B1/ko
Priority claimed from KR1020080009924A external-priority patent/KR100950335B1/ko
Application filed by テクウィング., カンパニー リミテッド, テクウィング., カンパニー リミテッド filed Critical テクウィング., カンパニー リミテッド
Publication of JP2008261861A publication Critical patent/JP2008261861A/ja
Application granted granted Critical
Publication of JP5624710B2 publication Critical patent/JP5624710B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明はテストハンドラーに係り、さらに詳しくは、テストハンドラーのキャリアボードに取り付けられるインサートに関する。
テストハンドラーとは、生産された半導体素子の出荷に先立ってその良否をテスターによりテストしたい場合、テスターに半導体素子を供給した後、テスト済みの半導体素子をそのテスト結果に基づいて分類する装置であり、その技術的な事項の詳細は、例えば、下記の特許文献1などの多数の公開文書に既に開示されている。
この種のテストハンドラーには、半導体素子が積載され、テストハンドラー内部の一定の経路を循環する多数のキャリアボード(「テストトレイ」を含む。)が備えられる。
一般に、テストハンドラーは、搬入位置において顧客トレイに積載された半導体素子をキャリアボードに搬入した後、テスト位置においてキャリアボードに積載された状態の半導体素子をテスターに供給し、搬出位置においてテスト済みの半導体素子をキャリアボードから顧客トレイに搬出するようになっている。このために、テストハンドラーは、搬入位置、テスト位置及び搬出位置を含む循環経路に沿ってキャリアボードを循環するための装置的な構成を有する。
図1は、通常のキャリアボードを示す概略図である。図1に示すように、通常のキャリアボード10は、複数のインサート11(キャリアモジュールとも呼ばれる。)がマトリックス状にフレーム12に取り付けられるような構造を有しており、1つのインサート11には1または2以上の半導体素子を載置できるようになっている。参考までに、図1のキャリアボードは一つのインサート11に一つの半導体素子が載置される例を示している。
一方、キャリアボードは、上述したように、一定の循環経路を循環するようになっているため、インサートに載置された半導体素子の載置状態が安定して維持できるように半導体素子を固定する装置(以下、「ラッチ装置」と称する。)がインサートに設けられている。ラッチ装置に関する技術は、下記の特許文献2(以下、「従来の技術1」という。)及び特許文献3(以下、「従来の技術2」という。)などに開示されている。
まず、従来の技術1を参照すると、従来の技術1が開示されている下記の特許文献2の図8及び図8を引用する説明から明らかなように、ラッチ164及びラッチを働きかけるための構成を有するラッチ装置が各構成部品別に分けられてインサートに設けられている。
ところで、従来の技術1の場合には、下記のような問題点がある。
テストされるべき半導体素子が切り替わり、インサートの載置空間(従来の技術1にはIC収納部−図面符号19−と示されている)が切り替わった半導体素子のサイズに不向きである場合、インサートを取り替えるか、あるいは、キャリアボードの全体を取り替えることを余儀なくされるが、キャリアボードの全体を取り替える場合にはフレーム及びインサートという資源の無駄使いが招かれ、インサートだけを取り替える場合でもインサートという資源の無駄使いが招かれてしまう
通常、インサートの生産コストは、射出により成形されるインサートボディ(従来の技術1においてはインサート本体−図面符号161及び161´−と示されている)のコスト、ラッチ装置のコスト、ラッチ装置をなすラッチ及びラッチを働きかけるための構成部品をインサートボディに手作業で組み立てるための組立コストなどにより定められる。
このため、従来の技術1に示すインサートを用いるとき、テストされるべき半導体素子が切り替わってインサートを取り替える必要性がある場合、ラッチ装置をなす個別の構成部品をリサイクルするには、個別の構成部品の取り外しと再組立の過程を有さなければならない。この場合、部品の取り外し時における部品の損傷、取り外し及び再組立の困難性に起因する取替時間の増大、取替時間の増大に起因するテストハンドラーの稼働率の制限という問題点があり、実質的に資源のリサイクルが困難になり、資源の無駄使いを招いてしまうという問題点がある。
次に、従来の技術2を参照すると、従来の技術2が開示されている下記の特許文献3の図4及び図4を引用する説明から明らかなように、従来の技術2は、ラッチ(従来の技術2にはラッチ−図面符号130−と示されている)とラッチを働きかけるラッチ作動部材がインサートボディ(従来の技術2にはキャリア本体−図面符号120−と示されている)とは別に区分されてフレーム(従来の技術2における図面符号110)に取り付けられる技術である。すなわち、従来の技術2によれば、ラッチとラッチ作動部材がインサートボディとは別に分離されてフレームに取り付けられることにより、インサートボディの取替時にもラッチとラッチ作動部材がリサイクル可能になっている。
しかしながら、従来の技術2も下記の問題点を有している。
まず、テストされるべき半導体素子のサイズが小さくなる場合、既存のラッチとラッチ作動部材によってはサイズの小さくなった半導体素子を維持することが困難になる。なぜならば、従来の技術2による場合には、ラッチの載置空間(従来の技術2には載置溝またはキャビティー−図面符号122−と呼ばれている)への突出の度合いが定まっているため、図2に示すように、新たにテストされるべき半導体素子のサイズが小さくなったとき(半導体素子がDからDに取り替えられたとき)には、既存のラッチ21及びラッチ作動部材が半導体素子Dを維持する機能を失ってしまう。
また、従来の技術2による場合、テストされるべき半導体素子のサイズが大きくなる場合にもプッシャーに関連して問題点が発生する恐れがある。プッシャーはテストサイトにある半導体素子をテスターのテストソケットに押し付ける部品であるが、プッシャーの断面積は半導体素子の断面積とほぼ同じくなっていることが一般的である。というのは、半導体素子の一部だけを押し付けると、プッシャーの押し付け力により半導体素子に微細な皹が入る恐れがあるためである。ところが、図3に示すように、半導体素子のサイズが大きくなると(半導体素子がDからDに取り替えられたとき)、ラッチ21との干渉によりプッシャーPが半導体素子の周縁部を押し付けることができなくなる可能性がある。
そして、従来の技術2によれば、テストされるべき半導体素子のサイズが大きくなる場合、特に、サイズの変化が激しい場合には、半導体素子を載置空間に載置できなくなる可能性もある。半導体素子のサイズが大きくて定まったラッチの位置を侵入する場合、ラッチにより半導体素子を載置空間に載置できなくなってしまうのである。この場合、他のサイズのラッチとラッチ作動部材に取り替えることが必ず必要となる。
このため、従来の技術2による場合には、半導体素子のサイズが変わると、ラッチ及びラッチ作動部材を取り替えなければならないという負担が依然として存在し、このときにも同様に、ラッチ及びラッチ作動部材をなす各構成部品別に一々取り替えなければならない煩雑さを伴うという問題点がある。
他方、上記の如きキャリアボード、インサート及びラッチ装置に関連して、下記の特許文献4(以下、「引用技術1」という。)に開示された技術と、下記の特許文献5(以下、「引用技術2」という。)に開示されたインサートボディ(引用技術2には「インサート本体」と定義されている)と、インサートポケット(引用技術2には「案内コア」と定義されている。)が脱着自在に結合されている技術が開示されている。
これらの引用技術によれば、インサートボディにフック機構とラッチ機構が備えられており、インサートポケットに半導体素子が積載されるため、テストしようとする半導体素子のサイズが異なる場合でも、インサートポケットさえ取り替えればよく、インサートボディはそのままリサイクルすることが可能になる。
しかしながら、引用技術による場合、フック機構に損傷が加わると、インサートボディを取り替えなければならないという新たな問題点が発生し、テストしようとする半導体素子のサイズが異なってくる場合、インサートをなす1構成要素であるインサートポケットを取り替えなければならないため、その分資源のリサイクル率は下がる。また、ラッチ機構はその部品のサイズが小さくて複雑であり、結果として、取り付け及び取り外しが困難になり取付性及び取替性に劣っているが、先行技術による場合にもそのような問題点は依然として存在している。
大韓民国登録特許公報登録番号10−0553992号 大韓民国公開特許公報公開番号10−2006−0003893号(発明の名称:電子部品ハンドリング装置用のインサート、トレイ、及び電子部品ハンドリング装置) 大韓民国公開特許公報公開番号10−2006−0125136号(発明の名称:半導体素子テストハンドラー用のキャリアモジュール)に開示されている技術 大韓民国登録特許10−0486412号(発明の名称:テストハンドラーのテストトレイインサート、キャリアボードが「テストトレイ」と定義されている。) 大韓民国登録特許10−0769105号(発明の名称:インサート及びこれを備えた電子部品ハンドリング装置)
本発明は上記の問題点を解決するためになされたものであり、以下の目的を有する。
第一に、インサートボディにブロック化されたラッチブロックを脱着自在に結合可能な技術を提供することである。
第二に、インサートボディにインサートポケットが脱着自在に結合可能なインサートにおいて損傷が加わり易いフックをインサートポケットに設ける技術と、テストしようとする半導体素子のサイズが異なってくる場合でもインサートや一部の部品の取替えなしにインサートをそのまま再利用できる技術と、インサートボディにインサートポケットが脱着自在に結合可能なインサートにおいて故障しやすいラッチ装置をインサートポケットに設ける技術と、を提供することである。
上記の第一の目的を達成するための本発明によるテストハンドラーのキャリアボード用のインサートは、半導体素子が載置可能な載置空間を有するインサートボディと、ブロック化されて前記インサートボディに脱着自在に結合されることにより前記載置空間に載置される半導体素子の載置状態を維持する少なくとも一つのラッチブロックと、を備えることを特徴としている。
前記インサートボディには前記ラッチブロックが収容可能なブロック収容溝が凹設されており、前記ラッチブロックは前記ブロック収容溝に収容可能になっていることを他の特徴としている。
前記インサートボディには前記ブロック収容溝の内壁面に係止爪が形成されており、前記ラッチブロックには前記ブロック収容溝に収容されたときに前記係止爪に引っ掛かって前記ラッチブロックの離脱を防止可能な弾性遊動自在な係止ピン突起が設けられていることをさらに他の特徴としている。
前記ラッチブロックは、結合部材を介して前記インサートボディに脱着自在に結合されることをさらに他の特徴としている。
前記少なくとも一つのラッチブロックは、異なる規格の半導体素子が載置可能な載置空間を有する種々のインサートボディと結合可能であることをさらに他の特徴としている。
また、上記の第2の目的の一部を達成するための本発明の第1の形態によるテストハンドラーのキャリアボード用のインサートは、積載される半導体素子が通過可能な通過穴が穿設されているインサートボディと、前記インサートボディに脱着自在に結合され、前記通過穴を通過した半導体素子が積載される積載部を有するインサートポケットと、を備え、前記インサートポケットは、前記積載部の側面に前記インサートボディに脱着自在に結合されるための少なくとも1以上のフックを有し、前記インサートボディには、前記通過穴の側面に前記少なくとも1以上のフックがそれぞれ収納可能な少なくとも1以上のフック収納溝と、前記少なくとも1以上のフックがそれぞれ係止可能な少なくとも1以上のフック係止爪と、が形成されていることを特徴としている。
前記積載部の底面には積載された半導体素子の位置決めを行うための位置決め溝が凹設されていることを他の特徴としている。
前記底面には、半導体素子に形成されたリードを下方に開放するための多数の開放孔が穿設されていることをさらに他の特徴としている。
前記多数の開放孔は、一定の間隔にて形成されていて、サイズは異なるものの、リード間の間隔が前記多数の開放孔間の間隔に等しい種々の半導体素子が積載可能であることをさらに他の特徴としている。
前記インサートボディは、前記積載部に積載された半導体素子を保持または解放するために前記通過穴の側面に設けられる少なくとも1以上のラッチ装置を備え、前記少なくとも1以上のラッチ装置は、前記インサートポケットの昇降に伴い半導体素子を保持または解放することをさらに他の特徴としている。
前記インサートボディは、前記積載部に積載された半導体素子を保持または解放するために前記通過穴の側面に設置される少なくとも1以上のラッチ装置を備え、前記少なくとも1以上のラッチ装置は下方の圧力により半導体素子を保持または解放し、半導体素子は上方から前記積載部に積載されることをさらに他の特徴としている。
また、上記の第2の目的の一部を達成するための本発明の第2の形態によるテストハンドラーのキャリアボード用のインサートは、半導体素子が積載される積載部を有し、前記積載部の底面には積載された半導体素子の位置決めを行うための位置決め溝が凹設されていることを特徴としている。
前記底面には、半導体素子に形成されたリードを下方に開放するための多数の開放孔が穿設されていることをさらに他の特徴としている。
前記多数の開放孔は、一定の間隔にて形成されていて、サイズは異なるものの、リード間の間隔が前記多数の開放孔間の間隔に等しい種々の半導体素子が積載可能であることをさらに他の特徴としている。
さらに、上記の第2の目的の一部を達成するための本発明の第3の形態によるテストハンドラーのキャリアボード用のインサートは、積載される半導体素子が通過可能な通過穴が穿設されているインサートボディと、前記インサートボディに脱着自在に結合され、前記通過穴を通過した半導体素子が積載される積載部付きインサートポケットと、を備え、前記インサートポケットは、前記積載部を有する積載フレームと、前記積載部に積載された半導体素子を保持または解放するために前記積載フレームの側面に設けられる少なくとも1以上のラッチ装置と、を備えることを特徴としている。
前記少なくとも1以上のラッチ装置は、前記積載フレームの側面にヒンジ結合されて一端がヒンジ結合点を回転点として回転しながら前記積載部に積載された半導体素子を保持または解放するラッチバーと、前記ラッチバーが保持状態を維持するように前記ラッチバーに弾性力を加える保持バネと、を備えることを他の特徴としている。
前記インサートポケットは前記積載部に垂直な方向に一定の間隔だけ遊動自在に前記インサートボディに結合され、前記ラッチバーの他端は前記回転点よりも前記ラッチバーの長手方向にさらに突出され、前記インサートボディには前記インサートポケットが上方に移動されるときに前記ラッチバーの突出された他端が引っ掛かって前記ラッチバーが回転できるようにするラッチ係止爪と、が設けられていることをさらに他の特徴としている。
前記インサートボディと前記インサートポケットとの間に反発力が働くように設けられる反発バネをさらに備えることをさらに他の特徴としている。
前記積載部の底面には、積載された半導体素子の位置決めを行うための位置決め溝が凹設されていることをさらに他の特徴としている。
前記底面には、半導体素子に形成されたリードを下方に開放するための多数の開放孔が穿設されていることをさらに他の特徴としている。
前記多数の開放孔は一定の間隔にて形成されていてサイズは異なるが、リード間の間隔が前記多数の開放孔間の間隔に等しい種々の半導体素子が積載可能であることをさらに他の特徴としている。
上記の本発明によれば、下記の効果が奏される。
第一に、ブロック化されたラッチブロックを介して載置空間に載置された半導体素子を維持させ、ラッチブロックそのものがインサートボディに脱着自在に結合されるため、その取替えが簡単に行えながらも、半導体素子のサイズの変化とは無関係にラッチブロックがリサイクルできることから、資源の無駄使いを防ぐことができる。
第二に、フックに損傷が加わってもインサートポケットさえ取り替えればよいことから、インサートボディのリサイクル率を高め、資源の無駄使いを防ぐことができ、故障し易くかつ取り外し及び取り付けがし難くて取替性に劣るラッチ装置をインサートポケットに設けることにより、ラッチ装置の故障発生時にインサートポケットさえ簡単に取り替えればよいことから、取替性が向上し、テストしようとする半導体素子のサイズが異なってくる場合でもインサートをそのまま使用できることから、資源の無駄使いを低減して取替えコストを削減することができる。
以下、添付図面に基づき、上述した如き本発明によるテストハンドラーのキャリアボード用のインサート(以下、「インサート」と略す。)に対する実施例を詳細に説明するが、説明の簡潔さのために重複する説明は省く。
<本発明の第1の形態による実施例>
図4は、本発明の第1の形態による実施例によるインサート400のインサートボディ410及びラッチブロック420を示す平面図であり、図5は、図4のインサートボディ410及びラッチブロック420のI−I線に沿って切り取ってA方向から見た断面図であり、図6は、図4のインサートボディ410及びラッチブロック420をJ−J方向に沿って切り取ってB方向からみた断面図である。
図4から図6に示すように、この実施例によるインサート400は、インサートボディ410及びラッチブロック420を備えてなる。
インサートボディ410は半導体素子が載置可能な載置空間411を有しており、ラッチブロック420が収容可能なブロック収容溝412が上下方向及び載置空間411側に開放されるように載置空間411の両脇にそれぞれ凹設されている。そして、ブロック収容溝412は載置空間411の側を除く3個の側面に後述するラッチブロック420の係止部421が出納自在に係止溝412aが拡張されており、図5に具体的に示すように、係止溝412aの壁面には段差を付けておくことにより係止爪412a−1が形成されるようになっている。また、ブロック収容溝412の下側にはブロック収容溝412に収容されているラッチブロック420が下方に離脱しないようにラッチブロック420の底面を引っ掛ける下方爪413が設けられている。
ラッチブロック420は載置空間411に載置された半導体素子を維持するためのラッチとラッチを働きかけるための構成部品が一体に組み立てられてブロック化されているものであり、インサートボディ410のラッチ収容溝412に収容される。
ラッチブロック420には載置空間411の側の方向を除く3個の側面に係止部421が形成されており、図5に具体的に示すように、係止部421には上記した係止爪412a−1に弾性遊動自在に引っ掛かる係止ピン突起421aが配備されている。参考までに、この実施例においては、一つのラッチブロック420に3個の係止部421が設けられるような構成となっているが、実施の態様に応じては、1以上さえ備えれば十分であることもある。
このため、図5に示すように、インサートボディ410及びラッチブロック420に分離された状態において組立者がラッチブロック420をブロック収容溝412に嵌め込むだけで、図7に示す状態でインサート100に対する組立てが完成される。このとき、組立者がラッチブロック420をブロック収容溝412に嵌め込むと、ラッチブロック420の底面は下方爪413に引っ掛かり、係止ピン突起421aが係止爪412a−1に引っ掛かることにより、図7に示すように、ラッチブロック420がインサートボディ410に上方または下方への離脱が防がれるように安定して結合可能になるのである。
今後、半導体素子を取り替える必要があってインサート400を取り替えなければならない場合、取替えを行う者はブロック収容溝412の下方向においてピンやジグなどを用いて係止ピン突起421aの引っ掛かりを係止爪4121a−1から解放した後、ラッチブロック420をブロック収容溝412から簡単に脱去することが可能になる。そして、脱去されたラッチブロック420を新たに適用されるインサートボディに結合して用いることが可能になる。
すなわち、この実施例によれば、インサートボディ410のブロック収容溝412を標準化させることにより、ブロック収容溝412の標準化された種々の規格のインサートボディにラッチブロック420を適用することが可能になり、ラッチブロック420のリサイクル及び取替えが簡単に行えるのである。
上記の実施例はラッチブロック420及びインサートボディ410に脱着構造を適用しているが、別途の結合部材、例えば、図8及び図9に示すように、ボルト421´という第3の構成要素を通じてラッチブロック420´をインサートボディ410´に脱着自在に結合させるような変形例も採用可能であることが分かる。
<本発明の第2の形態による実施例>
<第1の実施例>
図10は、この実施例によるインサート1100に対する一部切開斜視である。
この実施例によるインサート1100は、図10に示すように、インサートボディ1110及びインサートポケット1120を備えてなる。
インサートボディ1110は、筐体1111及び一対のラッチ装置1112を備える。
筐体1111には半導体素子Dが上側から下側Zに向かって積載されるときに半導体素子Dが通過可能な通過穴1111aが穿設されており、通過穴1111aの左右の両側には後述するフック1122が収納可能なフック収納溝1111b及びフック1122が係止可能なフック係止爪1111cがそれぞれ形成されている。
一対のラッチ装置1112(後側のラッチ装置は図示しない)は通過穴1111aの前後の両側において筐体1111に設置される。
ラッチ装置1112は他方の端が筐体1111にヒンジ結合され、一方の端が他方の端を回転点として回転しながらインサートポケット1120に積載された半導体素子を保持または解放するラッチバー1112aを備える。
インサートポケット1120は、上下方向に遊動自在にインサートボディ1110に脱着自在に結合され、略四角枠状の積載フレーム1121と積載フレーム1121の左右の両側に備えられる一対のフック1122を有する。
積載フレーム1121はその底側に積載される半導体素子Dが下方に離脱することを防ぐための離脱防止爪1121a−1が形成された積載部1121aを有する。
一対のフック1122は、積載フレーム1121に固定されるか、あるいは、一体に形成され、フック収納溝1111bに収納された状態においてフック係止爪1111cに係止されるようになっている。
続けて、上記の如きインサート1100の使用状態について説明する。
図11に示すように、インサートポケット1120に下側から上側に向かって外力が加わると、積載フレーム1121が上昇しながらラッチバー1112aを押し付けるため、ラッチバー1112aの一方の端が他方の端を回転点として上昇及び回転しながら積載部1121aを開放するか、あるいは、積載された半導体素子Dを解放することになる。このため、積載部1121aに半導体素子を搬入するか、あるいは、積載部1121aに積載された半導体素子Dを搬出することが可能になる。
そして、加わった外力が除去されると、重力及びラッチ装置1112に設けられたバネ(図示せず)の弾性力が働いてインサートポケット1120は下降し、これと共に、ラッチバー1112aの一方の端も他方の端を回転点として下降及び逆回転しながら積載部1121aを閉鎖するか、あるいは、積載された半導体素子Dを保持する図10に示す状態となる。
また、この実施例によるインサート1100によれば、フック1122が損傷された場合、インサートポケット1120だけを取り替えればよいことから、インサートボディ1110をそのままリサイクルすることが可能になる。
さらに、この実施例によるインサート1100にはインサートポケット1120の昇降により作動するラッチ装置1112を設けているが、引用技術1のラッチ装置のように、下方の位置決め装置の圧力により作動するラッチ装置も適用可能である。この場合、インサートポケットの昇降は不要であり、結果として、インサートポケットはインサートボディに遊動することなく固定される。
<第2の実施例>
図12は、この実施例によるインサート1300に対して一部を切り取った後、分解された状態で示す分解斜視図であり、図13及び図14は、図12のインサート1300に対する一部切開斜視図である。
この実施例によるインサート1300は、図12に示すように、インサートボディ1310、インサートポケット1320及び反発バネ1330を備えてなる。
インサートボディ1310は半導体素子Dが上側から下側に向かって積載されるときに半導体素子Dが通過可能な通過穴1311が穿設されており、通過穴1311の前後の両側には後述するフック1322が収納可能なフック収納溝1312及びフック1322が係止可能なフック係止爪1313がそれぞれ形成されている。そして、図14に示すように、通過穴1311の左右の両側にはラッチ係止爪1314が形成されているが、その詳細については後述する。
インサートポケット1320は、上下方向に遊動自在にインサートボディ1310に脱着自在に結合され、略四角枠状の積載フレーム1321、積載フレーム1321の前後の両側に配備される一対のフック1322及び積載フレーム1321の左右の両側に設置される一対のラッチ装置1323を有する。
積載フレーム1321はその底側に積載される半導体素子Dが下方に離脱することを防ぐための離脱防止爪1321a−1が形成された積載部1321aを有する。
一対のフック1322は、積載フレーム1321に固定されるか、あるいは、一体に形成され、フック収納溝1312に収納された状態においてフック係止爪1313に係止されるようになっている。
一対のラッチ装置1323はラッチバー1323a及び保持バネ1323bを備えてなる。
2本のラッチバー1323aは積載フレーム1321の左右の両側面にそれぞれヒンジ結合され、一方の端はヒンジ結合点を回転点として回転しながら積載部1321aに積載された半導体素子Dを保持または解放する。そして、ラッチバー1323aの他方の端はラッチバー1323aの長手方向にさらに突出されており、インサートポケット1320が外力により上昇する場合、ラッチバー1323aの他方の端がラッチ係止爪1314に引っ掛かるようになっている(図14参照)。
保持バネ1323bは、外力が加えられない場合、ラッチバー1323aが積載部1321aに積載された半導体素子Dを保持した状態で維持されるようにする弾性力を加えるために設けられるものであり、トーションバネなどが採用可能である。
反発バネ1330は、外力が加えられない場合、インサートボディ1310とインサートポケット1320との間に反発力が働いた状態で配置されるようにする役割を果たす。
続けて、上記のようなインサート1300の使用状態について説明する。
図15に示す状態においてインサートポケット1320に下側から上側に向かって外力が加わると、図16に示すように、インサートポケット1320が上昇し、ラッチバー1323aの他方の端がラッチ係止爪1314に引っ掛かることになる。
図16に示す状態において持続的な外力の作用によりインサートポケット1320がさらに上昇し、これにより、ラッチバー1323aはその他方の端がラッチ係止爪1314に引っ掛かった状態でヒンジ結合点を回転点としてその一方の端が上昇及び回転して、図17に示すように、積載部1321aを開放するか、あるいは、積載部1321aに積載された半導体素子Dを解放する。このため、積載部1321aに半導体素子Dを搬入するか、あるいは、積載部1321aに積載された半導体素子Dを搬出することが可能になる。
そして、加わった外力が除去されると、重力及び反発バネ1330の弾性力が働いてインサートポケット1320は下降し、これと共に、保持バネ1323bの弾性力によりラッチバー1323aも逆転しながら積載部1321aを閉鎖するか、あるいは、積載された半導体素子Dを保持する図15に示す状態に戻る。
この実施例によれば、ラッチ装置1323に故障が発生した場合、インサートポケット1320を取り替えるだけで、インサート1300を簡単に復旧することが可能になる。
<第3の実施例>
図18はこの実施例によるインサートのインサートポケット1920に対する斜視図である。
この実施例によるインサートポケット1920は、積載部1921aに底面1921a−1が設けられ、底面1921a−1には一定の間隔にて多数の開放孔1921a−1aが穿設されている。この実施例においては、多数の開放孔1921a−1aが底面1921a−1の全域に亘って穿設されている。しかしながら、テストされるべき半導体素子の最大のサイズが堪能できるならば、実施の態様に応じては、図19に示すように、多数の開放孔2021a−1aが底面2021a−1の中心Oから一定のエリアA内に穿設されていればよい。
また、底面1921a−1には半導体素子の底部に形成された突出面に対応する位置決め溝1921a−1bが凹設されているが、この位置決め溝1921a−1bに半導体素子の突出面が差し込まれることにより半導体素子の位置決めを行うことが可能になる。この実施例における位置決め溝1921a−1bは底面の一方の端から他方の端まで一字状に凹設されているが、半導体素子の突出面の形状及び位置に対応する形状及び位置に形成されればよい。
引き続き、図20及び図21に基づき、開放孔1921a−1a及び位置決め溝1921a−1bの作用について説明する。
図20に示すサイズdを有する半導体素子Dが底面1921a−1に置かれると、半導体素子Dの底面に形成された突出面が位置決め溝1921a−1bに差し込まれ、また、半導体素子Dに形成された複数のリードe(図中にはリードがボール状に示してあるが、線形を有してもよい。)が半導体素子Dの置かれた面積内に穿設されている開放孔1921a−1aに差し込まれることにより置かれた半導体素子Dの位置を固定する。
一方、テストされるべき半導体素子Dがサイズの小さい(または、大きい)ものに切り替わる場合でも同様に、半導体素子D(サイズd)に形成された複数のリードeが半導体素子Dの置かれた面積内に穿設されている開放孔1921a−1aに差し込まれることにより置かれた半導体素子Dの位置を固定する。
このため、インサートの積載部の底面に半導体素子の標準化された突出面及びリード間の間隔に対応するように位置決め溝及び多数の開放孔が穿設されている場合には、半導体素子のサイズが異なってきても、インサートやインサートポケットを取り替える必要がなくなる。また、この実施例においては、開放孔1921a−1aがインサートポケット1920に穿設されているが、実施の態様に応じては、引用技術1のように、インサートボディとインサートポケットとの区分がない、すなわち、従来の一体型インサートの積載部の底面に一定の間隔にて多数の開放孔が穿設されていてもよい。
一方、上述した実施例は本発明の特徴を分けて例示しているが、実施の態様に応じては、上述した実施例が有するそれぞれの特徴を一つのインサートにいずれも適用することも可能である。また、上述した実施例はラッチ装置が一対をなして設けられているが、実施の態様に応じては、積載部に載置された半導体素子を適切に保持または解放できるならば、ラッチ装置は一つだけを設けることも可能である。なお、3以上のラッチ装置を採用することも可能である。
そして、上述した実施例はフックなどが一対をなして設けられているが、実施の態様に応じては、インサートポケットをインサートボディに遊動自在にインサートボディに脱着自在に結合できるならば、フックなどは一つだけを設けることも可能である。なお、3以上のフックなどを採用することも可能である。
以上述べたように、本発明についての具体的な説明は添付図面に基づく実施例により行われているが、上述した実施例は本発明の好適な例を挙げて説明しただけであるため、本発明が上記の実施例にのみ制限されるものであると理解されてはならず、本発明の権利範囲は後述する請求範囲及びその等価概念として理解されるべきである。
通常のキャリアボードを示す概略図である。 従来の技術2の問題点を説明するための参照図である。 従来の技術2の問題点を説明するための参照図である。 本発明の第1の形態による実施例のインサートを示す平面図である。 図4のインサートをI−I方向に沿って切り取ってA方向からみた断面図である。 図4のインサートをJ−J方向に沿って切り取ってB方向からみた断面図である。 図4のインサートの組立状態を示す断面図である。 図4のインサートから変形された他のインサートに対する平面図及び断面図である。 図4のインサートから変形された他のインサートに対する平面図及び断面図である。 本発明の第2の形態による第1の実施例のインサートに対する一部切開斜視図である。 図10のインサートに対する作動状態図である。 本発明の第2の形態による第2の実施例のインサートを一部切開して分解して示す分解斜視図である。 図12のインサートに対する一部切開斜視図である。 図12のインサートに対する一部切開斜視図である。 図12のインサートに対する作動状態図である。 図12のインサートに対する作動状態図である。 図12のインサートに対する作動状態図である。 本発明の第2の形態による第3の実施例のインサートに適用されたインサートポケットに対する斜視図である。 図18に示すインサートポケットから応用されたインサートポケットに対する斜視図である。 図18のインサートポケットの特徴を説明するための使用状態図である。 図18のインサートポケットの特徴を説明するための使用状態図である。
符号の説明
400、400´、1300:インサート
410、410´:インサートボディ
411: 載置空間
412: ブロック収容溝
412a:
係止溝
412a−1: 係止爪
420、420´:ラッチブロック
421: 係止部
421´:
ボルト
421a: 係止ピン突起
1310:インサートボディ
1320:インサートポケット
1322:
フック
1323:
ラッチ装置
1330:反発バネ
2021a−1:底面
2021a−1a:開放孔
2021a−1b:位置決め溝

Claims (11)

  1. 半導体素子が載置可能な載置空間を有するインサートボディと、
    ブロック化されて前記インサートボディに脱着自在に結合されることにより前記載置空間に載置される半導体素子の載置状態を維持する少なくとも一対のラッチブロックとを備え、
    前記インサートボディには、載置空間の両脇にブロック収容溝が凹接され、
    前記ラッチブロックは、載置空間に載置された半導体素子を維持するためのラッチと、ラッチに働きかけるための結合部材が一体に組み立てられてブロック化され、前記ブロック収容溝に収容可能であり、
    前記ブロック収容溝が標準化されていることを特徴とするテストハンドラー用のインサート。
  2. 前記インサートボディには前記ブロック収容溝の内壁面に係止爪が形成されており、
    前記ラッチブロックには前記ブロック収容溝に収容されたときに前記係止爪に引っ掛かって前記ラッチブロックの離脱を防止可能な弾性遊動自在な係止ピン突起が設けられていることを特徴とする請求項1に記載のテストハンドラー用のインサート。
  3. 積載される半導体素子が通過可能な通過穴が穿設されているインサートボディと、
    前記インサートボディに脱着自在に結合され、前記通過穴を通過した半導体素子が積載される積載部を有するインサートポケットと、を備え、
    前記インサートポケットは、前記積載部の側面に前記インサートボディに脱着自在に結合されるための少なくとも1以上のフックを有し、
    前記インサートボディには、前記通過穴の側面に前記少なくとも1以上のフックがそれぞれ収納可能な少なくとも1以上のフック収納溝と、前記少なくとも1以上のフックがそれぞれ係止可能な少なくとも1以上のフック係止爪と、が形成され、
    前記インサートボディは、前記積載部に積載された半導体素子を保持するために前記通過穴の側面に設置される少なくとも1以上のラッチ装置を備え
    前記少なくとも1以上のラッチ装置は、前記インサートポケットの昇降に伴って半導体素子を保持または解放することを特徴とするテストハンドラーのキャリアボード用のインサート。
  4. 前記積載部の底面には積載された半導体素子の位置決めを行うための位置決め溝が凹設されていることを特徴とする請求項3に記載のテストハンドラーのキャリアボード用のインサート。
  5. 前記少なくとも1以上のラッチ装置は下方の圧力により半導体素子を保持または解放し、
    半導体素子は上方から前記積載部に積載されることを特徴とする請求項3に記載のテストハンドラーのキャリアボード用のインサート。
  6. 積載される半導体素子が通過可能な通過穴が穿設されているインサートボディと、
    前記インサートボディに脱着自在に結合され、前記通過穴を通過した半導体素子が積載される積載部付きインサートポケットと、を備え、
    前記インサートポケットは、
    前記積載部を有する積載フレームと、
    前記積載部に積載された半導体素子を保持または解放するために前記積載フレームの側面に設置される少なくとも1以上のラッチ装置と、を備え、
    前記ラッチ装置は、前記積載フレームの側面にヒンジ結合されて一端がヒンジ結合点を回転点として回転しながら前記積載部に積載された半導体素子を保持または解放するラッチバーと、前記ラッチバーが保持状態を維持するように前記ラッチバーに弾性力を加える保持バネと、を備え、
    前記インサートポケットが、
    前記積載部に垂直な方向に一定の間隔だけ遊動できるように前記インサートボディに結合され、
    前記ラッチバーの他端は前記回転点よりも前記ラッチバーの長手方向にさらに突出され、
    前記インサートボディには前記インサートポケットが上方に移動されるときに前記ラッチバーの突出された他端が引っ掛かって前記ラッチバーが回転できるようにするラッチ係止爪と、が形成されていることを特徴とするテストハンドラーのキャリアボード用のインサート。
  7. 積載される半導体素子が通過可能な通過穴が穿設されているインサートボディと、
    前記インサートボディに脱着自在に結合され、前記通過穴を通過した半導体素子が積載される積載部付きインサートポケットと、を備え、
    前記インサートポケットは、
    前記積載部を有する積載フレームと、
    前記積載部に積載された半導体素子を保持または解放するために前記積載フレームの側面に設置される少なくとも1以上のラッチ装置と、を備え、
    前記インサートボディと前記インサートポケットとの間に反発力が働くように設けられる反発バネをさらに備えることを特徴とするテストハンドラーのキャリアボード用のインサート。
  8. 前記積載部の底面には、
    積載された半導体素子の位置決めを行うための位置決め溝が凹設されていることを特徴とする請求項6または7に記載のテストハンドラーのキャリアボード用のインサート。
  9. 前記底面には、半導体素子に形成されたリードを下方に開放するための多数の開放孔が穿設されていることを特徴とする請求項3、請求項6または請求項7に記載のテストハンドラーのキャリアボード用のインサート。
  10. 前記多数の開放孔は、
    一定の間隔にて形成されていて、サイズは異なるものの、リード間の間隔が前記多数の開放孔間の間隔に等しい種々の半導体素子が積載可能であることを特徴とする請求項9に記載のテストハンドラーのキャリアボード用のインサート。
  11. 請求項1から10のいずれかに記載のインサートを備えるテストハンドラー用のキャリアボード。
JP2008104477A 2007-04-13 2008-04-14 テストハンドラーのキャリアボード用のインサート Active JP5624710B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2007-0036212 2007-04-13
KR1020070036212A KR100834852B1 (ko) 2007-04-13 2007-04-13 테스트핸들러용 인서트
KR10-2008-0009924 2008-01-31
KR1020080009924A KR100950335B1 (ko) 2008-01-31 2008-01-31 테스트핸들러의 캐리어보드용 인서트

Publications (2)

Publication Number Publication Date
JP2008261861A JP2008261861A (ja) 2008-10-30
JP5624710B2 true JP5624710B2 (ja) 2014-11-12

Family

ID=39853865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008104477A Active JP5624710B2 (ja) 2007-04-13 2008-04-14 テストハンドラーのキャリアボード用のインサート

Country Status (3)

Country Link
US (1) US8496113B2 (ja)
JP (1) JP5624710B2 (ja)
TW (1) TWI365295B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI374511B (en) * 2005-02-28 2012-10-11 Techwing Co Ltd Test handler having size-changeable test site
KR200453190Y1 (ko) * 2008-06-25 2011-04-11 (주)테크윙 테스트핸들러의 매치플레이트용 푸셔
US8884639B2 (en) * 2008-08-27 2014-11-11 Advantest (Singapore) Pte Ltd Methods, apparatus and articles of manufacture for testing a plurality of singulated die
KR101532952B1 (ko) * 2010-06-23 2015-07-01 (주)테크윙 테스트핸들러용 인서트 및 조작장치
CN102487030B (zh) * 2010-12-06 2013-12-18 上海微电子装备有限公司 双工件台夹持机构
US9341671B2 (en) * 2013-03-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Testing holders for chip unit and die package
MY180229A (en) * 2013-07-11 2020-11-25 Johnstech Int Corporation On-center electrically conductive pins for integrated testing
US9772373B2 (en) * 2014-03-25 2017-09-26 Advantest Corporation Handler apparatus, device holder, and test apparatus
WO2016157415A1 (ja) 2015-03-31 2016-10-06 ユニテクノ株式会社 半導体検査装置
KR200482392Y1 (ko) * 2015-05-19 2017-02-02 주식회사 아이에스시 래치를 구비하는 테스트 소켓
US9425313B1 (en) 2015-07-07 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102473315B1 (ko) * 2016-02-19 2022-12-02 (주)테크윙 전자부품 테스트용 핸들러의 가압장치
KR101831697B1 (ko) * 2016-05-09 2018-02-23 주식회사 티에프이 반도체 패키지 테스트 소켓 모듈 및 반도체 패키지 도킹 플레이트
KR102036202B1 (ko) * 2018-10-26 2019-10-24 (주) 나노에이스 회동 레버를 이용한 반도체칩의 네 코너 고정식 지지체
CN109239621B (zh) * 2018-11-07 2024-05-07 深圳市兴禾自动化股份有限公司 一种多位测试装置
KR102213075B1 (ko) * 2020-01-07 2021-02-08 (주)마이크로컨텍솔루션 반도체 칩 패키지 테스트 소켓

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3454921A (en) * 1965-10-23 1969-07-08 Westinghouse Electric Corp Electronic component carrier
US3746157A (en) * 1971-10-26 1973-07-17 Motorola Inc Protective carrier for semiconductor devices
JPS6081654U (ja) * 1983-11-10 1985-06-06 山一電機工業株式会社 Icパツケ−ジのキヤリア
JPH0219421Y2 (ja) * 1984-12-30 1990-05-29
US4725918A (en) * 1986-08-22 1988-02-16 General Patent Counsel/Amp Incorporated Protective insert for chip carriers
US4765471A (en) * 1987-04-10 1988-08-23 Robert Murphy Electrical component carrier
US5109981A (en) * 1990-03-19 1992-05-05 R. H. Murphy Company, Inc. Carrier and carrier system for flatpack integrated circuits
US5115912A (en) * 1990-03-27 1992-05-26 R. H. Murphy Co., Inc. Electrical component carrier with shock absorbing means
JP3294978B2 (ja) * 1994-10-11 2002-06-24 株式会社アドバンテスト Icキャリア
DE19537358B4 (de) 1994-10-11 2007-03-01 Advantest Corp. IC-Träger
US5783461A (en) * 1996-10-03 1998-07-21 Micron Technology, Inc. Temporary semiconductor package having hard-metal, dense-array ball contacts and method of fabrication
US6182829B1 (en) * 1997-04-11 2001-02-06 Johnstech International Corporation I.C. carrier insert
US6627483B2 (en) * 1998-12-04 2003-09-30 Formfactor, Inc. Method for mounting an electronic component
JP4279413B2 (ja) * 1999-07-16 2009-06-17 株式会社アドバンテスト 電子部品試験装置用インサート
US6636060B1 (en) 1999-07-16 2003-10-21 Advantest Corporation Insert for electric devices testing apparatus
JP4222442B2 (ja) * 1999-07-16 2009-02-12 株式会社アドバンテスト 電子部品試験装置用インサート
KR100486412B1 (ko) * 2000-10-18 2005-05-03 (주)테크윙 테스트 핸들러의 테스트 트레이 인서트
CN100365422C (zh) * 2002-03-06 2008-01-30 株式会社爱德万测试 插入体主体、插入体和电子部件处理装置
KR100471357B1 (ko) * 2002-07-24 2005-03-10 미래산업 주식회사 반도체 소자 테스트 핸들러용 캐리어 모듈
AU2003227357A1 (en) * 2003-04-23 2004-11-19 Advantest Corporation Insert and tray respectively for electronic component handling device and electronic component handling device
JP4884977B2 (ja) * 2004-11-22 2012-02-29 株式会社アドバンテスト 電子部品ハンドリング装置用のインサート、プッシャ、テストヘッド用のソケットガイドおよび電子部品ハンドリング装置
KR100946482B1 (ko) 2004-11-22 2010-03-10 가부시키가이샤 어드밴티스트 전자 부품 핸들링 장치용 인서트, 푸셔, 테스트 헤드용소켓 가이드 및 전자 부품 핸들링 장치

Also Published As

Publication number Publication date
TWI365295B (en) 2012-06-01
JP2008261861A (ja) 2008-10-30
TW200848758A (en) 2008-12-16
US20080253869A1 (en) 2008-10-16
US8496113B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
JP5624710B2 (ja) テストハンドラーのキャリアボード用のインサート
US8905765B2 (en) Self loading electrical connector and the assembing method thereof
JP4658106B2 (ja) ハンドラー用押しブロック及びこれを備えたハンドラー
KR100950335B1 (ko) 테스트핸들러의 캐리어보드용 인서트
JP2009236915A (ja) テストトレイ用インサート開放ユニット及びこれを用いた半導体素子の装着方法
JP2000021966A (ja) 精密基板収納容器
US6507491B1 (en) Pull/latch type fixing device for heat-radiating fin body
US20120178276A1 (en) Mounting apparatus for expansion card
TW201503809A (zh) 頂裝式卡匣(二)
US8448938B2 (en) Medium supplying unit and image forming apparatus having the same
CN112748775A (zh) 一个或多个固态驱动器的载体
KR101887461B1 (ko) 기판 수납용 매거진
US20100316478A1 (en) Pick-and-place module for test handler
KR20240027655A (ko) 전자부품 테스트용 핸들러의 테스트트레이
KR200444066Y1 (ko) 테스트핸들러용 인서트
KR101585272B1 (ko) 인서트의 래치 개방 장치
JP5916508B2 (ja) 基板収納容器
DE112010006008T5 (de) Eine abnehmbare Abdeckung
US20090002007A1 (en) Universal cover for a burn-in socket
KR102495779B1 (ko) 적재 지그
KR100716418B1 (ko) 반도체 패키지 제조용 매거진
KR100834852B1 (ko) 테스트핸들러용 인서트
TWI435832B (zh) 可裝配不同尺寸晶圓盒之承載機構
KR100807317B1 (ko) 반도체 칩 패키지 테스트 트레이 및 반도체 칩 패키지 이송방법
US7103892B2 (en) Screwless optical disc drive housing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121017

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140929

R150 Certificate of patent or registration of utility model

Ref document number: 5624710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250