JP5623493B2 - アライメントマークの形成方法およびデバイスの製造方法 - Google Patents

Description

本発明は、アライメントマークの形成方法およびデバイスの製造方法に関する。

半導体デバイス等のデバイスの製造工程は、リソグラフィー工程の繰り返しを含む。リソグラフィー工程は、例えば、ウエハ（基板）の上への膜の形成、該膜の上へのレジスト（感光剤）の塗布、該レジストの露光、該レジストの現像（つまり、レジストパターンの形成）および該膜のエッチングを含みうる。

図７は、半導体デバイス等のデバイスを製造するための露光工程において使用される露光装置の概略構成を示す図である。露光装置では、レチクル（原版）Ｒが不図示の照明系によって照明され、該レチクルのパターンが投影光学系ＵＬによってウエハステージＳＴＧ上のウエハ（基板）Ｗに投影される。これにより、ウエハＷの上に塗布されているレジストが露光され、該レジストに潜像が形成される。レジストは、現像工程において現像され、これによりレジストパターンが形成される。このレジストパターンをマスクとして、その下の膜がエッチングされうる。

リソグラフィー工程において、デバイスのパターンとともにアライメントマークＷＭが形成される。アライメントマークＷＭは、オフアクシススコープＯＡＳを使って観察され、その位置が検出される。オフアクシススコープＯＡＳでは、照明ユニットＩＬによって結像光学系Ｌ１を介してアライメントマークＷＭが照明される。アライメントマークＷＭからの反射光は、ビームスプリッタＢＳおよび結像光学系Ｌ２を介して撮像ユニットＳの撮像面にアライメントマークＷＭの像を形成する。撮像ユニットＳによって撮像されたアライメントマークＷＭの像を画像処理することによってアライメントマークＷＭの位置が検出される。

近年、装置の構成を変えずにより高解像度のパターンを形成するダブルパターニングが注目されている。ダブルパターニングは、第１リソグラフィー工程によってライン等の閉図形の一部のエッジである第１エッジを形成し、２回目のリソグラフィー工程によって当該閉図形の他の一部のエッジである第２エッジを形成する技術である。ダブルパターニングで形成したレイヤーのパターンに対して次のレイヤーのパターンをアライメントする際は、第１エッジと第２エッジとを含むアライメントマークの位置を検出する必要がある。

図８は、ダブルパターンニングによるアライメントマークの形成と該アライメントマークの検出信号を説明するための図である。図８（ａ）は、マークＭ１、Ｍ２、Ｍ３、Ｍ４を含むパターンであるアライメントマークＷＭの平面図である。図８（ａ）〜（ｆ）は、パターン形成方法の各工程を示す模式的な断面図である。

図８（ｂ）、（ｃ）は、第１工程を説明する図である。第１工程では、第１リソグラフィー工程により第１エッジを形成する。第１リソグラフィー工程は、ウエハＷ上への膜Ｆの形成、膜Ｆの上に第１レジストＲＧ１を塗布する第１塗布、第１レジストＲＧ１を露光する第１露光、第１レジストＲＧ１を現像する第１現像および膜Ｆをエッチングする第１エッチングを含む。図８（ｂ）は、第１レチクルＲ１を使って実行される第１露光の様子、図８（ｃ）は、第１現像によって形成される第１レジストパターンＲＧＰ１をマスクとして実行される第１エッチングの後の様子を模式的に示している。第１工程によって、膜Ｆがパタニングされて膜Ｆ'となる。膜Ｆ'には、マークＭ１、Ｍ２、Ｍ３、Ｍ４のそれぞれ左側のエッジが第１エッジとして形成されている。

図８（ｄ）、（ｅ）、（ｆ）は、第２工程を説明する図である。第２工程は、第２リソグラフィー工程により第２エッジを形成する。第２リソグラフィー工程は、膜Ｆ'の上に第２レジストＲＧ２を塗布する第２塗布、第２レジストＲＧ２を露光する第２露光、第２レジストＲＧ２を現像する第２現像および膜Ｆ'をエッチングする第２エッチングを含む。図８（ｄ）は、第２現像によって形成される第２レジストパターンＲＧＰ２をマスクとして実行される第２エッチングの後の様子、図８（ｆ）は、第２レジストパターンＲＧＰ２の除去後のマークＭ１、Ｍ２、Ｍ３、Ｍ４を模式的に示している。第２工程によって、膜Ｆ'がパタニングされて、マークＭ１、Ｍ２、Ｍ３、Ｍ４を有する膜Ｆ"となる。膜Ｆ"には、マークＭ１、Ｍ２、Ｍ３、Ｍ４のそれぞれ右側のエッジが第２エッジとして形成されている。

マークＭ１、Ｍ２、Ｍ３、Ｍ４を含むアライメントマークＷＭがオフアクシススコープＯＡＳによって観察され、アライメントマークＷＭの位置が検出される。

図８（ｇ）は、オフアクシススコープＯＡＳの撮像ユニットＳから出力される信号をＡＤ変換し１次元の波形に変換したマーク信号（ｍａｒｋ ｓｉｇｎａｌ）の波形である。画像処理ユニットは、マーク信号の波形から処理領域Ｗ１〜Ｗ４を抽出し、処理領域Ｗ１〜Ｗ４の波形に対してテンプレートマッチングを行って、マークＭ１〜Ｍ４のそれぞれの位置ｐｏｓＸ１〜ｐｏｓＸ４を求める。画像処理ユニットは、更に、ｐｏｓＸ１〜ｐｏｓＸ４を平均することによって、アライメントマークＷＭの位置ｐｏｓＸａｖｅを計算する。

図８（ｆ）に例示するマークＭ１、Ｍ２、Ｍ３、Ｍ４を含むアライメントマークＷＭは、第１エッジと第２エッジとを含んでいる。したがって、第１露光を含む第１工程におけるライメント精度と第２露光を含む第２工程におけるアライメント精度とが平均化された位置検出結果が得られる。

特開２００８−９６９９１号公報

第１工程と第２工程とにおいて、露光条件及び／又はエッチング条件が変わってしまった場合、図８（ｇ）に例示するように、第１工程で形成したエッジ形状と第２工程で形成したエッジ形状とが異なりうる。これにより、アライメントマークＷＭの検出信号であるマーク信号の波形が非対称となり、テンプレートマッチングが正しく行われず計測誤差（ｄＸ１〜ｄＸ４≠０，ｄＸａｖｅ＝（１／４）ΣｄＸｉ≠０（ｉ＝１〜４））が発生しうる。

本発明は、上記の課題認識を契機としてなされたものであり、例えば、精度の高い位置計測に有利なパターン形成技術を提供することを目的とする。

本発明の第１の側面は、アライメントマークの位置を計測するために使用される前記アライメントマークを基板上に形成する方法に係り、前記方法は、膜の形成、第１レジストを塗布する第１塗布、前記第１レジストを露光する第１露光、前記第１レジストを現像する第１現像および前記膜をエッチングする第１エッチングを含む第１リソグラフィー工程により、複数の第１エッジ対を含む第１エッジ群を前記膜に形成する第１工程と、第２レジストを塗布する第２塗布、前記第２レジストを露光する第２露光、前記第２レジストを現像する第２現像および前記膜をエッチングする第２エッチングを含む第２リソグラフィー工程により、複数の第２エッジ対を含む第２エッジ群を前記膜に形成する第２工程とを含み、前記第１エッジ対は、対称軸に関して対称な位置に配置された２つの第１エッジで構成され、前記第２エッジ対は、対称軸に関して対称な位置に配置された、前記第１エッジとはエッジ形状が異なる２つの第２エッジで構成され、前記アライメントマークは、第１マーク部、前記第１マーク部に隣り合う第２マーク部、前記第２マーク部に隣り合う第３マーク部、および、前記第３マーク部に隣り合う第４マーク部を有し、前記第１マーク部および前記第４マーク部の各々は前記第１エッジ対を含み、前記第２マーク部および前記第３マーク部の各々は前記第２エッジ対を含み、前記第１マーク部の前記第１エッジ対および前記第４マーク部の前記第１エッジ対は、所定の対称軸に関して対称な位置に配置され、前記第２マーク部の前記第２エッジ対および前記第３マーク部の前記第２エッジ対は、前記所定の対称軸に関して対称な位置に配置され、前記第１マーク部および前記第４マーク部のエッジ形状は、前記第２マーク部および前記第３マーク部のエッジ形状と異なる。

本発明の第２の側面は、デバイスの製造方法に係り、前記製造方法は、第１の側面に係る方法によりアライメントマークを基板に形成するステップと、前記アライメントマークの位置を計測する計測ステップと、該計測の結果を用いて前記基板のアライメントを行って前記基板を露光し、該露光された基板を現像するステップとを有する。

本発明によれば、例えば、精度の高い位置計測に有利なパターン形成技術が提供される。

本発明の好適な実施形態におけるパターン形成方法を説明する図である。 本発明の好適な実施形態におけるパターン形成方法を説明する図である。 本発明の好適な実施形態におけるパターン形成方法を説明する図である。 本発明の好適な実施形態におけるパターン形成方法を説明する図である。 本発明の好適な実施形態におけるパターン形成方法を説明する図である。 本発明の好適な実施形態におけるオフセット値の決定のためのパターン形成方法を説明する図である。 半導体デバイス等のデバイスを製造するための露光工程において使用される露光装置の概略構成を示す図である。 パターン形成方法を説明する図である。

以下、添付図面を参照しながら本発明の好適な実施形態を説明する。

［第１実施形態］
本発明の第１実施形態のパターン形成方法は、複数のエッジを含むパターンを基板の上に形成する。該パターン形成方法は、第１工程と、第２工程とを含む。

第１工程では、第１リソグラフィー工程により少なくとも１つの第１エッジ対を含む第１エッジ群を該膜に形成する。第１リソグラフィー工程は、膜の形成、第１レジストを塗布する第１塗布、該第１レジストを露光する第１露光、該第１レジストを現像する第１現像、および、該膜をエッチングする第１エッチングを含む。

第２工程では、第２リソグラフィー工程により少なくとも１つの第２エッジ対を含む第２エッジ群を該膜に形成する。第２リソグラフィー工程は、第２レジストを塗布する第２塗布、該第２レジストを露光する第２露光、前記第２レジストを現像する第２現像および前記膜をエッチングする第２エッチングを含む。

ここで、第１エッジ対は、第１対称軸に関して対称な位置に配置された２つの第１エッジで構成され、第２エッジ対は、第２対称軸に関して対称な位置に配置された２つの第２エッジで構成される。

半導体デバイス等のデバイスの製造において、第１工程では、第１エッジ群のほかに、デバイスパターンの一部のエッジが形成され、第２工程では、第２エッジ群のほかに、デバイスパターンの他の一部のエッジが形成されうる。

このパターン形成方法は、ダブルパターニングの他、１つのレイヤーのアライメントマークを構成する複数のマークの一部のマークを第１ソグラフィ工程で形成し、該複数のマークの他の一部のマークを第２リソグラフィ工程で形成する方法にも適用されうる。

図１は、本発明の好適な実施形態におけるパターン形成方法を説明する図である。図１（ａ）は、マークＭ１、Ｍ２、Ｍ３、Ｍ４を含むパターンであるアライメントマークＷＭの平面図である。図１（ａ）〜（ｆ）は、実施形態におけるパターン形成方法の各工程を示す模式的な断面図である。

図１（ｂ）、（ｃ）は、第１工程を説明する図である。第１工程では、第１リソグラフィー工程により少なくとも１つの第１エッジ対ｅｐ１を含む第１エッジ群を形成する。１つの第１エッジ対ｅｐ１は、対称軸（第１対称軸）ｓ１に関して対称な位置に配置された２つの第１エッジｅ１で構成される。

第１リソグラフィー工程は、ウエハＷ上への膜Ｆの形成、膜Ｆ上へ第１レジストＲＧ１を塗布する第１塗布、第１レジストＲＧ１を露光する第１露光、第１レジストＲＧ１を現像する第１現像および膜Ｆをエッチングする第１エッチングを含む。図１（ｂ）は、第１レチクルＲ１を使って実行される第１露光の様子、図１（ｃ）は、第１現像によって形成される第１レジストパターンＲＧＰ１をマスクとして実行される第１エッチングの後の様子を模式的に示している。第１工程によって、膜Ｆがパタニングされて膜Ｆ'となる。膜Ｆ'には、マークＭ１、Ｍ２、Ｍ３、Ｍ４のそれぞれに第１エッジｅ１が形成されている。

図１（ｄ）、（ｅ）、（ｆ）は、第２工程を説明する図である。第２工程では、第２リソグラフィー工程により少なくとも１つの第２エッジ対ｅｐ２を含む第２エッジ群を形成する。１つの第２エッジ対ｅｐ２は、対称軸（第２対称軸）ｓ１に関して対称な位置に配置された２つの第２エッジｅ２で構成される。図１に示す実施形態では、第２エッジ対ｅｐ２についての第２対称軸は、第１エッジ対ｅｐ１についての第１対称軸と共通である。

第２リソグラフィー工程は、膜Ｆ'上へ第２レジストＲＧ２を塗布する第２塗布、第２レジストＲＧ２を露光する第２露光、第２レジストＲＧ２を現像する第２現像および膜Ｆ'をエッチングする第２エッチングを含む。図１（ｄ）は、第２現像によって形成される第２レジストパターンＲＧＰ２をマスクとして実行される第２エッチングの後の様子、図１（ｆ）は、第２レジストパターンＲＧＰ２の除去後のマークＭ１、Ｍ２、Ｍ３、Ｍ４を模式的に示している。第２工程によって、膜Ｆ'がパタニングされて、マークＭ１、Ｍ２、Ｍ３、Ｍ４を有する膜Ｆ"となる。膜Ｆ"には、マークＭ１、Ｍ２、Ｍ３、Ｍ４のそれぞれに第２エッジｅ２が形成されている。

図１（ｇ）は、オフアクシススコープＯＡＳの撮像ユニットＳから出力される信号をＡＤ変換し１次元の波形に変換したマーク信号（ｍａｒｋ ｓｉｇｎａｌ）の波形である。画像処理ユニットは、マーク信号の波形から処理領域Ｗ１〜Ｗ４を抽出し、処理領域Ｗ１〜Ｗ４の波形に対してテンプレートマッチングを行って、マークＭ１〜Ｍ４のそれぞれの位置ｐｏｓＸ１〜ｐｏｓＸ４を求める。画像処理ユニットは、更に、ｐｏｓＸ１〜ｐｏｓＸ４を平均することによって、アライメントマークＷＭの位置ｐｏｓＸａｖｅを算出する。

図１に示す実施形態では、第１エッジ対ｅｐ１を構成する２つの第１エッジｅ１が第１対称軸ｓ１に関して対称な位置に配置され、第２エッジ対ｅｐ２を構成する２つの第２エッジｅ２が第１対称軸ｓ１と共通な第２対称軸に関して対称な位置に配置される。このような構造のマークＭ１〜Ｍ４を形成することにより、マークＭ１〜Ｍ４のそれぞれの位置ｐｏｓＸ１〜ｐｏｓＸ４をテンプレートマッチングによって求めたときの誤差ｄＸ１〜ｄＸ４を小さくすることができる。これは、第１工程と第２工程とで露光条件及び／又はエッチング条件が変わったとしても、図１（ｇ）に例示するように、各第１対称軸ｓ１に対応する処理中心に対して対称な波形を有するマーク信号が得られるからである。なお、図１（ｇ）に示す例では、第１エッジｅ１に対応する部分の波形と第２エッジｅ２に対応する部分の波形とでは、傾きが異なっている。

図１に示す実施形態では、第１エッジ群は複数の第１エッジ対ｅｐ１を含み、第２エッジ群は複数の第２エッジ対ｅｐ２を含み、第１工程および第２工程を経て、アライメントマークＷｍとして、膜Ｆに複数のマークＭ１〜Ｍ４からなるパターンが形成される。各マークは、当該マークについての対称軸ｓ１に関して対称な位置に配置された２つの第１エッジで構成される第１エッジ対と、対称軸ｓ１に関して対称な位置に配置された２つの第２エッジで構成される第２エッジ対とを含む。

また、図１に示す実施形態では、複数のマークＭ１〜Ｍ４に含まれる複数の第１エッジ対ｅｐ１および複数の第２エッジ対ｅｐ２は、共通対称軸ｃｓに関して対称な位置に配置されている。したがって、マークＭ１〜Ｍ４のそれぞれの位置ｐｏｓＸ１〜ｐｏｓＸ４に基づいて計算されるアライメントマークＷＭの位置ｐｏｓＸａｖｅの誤差ｄＸａｖｅ（＝（１／４）ΣｄＸｉ（ｉ＝１〜４））が低減される。ここで、テンプレートマッチングにおける誤差だけを考える場合は、複数のマークＭ１〜Ｍ４に含まれる複数の第１エッジ対ｅｐ１および複数の第２エッジ対ｅｐ２は、共通対称軸ｃｓに関して対称な位置に配置する必要はない。しかし、結像光学系Ｌ１、Ｌ２には、通常は僅かな収差があるので、マークＭ１〜Ｍ４からなるアライメントマークＷＭの全体中心である共通対称軸ｃｓに関して複数の第１エッジ対ｅｐ１および複数の第２エッジ対ｅｐ２が対称な位置に配置されることが好ましい。

図２に示す実施形態でも、第１エッジ対ｅｐ１を構成する２つの第１エッジｅ１が第１対称軸ｓ１に関し対称な位置に配置され、第２エッジ対ｅｐ２を構成する２つの第２エッジｅ２が第１対称軸ｓ１と共通な第２対称軸に関し対称な位置に配置されている。よって、図２に示す実施形態でも、マークＭ１〜Ｍ４のそれぞれの位置ｐｏｓＸ１〜ｐｏｓＸ４をテンプレートマッチングによって求めたときの誤差ｄＸ１〜ｄＸ４を小さくすることができる。

しかしながら、図２に示す実施形態では、複数のマークＭ１〜Ｍ４に含まれる複数の第１エッジ対ｅｐ１および複数の第２エッジ対ｅｐ２が共通対称軸ｃｓに関して対称な位置に配置されていない。よって、結像光学系Ｌ１、Ｌ２には収差がある場合は、マークＭ１〜Ｍ４のそれぞれの位置ｐｏｓＸ１〜ｐｏｓＸ４に基づいて計算されるアライメントマークＷＭの位置ｐｏｓＸａｖｅの誤差ｄＸａｖｅ（＝（１／４）ΣｄＸｉ（ｉ＝１〜４））が大きくなりうる。

以上の点において、図２に示す実施形態よりも図１に示す実施形態の方が優れている。

図３は、図１に示す実施形態と同様の効果を奏する実施形態である。マークＭ１、Ｍ４について、第１工程において、マークを構成する２つのラインの外側に第１エッジｅ１が形成され、第２工程において、マークを構成する２つのラインの内側に第２エッジｅ２が形成される。マークＭ２、Ｍ３にいついて、第１工程において、マークを構成する２つのラインの内側に第１エッジｅ１が形成され、第２工程において、マークを構成する２つのラインの外側に第２エッジｅ２が形成される。

図３に示す実施形態では、第１エッジ対ｅｐ１を構成する２つの第１エッジｅ１および第２エッジ対ｅｐ２を構成する２つの第２エッジｅ２が第１対称軸ｓ１に関して対称な位置に配置されている。また、マークＭ１〜Ｍ４からなるアライメントマークＷＭの全体中心である共通対称軸ｃｓに関して複数の第１エッジ対ｅｐ１および複数の第２エッジ対ｅｐ２が対称な位置に配置されている。よって、図３に示す実施形態でも、テンプレートマッチングの誤差を小さくすることができ、また、結像光学系Ｌ１、Ｌ２等に収差がある場合にでもｄＸ１≒−ｄＸ４，ｄＸ２≒−ｄＸ３であるので、アライメントマークＷＭの計測誤差を小さくすることができる。

以上の図１〜図３に示す実施形態は、ダブルパターニングによるパターン形成方法を例示するものである。これらの実施形態では、第１エッジ対を構成する２つの第１エッジの一方および第２エッジ対を構成する２つの第２エッジの一方によって１つのラインの平行な２つの辺が構成される。また、第１エッジ対を構成する２つの第１エッジの他方および第２エッジ対を構成する２つの第２エッジの他方によって他の１つのラインの平行な２つの辺が構成される。

図４、図５に示す実施形態では、１つのレイヤーのアライメントマークを構成する複数のマークの一部のマークを第１ソグラフィー工程で形成し、該複数のマークの他の一部のマークを第２リソグラフィー工程で形成する。

図４に示す実施形態では、第１エッジ対ｅｐ１'を構成する２つの第１エッジｅ１'の一方により１つのラインの１つの辺ｈ１が構成され、該２つの第１エッジｅ１'の他方により他の１つのラインの１つの辺ｈ２が構成される。また、図４に示す実施形態では、第２エッジ対ｅｐ２'を構成する２つの第１エッジｅ２'の一方により１つのラインの１つの辺ｈ３が構成され、該２つの第２エッジｅ２'の他方により他の１つのラインの１つの辺ｈ４が構成される。

同様に、第１エッジ対ｅｐ１"を構成する２つの第１エッジｅ１"の一方により１つのラインの他の１つの辺ｈ５が構成され、該２つの第１エッジｅ１"の他方により他の１つのラインの他の１つの辺ｈ６が構成される。また、第２エッジ対ｅｐ２"を構成する２つの第１エッジｅ２"の一方により１つのラインの他の１つの辺ｈ７が構成され、該２つの第２エッジｅ２"の他方により他の１つのラインの他の１つの辺ｈ８が構成される。

図４（ｂ）、（ｃ）は、第１工程を説明する図である。第１工程では、第１リソグラフィー工程により、少なくとも１つの第１エッジ対として第１エッジ対ｅｐ１'およびｅｐ１"を含む第１エッジ群を形成する。１つの第１エッジ対ｅｐ１'は、第１対称軸ｓ１に関して対称な位置に配置された２つの第１エッジｅ１'で構成される。他の１つの第１エッジ対ｅｐ１"は、第１対称軸ｓ１に関して対称な位置に配置された２つの第１エッジｅ１"で構成される。

第１リソグラフィー工程は、ウエハＷ上への膜Ｆの形成、膜Ｆ上へ第１レジストＲＧ１を塗布する第１塗布、第１レジストＲＧ１を露光する第１露光、第１レジストＲＧ１を現像する第１現像および膜Ｆをエッチングする第１エッチングを含む。図４（ｂ）は、第１レチクルＲ１を使って実行される第１露光の様子、図４（ｃ）は、第１現像によって形成される第１レジストパターンＲＧＰ１をマスクとして実行される第１エッチングの後の様子を模式的に示している。第１工程によって、膜Ｆがパタニングされて膜Ｆ'となる。膜Ｆ'には、マークＭ１、Ｍ４のそれぞれに対して、２つの第１エッジｅ１'からなる第１エッジ対ｅｐ１'および２つの第１エッジｅ１"からなる第１エッジ対ｅｐ１"が形成されている。

図４（ｄ）、（ｅ）、（ｆ）は、第２工程を説明する図である。第２工程では、第２リソグラフィー工程により少なくとも１つの第２エッジ対として第２エッジ対ｅｐ２'およびｅｐ２"を含む第２エッジ群を形成する。１つの第２エッジ対ｅｐ２'は、第２対称軸ｓ２に関して対称な位置に配置された２つの第２エッジｅ２'で構成される。他の１つの第２エッジ対ｅｐ２"は、第２対称軸ｓ２に関して対称な位置に配置された２つの第２エッジｅ２"で構成される。

第２リソグラフィー工程は、膜Ｆ'上へ第２レジストＲＧ２を塗布する第２塗布、第２レジストＲＧ２を露光する第２露光、第２レジストＲＧ２を現像する第２現像および膜Ｆ'をエッチングする第２エッチングを含む。図４（ｄ）は、第２現像によって形成される第２レジストパターンＲＧＰ２をマスクとして実行される第２エッチングの後の様子、図４（ｆ）は、第２レジストパターンＲＧＰ２の除去後のマークＭ１、Ｍ２、Ｍ３、Ｍ４を模式的に示している。第２工程によって、膜Ｆ'がパタニングされて、マークＭ１、Ｍ２、Ｍ３、Ｍ４を有する膜Ｆ"となる。膜Ｆ"には、マークＭ２、Ｍ３のそれぞれに対して、２つの第２エッジｅ２'からなる第１エッジ対ｅｐ２'および２つの第２エッジｅ２"からなる第１エッジ対ｅｐ２"が形成されている。

図４（ｇ）は、オフアクシススコープＯＡＳの撮像ユニットＳから出力される信号をＡＤ変換し１次元の波形に変換したマーク信号（ｍａｒｋ ｓｉｇｎａｌ）の波形である。画像処理ユニットは、マーク信号の波形から処理領域Ｗ１〜Ｗ４を抽出し、処理領域Ｗ１〜Ｗ４の波形に対してテンプレートマッチングを行って、マークＭ１〜Ｍ４のそれぞれの位置ｐｏｓＸ１〜ｐｏｓＸ４を求める。画像処理ユニットは、更に、ｐｏｓＸ１〜ｐｏｓＸ４を平均することによって、アライメントマークＷＭの位置ｐｏｓＸａｖｅを算出する。

図４に示す実施形態でも、マークＭ１〜Ｍ４からなるアライメントマークＷＭの全体中心である共通対称軸ｃｓに関して複数の第１エッジ対ｅｐ１'、ｅｐ１"および複数の第２エッジ対ｅｐ２'、ｅｐ２"が対称な位置に配置されている。

図５に示す実施形態では、第１エッジ対ｅｐ１を構成する２つの第１エッジｅ１によって１つのラインの平行な２つの辺１１、１２が構成される。また、第２エッジ対ｅｐ２を構成する２つの第２エッジｅ２によって他の１つのラインの平行な２つの辺ｈ１３、ｈ１４が構成される。

図５（ｂ）、（ｃ）は、第１工程を説明する図である。第１工程では、第１リソグラフィー工程により、少なくとも１つの第１エッジ対ｅｐ１を含む第１エッジ群を形成する。１つの第１エッジ対ｅｐ１は、第１対称軸ｓ１に関して対称な位置に配置された２つの第１エッジｅ１で構成される。

第１リソグラフィー工程は、ウエハＷ上への膜Ｆの形成、膜Ｆ上へ第１レジストＲＧ１を塗布する第１塗布、第１レジストＲＧ１を露光する第１露光、第１レジストＲＧ１を現像する第１現像および膜Ｆをエッチングする第１エッチングを含む。図５（ｂ）は、第１レチクルＲ１を使って実行される第１露光の様子、図５（ｃ）は、第１現像によって形成される第１レジストパターンＲＧＰ１をマスクとして実行される第１エッチングの後の様子を模式的に示している。第１工程によって、膜Ｆがパタニングされて膜Ｆ'となる。膜Ｆ'には、マークＭ１、Ｍ４のそれぞれに対して、２つの第１エッジｅ１からなる第１エッジ対ｅｐ１が形成されている。

図５（ｄ）、（ｅ）、（ｆ）は、第２工程を説明する図である。第２工程では、第２リソグラフィー工程により少なくとも１つの第２エッジ対ｅｐ２を含む第２エッジ群を形成する。１つの第２エッジ対ｅｐ２は、第２対称軸ｓ２に関して対称な位置に配置された２つの第２エッジｅ２で構成される。

第２リソグラフィー工程は、膜Ｆ'上へ第２レジストＲＧ２を塗布する第２塗布、第２レジストＲＧ２を露光する第２露光、第２レジストＲＧ２を現像する第２現像および膜Ｆ'をエッチングする第２エッチングを含む。図５（ｄ）は、第２現像によって形成される第２レジストパターンＲＧＰ２をマスクとして実行される第２エッチングの後の様子、図５（ｆ）は、第２レジストパターンＲＧＰ２の除去後のマークＭ１、Ｍ２、Ｍ３、Ｍ４を模式的に示している。第２工程によって、膜Ｆ'がパタニングされて、マークＭ１、Ｍ２、Ｍ３、Ｍ４を有する膜Ｆ"となる。膜Ｆ"には、マークＭ２、Ｍ３のそれぞれに対して、２つの第２エッジｅ２からなる第２エッジ対ｅｐ２が形成されている。

図５（ｇ）は、オフアクシススコープＯＡＳの撮像ユニットＳから出力される信号をＡＤ変換し１次元の波形に変換したマーク信号（ｍａｒｋ ｓｉｇｎａｌ）の波形である。画像処理ユニットは、マーク信号の波形から処理領域Ｗ１〜Ｗ４を抽出し、処理領域Ｗ１〜Ｗ４の波形に対してテンプレートマッチングを行って、マークＭ１〜Ｍ４のそれぞれの位置ｐｏｓＸ１〜ｐｏｓＸ４を求める。画像処理ユニットは、更に、ｐｏｓＸ１〜ｐｏｓＸ４を平均することによって、アライメントマークＷＭの位置ｐｏｓＸａｖｅを算出する。

図５に示す実施形態でも、マークＭ１〜Ｍ４からなるアライメントマークＷＭの全体中心である共通対称軸ｃｓに関して複数の第１エッジ対ｅｐ１および複数の第２エッジ対が対称な位置に配置されている。

図４、５に示す実施形態においても、テンプレートマッチングの誤差を小さくすることができる。また、結像光学系Ｌ１、Ｌ２等に収差がある場合でもｄＸ１≒−ｄＸ４，ｄＸ２≒−ｄＸ３であるので、アライメントマークＷＭの計測誤差を小さくすることができる。

図１〜図５に示す実施形態において、第１エッジの数と第２エッジの数とを等しくすることが好ましい。これにより、第１エッジが計測結果に与える影響と第２エッジが計測結果に与える影響とに重みをつけることなく、アライメントマークＷＭの位置を計算することができる。

［第２実施形態］
本発明の第２実施形態は、第１エッジと第２エッジとの断面形状の違いに起因する計測誤差を補正するためのオフセット値の決定方法を提供する。ここで、第１エッジと第２エッジとの断面形状の違いは、第１工程と第２工程とで露光条件及び／又はエッチング条件が異なることなどによって生じうる。本発明の第２の実施形態のオフセット値の決定方法は、第１ライン、第２ラインおよび第３ラインを含むパターンを形成する工程を含む。

図６は、本発明の第２の実施形態におけるパターン形成工程（形成方法）を説明する図である。このパターン形成方法は、複数のエッジを含むパターンを基板の上に形成するものであり、第１工程と、第２工程とを含む。

第１工程では、膜の形成、第１レジストを塗布する第１塗布、該第１レジストを露光する第１露光、該第１レジストを現像する第１現像および該膜をエッチングする第１エッチングを含むリソグラフィー工程により複数の第１エッジを該膜に形成する。

第２工程では、第２レジストを塗布する第２塗布、該第２レジストを露光する第２露光、該第２レジストを現像する第２現像および該膜をエッチングする第２エッチングを含むリソグラフィー工程により複数の第２エッジを該膜に形成する。これにより、第１ライン（マークＭ１）、第２ライン（マークＭ２）および第３ライン（マークＭ３）が形成される。

ここで、第１ライン（Ｍ１）と第３ライン（Ｍ３）との間に第２ライン（Ｍ２）が配置され、第１ライン（Ｍ１）、第２ライン（Ｍ２）および第３ライン（Ｍ３）は、各々１つの第１エッジｅ１と１つの第２エッジｅ２とによって構成される。また、第１ライン（Ｍ１）と第２ライン（Ｍ２）とは、第１対称軸ｓ１に関して互いに対称な位置に配置され、第２ライン（Ｍ２）と第３ライン（Ｍ３）とは、第２対称軸ｓ２に関して互いに対称な位置に配置される。

図６（ａ）は、マークＭ１、Ｍ２、Ｍ３を含むパターンであるオフセット値決定用のテストパターンＴＰの平面図である。図６（ａ）〜（ｆ）は、実施形態におけるパターン形成方法の各工程を示す模式的な断面図である。

図６（ｂ）、（ｃ）は、第１工程を説明する図である。第１工程では、第１リソグラフィー工程により複数の第１エッジとして３つの第１エッジｅ１を形成する。

第１リソグラフィー工程は、ウエハＷ上への膜Ｆの形成、膜Ｆ上へ第１レジストＲＧ１を塗布する第１塗布、第１レジストＲＧ１を露光する第１露光、第１レジストＲＧ１を現像する第１現像および膜Ｆをエッチングする第１エッチングを含む。図６（ｂ）は、第１レチクルＲ１を使って実行される第１露光の様子、図６（ｃ）は、第１現像によって形成される第１レジストパターンＲＧＰ１をマスクとして実行される第１エッチングの後の様子を模式的に示している。第１工程によって、膜Ｆがパタニングされて膜Ｆ'となる。膜Ｆ'には、第１ライン（Ｍ１）の左側、第２ライン（Ｍ２）の右側、第３ライン（Ｍ３）の左側に第１エッジｅ１が形成されている。

図６（ｄ）、（ｅ）、（ｆ）は、第２工程を説明する図である。第２工程では、第２リソグラフィー工程により複数の第２エッジとして３つの第２エッジｅ２を形成し、これにより、第１ライン（Ｍ１）、第２ライン（Ｍ２）および第３ライン（Ｍ３）を形成する。

第２リソグラフィー工程は、膜Ｆ'上へ第２レジストＲＧ２を塗布する第２塗布、第２レジストＲＧ２を露光する第２露光、第２レジストＲＧ２を現像する第２現像および膜Ｆ'をエッチングする第２エッチングを含む。図６（ｄ）は、第２現像によって形成される第２レジストパターンＲＧＰ２をマスクとして実行される第２エッチングの後の様子を模式的に示している。図６（ｆ）は、第２レジストパターンＲＧＰ２の除去後の第１ライン（Ｍ１）、第２ライン（Ｍ２）および第３ライン（Ｍ３）を模式的に示している。第２工程によって、膜Ｆ'がパタニングされて、第１ライン（Ｍ１）、第２ライン（Ｍ２）および第３ライン（Ｍ３）を有する膜Ｆ"となる。膜Ｆ"には、第１ライン（Ｍ１）、第２ライン（Ｍ２）および第３ライン（Ｍ３）のそれぞれに第２エッジｅ２が形成されている。前述のように、第１ライン（Ｍ１）と第２ライン（Ｍ２）とは、第１対称軸ｓ１に関して互いに対称な位置に配置され、第２ライン（Ｍ２）と第３ライン（Ｍ３）とは、第２対称軸ｓ２に関して互いに対称な位置に配置される。

図６（ｇ）は、オフアクシススコープＯＡＳの撮像ユニットＳから出力される信号をＡＤ変換し１次元の波形に変換したマーク信号（ｍａｒｋ ｓｉｇｎａｌ）の波形である。画像処理ユニットは、マーク信号の波形から処理領域Ｗ１〜Ｗ３を抽出し、処理領域Ｗ１〜Ｗ３の波形に対してテンプレートマッチングを行って、第１ライン（Ｍ１）、第２ライン（Ｍ２）および第３ライン（Ｍ３）のそれぞれの位置ｐｏｓＸ１〜ｐｏｓＸ３を求める。

不図示の計算ユニット（該計算ユニットによる処理は、前記画像処理ユニットに組み込まれてもよい。）は、位置ｐｏｓＸ１〜ｐｏｓＸ３に基づいて、第１ライン（Ｍ１）、第２ライン（Ｍ２）および第３ライン（Ｍ３）を含むパターンの各位置の計測誤差をオフセット値として計算する。デバイスの製造の際は、アライメント用の計測によって得られた計測結果をオフセット値によって補正して使用すればよい。

ｐｏｓＸ１〜ｐｏｓＸ３には、それぞれ計測誤差ｄＸ１〜ｄＸ３が含まれるが、計測誤差要因が露光条件やエッチング条件の差のみである場合、計測誤差ｄＸ１〜ｄＸ３間の差は符号のみの違いであり、ｄＸ１＝−ｄＸ２＝ｄＸ３が成立する。したがって、第１ライン（Ｍ１）の位置と第２ライン（Ｍ２）の位置との距離（第１距離）をＰ［Ｍ１，Ｍ２］として、第２ライン（Ｍ２）の位置と第３ライン（Ｍ３）の位置との距離（第２距離）をＰ［Ｍ２，Ｍ３］とすると、以下の式が成立する。なお、「設計値」は、該当する２つのラインの中心間距離の設計値である。

Ｐ［Ｍ１，Ｍ２］＝ｐｏｓＸ２−ｐｏｓＸ１＝設計値＋ｄＸ２−ｄＸ１
Ｐ［Ｍ２，Ｍ３］＝ｐｏｓＸ３−ｐｏｓＸ２＝設計値＋ｄＸ３−ｄＸ２
ここで、ｄＸ１＝−ｄＸ２＝ｄＸ３＝ｏｆｆｓｅｔとすると、次の式が得られる。

Ｐ［Ｍ２，Ｍ３］−Ｐ［Ｍ１，Ｍ２］＝（ｄＸ３−ｄＸ２）−（ｄＸ２−ｄＸ１）
Ｐ［Ｍ２，Ｍ３］−Ｐ［Ｍ１，Ｍ２］＝４×ｏｆｆｓｅｔ
ｏｆｆｓｅｔ＝（Ｐ［Ｍ２，Ｍ３］−Ｐ［Ｍ１，Ｍ２］）／４
計算ユニットは、計測誤差、即ちオフセット値ｏｆｆｓｅｔを上式に従って計算する。

なお、テストパターンＴＰの第１ライン（Ｍ１）、第２ライン（Ｍ２）および第３ライン（Ｍ３）の位置をＭ１位置、Ｍ２位置、Ｍ３位置とすると、それらは、以下の式で与えられる。

Ｍ１位置 ＝ ｐｏｓＸ１ ＋ ｏｆｆｓｅｔ
Ｍ２位置 ＝ ｐｏｓＸ２ − ｏｆｆｓｅｔ
Ｍ３位置 ＝ ｐｏｓＸ３ ＋ ｏｆｆｓｅｔ
オフセット値は、例えば、ロットの先頭などでウエハ上のテストパターン（オフセット計測マーク）の計測を通して決定することができる。或いは、オフセット値は、アライメントマーク中にテストパターンを含めておいて、アライメントマークの計測の度にそのテストパターンの計測を通して決定してもよい。

Claims (6)

1. アライメントマークの位置を計測するために使用される前記アライメントマークを基板上に形成する方法であって、
   膜の形成、第１レジストを塗布する第１塗布、前記第１レジストを露光する第１露光、前記第１レジストを現像する第１現像および前記膜をエッチングする第１エッチングを含む第１リソグラフィー工程により、複数の第１エッジ対を含む第１エッジ群を前記膜に形成する第１工程と、
   第２レジストを塗布する第２塗布、前記第２レジストを露光する第２露光、前記第２レジストを現像する第２現像および前記膜をエッチングする第２エッチングを含む第２リソグラフィー工程により、複数の第２エッジ対を含む第２エッジ群を前記膜に形成する第２工程とを含み、
   前記第１エッジ対は、対称軸に関して対称な位置に配置された２つの第１エッジで構成され、
   前記第２エッジ対は、対称軸に関して対称な位置に配置された、前記第１エッジとはエッジ形状が異なる２つの第２エッジで構成され、
   前記アライメントマークは、第１マーク部、前記第１マーク部に隣り合う第２マーク部、前記第２マーク部に隣り合う第３マーク部、および、前記第３マーク部に隣り合う第４マーク部を有し、
   前記第１マーク部および前記第４マーク部の各々は前記第１エッジ対を含み、
   前記第２マーク部および前記第３マーク部の各々は前記第２エッジ対を含み、
   前記第１マーク部の前記第１エッジ対および前記第４マーク部の前記第１エッジ対は、所定の対称軸に関して対称な位置に配置され、
   前記第２マーク部の前記第２エッジ対および前記第３マーク部の前記第２エッジ対は、前記所定の対称軸に関して対称な位置に配置され、
   前記第１マーク部および前記第４マーク部のエッジ形状は、前記第２マーク部および前記第３マーク部のエッジ形状と異なる
   ことを特徴とする方法。
2. 前記第１マーク部および前記第４マーク部の各々は、前記第１エッジ対と、前記第１エッジ対を構成する２つの前記第１エッジの間に配置された２つの前記第２エッジで構成された前記第２エッジ対とを含み、
   前記第２マーク部および前記第３マーク部の各々は、前記第２エッジ対と、前記第２エッジ対を構成する２つの前記第２エッジの間に配置された２つの前記第１エッジで構成された前記第１エッジ対とを含む、ことを特徴とする請求項１に記載の方法。
3. 前記第１マーク部および前記第４マーク部の各々は、２つの前記第１エッジ対で構成され、
   前記第２マーク部および前記第３マーク部の各々は、２つの前記第２エッジ対で構成される、
   ことを特徴とする請求項１に記載の方法。
4. 前記第１マーク部および前記第４マーク部の各々は、１つの前記第１エッジ対で構成され、
   前記第２マーク部および前記第３マーク部の各々は、１つの前記第２エッジ対で構成される、
   ことを特徴とする請求項１に記載の方法。
5. デバイスの製造方法であって、
   請求項１に記載の方法によりアライメントマークを基板に形成するステップと、前記アライメントマークの位置を計測する計測ステップと、
   該計測の結果を用いて前記基板のアライメントを行って前記基板を露光し、該露光された基板を現像するステップとを有することを特徴とする製造方法。
6. 前記計測ステップにおいて、前記アライメントマークの画像情報を用いて前記マーク部の各々の位置を求め、
   該求められた前記マーク部の各々の位置に基づいて前記アライメントマークの位置を求めることを特徴とする請求項５に記載の製造方法。

Images