JP5617353B2 - 半導体素子 - Google Patents

Description

本発明は、コラムナ量子ドットを有する半導体素子、及びその製造方法に関する。

光半導体素子を高温で安定動作させるために、熱励起による発振準位からのキャリアの漏出を抑制することが望まれる。このためには、離散的なエネルギ準位を有する量子ドットを活性層に適用することが有効である。

Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔａｎｏｖ（Ｓ−Ｋ）モードで自己形成した量子ドットを高さ方向に積み重ねたコラムナ量子ドットが提案されている。１つのコラムナ量子ドットを構成する複数の量子ドットは、相互に量子力学的に結合している。具体的には、量子ドットの間隔が、キャリアの波動関数の広がりよりも狭い。コラムナ量子ドットの側方には、サイドバリア層が配置される。量子ドットの重ね数（高さ）やサイドバリア層の歪量等の構造パラメータを変えることにより、偏光特性を制御することが可能である。

半導体レーザに、高い電気光変換効率が求められ、光半導体幅器に、高い光利得が求められる。コラムナ量子ドットの分布密度を高めることにより、電気光変換効率や光利得の向上を図ることができる。コラムナ量子ドットが面内に分布しているコラムナ量子ドット層を積み重ねることにより、コラムナ量子ドットの体積分布密度を高める方法が提案されている。

特開２００７−１５７９７５号公報 特開２００７−２４２７４８号公報

２００９年春季第５６回応用物理学関係連合講演会予稿集、安岡他、２ａ−Ｇ−２

コラムナ量子ドット層を積み重ねる際には、コラムナ量子ドット層の間に中間層が配置される。多段化されたコラムナ量子ドット層により活性層が構成される。活性層が厚くなると、縦高次モードが発生しやすくなるため、活性層を過度に厚くすることは好ましくない。活性層が過度に厚くなることを避けるために、中間層を薄くすることが好ましい。中間層が薄くなると、下層のコラムナ量子ドット層の歪が、中間層を経由して上層のコラムナ量子ドット層に伝播する。このため、良好な結晶状態を保って結晶成長させることが困難である。

また、コラムナ量子ドット層を多段に積み重ねる場合に限らず、単層のコラムナ量子ドット層の上に半導体層を形成する場合にも、半導体層の結晶品質を高める技術が望まれる。

本発明の目的は、コラムナ量子ドット層の上に、高品質な半導体層を成長させるのに適した半導体素子を提供することである。

本発明の一観点によると、
半導体基板の上に形成され、面内方向に分布する複数のコラムナ量子ドットと、
前記半導体基板の上に形成され、前記コラムナ量子ドットの間を埋めるサイドバリア層と
を有し、
前記コラムナ量子ドットの各々は、積み重ねられた複数の量子ドットを含み、
前記サイドバリア層は、積み重ねられた複数のスペーサ層を含み、前記量子ドットと前記スペーサ層とは交互に積み重ねられており、前記複数のスペーサ層の各々の格子定数は前記半導体基板の格子定数よりも小さく、複数の前記スペーサ層は、前記半導体基板に相対的に近い下部スペーサ層と、相対的に遠い上部スペーサ層とを含み、前記上部スペーサ層の格子定数は、前記下部スペーサ層の格子定数よりも小さく、前記下部スペーサ層の格子定数は、前記半導体基板の格子定数よりも小さく、前記下部スペーサ層の格子定数は一定であり、前記上部スペーサ層の格子定数も一定である半導体素子が提供される。

サイドバリア層の格子定数が厚さ方向に一定である場合に比べて、ＰＬ波長が同一の条件で、コラムナ量子ドット及びサイドバリア層との平均歪量を小さくすることができる。これにより、コラムナ量子ドットを含む層の多段化が容易になる。

実施例１による半導体素子の断面図である。 実施例１による半導体素子の断面図である。 実施例１及び比較例による半導体素子のコラムナ量子ドット層の平均歪量と、ＰＬ波長の測定結果との関係を示すグラフである。 半導体基板及びスペーサ層の格子定数を示すグラフである。 量子ドットの積み重ね数と、ＰＬ波長の測定結果との関係を示すグラフである。 コラムナ量子ドット層の断面ＴＥＭ像を示す図である。 実施例１による半導体素子のＰＬスペクトルの測定結果を示すグラフである。 実施例２による半導体素子の製造途中段階における断面図である。 実施例２による半導体素子の製造途中段階における断面図、及び完成時の断面図である。 実施例２の変形例による半導体素子の製造途中段階における断面図である。 実施例３による半導体素子の断面図である。

［実施例１］
図１に、実施例１による半導体素子の断面図を示す。半導体基板１０の上に、コラムナ量子ドット層１５が形成されている。コラムナ量子ドット層１５は、面内方向に分布する複数のコラムナ量子ドット１３、及びコラムナ量子ドット１３の間に充填されたサイドバリア層１４を含む。

コラムナ量子ドット１３の各々は、高さ方向に積み重ねられた複数の量子ドット１２を含む。サイドバリア層１４は、積層された複数のスペーサ層１６を含む。半導体基板１０の上に、複数の量子ドット１２を形成する工程と、量子ドット１２及び量子ドット１２が形成されている下地表面を覆うスペーサ層１６を形成する工程を交互に繰り返すことにより、コラムナ量子ドット層１５が形成される。図１に示した例では、最も上の量子ドット１２は、スペーサ層１６で覆われていない。なお、最も上の量子ドット１２をスペーサ層１６で覆ってもよい。高さ方向に隣り合う量子ドット１２の間に、スペーサ層１６の一部が配置される。

半導体基板１０には、例えばＩｎＰの（００１）基板が用いられる。量子ドット１２にはＩｎＡｓが用いられる。スペーサ層１６には、組成波長１．０μｍのＩｎＧａＡｓＰが用いられる。

１つのコラムナ量子ドット１３を構成する量子ドット１２の積み重ね数は１２である。１重目から１１重目の量子ドット１２の各々に対応して、量子ドット１２の上及び側方にスペーサ層１６が配置されている。複数のスペーサ層１６のうち、半導体基板１０に相対的に近い位置の１層目から４層目までのスペーサ層１６を、下部スペーサ層１６Ａと呼び、相対的に遠い位置の５層目から１１層目までのスペーサ層１６を、上部スペーサ層１６Ｂと呼んで区別することとする。実施例１においては、下部スペーサ層１６Ａの歪量と、上部スペーサ層１６Ｂの歪量とが異なるように、それらの組成が調整されている。

サイドバリア層１４のエネルギバンドギャップは、量子ドット１２のエネルギバンドギャップよりも広い。また、横方向に隣り合う量子ドット１２の間隔は、電子の波動関数の広がりに比べて十分大きい。このため、サイドバリア層１４は、量子ドット１２内の電子に対してポテンシャル障壁となる。上下に隣り合う量子ドット１２の間隔は、電子の波動関数の広がりに比べて十分狭く、量子ドット１２同士が量子力学的に結合している。このため、コラムナ量子ドット１３の各々が、電子を３次元方向に閉じ込める量子ドットとして作用する。

以下、コラムナ量子ドット層１５の形成方法について説明する。量子ドット１２及びスペーサ層１６の形成には、有機金属化学気相成長（ＭＯＶＰＥ）法を適用することができる。ＩＩＩ族元素の原料として、トリメチルインジウム（ＴＭＩｎ）、トリエチルガリウム（ＴＥＧａ）を用い、Ｖ族元素の原料として、アルシン（ＡｓＨ_３）、フォスフィン（ＰＨ_３）を用いることができる。キャリアガスとして水素（Ｈ_２）を用い、成長圧力は、６．６５ｋＰａ（５０Ｔｏｒｒ）とする。

まず、ＩｎＰの（００１）基板１０を、ＭＯＶＰＥ成長炉内に装填し、炉内をフォスフィン雰囲気にして、基板温度を６３０℃まで上昇させる。その後、半導体基板１０の上に、ＩｎＰバッファ層を形成する。ＩｎＰバッファ層の上に、コラムナ量子ドット層１５を形成する。量子ドット１２の形成は、Ｓ−Ｋモードと呼ばれる自己組織化成長により行う。

最も下の量子ドット１２の成長条件は下記の通りである。
・成長温度 ４３０℃
・原料供給量 ２．５ＭＬ相当
・成長速度 ０．０４５μｍ／ｈ
・Ｖ／ＩＩＩ比 ３０
この条件で、［１１０］方向及び［−１１０］方向の横方向寸法がそれぞれ約２０ｎｍ及び３０ｎｍ、分布密度７．５×１０^１０ｃｍ^−２の量子ドット１２が形成される。

下から２番目、及びそれよりも上の量子ドット１２の成長条件は、下記の通りである。
・成長温度 ４３０℃
・原料供給量 １．２ＭＬ相当
・成長速度 ０．０４５μｍ／ｈ
・Ｖ／ＩＩＩ比 ３０
下部スペーサ層１６Ａ及び上部スペーサ層１６Ｂの成長条件は、下記の通りである。
・成長温度 ４３０℃
・原料供給量 ２．５ＭＬ相当
・成長速度 ０．１μｍ／ｈ
・Ｖ／ＩＩＩ比 １６００
下部スペーサ層１６Ａ及び上部スペーサ層１６Ｂの形成時には、所望の格子定数になるように、Ｉｎ、Ｇａ、Ａｓ、Ｐの原料の供給量が調整される。

図２に、多段に積み重ねたコラムナ量子ドット層を有する半導体素子の断面図を示す。半導体基板１０の上に、３段のコラムナ量子ドット層１５が形成されている。コラムナ量子ドット層１５の間に、中間層２０が配置されている。中間層２０には、組成波長１．１μｍ、歪量０％のＩｎＧａＡｓＰが用いられ、その厚さは、例えば４０ｎｍである。歪量が０％であるということは、ＩｎＰの半導体基板１０に格子整合していることを意味する。

コラムナ量子ドット層１５の各々の構成は、図１に示したコラムナ量子ドット層１５の構成と同一である。

図１に示した構造の試料を作製してフォトルミネッセンス（ＰＬ）波長の評価を行った結果について説明する。

コラムナ量子ドット層１５の平均歪量ε_ａを下記の式で定義する。

ここで、ε_ＱＤｉは、下からｉ番目の量子ドット１２の歪量、ε_ＳＢｉは、下からｉ番目のスペーサ層１６の歪量である。ｄ_ＱＤｉ及びｄ_ＳＢｉは、それぞれ下からｉ番目の量子ドット１２及びスペーサ層１６の厚さである。量子ドット１２及びスペーサ層１６の厚さは、成長中に供給した原料により均一な厚さの膜が形成されたと仮定した場合の膜の厚さを意味する。例えば、歪量の単位は「％」であり、量子ドット１２及びスペーサ層１６の厚さの単位は「モノレイヤ（ＭＬ）」である。

ＩｎＰ基板上のＩｎＡｓ量子ドット１２の歪量は、下記の式で算出される。

ここで、ａ_ＩｎＡｓ及びａ_ＩｎＰは、それぞれＩｎＡｓおよびＩｎＰの格子定数である。圧縮歪が正、引張り歪が負になる。以下、スペーサ層１６の引張り歪量は、マイナス記号を省略して示す。ＩｎＰの基板１０の上のＩｎＡｓ量子ドット１２の圧縮歪量は３．２％になる。スペーサ層１６の歪量は、ＩｎＧａＡｓＰの各元素の組成比から格子定数を求め、求められた格子定数を用いて算出することができる。ここで、「格子定数」は、半導体材料に歪が発生していないと仮定した時の格子定数を意味する。

図３に、コラムナ量子ドット層１５の平均歪量ε_ａと、ＰＬ波長の測定結果との関係を示す。横軸は、平均歪量ε_ａを単位「％」で表し、縦軸は、ＰＬ波長を単位「μｍ」で表す。

図３の丸記号、三角記号及び四角記号は、それぞれタイプＡ、タイプＢ、タイプＣの試料の測定結果を示す。タイプＡの試料では、下部スペーサ層１６Ａの歪量と上部スペーサ層１６Ｂの歪量とが等しい。すなわち、サイドバリア層１４（図１）の歪量が面内方向及び厚さ方向に関して一定である。サイドバリア層１４の歪量が０．６％〜１．０％の複数の試料を作製した。試料間でサイドバリア層１４の歪量が異なるため、コラムナ量子ドット層１５の平均歪量ε_ａも、試料間で異なる。例えば、サイドバリア層１４の引張り歪量を０．６％としたとき、平均歪量ε_ａは０．７７５％になり、サイドバリア層１４の引張り歪量を０．８％としたとき、平均歪量ε_ａは０．６５４％になる。

タイプＢの試料では、上部スペーサ層１６Ｂの引張り歪量を１．０％とした。下部スペーサ層１６Ａの歪量は試料間で異ならせ、複数のタイプＢの試料を作製した。具体的には、下部スペーサ層１６Ａの引張り歪量が０．０％、０．４％、０．５％、０．６％、０．７％の５種類の試料を作製した。タイプＣの試料では、下部スペーサ層１６Ａの引張り歪量を０．４％とし、上部スペーサ層１６Ｂの引張り歪量を１．４％とした。

図３に示した測定結果からわかるように、タイプＡの試料では、Ｃバンド（波長１．５３μｍ〜１．５６μｍ）でＰＬ発光を得るための平均歪量ε_ａは０．６６％乃至０．７８％である。タイプＡの構造を採用し、平均歪量ε_ａが約０．７７５％の条件で、図２に示した３段のコラムナ量子ドット層１５を有する半導体素子の製造を試みた。しかしながら、良好な結晶品質を保った成長が困難であった。これは、コラムナ量子ドット１２の位置に局在化する圧縮歪が、中間層２０を厚さ方向に伝播し、中間層２０の上面においても、歪が残留しているためと考えられる。

タイプＡの構造で、平均歪量ε_ａを０．６５４％まで低下させた条件では、良好な結晶品質を保ったまま、３段のコラムナ量子ドット層１５を積層することができた。ところが、平均歪量ε_ａを０．６５４％にすると、ＰＬ波長が１．５２９μｍまで短くなり、Ｃバンドから外れてしまう。タイプＡの構造では、Ｃバンドで発光する３段構造のコラムナ量子ドット構造を作製することが困難であることがわかる。

サイドバリア層１４（スペーサ層１６）及び中間層２０の組成を、エネルギバンドギャップの狭い組成にすれば、コラムナ量子ドット１３のエネルギバンドギャップも狭くなり、ＰＬ波長が長くなる。従って、サイドバリア層１４及び中間層２０のエネルギバンドギャップを狭くすれば、平均歪量ε_ａを０．６５４％まで低下させても、ＣバンドのＰＬ波長が得られると考えられる。ところが、サイドバリア層１４及び中間層２０のエネルギバンドギャップを狭くすると、コラムナ量子ドット１３からサイドバリア層１４へ電子が漏出し易くなる。このため、半導体レーザにおいては、特に動作温度が高くなると、閾値電流の上昇及び電気光変換効率の低下が引き起こされる。また、光半導体増幅器においては、動作温度が高くなると、光利得の低下が引き起こされる。

タイプＢの試料では、平均歪量εａが０．６５４％において、ＣバンドのＰＬ波長が得られている。タイプＡ、タイプＢのいずれの試料においても、コラムナ量子ドット層１５の平均歪量εａと、ＰＬ波長とは、線型の関係を持つことがわかる。下部スペーサ層１６Ａの引張歪量が０．４％から０．７％の試料において、ＣバンドのＰＬ波長が得られている。タイプＢにおいて、下部スペーサ層１６Ａの引張り歪量を１．０％にした試料は、サイドバリア層１４の引張り歪量を１．０％にしたタイプＡの試料と同一の構造になる。タイプＢの試料の測定結果を直線でフィッティングしたとき、この直線は、タイプＡのサイドバリア層１４の引張り歪量１．０％の試料の測定点を通過している。このことから、図３に示した測定結果は妥当なものであることが確認される。

平均歪量ε_ａを０．６５４％程度まで小さくすることにより、良好な結晶品質を維持したまま、コラムナ量子ドット層１５を多段化することが可能になる。これにより、コラムナ量子ドットの体積分布密度を高めることができる。

タイプＣの試料のＰＬ波長は１．５５６μｍであり、下部スペーサ層１６Ａの引張り歪量が０．４％のタイプＢの試料のＰＬ波長は１．５５５μｍであった。両者のＰＬ波長の差は、極僅かである。このことから、下部スペーサ層１６Ａの引張り歪量を０．４％に固定し、上部スペーサ層１６Ｂの引張り歪量を１．０％から１．４％に増加させても、ＰＬ波長の短波長側への顕著なシフトは見られないことがわかる。上部スペーサ層１６Ｂの引張り歪量を１．０％から１．４％に増加させることは、コラムナ量子ドット層１５の平均歪量ε_ａを０．５％程度まで低下させることに相当する。平均歪量ε_ａを低下させることにより、コラムナ量子ドット層１５の多段化が、より容易になる。

上述のように、上部スペーサ層１６Ｂの引張り歪量を下部スペーサ層１６Ａの引張り歪量より大きくすることにより、ＰＬ波長を一定に維持したまま、コラムナ量子ドット層１５の平均歪量εａを小さくすることができる。これにより、コラムナ量子ドット層１５を多段化した半導体素子（図２）を作製し易くなる。

図４に、半導体基板１０及びスペーサ層１６の格子定数を示す。半導体基板１０の格子定数をＬＣ０、下部スペーサ層１６Ａの格子定数をＬＣ１、上部スペーサ層１６Ｂの格子定数をＬＣ２としたとき、ＬＣ０＞ＬＣ１＞ＬＣ２の条件が満たされる。このとき、上部スペーサ層１６Ｂの引張り歪量が下部スペーサ層１６Ａの引張り歪量より大きくなる。

次に、ＰＬ波長を一定に維持したまま、コラムナ量子ドット層１５の平均歪量ε_ａを小さくすることができる理由について説明する。

図５に、量子ドット１２の積み重ね数と、ＰＬ波長の測定結果との関係を示す。横軸は、量子ドット１２の積み重ね数を表し、縦軸は、ＰＬ波長を単位「μｍ」で表す。作製した試料の基本構造は、図１に示したものと同一である。コラムナ量子ドット層１５内の量子ドット１２の積み重ね数を異ならせた複数の試料を作製した。図中の丸記号及び三角記号は、それぞれスペーサ層１６（サイドバリア層１４）の引張り歪量を１．０％にした試料、及び０．４％にした試料の測定結果を示す。

量子ドット１２の積み重ね数が５以下の領域では、積み重ね数が増加するに従って、ＰＬ波長が長くなっている。重ね数が５よりも多くなると、ＰＬ波長の増加傾向は鈍化し、長波長化が飽和傾向を示している。このことから、下から５番目よりも上のスペーサ層１６の引張り歪は、１番目から５番目のスペーサ層１６の引張り歪に比べて、ＰＬ波長の長波長化への寄与度が小さいことがわかる。

量子ドット１２の歪量ε_ＱＤｉは正であり、スペーサ層１６の歪量ε_ＳＢｉは負である。一般的には、平均歪量ε_ａは正になる。このため、スペーサ層１６の歪量ε_ＳＢｉの絶対値を大きくすれば、すなわち引張り歪量を大きくすれば、平均歪量ε_ａが０に近づく（小さくなる）。上部スペーサ層１６Ｂの引張り歪量を相対的に大きくすることは、平均歪量ε_ａを小さくすることに相当する。

スペーサ層１６の引張り歪量を小さくすれば、ＰＬ波長を長波長化する（Ｃバンド内にする）ことができるが、コラムナ量子ドット層１５の平均歪量ε_ａが大きくなってしまう。逆に、スペーサ層１６の引張り歪量を大きくすれば、コラムナ量子ドット層１５の平均歪量ε_ａを小さくすることができるが、ＰＬ波長が短くなって（Ｃバンドから外れて）しまう。ＰＬ波長の長波長化の寄与度が大きい下部スペーサ層１６Ａにおいては、引張り歪量を相対的に小さくしてＰＬ波長の長波長化を優先させる。ＰＬ波長の長波長化の寄与度が小さい上部スペーサ層１６Ｂにおいては、引張り歪量を相対的に大きくして、ＰＬ波長の長波長化よりも、コラムナ量子ドット層１５の平均歪量ε_ａを小さくすることを優先させる。

このように、上部スペーサ層１６Ｂの引張り歪量を下部スペーサ層１６Ａの引張り歪量より大きくすることにより、スペーサ層１６の引張り歪量をすべて等しくする場合に比べて、ＰＬ波長同一の条件の下で、コラムナ量子ドット層１５の平均歪量ε_ａを小さくすることができる。また、コラムナ量子ドット層１５の平均歪量ε_ａが等しい条件の下では、ＰＬ波長を長くすることができる。

スペーサ層１６の引張り歪は、同一層内の量子ドット１２に対し、面内方向に広げ、厚さ方向には縮める作用を及ぼす。スペーサ層１６の引張り歪の影響は、異なる層内の量子ドット１２にほとんど及ばない。このため、上部スペーサ層１６Ｂの相対的に大きな引張り歪は、下部スペーサ層１６Ａと同じ層内の量子ドット１２に、ほとんど影響を及ぼさない。従って、上部スペーサ層１６Ｂの相対的に大きな引張り歪は、下部スペーサ層１６ＡによるＰＬ波長の長波長化を打ち消す方向にはほとんど作用しない。

図６Ａ及び図６Ｂに、コラムナ量子ドット層の断面ＴＥＭ像を示す。図６Ａは、下部スペーサ層１６Ａの引張り歪量が０．５％、上部スペーサ層１６Ｂの引張り歪量が１．４％の試料のものであり、図６Ｂは、下部スペーサ層１６Ａの引張り歪量が０．４％、上部スペーサ層１６Ｂの引張り歪量が１．４％の試料のものである。黒色の濃い領域が、コラムナ量子ドットに対応する。いずれの試料においても、コラムナ量子ドットが形成されていることがわかる。

図７に、コラムナ量子ドット層を３段に積層した半導体素子（図２）のＰＬスペクトルの測定結果を示す。横軸は、波長を単位「ｎｍ」で表し、縦軸は、ＰＬ強度を任意単位で表す。図７の実線ａは、下部スペーサ層１６Ａの引張り歪量を０．４％、上部スペーサ層１６Ｂの引張り歪量を１．０％、中間層２０の厚さを４０ｎｍにした試料のＰＬスペクトルを示す。実線ｂは、下部スペーサ層１６Ａの引張り歪量を０．４％、上部スペーサ層１６Ｂの引張り歪量を１．４％、中間層２０の厚さを３０ｎｍにした試料のＰＬスペクトルを示す。いずれの試料においても、波長１．５５μｍでのＰＬ発光が可能であった。

上部スペーサ層１６Ｂの引張り歪量を大きくすると、コラムナ量子ドット層１５の平均歪量ε_ａが小さくなるため、中間層２０を、より薄くすることができる。図７に示した２つの試料のように、上部スペーサ層１６Ｂの引張り歪量を１．０％から１．４％まで大きくすると、中間層２０の厚さを、４０ｎｍから３０ｎｍまで薄くしても、コラムナ量子ドット層１５を３段積層することが可能であった。

中間層２０を薄くすると、多段のコラムナ量子ドット層１５を含む活性層が薄くなる。このため、厚さ方向の縦高次モードの発生を抑制することができる。

なお、コラムナ量子ドット層１５を１層のみ形成する場合であっても、その平均歪量ε_ａを小さくすることにより、その上に、結晶品質の高い半導体層を形成し易くなるという効果が得られる。

上記実施例１の図１及び図２に示した素子では、コラムナ量子ドット１３の各々を構成する量子ドット１２の積み重ね数を１２とし、サイドバリア層１４を構成するスペーサ層１６の積み重ね数を１１としたが、量子ドット１２及びスペーサ層１６の積み重ね数は、それぞれ１２及び１１に限定されない。また、量子ドット１２とスペーサ層１６との積み重ね数を同一にしてもよい。スペーサ層１６の積み重ね数は、所望の電気光変換効率、光利得等に基づいて決定することができる。

また、上記実施例１では、相対的に引張り歪量の小さい下部スペーサ層１６Ａを４層とし、相対的に引張り歪量の大きい上部スペーサ層１６Ｂを７層としたが、他の層数としてもよい。図５に示したように、下部スペーサ層１６Ａを５層よりも多く積み重ねても、ＰＬ波長を長波長化させる効果が低いため、下部スペーサ層１６Ａは５層以下にすることが好ましい。また、ＰＬ波長を長波長化させる十分な効果を得るために、下部スペーサ層１６Ａを４層以上積み重ねることが好ましい。

下部スペーサ層１６Ａの積み重ね数は、所望のＰＬ波長によって決定することができる。上部スペーサ層１６Ｂの積み重ね数を多くすれば、平均歪量ε_ａが小さくなる。上部スペーサ層１６Ｂの積み重ね数は、所望の平均歪量ε_ａに基づいて決定することができる。

実施例１では、サイドバリア層１４（スペーサ層１６）にＩｎＧａＡｓＰを用い、量子ドット１２にＩｎＡｓを用いたが、他の半導体材料を用いてもよい。量子ドット１２には、半導体基板１０よりも格子定数が大きく、かつサイドバリア層１４よりもエネルギバンドギャップの小さな材料が用いられる。サイドバリア層１４には、半導体基板１０よりも格子定数が小さな材料が用いられる。例えば、サイドバリア層１４にＡｌＧａＩｎＡｓを用いてもよい。量子ドット１２に、ＩｎＳｂ、ＩｎＧａＡｓ、ＩｎＧａＡｓＳｂ等を用いてもよい。

また、上記実施例１では、中間層２０として組成波長１．１μｍ、歪量０．０％のＩｎＧａＡｓＰを用いたが、組成波長はこれに限定されるものではない。さらに、歪量は、０．０％の場合が理想的であるが、製造上のばらつきを考慮して、−０．１％乃至０．１％の範囲内であれば、０．０％である場合と同等の効果が得られる。さらに、中間層２０の材料は、ＩｎＧａＡｓＰに限定されない。例えば、中間層２０にＡｌＧａＩｎＡｓを用いてもよい。

半導体基板１０として、ＧａＡｓの（００１）基板を用いてもよい。この場合、量子ドット１２に、ＩｎＡｓ、ＩｎＳｂ、ＩｎＧａＡｓ、ＩｎＧａＡｓＳｂ等を用い、サイドバリア層１４に、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＰ等を用い、中間層２０にＧａＡｓを用いることができる。一例として、下部スペーサ層１６Ａの組成波長は０．７５μｍとし、引張り歪量は０．４％とする。上部スペーサ層１６Ｂの組成波長は０．７５μｍとし、引張り歪量は１．０％とする。

実施例１では、サイドバリア層１４を、引張り歪量の異なる下部スペーサ層１６Ａと上部スペーサ層１６Ｂとで構成したが、引張り歪量が異なる３種類以上のスペーサ層１６で構成してもよい。この場合も、スペーサ層１６の格子定数は、半導体基板１０の格子定数よりも小さく、かつ半導体基板３０から遠ざかるに従って小さくなるように、組成比を設定することが好ましい。すなわち、スペーサ層１６の引張り歪量は、半導体基板１０から遠ざかるに従って大きくなる。

［実施例２］
図８Ａ〜図８Ｄを参照して、実施例２による半導体素子の製造方法について説明する。各半導体層の成長には、ＭＯＶＰＥが適用される。一例として、ＩＩＩ族元素の原料として、ＴＭＩｎ、ＴＥＧａを用い、Ｖ族元素の原料として、ＡｓＨ_３、ＰＨ_３を用いる。ｎ型ドーパント原料としてモノシラン（ＳｉＨ_４）を用い、ｐ型ドーパント原料としてジエチルジンク（ＤＥＺｎ）を用いる。キャリアガスとして水素（Ｈ_２）を用い、成長圧力は、６．６５ｋＰａ（５０Ｔｏｒｒ）とする。

図８Ａに示したｎ型ＩｎＰの（００１）基板３０を、ＭＯＶＰＥ成長炉内に装填し、炉内をＰＨ_３雰囲気にして、基板温度を６３０℃まで上昇させる。基板温度が６３０℃まで上昇したら、炉内にＩｎ原料及びドーパント原料を供給し、ｎ型ＩｎＰからなるバッファ層３１を形成する。成長条件は下記の通りである。
・ｎ型ドーピング濃度 ５．０×１０^１７ｃｍ^−３
・厚さ ５００ｎｍ
バッファ層３１を形成した後、ＴＭＩｎの供給を停止して炉内をＰＨ_３雰囲気とし、基板温度を４３０℃まで低下させる。Ｖ族元素の原料をＰＨ_３及びＡｓＨ_３とし、ＩＩＩ族元素の原料をＴＭＩｎ及びＴＥＧａとして、ノンドープのＩｎＧａＡｓＰからなる分離閉込（ＳＣＨ）層３２を形成する。ＳＣＨ層３２の成長条件は下記の通りである。
・組成波長 １．１μｍ
・歪量 ０％
・厚さ ４０ｎｍ
分離閉込層３２の上に、３段のコラムナ量子ドット層３５、及びコラムナ量子ドット層３５の間に配置される中間層３６を含む活性層３７を形成する。コラムナ量子ドット層３５の形成条件は、図１に示したコラムナ量子ドット層１５の形成条件と同一である。中間層３６の形成条件は下記の通りである。
・組成波長 １．１μｍ
・歪量 ０％
・厚さ ４０ｎｍ
最も上のコラムナ量子ドット層３５の上に、ノンドープのＩｎＧａＡｓＰからなるＳＣＨ層３８を形成する。ＳＣＨ層３８の形成条件は、下側のＳＣＨ層３２の形成条件と同一である。

ＳＣＨ層３８の上に、ｐ型ＩｎＰからなるクラッド層３９を形成する。クラッド層３９の形成条件は下記の通りである。
・成長温度 ６３０℃
・ドーピング濃度 １．０×１０^１８ｃｍ^−３
・厚さ １．５μｍ
クラッド層３９の上に、ｐ型ＩｎＧａＡｓからなるコンタクト層４０を形成する。コンタクト層４０の形成条件は下記の通りである。
・ドーピング濃度 １．０×１０^１９ｃｍ^−３
・厚さ ０．５μｍ
コンタクト層４０の上に、［１１０］方向に延伸する酸化シリコン（ＳｉＯ_２）からなるストライプマスクパターン４５を形成する。

図８Ｂに示すように、ストライプマスクパターン４５をエッチングマスクとして、コンタクト層４０から、半導体基板３０の表層部までエッチングする。このエッチングには、ドライエッチングが適用される。これにより、ストライプメサ５０が形成される。

図８Ｃに示すように、ストライプメサ５０の両脇に、ＦｅドープのＩｎＰからなる埋込層５２を形成する。埋込層５２を形成した後、ストライプマスクパターン４５を除去する。

図８Ｄに示すように、半導体基板３０の背面に、ｎ側電極５４を形成し、コンタクト層４０の上にｐ側電極５５を形成する。電極を形成した後、半導体基板３０をへき開し、両端面を無反射コーティングする。これにより、埋込型導波路を有する光半導体増幅器が得られる。図７に示したように、Ｃバンド内にピークを持つＰＬスペクトルが得られることから、この光半導体増幅器は、Ｃバンドで利得を有する。

実施例２による光半導体増幅器においては、良好な結晶品質を維持したまま、コラムナ量子ドット層３５を３段に積み重ねることが可能である。また、サイドバリア層１４（図１）のエネルギバンドギャップを狭くすることなく、ＰＬ波長の長波長化を行っているため、安定した温度特性が得られる。

半導体基板３０として、ｎ型ではなくｐ型ＩｎＰの（００１）基板を用いてもよい。この場合、バッファ層３１もｐ型にし、上部のクラッド層３９及びコンタクト層４０をｎ型にすればよい。

一方の端面に無反射コーティングを施し、他方の端面に高反射コーティングを施せば、半導体レーザ素子が得られる。

図９に示すように、半導体基板３０に半絶縁性のＩｎＰを用いてもよい。この場合には、ストライプメサ５０の両脇に、ｎ型ＩｎＰからなるバッファ層３１を残す。埋込層５２の一部をエッチングしてバッファ層３１の一部を露出させる。露出したバッファ層３１の上にｎ側電極５４が形成される。

［実施例３］
図１０に、実施例３による半導体素子の断面図を示す。ｎ型ＧａＡｓの（００１）基板３０の上に、ｎ型ＧａＡｓのバッファ層３１が形成されている。バッファ層３１の上に、ノンドープのＧａＡｓからなるＳＣＨ層３２が形成されている。ＳＣＨ層３２の上に、３段のコラムナ量子ドット層３５、及びコラムナ量子ドット層３５の間に配置された中間層３６を含む活性層３７が形成されている。

コラムナ量子ドット層３５内の量子ドットには、ＩｎＡｓが用いられ、サイドバリア層にはＩｎＧａＡｓＰが用いられる。中間層３６には、ノンドープのＧａＡｓが用いられる。コラムナ量子ドット層３７の上に、ノンドープのＧａＡｓからなるＳＣＨ層３８が形成されている。

ＳＣＨ層３８の上に、ｐ型ＧａＡｓからなるクラッド層３９が形成されている。クラッド層３９には、リッジ３９Ａが形成されている。半導体基板３０の背面にｎ側電極５４が形成され、リッジ３９Ａの上面にｐ側電極５５が形成されている。半導体基板３０をへき開して、リッジ３９Ａと交差する両端面に無反射コーティングを施すことにより、リッジ型導波路を有する光半導体増幅器が得られる。この増幅器は、１．３μｍ帯域で光利得を有する。また、一方の端面に無反射コーティングを施し、他方の端面に高反射コーティングを施すことにより、１．３μｍ帯域で発振する半導体レーザを得ることができる。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

１０ 半導体基板
１２ 量子ドット
１３ コラムナ量子ドット
１４ サイドバリア層
１５ コラムナ量子ドット層
１６ スペーサ層
１６Ａ 下部スペーサ層
１６Ｂ 上部スペーサ層
２０ 中間層
３０ 半導体基板
３１ バッファ層
３２ ＳＣＨ層
３５ コラムナ量子ドット層
３６ 中間層
３７ 活性層
３８ ＳＣＨ層
３９ クラッド層
３９Ａ リッジ
４０ コンタクト層
４５ ストライプマスクパターン
５０ メサストライプ
５２ 埋込層
５４ ｎ側電極
５５ ｐ側電極

Claims (4)

1. 半導体基板の上に形成され、面内方向に分布する複数のコラムナ量子ドットと、
   前記半導体基板の上に形成され、前記コラムナ量子ドットの間を埋めるサイドバリア層と
   を有し、
   前記コラムナ量子ドットの各々は、積み重ねられた複数の量子ドットを含み、
   前記サイドバリア層は、積み重ねられた複数のスペーサ層を含み、前記量子ドットと前記スペーサ層とは交互に積み重ねられており、前記複数のスペーサ層の各々の格子定数は前記半導体基板の格子定数よりも小さく、複数の前記スペーサ層は、前記半導体基板に相対的に近い下部スペーサ層と、相対的に遠い上部スペーサ層とを含み、前記上部スペーサ層の格子定数は、前記下部スペーサ層の格子定数よりも小さく、前記下部スペーサ層の格子定数は、前記半導体基板の格子定数よりも小さく、前記下部スペーサ層の格子定数は一定であり、前記上部スペーサ層の格子定数も一定である半導体素子。
2. 前記上部スペーサ層の引張歪量が１．０％であって、前記下部スペーサ層の引張歪量が０．４％−０．７％である請求項１記載の半導体素子。
3. 前記上部スペーサ層の引張歪量が１．４％であって、前記下部スペーサ層の引張歪量が０．４％である請求項１記載の半導体素子。
4. 半導体基板の上に積み重ねられた複数のコラムナ量子ドット層であって、該コラムナ量子ドット層の各々は、面内方向に分布する複数のコラムナ量子ドットと、前記コラムナ量子ドットの間を埋めるサイドバリア層とを含む前記コラムナ量子ドット層と、
   高さ方向に隣り合う前記コラムナ量子ドット層の間に配置された中間層と
   を有し、
   前記コラムナ量子ドットの各々は、請求項１記載のコラムナ量子ドットであり、
   前記サイドバリア層の各々は、請求項１記載のサイドバリア層であり、
   前記中間層の格子定数は、前記半導体基板の格子定数と等しい半導体素子。